KR100654112B1

KR100654112B1 - 높은 동적범위의 가변이득 증폭기

Info

Publication number: KR100654112B1
Application number: KR1020057022889A
Authority: KR
Inventors: 사호타 에스. 거칸월
Original assignee: 퀄컴 인코포레이티드
Priority date: 1997-01-27
Filing date: 1997-12-19
Publication date: 2006-12-05
Also published as: AU5713298A; JP2008005538A; KR20060002023A; JP4135988B2; KR100572187B1; WO1998033272A1; JP2010051011A; CN1245598A; JP2001509345A; CA2274529C; AU732076B2; JP2008182755A; HK1023861A1; KR20000070394A; CN1124680C; RU2209504C2; BR9714291A; CA2274529A1

Abstract

멀티 스테이지 저전력, 높은 동적범위의 가변이득 증폭기(100)가 1개 이상의 전류증폭기 스테이지(160A 및 160B)를 구비함으로써, 각 스테이지(120)의 이득이 개별적으로 제어될 수 있다. 입력 스테이지(120)는 가변 이미터 축퇴를 이용한 가변 트랜스컨덕턴스 증폭기(227) 로 구성될 수 있다. 전류증폭기(160A 및 160B)는 디프렌셜 캐스코드 증폭기(520)에 결합된 디프렌셜 달링턴 증폭기(510)로 구성될 수 있다. 트랜스컨덕턴스 증폭기(227)는 입력 전압신호를 전류신호로 변환시킨다. 가변이득 증폭기(100)는 효율이 우수한 저전력 동작용으로 설계된다.

가변이득 증폭기

Description

높은 동적범위의 가변이득 증폭기 {HIGH DYNAMIC RANGE VARIABLE GAIN AMPLIFIER}

본 발명의 특징, 목적 및 장점들은 전체적으로 동일한 참조번호에 의해 대응되도록 식별하고 있는 도면과 결합하여 이하의 상세한 설명으로부터 더욱 명백하게 된다.

도 1a 및 도 1b 는 본 발명과 함께 사용될 수 있는 예시적인 듀얼모드 CDMA/FM 통신장치의 개략도이다.

도 2 는 본 발명의 예시적인 3 스테이지 가변이득 증폭기의 블록도이다.

도 3 은 도 2 의 CDMA 입력 스테이지의 도면이다.

도 4 는 도 2 의 트랜스컨덕턴스 증폭기 바이어스 제어회로의 도면이다.

도 5 는 도 4 의 지수함수 발생기의 도면이다.

도 6 은 본 발명의 장점을 설명하기 위해 구성된 도 2 및 도 3 의 소자를 부분적으로 결합한 것을 나타낸 도면이다.

도 7 은 도 2 의 전류증폭기의 도면이다.

도 8 은 도 7 의 테일 전류 발생기의 도면이다.

본 발명은 가변이득 증폭기에 관한 것으로서, 특히 통신장치에 사용되는 VGA(variable gain amplifier)에 관한 것이다.

무선통신환경에서 무선통신 수신기는 신호전력에서의 급속하고 큰 변동을 겪은 신호를 수신하게 된다. 광대역 디지털 코드분할 다중접속(CDMA) 이동국에서 사용되는 수신기들에 있어서는, 적절한 신호처리를 위해 복조된 신호의 전력을 제어할 필요가 있다. 또한, CDMA 이동국에 사용되는 송신기 등에 있어서는, 다른 이동국으로의 과도한 간섭(interference)을 피하기 위하여 송신전력을 제어할 필요가 있다. 이러한 전력제어는 협대역 아날로그 주파수 변조(FM) 무선통신 시스템의 수신기 및 송신기에서도 동일하게 고려된다.

디지털 CDMA 및 아날로그 FM 변조 모두에서 송신신호 및 수신신호의 전력제어를 제공하는데 필요한 것으로는 듀얼모드 CDMA/FM 무선 통신장치가 있다. 이들 듀얼모드 이동국에서는, CDMA 신호 및 FM 신호와 관련된 동적범위 및 산업규격표준이 상이하기 때문에 그 제어 프로세스가 복잡하다. 즉, 수신된 CDMA 신호의 크기는 약 80dB의 범위에 걸쳐서 변동하는 한편, 수신된 FM 신호의 크기는 거의 100dB의 범위에 걸쳐서 변동하게 된다. CDMA 및 FM 신호 양자에 대하여 개별적인 자동이득제어(AGC) 회로를 구비하게 되면 이들 듀얼모드 이동국의 비용 및 복잡성이 증가하게 된다. 따라서, CDMA 및 FM 신호 모두에 대해 동작할 수 있는 AGC 회로를 제공하는 것이 바람직하다.

도 1a 및 도 1b 는 AGC 기능을 수행하는 VGA의 주변회로의 일례를 나타낸 것 이다. 도 1a 및 도 1b 는 예컨대 텔레커뮤니케이션 산업표준인, 통상적으로 간략하게 IS-95 로 명명되는 TIA/EIA/IS-95, "Mobile Station-Base Station Compatibility Standard for Dual-Mode Wideband Spread Spectrum Cellular System"에 따라서 설계된 듀얼모드 CDMA/FM 셀룰러 텔레폰(900)의 블록도이다. 이 셀룰러 텔레폰(900)의 수신 AGC 증폭기(902) 및 송신 AGC 증폭기(904) 각각에 대하여 VGA 가 사용된다. 셀룰러 텔레폰(900)의 전단 수신기부는 안테나(906), 듀플렉서(908), 저잡음 증폭기(LNA), 믹서 회로(910), 및 필터(930)를 구비한다. 셀룰러 텔레폰(900)이 CDMA 시스템의 커버리지 영역 전반에 걸쳐 이동하게 되면, 안테나(906)의 신호레벨은 약 -110dBm 에서 -30dBm 까지 변화한다. 통상, 이들 각 전단 소자들은 인가되는 신호레벨에 무관하게 동작범위에 걸쳐서 동일한 이득을 제공하므로, 수신 AGC 증폭기(902)에 인가되는 신호의 동적범위는 대략 80dB 로 안테나(906)에서의 신호의 동적범위와 동일하다. 이와 마찬가지로, 셀룰러 텔레폰(900)이 FM 시스템의 커버리지 영역 전반에 걸쳐 이동하는 경우, 안테나의 신호레벨은 약 100dB 변화한다.

수신 AGC 증폭기(902)의 출력은 아날로그 신호를 디지털 신호로 변환하는 기저대역 아날로그 응용 주문형 집적회로(baseband analog application specific integrated circuit, BAASIC, 912)에 공급 된다. 아날로그/디지털 신호변환 프로세스는 아날로그/디지털 변환기에 인가된 신호레벨이 일정한 상태로 있는 경우에 최상으로 수행된다. 수신 AGC 증폭기(902)는 수신 AGC 증폭기(902)의 출력전력이 일정한 상태에 있도록 입력전력의 변동을 보상하여 아날로그/디지털 변환기로의 입 력을 일정한 상태에 있도록 하는 기능을 수행한다.

이동국 모뎀 ASIC (914) 는 CDMA 및 FM 신호 양자에 대한 복조를 수행할 뿐만 아니라, CDMA 동작과 관련된 각종의 디지털 및 전력제어기능을 수행한다. 이들 기능은 본 기술분야에 공지되어 있으며, 본 발명에 있어서 주요사항이 아니므로, 여기서는 더 상술하지 않기로 한다. 사용자 인터페이스(916)는 인간 조작자에게 인터페이스를 제공한다. 또한, 이러한 사용자 인터페이스(916)도 본 기술분야에 공지되어 있으며 본 발명의 주요사항이 아니므로, 더 상술하지 않기로 한다.

이동국 모뎀 ASIC(914)는 CDMA 파형의 기저대역 변조 디지털 표현(representation) 또는 변조된 FM 파형의 아날로그 표현을 BAASIC(912)에 제공한다. BAASIC(912)는 이 기저대역 신호 표현을 일정한 신호레벨의 아날로그 중간 주파수(IF) 형태로 변환하여 이를 송신 AGC 증폭기(904)에 공급한다. 송신 AGC 증폭기(904)는 이 신호의 전력을 제어하여 이를 업컨버터(918), 전력 증폭기 및 구동기 회로(920), 아이소레이터(922), 듀플렉서(908), 및 안테나(906)에 공급한다. 셀룰러 텔레폰(900)이 셀룰러 시스템의 커버리지 영역 전반에 걸쳐 이동하게 되면, 안테나(906)에서의 송신신호의 레벨은 수신전력이 최소인 때에 송신레벨이 최대치에 근접하게 되기 때문에 수신전력과는 반대로 변동한다. 송신전력레벨에서의 이러한 변동은 AGC 증폭기(904)에 의해 수행된다. AGC 증폭기(904)로의 입력전력은 일반적으로 고정되어 있으므로, 전력 증폭기(920)의 이득도 또한 고정된 값일 수 있음을 주목할 필요가 있다.

무선통신 시스템에서의 자동이득 제어루프 및 일반적인 전력 제어에 대한 상 세한 사항은, 1994년 2월 1일에 발행된 미국 특허 제 5,283,536 호 "HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT", 1992년 4월 21일자 미국 특허 제 5,107,225 호 "HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT", 1993년 11월 30일자 미국 특허 제 5,267,262 호 "TRANSMITTER POWER CONTROL SYSTEM", 1995년 11월 12일자 미국 특허 제 5,469,115 호 "METHOD AND APPARATUS FOR AUTOMATIC GAIN CONTROL IN A DIGITAL RECEIVER" 및 1993년 10월 26일자 미국 특허 제 5,283,536 호 "HIGH DYNAMIC RANGE CLOSED LOOP AUTOMATIC GAIN CONTROL CIRCUIT" 에 기재되어 있으며, 이들 각각은 본 발명의 양수인에 양도되었으며, 여기서 참조된다.

전술한 바와 같은 이동통신 수신기 및 송신기는 고압축 포인트(high compression point), 저잡음 인젝션(low noise injection) 및 저전력 소모를 갖도록 설계된다. 고압축 포인트 및 저잡음 인젝션을 갖는 수신기는 광범위한 전력레벨에 걸쳐서 신호를 검출할 수 있기 때문에 높은 동적범위를 갖는다. 고압축 포인트 및 저잡음 인젝션을 갖는 송신기는 광범위한 전력레벨에 걸쳐서 신호를 송신할 수 있기 때문에 높은 동적범위를 갖는다. 저전력 소모의 송신기 및 수신기는 배터리 수명을 증대시킨다. 따라서, 이들 특성은 넓은 범위의 전력레벨에 걸쳐서 신호를 송신 및 수신하는 통신 시스템용 가변이득 증폭기를 설계하는데 있어서 중요한 특성들이다.

수신기는 인접한 고전력 송신기에 의해 브로드캐스트된 강한 신호 및 원거리의 저전력 송신기에 의해 브로드캐스트된 미약한 신호 양자로부터 정보를 검출할 수 있어야 한다. 수신기가 미약한 신호 내지 강한 신호를 검출할 수 있는 정도를 그것의 동적범위라고 한다. 마찬가지로, 송신기는 저전력 신호들을 인접 수신기에 송신하고 고전력 신호들을 원거리 수신기에 송신할 수 있어야 한다.

수신기의 동적범위는 최소 및 최대의 검출가능한 신호레벨에 의해 정해진다. 수신기의 최소 검출가능 신호레벨은 수신기의 잡음지수에 의해 결정된다. 마찬가지로, 최소 송신가능 전력은 신호레벨이 잡음 플로어(noise floor)의 가까이 또는 아래로 떨어지게 되면 송신기의 잡음지수에 의해 설정되게 된다. VGA의 잡음지수는 부분적으로 잡음 인젝션 특성 및 VGA 이득의 함수이다. 일반적으로, 수신기의 이득이 클수록 잡음지수가 향상되며, 즉 잡음이 존재하는 가운데 매우 미약한 신호를 더 잘 검출할 수 있게 된다.

수신기의 최대 검출가능한 신호레벨은 수신기의 상호변조왜곡(IMD) 성능에 의해 결정될 수 있다. 다중신호가 어떤 장치를 통과하는 경우에, 장치의 비선형성으로 인하여 신호들 사이에 혼합작용이 일어나게 된다. 예컨대, CDMA와 아날로그 FM 시스템이 공존하는 지점에서는, 아날로그 FM 시스템으로부터의 3차 IM 성분은 일반적으로 CDMA 통과대역내에 속하게 된다. 이 IM 성분은 수신기에서 원하는 신호의 검출 및 복조를 방해할 수 있는 IMD에 기여하는 "방해전파"(jammer)로서 작용하게 되게 된다. VGA의 IMD 성능은 부분적으로 그 선형성 및 이득의 함수이다. 일반적으로, 수신기의 이득이 낮을수록 그 IMD 성능은 향상된다. 이는 전술한 잡음지수의 조건과 대조적이다. 따라서, 큰 동적범위를 갖는 수신기용 VGA의 설계는 IMD 성능과 잡음지수 사이에 있어서 까다로운 트레이드 오프의 관계에 있다.

일반적으로, 수신 VGA는 변동하는 입력전력레벨에 대해 비교적 일정한 출력전력레벨을 제공하도록 설계되는 한편, 송신 VGA는 비교적 일정한 입력전력레벨을 수신하여 변동하는 출력전력레벨을 제공하도록 설계되는 차이점을 갖지만, 송신기의 VGA에 대해서도 유사한 설계시의 고려사항이 적용된다.

또한, 이동 수신기는 소형, 경량 및 오랜 작동수명을 갖도록 설계된다. 이동 수신기들은 휴대성을 향상시키기 위해 최소 개수의 배터리 셀에 의해 전원이 공급되어 크기와 무게를 감소시키고 있다. 배터리의 전압은 배터리 셀의 개수에 비례하므로, 가변이득 증폭기(VGA)를 포함하여 AGC 회로는 낮은 공급전압에서 작동되어야 한다. 또한, 배터리의 교환 또는 재충전 사이의 기간을 연장시키기 위하여 배터리의 수명을 증대시키는 것이 바람직하다. 따라서, VGA를 포함하여 AGC 회로는 거의 DC 전류 및 전력을 소비하지 않아야 한다.

이와 같은 낮은 DC 전력소모에 대한 요구조건은 전술한 바와 마찬가지로 설계에 있어서의 트레이드 오프를 내포한다. 우수한 잡음지수를 갖는 고이득 증폭기에는 더 많은 DC 전력이 필요하다. 그러나, 우수한 IMD 성능을 갖는 저이득 증폭기의 경우에는 더 적은 DC 전력이 필요하게 된다. 현존 VGA 의 설계로는 저전력 레벨에서는 DC 전력을 충분히 보존할 수 없다는 점에서 비효율적이다.

따라서, 낮은 DC 전력을 소비할 뿐만 아니라, 높은 동적범위, 우수한 잡음지수 및 IMD 성능을 갖는 VGA 가 요구된다.

본 발명에 따르면, 높은 동적범위, 우수한 잡음지수 및 IMD 성능을 가지며 최소의 DC 전력을 소모하는 VGA가 제공된다. VGA는 셀룰러 텔레폰에서 송신기 및 수신기 체인용으로 자동이득 제어 (AGC) 증폭기에 사용될 수 있다. VGA는 입력 전압신호를 전류신호로 변환하여 이 전류신호를 증폭함으로써 전력이득을 얻게 된다. VGA를 적당한 임피던스를 이용하여 종단시킴으로써, 이 증폭된 전류신호를 전압신호로 변환시킬 수 있다.

VGA는 적어도 2개의 캐스캐이드 스테이지, 입력 스테이지 및 전류증폭기로 구성된다. 입력 스테이지는 다시 CDMA 입력 스테이지 및 FM 입력 스테이지로 분리되어, 양 입력 스테이지의 출력이 전류증폭기의 입력에 결합되며, CDMA/FM 모드신호에 의해 선택되도록 할 수 있다. 일 실시형태에서, FM 입력 스테이지는 단일종단되며 CDMA 입력은 밸런스된다. 2개 이상의 전류증폭기 스테이지를 연속적으로 캐스캐이드화 시킴으로써 VGA의 이득을 증대시킬 수도 있다. 입력 스테이지의 트랜스컨덕턴스 이득은 제어신호에 의해 제어될 수 있다.

높은 동적범위를 갖는 저전력 VGA는 여러 기술의 결합에 의해 형성된다. 제 1 실시형태에서, 도 1 의 증폭기(902)와 같은 듀얼모드 수신 AGC 증폭기에 적합하도록 하기 위하여, CDMA 입력 스테이지는 길버트(Gilbert) 셀 감쇠기와 캐스캐이드화된 가변 트랜스컨덕턴스 증폭기를 포함한다. 가변 트랜스컨덕턴스 증폭기는 가변 이미터 축퇴 저항기로서 작용하는 FET 트랜지스터에 의해 제어되는 트랜스컨덕턴스에 의해 가변 전압신호를 출력 전류신호로 변환시킨다. 이미터 축퇴는 가변 로컬 시리즈 피드백을 제공하여 CDMA 입력 스테이지로 하여금 넓은 동적범위의 입력신호를 처리할 수 있도록 하는 한편, 우수한 잡음지수 및 IMD 성능을 제공한다. 저레벨의 입력신호가 존재하는 경우에는, FET 트랜지스터의 채널 저항을 가변시켜 입력 스테이지의 이득을 증대시킴으로써 수신기의 잡음지수 및 약한 신호에 대한 검출능력을 향상시킨다. 한편, 고레벨의 입력신호가 존재하는 경우에는, FET 트랜지스터의 채널 저항을 가변시켜 입력 스테이지의 이득을 감소시킴으로써 수신기의 IMD 성능을 향상시킨다. 길버트 셀 감쇠기는 추가적인 전류 감쇠를 제공하여, 큰 입력신호가 인가되는 경우에 후속하는 전류 증폭 스테이지가 과구동되어 비선형 범위로 들어가지 않도록 한다.

제 1 실시형태에서, FM 입력 스테이지는 길버트 셀 감쇠기를 수반하는 이미터 축퇴 바이폴라 디프렌셜 증폭기이다. 이 디프렌셜 페어는 입력 전압을 전류로 변환시켜 길버트 셀 감쇠기에 공급하며, 이 길버트 셀 감쇠기는 전류증폭기의 후속 스테이지로 흘러 들어가는 전류를 더욱 감쇠시킨다. CDMA 입력 스테이지와는 달리, FM 입력 스테이지는 FM 신호에 대한 산업표준(IS-95) 선형조건이 CDMA 신호에 대한 것보다 훨씬 덜 엄격하기 때문에, 가변 이미터 축퇴를 이용하기 보다는 오히려 고정 이득 트랜스컨덕턴스 스테이지를 사용하므로, 증폭기가 비선형 영역에 훨씬 빨리 포화되게 한다.

제 2 실시형태에서, 도 1 의 증폭기(904)와 같은 송신 AGC 증폭기에 적합하도록 하기 위하여, FM 및 CDMA 신호 양자는 트랜스컨덕터 및 길버트 셀 감쇠기를 수반하며 입력에 션트 시리즈 피드백을 갖는 디프렌셜 페어를 구비하는 고정이득 트랜스컨덕턴스 입력 스테이지에 의해 처리될 수도 있다. 입력에서의 션트 시리 즈 피드백은 어려움 없이 정확한 선형 입력 임피던스 정합을 가능하게 한다. 디프렌셜 페어의 출력은 한 쌍의 커패시터에 의해 트랜스컨덕터에 AC 결합될 수도 있다. 트랜스컨덕터는 이미터 축퇴 디프렌셜 증폭기를 이용하여 디프렌셜 페어의 전압출력을 전류로 변환시킨다. 이 전류는 길버트 셀 감쇠기에 공급되어 전류증폭기의 후속 스테이지로 흘러 들어가는 전류가 더욱 감쇠된다. 송신 AGC 증폭기(904)로의 입력레벨은 일반적으로 일정하기 때문에 가변이득 입력 스테이지는 필요하지 않다.

제 1 실시형태에서, 수신 AGC 증폭기(902)로서 사용하기에 적합하도록 하기 위하여, 전류증폭기 각각은 2개의 섹션, 디프렌셜 달링턴 증폭기 및 디프렌셜 캐스코드 증폭기를 포함한다. 이들 전류증폭기들은 트랜스리니어 (translinear) 루프를 바이어스하는 "테일(tail) 전류"의 비를 가변시킴으로써 전류 이득을 제어하는 트랜스리니어 회로이다. 각 전류증폭기 스테이지의 전류이득은 1개 이상의 제어신호에 의해 개별적으로 제어될 수 있다.

제 2 실시형태에서, 송신 AGC 증폭기(904)로서 사용하기에 적합하도록 하기 위하여, 전류증폭기 각각은 2개의 섹션, 디프렌셜 달링턴 증폭기 및 간단한 디프렌셜 페어를 포함한다. 이 전류증폭기는 피드백 전류증폭기 및 트랜스리니어 루프의 하이브리드이다.

전술한 각 실시형태에서, 가변이득 스테이지의 이득은 인가되는 AGC 제어전압(도 1 의 RX 이득제어 또는 TX 이득제어)에 따라서 전류증폭기의 이득을 가변시키는 이득 제어회로에 의해 제어된다. 이 이득 제어회로는 넓은 동적범위에 걸쳐 서 VGA의 선형성(dB 단위)을 보장하는 지수함수 발생기를 포함한다.

따라서, 본 발명의 장점은 CDMA 및 FM 신호에 대해 높은 동적범위를 갖는 VGA를 제공하는 것이다. 이러한 VGA를 이용한 이동 수신기는 더 넓은 입력전력의 범위에 걸쳐서 신호를 검출할 수 있다. 또 다른 장점은 VGA가 최소의 DC 전력을 소비한다는 것이다. 따라서, VGA는 이동통신장치에 사용되어 배터리의 작동수명을 유용하게 연장시킬 수 있다. 또 다른 장점은 DC 제어전압을 선형으로 조절함으로써, VGA의 이득을 dB 단위로 거의 선형적으로 가변시킬 수 있다는 것이다.

본 발명은 모놀리식 집적회로 가변이득 증폭기(VGA)에 관한 것이다. VGA는 제어전압에 비례하는 이득을 제공한다. VGA는 이 인가된 제어전압의 선형증가분의 함수로서 지수적인 전압이득을 제공하여, 인가된 제어전압의 선형 증가분에 직접적으로 비례하는 데시벨(dB) 단위의 거의 선형적인 전력이득을 제공한다. VGA는 80dB(또는 1/100,000,000의 팩터)를 초과하는 큰 동적범위에 걸쳐서 선형 전력이득을 제공할 수 있다. VGA는 VGA 제조시에 발생되는 공정 변화를 견딜 수 있는 선형 전력이득을 제공한다.

이 VGA는 수신기 및 송신기를 포함하여 많은 응용에 사용될 수 있다. VGA가 수신기에서 기능하는 경우, 통상적으로 입력은 큰 동적범위에 걸쳐서 변화되나 VGA의 출력은 비교적 일정하다. 수신기에서 기능하는 VGA에 입력된 신호레벨이 작은 경우, VGA의 이득은 비교적 크야 한다. 수신기에서 기능하는 VGA에 입력된 신호레벨이 큰 경우, VGA의 이득은 비교적 작아야 한다. 따라서, 수신기에서 기 능하는 VGA는 통상적으로 비교적 큰 이득을 제공하는 경우에는 우수한 잡음 성능을, 비교적 작은 이득을 제공하는 경우에는 우수한 중간변조 성능을 가져야 한다.

VGA가 송신기에서 기능하는 경우, 통상적으로 입력은 일정한 반면 VGA의 출력은 넓은 동적범위에 걸쳐서 변화한다. VGA의 출력의 신호레벨을 크게 할 필요가 있는 경우에는, VGA의 이득은 비교적 커야 하며 중간변조 성능은 그로 인해 생기는 큰 신호레벨을 지원할 수 있어야 한다. 송신기에서 기능하는 VGA로부터 출력된 신호레벨을 작게 할 필요가 있는 경우에는, VGA의 이득은 비교적 작아야 하며 VGA의 잡음성능은 중요하게 된다.

도 2 는 입력신호의 전력레벨을 넓은 동적범위에 걸쳐서 조절하는 가변이득 증폭기(AGC)의 일 실시형태를 나타낸 블록도이다. 도 2 의 실시형태는 도 1 의 수신 AGC 증폭기(902)로서 사용하기에 적합하다. VGA(100)는 입력 스테이지(120)와 2개의 캐스캐이드화된 전류증폭기 스테이지(160A 및 160B)의 3개의 스테이지로 구성된다. 입력 스테이지(120)의 후단에는 1개 이상의 전류증폭기 스테이지(160)가 연속적으로 캐스캐이드화 되어 VGA(100)의 동적범위를 증대시킨다. 제 1 실시형태에서, 입력 스테이지(120)는 각각 입력포트(171 및 170)를 가지는 개별 FM 입력 스테이지(121) 및 CDMA 입력 스테이지(122)를 구비한다. FM 입력 스테이지(121) 및 CDMA 입력 스테이지(122)는 CDMA/FM 모드 선택신호에 의해 제어되는 스위치(123)를 통하여 전류증폭기(160A)에 교번하여 접속된다. 통신장치가 CDMA 모드에 있는 경우, 스위치(123)는 CDMA 입력 스테이지(122)를 전류증폭기(160A)에 접속시키며, FM 입력 스테이지(121)를 차단시킨다. 반대로, 통신장치가 FM 모드에 있 는 경우, 스위치(123)는 FM 입력 스테이지(121)를 전류증폭기(160A)에 접속시키며, CDMA 입력 스테이지(122)를 차단시킨다.

도 2 에는 VGA(100)에 인가하기 위한 제어전압용 바이어스 포트(110, 130, 150A 및 150B)도 도시되어 있다. 각 스테이지의 이득은 예를들어 신호의 강도를 판정하는 수신기 검출회로에 의해 발생되는 제어전압에 의해 제어된다. 각 스테이지는 트랜지스터 등의 엑티브 장치를 포함하여 각종의 구성요소로 구성된다.

CDMA 입력 스테이지(122)의 입력 포트(170)에 제공되는 VGA 입력신호는 서로 위상이 180°차이나는 신호를 반송하는 2개의 신호경로로 분리 즉, 밸런스화 된다. VGA 입력 신호는 VGA의 입력 포트(170)를 통하여 공급된다. 그러나, FM 입력 스테이지(121)의 입력 포트(171)에 제공되는 VGA 입력신호는 단일종단된다. 입력 스테이지(120)의 출력 및 전류증폭기(160A)의 입력은 포트(190)를 통하여 결합된다.

약 3.6V의 낮은 공급 전압에 의해 작동되므로, 입력 스테이지(120)는 입력 전압신호를 전류신호로 변환시켜 VGA 액티브 장치들이 비선형 영역에서 동작하게 되거나 입력신호를 왜곡하지 않도록 한다. 또한, VGA(100)의 낮은 공급전압은 VGA(100)의 전력소비를 감소시킬 수 있다.

도 3 은 CDMA 입력 스테이지(122)의 일 실시형태를 나타낸다. VGA 의 입력 포트(170)에는 밸런스(balanced) 신호가 공급된다. CDMA 입력 스테이지(122)는 길버트 셀 감쇠기(226)에 결합된 가변 트랜스컨덕턴스 증폭기(227)를 구비하며, 4가지 기능을 수행한다. 첫째, 가변 트랜스컨덕턴스 증폭기(227)는 입력 전압신호 를 전류신호로 변환시킨다. 둘째, 가변 트랜스컨덕턴스 증폭기(227)와 길버트 셀 감쇠기(226)의 결합에 의해 신호를 가변증폭하고, 그 신호를 바이어스 포트(110)의 제어전압을 선형적으로 조절함으로써 지수함수적으로(dB 단위로 선형적으로) 가변시킬 수 있다. 셋째, 가변 트랜스컨덕턴스 증폭기(227)에서의 증대된 이미터 축퇴는, 입력신호 전압이 크고 IMD가 가장 현저하게 되는 경우에는 VGA(100)의 IMD를 감소시킨다. 가변 트랜스컨덕턴스 증폭기(227)에서의 이미터 축퇴가 증대되게 되면, 입력 스테이지(120)의 트랜스컨덕턴스 및 그에 따른 IMD 가 감소된다. 마지막으로, 가변 트랜스컨덕턴스 증폭기(227)에서의 감소된 이미터 축퇴는, 입력신호의 전압이 작고 잡음성능이 가장 결정적인 경우에 VGA(100)의 잡음지수를 향상시킨다. 가변 트랜스컨덕턴스 증폭기(227)의 이미터 축퇴가 감소되게 되면, 입력 스테이지(120)의 트랜스컨덕턴스가 증가하게 되어 수신기의 잡음지수를 향상시키게 된다.

가변 트랜스컨덕턴스 증폭기(227)는 2개의 바이폴라 접합 트랜지스터(BJT)(235 및 236), 2개의 전류원(238 및 239) 및 전계효과 트랜지스터(FET)(237)로 구성된다. 전류원(238 및 239)은 BJT(235 및 236)의 이미터에 직렬접속된다. FET(237)의 소오스 접속부(228) 및 드레인 접속부(229)는 각각 BJT(235 및 236)의 이미터에 접속된다. VGA 입력 포트(170)에서의 밸런스 신호는 BJT(235 및 236)의 베이스에 인가된다. 가변 트랜스컨덕턴스 증폭기(227)의 밸런스 전류출력은 BJT(235 및 236)의 컬렉터로부터 흐른다.

가변 트랜스컨덕턴스 증폭기(227)의 트랜스컨덕턴스는 BJT(235 및 236)의 이 미터 축퇴를 가변시킴으로써 조절될 수 있다. 그 결과, VGA(100)의 이득이 변화될 수 있다. BJT(235 및 236)의 이미터 축퇴는 FET(237)의 채널 저항을 가변시킴으로써 생성된다. FET(237)는 저항 영역에서 가변 저항기처럼 동작하여, BJT(235 및 236) 양자의 가변 이미터 축퇴를 제공한다. 따라서, FET(237)의 드레인-소오스 바이어스 전압은 FET(237)의 무릎전압(knee voltage)보다 작아야 한다. 바이어스 포트(290)에 인가되는 전압을 가변시켜 FET(237)의 게이트-소오스 접합 사이의 바이어스를 조절함으로써 채널 저항이 가변될 수 있다. 가변 트랜스컨덕턴스 증폭기(227)의 트랜스컨덕턴스는 FET(237)의 채널 저항을 감소시킴으로써 증대될 수 있다. 따라서, 본 발명은 FET(237)를 통해 가변 채널 저항을 제공함으로써 잡음지수 및 IMD 성능을 적합하게 되도록 한다. 또한, CDMA 입력 스테이지(122)가 저레벨의 입력신호를 증폭시키는데 필요한 충분한 DC 전류를 유도해 내는 한편, 고레벨의 입력신호에 대해 그 트랜스컨덕턴스를 낮추는 경우에 후속 전류 증폭 스테이지의 DC 전류소비를 감소시키므로, VGA(100)의 DC 효율이 향상되게 된다.

가변 트랜스컨덕턴스 증폭기(227)의 디프렌셜 출력 전류는 길버트 셀 감쇠기(226)에 결합된다. 길버트 셀 감쇠기(226)는 입력에 인가되는 신호의 전류진폭을 변화시킨다. 이 길버트 셀 감쇠기(226)는 제 1 쌍의 BJT(231 및 234) 및 제 2 쌍의 BJT(232 및 233)를 구비한다. 이 길버트 셀 감쇠기(226)의 감쇠레벨은 바이어스 포트(110)에 인가되는 제어전압에 의해 확립된다. 이 길버트 셀 감쇠기(226)는 바이어스 포트(110)에 인가되는 제어전압에 의해 제 1 쌍의 BJT(231 및 234)가 바이어스되는 경우에 가변 트랜스컨덕턴스 증폭기(227)의 출력전류를 감쇠시켜, 가 변 트랜스컨덕턴스 증폭기의 출력전류의 성분이 제 2 쌍의 BJT(232 및 233)를 통해 흐르기 보다는 제 1 쌍의 BJT(231 및 234)를 통해 흐르게 된다. 따라서, 길버트 셀 감쇠기(226)의 포트(190)에서의 밸런스 전류가 감소되게 된다. 가변 트랜스컨덕턴스 증폭기(227) 및 길버트 셀 감쇠기(226) 양자는 공통의 전원공급부(230)에 의해 바이어스된다.

FM 입력 스테이지(121)의 바람직한 실시형태는 FET(237)가 고정 저항값으로 대체된 것 이외에는 CDMA 입력 스테이지(122)의 실시형태와 유사하다. 전술한 바와 같이, FM 입력 스테이지(121)의 고정 저항값은 IS-95 등의 산업표준에서 CDMA 입력신호의 입력레벨보다 훨씬 낮은 입력레벨의 입력신호의 압축을 허용하므로(즉, VGA가 비선형으로 들어가게 되는 것을 허용하게 되므로), 고정된 트랜스컨덕턴스를 제공한다. 다른 방법으로, 입력 스테이지(120)가 FM 입력 스테이지(121)와 유사하게 단일 고정 트랜스컨덕턴스 스테이지만을 구비할 수도 있다. 이러한 선택적인 실시형태는 특히 도 1 의 송신 AGC 증폭기(904)로서 사용되기에 적합하다.

전술한 바와 같이, 설계의 일 태양으로는 가변 트랜스컨덕턴스 증폭기(227)의 트랜스컨덕턴스는 트랜스컨덕턴스 바이어스 제어회로(140)의 바이어스 포트(130)에 인가되는 제어전압이 선형으로 조절됨에 따라 지수함수적으로 변화된다. 이를 실현하기 위하여, FET(237) 채널 저항도 트랜스컨덕턴스 바이어스 제어회로(140)의 바이어스 포트(130)의 제어전압이 선형으로 조절됨에 따라 지수함수적으로 변화된다. 도 4 는 이 결과를 용이하게 하는 트랜스컨덕턴스 바이어스 제어회로(140)의 일 실시형태를 나타낸다. 트랜스컨덕턴스 바이어스 제어회로(140)는 지 수함수 발생기(360), 제 1 및 제 2 연산증폭기 회로(353 및 354), 저역통과 필터(352) 및 전류원(341)을 포함한다.

지수함수 발생기(360)는 바이어스 포트(130)에 인가되는 제어전압을 지수함수 발생기(360)의 출력(358)으로부터 제 1 연산증폭기 회로(353)로 흐르는 2개의 출력전류로 변환한다. 이들 전류의 진폭의 비는 제어전압에 지수함수적으로 비례한다. 도 1 의 예시적 실시형태에서, 제어전압은 RX 이득제어 또는 TX 이득제어되거나, 스케일링되거나 또는 온도보상된 것이다. 이 제어전압의 발생은 본 발명의 범주밖이며 이에 대해서는 미국특허 제 5,469,115 호 등에 기재되어 있으며, 위에서 참조로 기재한 바 있다.

도 5 는 지수함수 발생기(360)의 일 실시형태를 나타낸다. 지수함수 발생기(360)는 한 쌍의 FET 전류미러(474)를 구동시키는 출력을 갖는 디프렌셜 증폭기(465)를 구비한다. 디프렌셜 증폭기(465)는 전류원(472)에 접속된 BJT(461 및 462)의 병렬쌍을 구비한다. FET 전류미러(474)의 쌍은 4개의 FET(464, 466, 468 및 470)를 구비한다. BJT(461 및 462)의 입력전압과 출력전류의 지수함수적인 관계로 인하여, 이들의 컬렉터 전류의 비는 제어전압신호에 의해 결정되는 BJT(461 및 462) 사이의 디프렌셜 베이스 전압에 비례한다. 따라서, 바이어스 포트(130)에서의 선형 디프렌셜 전압변화는 출력(358)에서 지수함수성(dB 단위로 선형적으로) 전류로 변환된다. 전류미러(474)는 바이폴라 디프렌셜 페어(461 및 462)에 의해 생성된 지수함수성 전류를 단순히 받아들여서 증폭기에서 이용되도록 이를 제공한다. 지수함수 발생기(360)는 전원공급부(400)에 의해 바이어스된다.

도 4 를 다시 참조하면, 제 1 및 제 2 연산증폭기 회로(353 및 354)는 지수함수 발생기(360)와 함께 작용하여 도 3 의 FET(237)의 채널 저항을 조절한다. 제 1 연산증폭기 회로(353)는, 바람직하기로는 FET(237)와 동일한 마스터 FET(344), 기준 저항기(346) 및 디프렌셜 연산증폭기(348)를 구비한다. 지수함수 발생기(360)로부터의 출력전류는 마스터 FET(344) 및 기준 저항기(346)에 결합된다. 디프렌셜 연산증폭기(348)는 마스터 FET(344)의 게이트에 인가되는 바이어스 전압을 가변시킴으로써 마스터 FET(344)의 드레인 단자 및 소오스 단자 양단의 전압과 기준 저항기(346)의 단자들 양단의 전압을 동일하게 한다. FET(237) 및 마스터 FET(344)의 게이트에 인가되는 바이어스 전압은 일반적으로 동일하다. 그러나, FET(237) 내지 바이어스 포트(122)에 인가되는 게이트 바이어스 전압은 저역통과 필터링되어 트랜스컨덕턴스 바이어스 제어회로(140)로부터의 열잡음이 FET(237)에 공급되지 않게 한다. 저역통과 필터링은 직렬 저항기(350)와 션트 커패시터(351)에 의해 형성되는 저역통과 필터(352)에 의해 수행된다.

제 2 연산증폭기 회로(354)는 마스터 FET(344)와 FET(237) 로 하여금 동일한 소오스 전압을 갖게 한다. 제 2 연산증폭기는 비반전 단일 이득 연산증폭기(349) 와, 소오스 접속부(228) 및 드레인 접속부(229)를 통하여 FET(237) 양단의 드레인-소오스 전압을 감지하는 저항기(345 및 347)를 구비한다.

마스터 FET(344)와 기준 저항기(346) 주변에 접속된 전류원(341) 및 지수함수 발생기(360)는 기준 저항기(346) 양단의 전압강하 즉, 마스터 FET(344)의 드레인-소오스 양단의 전압강하가 FET의 무릎(knee)전압보다 낮게 되도록 설계된다. 그 결과, 연산증폭기 회로(353 및 354)의 동작은 FET(237) 및 마스터 FET(344)가 그 저항 영역내의 유사한 평행점에서 동작하도록 한다. 따라서, FET(237) 및 마스터 FET(344) 양자의 채널 저항은 일반적으로 동일하며, 바이어스 포트(130)에 인가되는 선형적으로 조절된 제어전압과 함께 지수함수적으로 변화한다.

도 6 은 본 발명의 장점을 설명하기 위해 구성한 도 2 및 도 3 의 구성요소들을 부분적으로 결합한 것을 나타낸 도면이다. 도 6 에 나타낸 구성에 의해 극복되는 사항중의 하나는 μ_CC_OX 및 이에 따라 게이트에 인가되는 전압의 함수로서의 FET(237)의 채널저항의 공정변동이다. 도 3 을 참조하여 전술한 바와 같이, FET(237)는 가변 트랜스컨덕턴스 증폭기(227)의 트랜스컨덕턴스를 제어한다. FET(237)에 의해 제공되는 가변 이미터 축퇴는 입력 스테이지(120)가 넓은 범위의 신호들을 처리할 수 있게 한다.

입력 스테이지(120)에 의해 야기되는 감쇠는 회로의 동작에 결정적이며 스테이지의 특성이 FET(237)에 의해 설정되기 때문에, FET(237)의 저항값을 정확하게 설정하는 것은 매우 중요하다. 인가된 게이트 전압의 함수로서의 채널저항은 제조공정시에 부분별로 제어하는 것이 어렵기 때문에, 일관성을 기하기 위해 외부 제어루프를 사용한다. 도 6 은 CDMA 입력 스테이지(122)가 FET(237)의 공정변동으로 작용하는 것을 방지하기 위해 사용되는 제어루프를 나타낸다.

저항기(346)는 온칩(on-chip) 저항이다. 이 저항기는 공정변동을 최소화하기 위하여 큰 값으로 형성된다. 저항기(346)는 제어루프의 기준 저항으로서 사용 된다.

지수함수 발생기(360)의 출력(358)으로부터의 전체전류는 전류원(341)에 의해 설정됨을 주목할 필요가 있다. 따라서, 출력(358)의 밸런스 출력들 중 하나를 통해 흐르는 전류가 증대되게 되면, 출력(358)의 밸런스 출력들 중 다른 하나를 통해 흐르는 전류는 감소하게 된다. 또한, 저항기(346) 양단의 전압강하는 마스터 FET(344) 양단의 전압강하와 동일하다는 것을 주목할 필요가 있다. 각 전압이 연산증폭기(348)로의 입력들 중 하나이므로 전압강하가 동일하다. 연산증폭기(348)의 출력은 그 전압강하가 저항기(346)를 통해 흐르는 전류와 저항기(346)의 저항값의 곱이 되도록 마스터 FET(344)의 저항값을 제어한다. 따라서, 저항기(346)를 통해 흐르는 전류가 증대되고 마스터 FET(344)를 통해 흐르는 전류가 감소되게 되면, 저항기(346) 양단의 전압강하가 증대된다. 이에 따라서, 마스터 FET(344)의 채널저항도 전압강하가 동일하게 유지되도록 증대되어야 한다. 마스터 FET(344)의 게이트에 인가되는 연산증폭기(348)의 출력전압과 동일한 출력전압은 FET(237)의 게이트에도 인가되게 된다. 저항기(350) 및 커패시터(351)는 연산증폭기(348)의 출력과 FET(237)의 게이트 전압 사이에 저역통과 필터를 제공하나, 마스터 FET(344)의 게이트와 FET(237)의 게이트에 인가되는 DC 전압은 동일하다.

바람직한 실시형태에서, 마스터 FET(344) 및 FET(237)는 동일한 기판상에서 서로 인접해 있다. 이렇게 하면, 각 VGA 부분에서의 공정변동이 현저한 경우에도, 단일 VGA 부분내에서는 마스터 FET(344) 및 FET(237)의 게이트 전압 대 채널 저항의 특성이 서로 유사하다. 이렇게 하여, FET(237)의 저항값이 마스터 FET(344)의 저항값과 동일하게 설정되게 된다. FET(237)의 채널저항이 감소하게 되면, 트랜지스터(235 및 236)를 통해 흐르는 전류는 증대되게 된다. 따라서, 본 발명은 CDMA 입력 스테이지(122)의 가변 이미터 축퇴를 정확하게 구현하는 방법을 제공하게 된다.

도 7 은 도 2 에 나타낸 전류증폭기(160A 및 160B)의 일 실시형태를 나타낸다. 도 7 에 나타낸 전류증폭기(160)의 입력은 입력 스테이지(120)의 출력 또는 또 다른 전류증폭기(160)의 출력에 결합될 수도 있다. 전류증폭기(160)는 달링턴 디프렌셜 증폭기(510), 캐스코드 디프렌셜 증폭기(520) 및 테일 전류 발생기(570)를 구비한다. 전류증폭기(160)는 전원공급부(508 및 506) 및 전류원(596 및 598)에 의해 바이어스된다. 달링턴 디프렌셜 증폭기(510)는 도 7 에 나타낸 토폴로지(topology)에서, BJT(580, 586, 588 및 594) 및 저항기(582, 584, 590 및 592)를 구비하여 저항성 션트-시리즈 피드백을 가짐으로써, 증대된 전류이득 및 공정변동 둔감도를 제공한다.

본 발명에서, 본 발명의 저항기(582, 584, 590 및 592)에 의해 제공되는 저항성 션트-시리즈 피드백이, 저항기를 통해 흐르는 피드백 전류가 입력포트(190)를 통해 흐르는 입력전류와 동일하게 되도록 한다는 것에 주목할 필요가 있다. 따라서, 이들이 또한 전류 분배기를 제공하기도 하므로, 피드백 저항기의 비 만큼 디프렌셜 달링턴 증폭기(510)의 전류이득을 증대시키게 된다.

캐스코드 디프렌셜 증폭기(520)는 테일 전류 발생기(570)에 의해 발생된 테일 전류(512)의 비에 따라서 가변 전류 증폭을 제공하는 트랜스리니어 루프를 제공 한다. 캐스코드 디프렌셜 증폭기는 디프렌셜 전류미러(트랜스리니어 루프)의 위치에 BJT(500, 502, 504 및 506)를 구비하여 테일 전류(512)를 가변시킴으로써 전류증폭기의 이득이 변화되도록 한다.

전류증폭기(160)의 이득은 테일 전류 발생기(570)에 의해 제어된다. 테일 전류 발생기(570)는 디프렌셜 포트(512)를 통해 달링턴 디프렌셜 증폭기(510) 및 캐스코드 디프렌셜 증폭기(520) 양자에 접속된다. 전류증폭기(160) 각각의 전류증폭은 제어 포트(150)에 인가되는 도 4 및 도 5 의 지수함수 발생기(360)에 의해 발생된 제어전류를 이용함으로써 지수함수적으로 변화될 수 있다. 테일 전류 발생기(570)는 전원공급부(509)에 의해 바이어스된다.

도 8 은 테일 전류 발생기(861)의 일 실시형태를 나타낸다. 테일 전류 발생기(570)는, 도 4 및 도 5 의 지수함수 발생기(360)와 유사 또는 동일한 구성요소이며 그 출력도 지수함수 발생기(360)의 출력(358)과 유사 또는 동일한 출력 (859) 을 생성하는 지수함수 발생기(861)를 구비한다. 이 지수함수 발생기(861)는 바이폴라 전류미러(860)의 쌍에 결합된다. 도 8 에서, 양 회로는 전원공급부(509)에 결합되나, 이들은 다른 전원공급부에도 결합될 수 있다. 바이폴라 전류미러(860)의 쌍은 제 1 BJT 그룹(822, 824 및 830) 및 제 2 BJT 그룹(832, 834 및 840)과 제 1 저항기 그룹(826, 828 및 844) 및 제 2 저항기 그룹(836, 838 및 842)으로 구성된다. 이 바이폴라 전류미러쌍의 기능은 지수함수 발생기(861)에 의해 제공된 제어전류를 받아서 테일 전류(512)로 변환하는 것이다.

본 발명의 일 실시형태에서, 지수함수 발생기(360 및 861)는 동일한 구성요 소이므로, 전류증폭기(160A 및 160B) 뿐만 아니라 CDMA 입력 스테이지(122)에 미러화될 수 있는 단일 제어전류를 제공하게 되는 장점이 있다. 이 실시형태는, CDMA 입력 스테이지(122)의 트랜스컨덕턴스가 감소되는 때와 동시에 그리고 동일한 비율로, 전류증폭기(160A 및 160B)의 전류이득(즉, 배터리에서의 DC 전류소모)을 감소시킴으로써 더 우수한 DC 효율을 제공한다. 또한, 이 회로구성은 모든 스테이지에서의 모든 전류 증폭이 AGC 증폭기의 제어전압에 지수함수적으로(dB단위로 선형적으로) 관련되도록 보장한다.

따라서, 본 발명은 CDMA 및 FM 신호 양자에 걸쳐서 높은 동적범위를 가지며 CDMA 모드 및 FM 모드에서 구성요소를 최대로 공유하는 VGA를 제공한다. 이러한 VGA를 이용한 이동 수신기는 넓은 입력 전력 범위에 걸쳐서 신호를 검출할 수 있다. 또한, 이 VGA는 최소의 DC 전력을 소비한다. 따라서, 이 VGA는 이동통신장치에 사용되어 배터리의 작동수명을 연장할 수 있는 장점이 있다. 마지막으로, 이 VGA의 이득은 DC 제어전압을 선형적으로 조절함으로써 dB단위로 선형적으로 가변될 수 있다.

바람직한 실시형태에 대한 전술한 설명은 본 기술분야의 통상의 지식인들로 하여금 본 발명을 실시 또는 이용할 수 있도록 제공된다. 이들 실시형태에 대한 각종의 변형은 본 기술분야의 전문가들에게는 용이하며, 여기서 규정하고 있는 일반원칙들은 독창적인 재능을 발휘함이 없이 다른 실시형태에 적용될 수 있다. 따라서, 본 발명은 여기에 기재한 실시형태에 국한되지 않으며, 기재된 사상 및 신규 한 특징들에 부합되는 최광의로 해석되어야 한다.

Claims

가변 트랜스컨덕턴스를 갖는 트랜스컨덕턴스 증폭기를 포함하는 입력 스테이지;

상기 트랜스컨덕턴스 증폭기에 결합되는 길버트 셀 감쇠기;

상기 입력 스테이지에 결합된 전류증폭기; 및

상기 전류증폭기에 선형적으로 조절된 제어전압을 인가하여 상기 증폭기의 이득을 상기 인가된 제어전압의 함수로서 지수함수적으로 변화시키는 수단을 구비하는 것을 특징으로 하는 입력신호 처리용 증폭기.
제 1 항에 있어서,

상기 입력신호는 2개의 밸런스 신호를 포함하고,

상기 트랜스컨덕턴스 증폭기는

제 1 액티브 장치,

상기 제 1 액티브 장치에 각각 결합된 전류원, 및

상기 제 1 액티브 장치 및 상기 전류원에 결합된 가변 저항기를 더 구비하며,

상기 각각의 밸런스 신호는 상기 제 1 액티브 장치의 각 입력에 공급되는 것을 특징으로 하는 입력신호 처리용 증폭기.
제 2 항에 있어서,

상기 감쇠기는

제 2 액티브 장치, 및

제 3 액티브 장치를 더 구비하며,

상기 제 2 액티브 장치 및 상기 제 3 액티브 장치는 상기 제 1 액티브 장치에 결합되는 것을 특징으로 하는 입력신호 처리용 증폭기.
가변 트랜스컨덕턴스를 가지는 트랜스컨덕턴스 증폭기를 포함하는 입력 스테이지;

상기 트랜스컨덕턴스 증폭기에 결합되는 트랜스컨덕턴스 증폭기 바이어스 제어 회로;

상기 입력 스테이지에 결합된 전류증폭기; 및

상기 전류증폭기에 선형적으로 조절된 제어전압을 인가하여 상기 증폭기의 이득을 상기 인가된 제어전압의 함수로서 지수함수적으로 변화시키는 수단을 구비하고,

상기 트랜스컨덕턴스 바이어스 제어회로는

지수함수 발생기,

상기 지수함수 발생기에 결합된 제 1 연산증폭기 회로,

상기 제 1 연산증폭기 회로에 결합된 제 2 연산증폭기 회로, 및

상기 제 1 연산증폭기 회로에 결합된 전류원을 더 구비하는 것을 특징으로 하는 입력신호 처리용 증폭기.
제 4 항에 있어서,

상기 트랜스컨덕턴스 증폭기 바이어스 제어회로는 상기 제 1 연산증폭기 회로에 결합된 저역통과 필터를 더 구비하는 것을 특징으로 하는 입력신호 처리용 증폭기.
제 4 항에 있어서,

상기 지수함수 발생기는

한 쌍의 액티브 장치,

상기 액티브 장치에 결합된 전류원, 및

상기 액티브 장치에 각각 결합된 한 쌍의 전류미러를 구비하는 것을 특징으로 하는 입력신호 처리용 증폭기.
제 4 항에 있어서,

상기 제 1 연산증폭기 회로는

마스터 액티브 장치,

상기 마스터 액티브 장치에 결합된 기준 저항기, 및

제 1 및 제 2 입력과 출력을 가지는 디프렌셜 증폭기를 더 구비하며,

상기 마스터 액티브 장치는 상기 디프렌셜 증폭기의 상기 제 1 입력 및 상기 출력에 결합되며, 상기 기준 저항기는 상기 디프렌셜 증폭기의 상기 제 2 입력에 결합되는 것을 특징으로 하는 입력신호 처리용 증폭기.
제 4 항에 있어서,

상기 제 2 연산증폭기 회로는

제 1 및 제 2 입력을 가지는 비반전 단일 이득 증폭기,

상기 비반전 단일 이득 증폭기의 상기 제 1 입력에 결합된 제 1 입력 저항기, 및

상기 비반전 단일 이득 증폭기의 상기 제 2 입력에 결합된 제 2 입력 저항기를 더 구비하는 것을 특징으로 하는 입력신호 처리용 증폭기.
모드 선택 스위치를 통해 전류 증폭기에 결합된 고정 트랜스컨덕턴스 입력 스테이지 및 가변 트랜스컨덕턴스 입력 스테이지를 갖는 증폭기내의 입력 신호를 증폭하는 방법에 있어서,

입력 신호를 상기 고정 트랜스컨덕턴스 입력 스테이지와 상기 가변 트랜스컨덕턴스 입력 스테이지에 인가하는 단계; 및

모든 선택 신호에 응답하여 상기 고정 트랜스컨덕턴스 입력 스테이지 또는 상기 가변 트랜스컨덕턴스 입력 스테이지의 출력을 상기 전류 증폭기에 선택적으로 인가하는 단계를 포함하는 것을 특징으로 하는 입력 신호 증폭 방법.
제 9 항에 있어서,

상기 증폭기에 선형적으로 변화하는 제어전압을 인가하여 상기 입력신호의 전류 진폭에 대응하는 지수함수적인 변화를 발생시키는 단계를 더 포함하는 것을 특징으로 하는 입력 신호 증폭 방법.
제 9 항에 있어서,

진폭의 비가 제어전압에 따라서 지수함수적으로 변화하는 한 쌍의 전류를 발생시켜 입력신호의 전류진폭을 변화시키는 단계를 더 포함하는 것을 특징으로 하는 입력 신호 증폭 방법.