JP4098373B2 - 量子マルチファンクション半導体デバイスの形成方法 - Google Patents
量子マルチファンクション半導体デバイスの形成方法 Download PDFInfo
- Publication number
- JP4098373B2 JP4098373B2 JP27180594A JP27180594A JP4098373B2 JP 4098373 B2 JP4098373 B2 JP 4098373B2 JP 27180594 A JP27180594 A JP 27180594A JP 27180594 A JP27180594 A JP 27180594A JP 4098373 B2 JP4098373 B2 JP 4098373B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chamber
- charge channel
- channel layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 40
- 230000004888 barrier function Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 25
- 239000011810 insulating material Substances 0.000 claims description 9
- LVQULNGDVIKLPK-UHFFFAOYSA-N aluminium antimonide Chemical compound [Sb]#[Al] LVQULNGDVIKLPK-UHFFFAOYSA-N 0.000 claims description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 3
- VTGARNNDLOTBET-UHFFFAOYSA-N gallium antimonide Chemical compound [Sb]#[Ga] VTGARNNDLOTBET-UHFFFAOYSA-N 0.000 claims description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 7
- 238000007789 sealing Methods 0.000 description 6
- 238000004871 chemical beam epitaxy Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000003915 air pollution Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02466—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02549—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
- Y10S438/908—Utilizing cluster apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、一般に半導体デバイスの形成方法に関し、特に量子マルチファンクション半導体デバイスに関する。
【０００２】
【従来の技術】
半導体デバイスの製造者は、デバイスサイズを収縮または縮小することに絶えず努力している。しかし、縮小が進むにつれ、量子力学的な束縛によって半導体デバイスの最小機能サイズには限界が生ずる。従って半導体デバイスの製造者は、その半導体材料の物質的特性を利用する方法、即ちその量子力学的な特性に従ったデバイス製造の方法が探し求めている。このようなデバイスの一つとして量子マルチファンクションデバイスがある。これらのタイプのデバイスは、バンド間共振トンネル効果や量子箱構造に閉じ込められた電子のような量子力学的効果を利用する。
【０００３】
これらのタイプのデバイスのすぐれた電子性能は、数十オングストロームまたはそれ未満の単位の厚みで一連の超薄型半導体層を一緒に適切に積み重ねることによって生じる量子効果の利用に大きく依存するので、さまざまな工程段階の間に起こる汚染の存在に特に過敏である。例えば、２枚の超薄型層の界面に炭素の単原子層が累積されると、デバイスの性能に悪影響を及ぼす。通常の方法で行われるパターン化やエッチングのようなデバイス工程段階は、これらのデバイスを動作不能なものにしてしまうのに十分な量の汚染物を生じる。さらに、ある工程段階、例えば、パターン化やエッチングは製造施設内のある場所で行われるが、他の工程段階、例えば、エピタキシアル成長段階はその製造施設内の異なった場所で行われる。通常半導体基板は、ある製造場所から別な場所へ移動する間は空気にさらされる。この移動段階の間、半導体基板は空気中の微粒子によって汚染されやすい。
【０００４】
【解決すべき課題】
従って、空気による汚染を排除した量子マルチファンクションデバイスを製造する方法が有効である。デバイスを汚染する製造段階の数を最小にするエピタキシアル再成長段階を含む方法がさらに有効である。
【０００５】
【課題を解決するための手段】
量子マルチファンクション半導体デバイスを形成する方法は、半導体基板上に形成された絶縁層を有する半導体基板を設ける段階であって、前記絶縁層は第１開口部を有する段階、前記半導体基板上にチャネル領域を形成する段階であって、前記チャネル領域は前記開口部にある段階、前記チャネル領域上に障壁層を形成する段階、前記障壁層上にチャネル層を形成する段階、第２開口部を形成する段階であって、前記第２開口部は前記チャネル層を覆い、かつ前記チャネル層に延在し、前記チャネル層の一部は前記チャネル領域上に残存する段階、および前記第１チャネル領域は第１電極に接続し、前記チャネル層は第２電極に接続する段階からなる。
【０００６】
【実施例】
一般に、本発明は量子マルチファンクション半導体デバイスを製造する方法を提供する。これは、マルチチャンバ成長プロセス装置（ｍｕｌｔｉ−ｃｈａｍｂｅｒ ｇｒｏｗｔｈ ａｎｄ ｐｒｏｃｅｓｓｉｎｇ ａｐｐａｒａｔｕｓ）で半導体デバイスを製造することによって達成される。図１は本発明の実施例によるフローチャート４０を示す。同一番号は、同一要素を示す数字として使用されることを理解されたい。
【０００７】
第１段階４１は、第１および第２室を有するマルチチャンバ成長プロセス装置が設けられる。マルチチャンバ成長プロセス装置は、超高真空接続で互いに結合された分子線エピタキシ室とパターニング／エッチ室から成るシステムである。さらに、半導体基板上に形成されるパターン化された絶縁層を有する半導体基板が設けられる（段階４２）。半導体基板が第１室に設置され、電荷チャネル領域が形成される（段階４３）。一方、第１室では、パターン化された絶縁層の一部が除去され、障壁層が成長し、電荷チャネル層が形成される（段階４４）。
【０００８】
半導体基板は第２室に移され（段階４５）、そこで電荷チャネル層の一部と障壁層の一部が除去される（段階４７）。半導体基板は、第１室に戻され（段階４８）、電荷チャネル層が横方向の成長技術（ｌａｔｅｒａｌ ｇｒｏｗｔｈ ｔｅｃｈｎｉｑｕｅ）を使用して延長される（段階４９）。もう一つの障壁層が電荷チャネル領域および電荷チャネル層上で成長する（段階５０）。次に、電気的接続が形成される（段階５１）。
【０００９】
ここで、これまでマルチチャンバ成長プロセス装置は第１・第２室を有すると説明してきたが、これは本発明を制限するものではないことを理解されたい。言い換えれば、マルチチャンバ成長プロセス装置は単一室や２以上の室を有しても構わない。
【００１０】
図２は、主要面１２を有する基板層１１から成る量子マルチファンクション半導体デバイスの一部の断面図を示す。絶縁材料層１３は主要面１２上に形成される。基板１１に好適な材料は、ガリウム砒素および燐化インジウムを包含し、絶縁材料層１３に好適な材料は、酸化ガリウム砒素および酸化ガリウムを包含し、最終的な厚みは約１００オングストロームまたはそれ未満である。主要面１２上への絶縁材料層１３の形成は業界において周知であり、酸素が十分にある環境で酸化することによって成し遂げられる。
【００１１】
図３は、主要面１２が露出される開口部１４を有するようにパターン化された前記絶縁材料層１３を示す。リトグラフとエッチング方法の組み合わせを用いて開口する方法は、当業者に周知である。
【００１２】
図４ないし図１０で示される段階が、マルチチャンバ成長プロセス装置において成し遂げられることはたとえ説明がなくとも理解されよう。
【００１３】
図４に関して、導電またはチャネル領域１５が開口部１４に選択的に形成され、導電領域１５は第３ー５族化合物および第２ー４族化合物からなる群から選択された材料の層から成る。さらに、導電領域１５は、封止層（ｃｏｎｆｉｎｅｍｅｎｔ ｌａｙｅｒ）１６と前障壁層（ｐｒｅ−ｂａｒｒｉｅｒ ｌａｙｅｒ）１８とのあいだに挟まれたチャネル層１７を包含する。封止層１６は、チャネル層１７より大きなバンドギャップを有し、チャネル層１７の底から電荷担体が流出することを妨ぐエネルギー障壁として働く。封止層１６に好適な材料は、アルミニュームアンチモン化物およびアルミニューム砒化物を包含する。封止層１６は、分子線エピタキシの一種である化学ビームエピタキシのようなエピタキシアル成長によって形成され、約１００から約１０００オングストロームの範囲の厚みである。このように、封止層１６はエピタキシアル層である。
【００１４】
チャネル層１７は、電荷担体がデバイス動作中に移動する導電領域を提供し、例えば砒化インジウムまたはガリウムアンチモン化物である。チャネル層１７は化学ビームエピタキシのようなエピタキシアル成長によって形成され、約５０から約１５０オングストロームの範囲の厚みである。このように、チャネル層１７は、エピタキシアル層である。前障壁層１８は約５０から約１００オングストロームの範囲の厚みを有するアルミニュームアンチモン化物が好適であり、次の工程段階の間、チャネル層１７に対する保護キャップとして働き、最終的には障壁層１９の一部を構成する。使用される反応物が酸化物のように絶縁層上で核を形成しないので、化学ビームエピタキシが選択的成長を設けることができることは業界において周知である。選択的エピタキシアル成長においては、方向付けや工程依存の異なった成長率によって様々なの結晶面が形成しうることは当業者において周知であり、従って導電領域１５の側壁２０は、図４に示されるように垂直ではない。
【００１５】
図５に関して、パターン化された絶縁材料層１３（図４に示す）が、主要面１２から選択的に除去される。一実施例では、第１室内において露出面を保護するためにアンチモニの加圧下で、基板１１を約６００℃まで加熱することによって達成される。絶縁層の層１３は基板１１と一体であるので、基板１１を加熱すると絶縁材料層１３も加熱する。従来の工程において典型的におこなわれるような、空気への露出を含む方法でこの段階を実行する必要がないため、残りの工程に悪影響を与える汚染が排除される。
【００１６】
図６に関して、障壁層１９が主要面１２の露出部分上および前障壁層１８上に形成される。言い換えれば、導電領域１５が障壁層１９の下に埋められる。障壁層１９は、化学ビームエピタキシのような技術を用いるエピタキシアル成長によって形成されるアルミニュームアンチモン化物が好適であり、主要面１２の露出部分の上の領域では約２００から約１２５０オングストロームの範囲の厚みである。障壁層１９の厚みは導電領域１５の全厚みに従って決定される、言い換えれば、障壁層１９の厚みは導電領域１５の厚みに比例する。図５に示すような盛り上がった形状の頂部のエピタキシャル上面成長（ｏｖｅｒ−ｇｒｏｗｔｈ）においては、上面成長層は、通常下部表面の平坦度を再現するが、実際の形状は露出された結晶面そのものと盛り上がった形状とに依存することは、当業者において周知である。
【００１７】
図７に関して、障壁層１９上に形成されるチャネル層２１を示す。チャネル層２１は、電荷担体がデバイス動作中に移動する導電またはチャネル領域を設け、例えばガリウムアンチモン化物または砒化インジウムである。チャネル層２１は、例えば化学ビームエピタキシを使用するエキタキシャル成長によって形成され、約５０から約１５０オングストロームの範囲の厚みである。
【００１８】
図８に関して、開口部２３がチャネル層２１に形成され、開口部２３はチャネル層２１の一部および障壁層１９の一部を除去することによって形成される。チャネル層２１の部分２４は開口部２３に隣接する。開口部２３はリトグラフおよびエッチング方法を使用してパターニング／エッチ室内で形成される。そのようにする１つの方法は、チャネル層２１上に絶縁層をまず形成することである。この絶縁層は工程の始めに使用される絶縁層１３に類似している。つぎに絶縁層はエッチングされる層を露出するためにパターン化される。つぎにチャネル層２１の一部がエッチングされる。部分２４の盛り上がった形状は、後の工程段階で位置合わせの補助になる。パターン化工程は障壁層１９の一部をエッチング消去するために反復することができる。この絶縁層のいかなる残存部分も既に述べたように成長室内において加熱することによって除去することができ、その結果図８に示すような構造になることが理解される。
【００１９】
図９に関して、チャネル層２１の部分２４が、部分２６がチャネル層１７に重なり合うように、横方向に延長する。ここで部分２４のみが横方向の延長に関して説明されているが、チャネル２１の残存部分の全てが延長することを理解されたい。パターン化された基板の側壁およびベース領域に対する結晶面の一定の組み合わせ、およびエピタキシャル成長状態を例えば過圧反応物のように制御することによって、成長は横方向にのみ進むことは、当業者にとって周知である。ガリウム砒素の場合、例えば＜１２２＞型側面と＜１１１＞Ｂベース面との組み合わせは、＜１１１＞Ｂベース面に平行の方向に１から１０マイクロメータの距離の横方向への成長を起こす。このような異方性は特定の結晶面上の異なった原子接合特性によって引き起こされ、過圧反応物によってさらに影響される。チャネル層２１の一部がエッチングされるときに適切な側壁の方向付けが形成されることが理解される。
【００２０】
図１０に関して、最上部障壁層２７がチャネル層２１および導電層１５の上に形成される。最上部障壁層２７はアルミニュームアンチモン化物が好適であり、エピタキシャル成長によって形成され、約２００から約５００オングストロームの範囲の厚みである。
【００２１】
さらに図１０に関して、ソース電極２８、ドレイン電極２９およびゲート電極３１が示される。電極２８、２９および３１は当業者に周知の方法を使用して形成される。ソース電極２８はチャネル層１７に接続する。ドレイン電極２９はチャネル層２１に接続する。ゲート電極３１は、チャネル層２１がチャネル層１７に重なっている領域が下にある最上部障壁層２７の領域の上に形成される。言い換えれば、ゲート３１は、領域３０の上部に形成され、その領域３０はチャネル層２１がチャネル層１７に重なっている領域である。全ての電極は電子ビーム蒸着を使用して形成することができる。ソース電極２８およびドレイン電極２９に使用される材料の例としては、ニッケル、金およびゲルマニュームの層の組み合わせである。ゲート電極３１に使用される材料の例としては、チタニュームおよびアルミニュームの層の組み合わせである。
【００２２】
ここに量子マルチファンクションデバイスの製造方法が提供されたことはあきらかである。この方法は、工程環境を精密に制御するマルチチャンバ成長プロセス装置を使用して、それによって数々の工程段階の間の半導体基板上への汚染付着を最小限になる。この方法の利点のひとつは半導体表面への汚染を減少させるために、工程段階中の空気中への露出が最小限にされることである。
【図面の簡単な説明】
【図１】 本発明の実施例によるフローチャートを示す。
【図２】 本発明の実施例による様々な製造段階における半導体デバイスを連続的に断面図としたものである。
【図３】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図４】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図５】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図６】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図７】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図８】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図９】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図１０】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【符号の説明】
１０．量子マルチファンクション半導体デバイス
１１．半導体基板
１２．主要面
１３．絶縁材料層
１４．２３．開口部
１５．導電領域、チャネル領域、電荷チャネル領域
１６．封止層
１７．チャネル層
１８．前障壁層
１９．２７．障壁層
２０．側壁
２１．導電層、チャネル層、電荷チャネル層
２８．ソース電極
２９．ドレイン電極
３１．ゲート電極
【産業上の利用分野】
本発明は、一般に半導体デバイスの形成方法に関し、特に量子マルチファンクション半導体デバイスに関する。
【０００２】
【従来の技術】
半導体デバイスの製造者は、デバイスサイズを収縮または縮小することに絶えず努力している。しかし、縮小が進むにつれ、量子力学的な束縛によって半導体デバイスの最小機能サイズには限界が生ずる。従って半導体デバイスの製造者は、その半導体材料の物質的特性を利用する方法、即ちその量子力学的な特性に従ったデバイス製造の方法が探し求めている。このようなデバイスの一つとして量子マルチファンクションデバイスがある。これらのタイプのデバイスは、バンド間共振トンネル効果や量子箱構造に閉じ込められた電子のような量子力学的効果を利用する。
【０００３】
これらのタイプのデバイスのすぐれた電子性能は、数十オングストロームまたはそれ未満の単位の厚みで一連の超薄型半導体層を一緒に適切に積み重ねることによって生じる量子効果の利用に大きく依存するので、さまざまな工程段階の間に起こる汚染の存在に特に過敏である。例えば、２枚の超薄型層の界面に炭素の単原子層が累積されると、デバイスの性能に悪影響を及ぼす。通常の方法で行われるパターン化やエッチングのようなデバイス工程段階は、これらのデバイスを動作不能なものにしてしまうのに十分な量の汚染物を生じる。さらに、ある工程段階、例えば、パターン化やエッチングは製造施設内のある場所で行われるが、他の工程段階、例えば、エピタキシアル成長段階はその製造施設内の異なった場所で行われる。通常半導体基板は、ある製造場所から別な場所へ移動する間は空気にさらされる。この移動段階の間、半導体基板は空気中の微粒子によって汚染されやすい。
【０００４】
【解決すべき課題】
従って、空気による汚染を排除した量子マルチファンクションデバイスを製造する方法が有効である。デバイスを汚染する製造段階の数を最小にするエピタキシアル再成長段階を含む方法がさらに有効である。
【０００５】
【課題を解決するための手段】
量子マルチファンクション半導体デバイスを形成する方法は、半導体基板上に形成された絶縁層を有する半導体基板を設ける段階であって、前記絶縁層は第１開口部を有する段階、前記半導体基板上にチャネル領域を形成する段階であって、前記チャネル領域は前記開口部にある段階、前記チャネル領域上に障壁層を形成する段階、前記障壁層上にチャネル層を形成する段階、第２開口部を形成する段階であって、前記第２開口部は前記チャネル層を覆い、かつ前記チャネル層に延在し、前記チャネル層の一部は前記チャネル領域上に残存する段階、および前記第１チャネル領域は第１電極に接続し、前記チャネル層は第２電極に接続する段階からなる。
【０００６】
【実施例】
一般に、本発明は量子マルチファンクション半導体デバイスを製造する方法を提供する。これは、マルチチャンバ成長プロセス装置（ｍｕｌｔｉ−ｃｈａｍｂｅｒ ｇｒｏｗｔｈ ａｎｄ ｐｒｏｃｅｓｓｉｎｇ ａｐｐａｒａｔｕｓ）で半導体デバイスを製造することによって達成される。図１は本発明の実施例によるフローチャート４０を示す。同一番号は、同一要素を示す数字として使用されることを理解されたい。
【０００７】
第１段階４１は、第１および第２室を有するマルチチャンバ成長プロセス装置が設けられる。マルチチャンバ成長プロセス装置は、超高真空接続で互いに結合された分子線エピタキシ室とパターニング／エッチ室から成るシステムである。さらに、半導体基板上に形成されるパターン化された絶縁層を有する半導体基板が設けられる（段階４２）。半導体基板が第１室に設置され、電荷チャネル領域が形成される（段階４３）。一方、第１室では、パターン化された絶縁層の一部が除去され、障壁層が成長し、電荷チャネル層が形成される（段階４４）。
【０００８】
半導体基板は第２室に移され（段階４５）、そこで電荷チャネル層の一部と障壁層の一部が除去される（段階４７）。半導体基板は、第１室に戻され（段階４８）、電荷チャネル層が横方向の成長技術（ｌａｔｅｒａｌ ｇｒｏｗｔｈ ｔｅｃｈｎｉｑｕｅ）を使用して延長される（段階４９）。もう一つの障壁層が電荷チャネル領域および電荷チャネル層上で成長する（段階５０）。次に、電気的接続が形成される（段階５１）。
【０００９】
ここで、これまでマルチチャンバ成長プロセス装置は第１・第２室を有すると説明してきたが、これは本発明を制限するものではないことを理解されたい。言い換えれば、マルチチャンバ成長プロセス装置は単一室や２以上の室を有しても構わない。
【００１０】
図２は、主要面１２を有する基板層１１から成る量子マルチファンクション半導体デバイスの一部の断面図を示す。絶縁材料層１３は主要面１２上に形成される。基板１１に好適な材料は、ガリウム砒素および燐化インジウムを包含し、絶縁材料層１３に好適な材料は、酸化ガリウム砒素および酸化ガリウムを包含し、最終的な厚みは約１００オングストロームまたはそれ未満である。主要面１２上への絶縁材料層１３の形成は業界において周知であり、酸素が十分にある環境で酸化することによって成し遂げられる。
【００１１】
図３は、主要面１２が露出される開口部１４を有するようにパターン化された前記絶縁材料層１３を示す。リトグラフとエッチング方法の組み合わせを用いて開口する方法は、当業者に周知である。
【００１２】
図４ないし図１０で示される段階が、マルチチャンバ成長プロセス装置において成し遂げられることはたとえ説明がなくとも理解されよう。
【００１３】
図４に関して、導電またはチャネル領域１５が開口部１４に選択的に形成され、導電領域１５は第３ー５族化合物および第２ー４族化合物からなる群から選択された材料の層から成る。さらに、導電領域１５は、封止層（ｃｏｎｆｉｎｅｍｅｎｔ ｌａｙｅｒ）１６と前障壁層（ｐｒｅ−ｂａｒｒｉｅｒ ｌａｙｅｒ）１８とのあいだに挟まれたチャネル層１７を包含する。封止層１６は、チャネル層１７より大きなバンドギャップを有し、チャネル層１７の底から電荷担体が流出することを妨ぐエネルギー障壁として働く。封止層１６に好適な材料は、アルミニュームアンチモン化物およびアルミニューム砒化物を包含する。封止層１６は、分子線エピタキシの一種である化学ビームエピタキシのようなエピタキシアル成長によって形成され、約１００から約１０００オングストロームの範囲の厚みである。このように、封止層１６はエピタキシアル層である。
【００１４】
チャネル層１７は、電荷担体がデバイス動作中に移動する導電領域を提供し、例えば砒化インジウムまたはガリウムアンチモン化物である。チャネル層１７は化学ビームエピタキシのようなエピタキシアル成長によって形成され、約５０から約１５０オングストロームの範囲の厚みである。このように、チャネル層１７は、エピタキシアル層である。前障壁層１８は約５０から約１００オングストロームの範囲の厚みを有するアルミニュームアンチモン化物が好適であり、次の工程段階の間、チャネル層１７に対する保護キャップとして働き、最終的には障壁層１９の一部を構成する。使用される反応物が酸化物のように絶縁層上で核を形成しないので、化学ビームエピタキシが選択的成長を設けることができることは業界において周知である。選択的エピタキシアル成長においては、方向付けや工程依存の異なった成長率によって様々なの結晶面が形成しうることは当業者において周知であり、従って導電領域１５の側壁２０は、図４に示されるように垂直ではない。
【００１５】
図５に関して、パターン化された絶縁材料層１３（図４に示す）が、主要面１２から選択的に除去される。一実施例では、第１室内において露出面を保護するためにアンチモニの加圧下で、基板１１を約６００℃まで加熱することによって達成される。絶縁層の層１３は基板１１と一体であるので、基板１１を加熱すると絶縁材料層１３も加熱する。従来の工程において典型的におこなわれるような、空気への露出を含む方法でこの段階を実行する必要がないため、残りの工程に悪影響を与える汚染が排除される。
【００１６】
図６に関して、障壁層１９が主要面１２の露出部分上および前障壁層１８上に形成される。言い換えれば、導電領域１５が障壁層１９の下に埋められる。障壁層１９は、化学ビームエピタキシのような技術を用いるエピタキシアル成長によって形成されるアルミニュームアンチモン化物が好適であり、主要面１２の露出部分の上の領域では約２００から約１２５０オングストロームの範囲の厚みである。障壁層１９の厚みは導電領域１５の全厚みに従って決定される、言い換えれば、障壁層１９の厚みは導電領域１５の厚みに比例する。図５に示すような盛り上がった形状の頂部のエピタキシャル上面成長（ｏｖｅｒ−ｇｒｏｗｔｈ）においては、上面成長層は、通常下部表面の平坦度を再現するが、実際の形状は露出された結晶面そのものと盛り上がった形状とに依存することは、当業者において周知である。
【００１７】
図７に関して、障壁層１９上に形成されるチャネル層２１を示す。チャネル層２１は、電荷担体がデバイス動作中に移動する導電またはチャネル領域を設け、例えばガリウムアンチモン化物または砒化インジウムである。チャネル層２１は、例えば化学ビームエピタキシを使用するエキタキシャル成長によって形成され、約５０から約１５０オングストロームの範囲の厚みである。
【００１８】
図８に関して、開口部２３がチャネル層２１に形成され、開口部２３はチャネル層２１の一部および障壁層１９の一部を除去することによって形成される。チャネル層２１の部分２４は開口部２３に隣接する。開口部２３はリトグラフおよびエッチング方法を使用してパターニング／エッチ室内で形成される。そのようにする１つの方法は、チャネル層２１上に絶縁層をまず形成することである。この絶縁層は工程の始めに使用される絶縁層１３に類似している。つぎに絶縁層はエッチングされる層を露出するためにパターン化される。つぎにチャネル層２１の一部がエッチングされる。部分２４の盛り上がった形状は、後の工程段階で位置合わせの補助になる。パターン化工程は障壁層１９の一部をエッチング消去するために反復することができる。この絶縁層のいかなる残存部分も既に述べたように成長室内において加熱することによって除去することができ、その結果図８に示すような構造になることが理解される。
【００１９】
図９に関して、チャネル層２１の部分２４が、部分２６がチャネル層１７に重なり合うように、横方向に延長する。ここで部分２４のみが横方向の延長に関して説明されているが、チャネル２１の残存部分の全てが延長することを理解されたい。パターン化された基板の側壁およびベース領域に対する結晶面の一定の組み合わせ、およびエピタキシャル成長状態を例えば過圧反応物のように制御することによって、成長は横方向にのみ進むことは、当業者にとって周知である。ガリウム砒素の場合、例えば＜１２２＞型側面と＜１１１＞Ｂベース面との組み合わせは、＜１１１＞Ｂベース面に平行の方向に１から１０マイクロメータの距離の横方向への成長を起こす。このような異方性は特定の結晶面上の異なった原子接合特性によって引き起こされ、過圧反応物によってさらに影響される。チャネル層２１の一部がエッチングされるときに適切な側壁の方向付けが形成されることが理解される。
【００２０】
図１０に関して、最上部障壁層２７がチャネル層２１および導電層１５の上に形成される。最上部障壁層２７はアルミニュームアンチモン化物が好適であり、エピタキシャル成長によって形成され、約２００から約５００オングストロームの範囲の厚みである。
【００２１】
さらに図１０に関して、ソース電極２８、ドレイン電極２９およびゲート電極３１が示される。電極２８、２９および３１は当業者に周知の方法を使用して形成される。ソース電極２８はチャネル層１７に接続する。ドレイン電極２９はチャネル層２１に接続する。ゲート電極３１は、チャネル層２１がチャネル層１７に重なっている領域が下にある最上部障壁層２７の領域の上に形成される。言い換えれば、ゲート３１は、領域３０の上部に形成され、その領域３０はチャネル層２１がチャネル層１７に重なっている領域である。全ての電極は電子ビーム蒸着を使用して形成することができる。ソース電極２８およびドレイン電極２９に使用される材料の例としては、ニッケル、金およびゲルマニュームの層の組み合わせである。ゲート電極３１に使用される材料の例としては、チタニュームおよびアルミニュームの層の組み合わせである。
【００２２】
ここに量子マルチファンクションデバイスの製造方法が提供されたことはあきらかである。この方法は、工程環境を精密に制御するマルチチャンバ成長プロセス装置を使用して、それによって数々の工程段階の間の半導体基板上への汚染付着を最小限になる。この方法の利点のひとつは半導体表面への汚染を減少させるために、工程段階中の空気中への露出が最小限にされることである。
【図面の簡単な説明】
【図１】 本発明の実施例によるフローチャートを示す。
【図２】 本発明の実施例による様々な製造段階における半導体デバイスを連続的に断面図としたものである。
【図３】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図４】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図５】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図６】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図７】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図８】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図９】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【図１０】 本発明の実施例による様々なの製造段階における半導体デバイスを連続的に断面図としたものである。
【符号の説明】
１０．量子マルチファンクション半導体デバイス
１１．半導体基板
１２．主要面
１３．絶縁材料層
１４．２３．開口部
１５．導電領域、チャネル領域、電荷チャネル領域
１６．封止層
１７．チャネル層
１８．前障壁層
１９．２７．障壁層
２０．側壁
２１．導電層、チャネル層、電荷チャネル層
２８．ソース電極
２９．ドレイン電極
３１．ゲート電極
Claims (2)
- 量子マルチファンクション半導体デバイスの形成方法であって：
超高真空接続で互いに結合された第１および第２室を有するマルチチャンバ成長プロセス装置を設ける段階（４１）；
前記半導体基板（１１）の上に配置された絶縁材料（１３）および前記半導体基板（１１）の一部を露出する開口部（１４）を有する半導体基板（１１）を設ける段階（４２）；
前記マルチチャンバ成長プロセス装置の前記第１室に前記半導体基板（１１）を配置する段階（４３）；
前記開口部（１４）に電荷チャネル領域（１５）を成長させる段階（４３）；
前記絶縁材料（１３）の少なくとも一部を除去する段階であって、前記半導体基板（１１）が前記マルチチャンバ成長プロセス装置の前記第１室に残存する段階（４４）；
少なくとも前記電荷チャネル領域（１５）上に第１障壁層（１９）を成長させる段階（４４）；
少なくとも前記第１障壁層（１９）上に電荷チャネル層（２１）を成長させる段階（４７）；
前記第１室から前記第２室の中に前記半導体基板を移動する段階（４５）；
前記電荷チャネル層（２１）の少なくとも一部および前記第１障壁層（１９）の少なくとも一部を除去して前記電荷チャネル領域（１５）上の前記第１障壁層（１９）を露出させる開口部（２３）を形成する段階（４７）；
前記半導体基板（１１）を前記第１室に移動する段階（４８）；
前記電荷チャネル層（２１）を前記電荷チャネル領域（１５）に重なるように横方向に成長させる段階（４９）；
前記電荷チャネル層（２１）上に第２障壁層（２７）を成長させる段階；および
前記電荷チャネル領域（１５）に接続するよう第１電極（２８）を形成しかつ前記電荷チャネル層（２１）に接続するよう第２電極（２９）を形成する段階；
を具備することを特徴とする量子マルチファンクション半導体デバイスの形成方法。 - 前記電荷チャネル領域（１５）および前記電荷チャネル層（２１）は、砒化インジウムまたはガリウムアンチモン化物の一方からなり、前記第１（１９）および第２（２７）障壁層はアルミニウムアンチモン化物からなる請求項１記載の量子マルチファンクション半導体デバイスの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/139,180 US5371038A (en) | 1993-10-21 | 1993-10-21 | Method of forming a quantum multi-function semiconductor device |
| US139180 | 1993-10-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169940A JPH07169940A (ja) | 1995-07-04 |
| JP4098373B2 true JP4098373B2 (ja) | 2008-06-11 |
Family
ID=22485457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27180594A Expired - Lifetime JP4098373B2 (ja) | 1993-10-21 | 1994-10-12 | 量子マルチファンクション半導体デバイスの形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5371038A (ja) |
| JP (1) | JP4098373B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589404A (en) * | 1994-08-01 | 1996-12-31 | Lucent Technologies Inc. | Monolithically integrated VLSI optoelectronic circuits and a method of fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2743377B2 (ja) * | 1987-05-20 | 1998-04-22 | 日本電気株式会社 | 半導体薄膜の製造方法 |
| US5084409A (en) * | 1990-06-26 | 1992-01-28 | Texas Instruments Incorporated | Method for patterned heteroepitaxial growth |
| JPH04333808A (ja) * | 1991-05-10 | 1992-11-20 | Nec Corp | 光半導体モジュール |
| JPH04349622A (ja) * | 1991-05-28 | 1992-12-04 | Eastman Kodak Japan Kk | 量子デバイス製造方法 |
-
1993
- 1993-10-21 US US08/139,180 patent/US5371038A/en not_active Expired - Lifetime
-
1994
- 1994-10-12 JP JP27180594A patent/JP4098373B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5371038A (en) | 1994-12-06 |
| JPH07169940A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772059B2 (en) | Method for fabricating graphene transistors on a silicon or SOI substrate | |
| JPH06268055A (ja) | 凹部酸化絶縁を形成する方法 | |
| US8173545B2 (en) | Method for the fabrication of a transistor gate using at least one electron beam | |
| JP2558016B2 (ja) | 集積半導体装置の製造方法 | |
| JP4098373B2 (ja) | 量子マルチファンクション半導体デバイスの形成方法 | |
| JP2002217425A (ja) | 半導体装置用電極、半導体装置及びその製造方法 | |
| JP3175666B2 (ja) | 半導体装置の製造方法 | |
| JP2023523680A (ja) | サイドゲート型半導体－超伝導体ハイブリッドデバイス | |
| US6074936A (en) | Method of fabricating a quantum device | |
| JPH08264807A (ja) | 半導体共鳴トンネルトランジスタおよびその作製方法 | |
| KR102041830B1 (ko) | 반도체 나노와이어의 제조방법 및 그를 이용한 반도체 나노와이어 센서의 제조방법 | |
| KR920004365B1 (ko) | 매립형 저항성 접촉의 형성방법 | |
| CN115841941B (zh) | 一种半导体结构的形成方法 | |
| JP2817286B2 (ja) | 半導体装置の製造方法 | |
| JP3378561B2 (ja) | 半導体装置の製造方法 | |
| US6521520B1 (en) | Semiconductor wafer arrangement and method of processing a semiconductor wafer | |
| JPH02192172A (ja) | 超伝導トランジスタ | |
| JPS6323669B2 (ja) | ||
| US20220050392A1 (en) | Template, method for fabricating template, and method for fabricating semiconductor device | |
| CN118335776A (zh) | 半导体器件及其制造方法 | |
| JPH06333832A (ja) | 化合物半導体薄膜の製造方法 | |
| WO2024037710A1 (en) | Method of fabricating a semiconductor device | |
| JP3438437B2 (ja) | 半導体装置及びその製造方法 | |
| JP2624167B2 (ja) | 量子細線・箱作製方法 | |
| EP0771035B1 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050127 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061108 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061113 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080313 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |