JP4088582B2 - ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造を形成する方法 - Google Patents

ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造を形成する方法 Download PDF

Info

Publication number
JP4088582B2
JP4088582B2 JP2003421653A JP2003421653A JP4088582B2 JP 4088582 B2 JP4088582 B2 JP 4088582B2 JP 2003421653 A JP2003421653 A JP 2003421653A JP 2003421653 A JP2003421653 A JP 2003421653A JP 4088582 B2 JP4088582 B2 JP 4088582B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
dielectric
wiring
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003421653A
Other languages
English (en)
Other versions
JP2004214648A (ja
Inventor
マシュ−・イー・コルバーン
エルバート・イー・ファング
サチャナラヤナ・ブイ・ニッタ
サムパス・プルショサマン
キャセリン・エル・ゼンガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004214648A publication Critical patent/JP2004214648A/ja
Application granted granted Critical
Publication of JP4088582B2 publication Critical patent/JP4088582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は大規模集積回路（ＶＬＳＩ）と超大規模集積回路（ＵＬＳＩ）デバイスおよび高性能パッケージにおいて層内および層間のエアー・ブリッジ構造を形成するプロセスに関する。
大規模集積回路（ＶＬＳＩ）もしくは超大規模集積回路（ＵＬＳＩ）の形成のためには、半導体チップ内、チップ相互において個々のデバイスを接続する金属配線が必要となる。この配線ネットワークを小規模なサイズ上で形成する方法の一つが図１に概略的に示すようにデュアル・ダマシン（ＤＤ）プロセスである。標準的なＤＤプロセスにおいて、図１のＡに示すように２つの層１１０、１２０で示される層間誘電体（ＩＬＤ）が基板１００上に塗布される。ビア・レベル誘電体１１０と配線レベル誘電体１２０について、プロセス・フローの記述をわかりやすくするために分離して示している。一般に、これら２つの層は同一あるいは異なる絶縁膜からなり、前者の場合単一の一体層として塗布される。ハードマスク層１３０は任意で用いられ、エッチング選択性を促進し、かつ後述するように研磨止めとして機能する。配線相互接続ネットワークは、２つのタイプの構造体からなり、それらはチップにわたって横断する配線構造体および異なるレベルの配線を共に接続するビア構造体である。従来、２つの層は２酸化シリコン（ＳｉＯ２）のような無機ガラスもしくはプラズマ強化化学的気相堆積法（ＰＥＣＶＤ）によって堆積されたフッ素化シリカ膜で形成されていた。
デュアル・ダマシン・プロセスにおいて、配線１５０とビア１７０の位置は、フォトレジスト層１４０でフォトリソグラフィにより画定され（図１のＢおよびＤに示すように）、反応性イオン・エッチング・プロセスを用いてハードマスクおよび層間誘電体（ＩＬＤ）層の内部まで転写される。図１に示すプロセス手順は、配線構造体を内蔵するトレンチ１６０が最初にエッチングされることから、ライン・ファースト（配線先）アプローチと呼ばれる（図１のＣを参照）。トレンチ形成後、リソグラフィを用いてビア・パターン１７０をフォトレジスト層１４０内部に画定し、これは絶縁材料に転写され、ビア開口部１８０を形成する（図１のＤ参照）。フォトレジストが剥離された後のデュアル・ダマシン型トレンチとビア構造１９０を図１のＥに示す。この構造１９０は導電金属配線とビアを保護するように機能しかつ導電体とＩＬＤの間の接着層として機能する導電ライナー材料もしくは材料スタック２００で覆われる。このくぼみ（陥凹部）は、次に導電性の充填材料２１０でパターン化された基板の表面を覆って充填される。この充填は最も一般的には銅の電気メッキによって達成されるが、化学的気相堆積（ＣＶＤ）のような別の方法およびＡｌもしくはＡｕのような他の材料も用いることができる。充填およびライナー材料は、次に化学機械式研磨（ＣＭＰ）され、ハードマスク表面と同一平面になる（この段階の構造を図１のＦに示す）。キャップ材料２２０が金属を覆って、つまりブランケット膜として堆積され、図１のＧに示されように、露出された金属表面を不動態化し、金属と任意の追加ＩＬＤ層の間にそれらを覆って堆積される拡散バリヤとして機能する。ＰＥＣＶＤによって堆積される窒化シリコン、炭化シリコン、および炭窒化シリコン膜は、一般にキャップ材料２２０として用いられる。このプロセス手順は、デバイス上で相互接続の各レベルに対して繰り返される。２つの相互接続構造体は、単一の研磨工程によって絶縁層内部に導体はめ込み（conductor in-lay）を形成するために画定されるので、このプロセスはデュアル・ダマシン・プロセスと呼ばれる。
任意の回路と同様に、半導体チップは配線抵抗Ｒおよび相互接続容量Ｃの積に依存する信号伝播遅延の傾向がある。半導体チップの性能を向上するためには、アルミニウム配線を銅配線に換えることによって、製造用の金属の抵抗を下げた製造メーカーもある。より低い誘電率（ｋ）材料に移行することによって、回路での静電容量Ｃを下げ始めた製造メーカーもある。絶縁膜を説明するために用いられる一般の用語として、標準ｋ（４.５＜ｋ＜１０）、低ｋ（ｋ＜３.０）、超低ｋ（２.０＜ｋ＜２.５）および極低ｋ（１.５＜ｋ＜２.０）をその分類方法に用いる。超（ultra）低ｋおよび極（extreme）低ｋ誘電体は、一般にその構造中に意図的に設計された空隙を有する多孔質である傾向がある。可能な最も低い誘電率は空気もしくは真空（ｋvac＝１）で定義されるので、誘電体中に空隙を形成する方法が多数開発された。空隙体積が大きくなり配線間のギャップの相当な隣接領域を占めるとき、配線が空気あるいは真空によってＩＬＤ材料として名目上分離される相互接続構造を達成できる。以下の記述において、ＩＬＤが名目上隣接する固体の（solid）誘電体内部に分散された空隙体積を有する多孔質である構造から該相互接続構造を区別するために、エアー・ブリッジという用語を用いて記述する。
エアー・ブリッジ形成のための従来技術によるアプローチの１つを図２に示す。このプロセスにおいて、低ｋ構造が金属堆積の工程後に形成され、（ＤＤプロセスによる例として）、相互接続を形成する。参考の目的で、これらのタイプのプロセスは本応用においてはメタル後エアー・ブリッジ（Metal-then-Air Bridge：ＭＡＢ）アプローチと呼ばれ、用いられるプロセス手順と一致する。このアプローチに従う多くのプロセスは標準のＤＤ形成手順で始まる。このようにして図２のＡ、Ｂ、Ｃ、およびＤは、略式ではあるが、図１のＡ、Ｂ、Ｃ、Ｄ、ＥおよびＦのプロセス・フローを反復している。従ってたとえば図２のＤに示す構造は、図１のＦに示すＤＤ構造と一致する。標準のＤＤ構造がこのように完成した後、相互接続の配線構造体の間のギャップのすべてもしくは選択された一部にリソグラフィで開口部が画定され、キャップ層２２０およびハードマスク層１３０の上表面内部までエッチングされる。これらの開口部は、配線エッジに平行であり、次に下に位置するＩＬＤを除去するために用いられ、図２のＥに示すように配線長にわたる層間金属配線キャビティ２３０を形成する。酸化シリコンのような絶縁膜２４０の化学的気相堆積（ＣＶＤ）もしくはプラズマ強化ＣＶＤ（ＰＥＣＶＤ）が次に実施され、キャビティ入口近傍にピンチ・ポイントを引き起こすばかりでなくキャビティ内部の上に共形コーティングを形成し、図２のＦに示されるエアー・ブリッジ構造２５０を形成する。付加レベル（層）が、次に同様な方法で図２のＧに示すようにエアー・ブリッジの上に形成される。
これらのＭＡＢアプローチには、ピンチ・オフ絶縁膜２４０の堆積に用いられるＣＶＤもしくはＰＥＣＶＤプロセスの広範囲の知識と操作が要求され、異なる配線ピッチを有する相互接続に対して著しい困難をきたす。たとえば、より広い配線間ギャップは狭いピッチに比べ、ピンチ・オフに対してより厚い膜の堆積を要し、従って妥協案も必要になる。さらに、次世代技術において配線幅およびスペースが減少するのにつれて、共形（conformal）側壁コーティングで占有された配線間ギャップの一部が大きくなり、このため配線間容量が増加する。初期構造の形成後に堆積が行われるので、ギャップのアスペクト比に依存して、側壁の一部は覆われない可能性があり、露出した金属配線もしくは金属ビアの信頼性の問題につながる。さらに大部分のＭＡＢプロセスは層毎にエアー・ブリッジの形成が必要となる。それゆえ、エアー・ブリッジ・キャビティの保全性は上部の相互接続層を形成するための引き続くプロセスが行われるとき破られ得る。たとえば、図２のＧを参照すると、上部レベル２９０のビア部分３１０が下に位置する第１レベルの金属配線２１０に完全に位置合わせができていない場合、ビアのエッチングはブリッジを介して、下部のエアー・ギャップの内部まで開口し得る。この場合において、上部レベルのメタライゼーションが実施されると、下部のエアー・ギャップは金属で充填され、配線間の電気的短絡をもたらす。
信頼性の高い多層エアー・ブリッジ構造を形成するために、メタル後エアー・ブリッジ（Metal-then-Air Bridge：ＭＡＢ）アプローチの制約を回避する代替アプローチを提供することである。
本発明は、誘電体の覆いですっぽり包まれ、隣接する相互接続配線まで延長するブリッジ部材によって横方向に支持され、かつビアおよび金属配線の下だけに位置するように連続したあるいはパターン化された誘電体サポートで支持される導体を含む、各種の極めて低い誘電率（低ｋ）の相互接続に関する。隣接する導電配線間の領域は空気（エアー・ブリッジ構造）もしくは超低ｋ、極低ｋ、もしくは低ｋ誘電体によって占有される。
本発明の一つの実施形態において、自己整合のサポート絶縁層は構造的剛性を提供し、堆積された側壁とブリッジ層が導体構造体の形成前に形成され、それによって導体およびパッシベーション層それぞれの上面の間にブリッジ層を形成する。
本発明の別の実施形態において、導体間の領域は、超低ｋ誘電体もしくは、抽出できる犠牲誘電体によって充填され、配線間にエアー・ギャップを形成する。
好適な実施例と同様に本発明による前述および他の目的、特徴および利点、さらに本発明に基づく集積回路構造形成のもっとも良く知られた技術は、添付の図面とともに以下の詳細な説明を読むことによってさらに明らかになるであろう。
本発明のアプローチによる第１の実施形態は、エアー・ブリッジ後金属（Air-Bridge-then-Metal;ＡＢＭ）アプローチと呼ぶ大きな分類の一部であり、図３に詳述する。このプロセスは標準的な配線先のデュアル・ダマシン（ＤＤ）プロセス工程で開始するが、メタライゼーションの前から逸脱したプロセスとなる。層間誘電体（ＩＬＤ）も各種の最終構造体を形成するために用いられる。この第１の発明の構造、積層支持エアー・ブリッジ後金属構造（Layered Support Air-Bridge-then-Metal;ＬｓＡＢＭ）において、ＩＬＤは２つの材料の間で良好な反応性イオン・エッチング（ＲＩＥ）選択性があるように選択された２つの絶縁層３１１０と３２７０を有する２層スタックを具備する。たとえば、無機ガラス３１１０を覆う有機層３２７０があり得る。加えて、１つ以上の層を有するハードマスク３１３０がＩＬＤ層３２７０の上に堆積され、配線レベル・パターン３１５０がフォトレジスト３１４０内部に標準のＤＤプロセスと同様にフォトリソグラフィで形成される（図３のＡ）。次の工程において、配線レベル・パターンは絶縁層３２７０内部までエッチングされ、配線レベル溝（凹部）３１６０を形成し、さらにレジスト３１４０が除去される（図３のＢ）。誘電体ブリッジ材料３２８０がこの時点で構造を覆って共形（等角）的に堆積され、次にビア・パターン３１７０がリソグラフィで形成される（図３のＣ）。ビア・パターンがブリッジ層およびビア・レベルＩＬＤを介してエッチングされ、ビア開口部３１８０を形成し、その結果デュアル・ダマシン構造３１９０になる（図３のＤ）。ライナー層３２００が該構造を覆って堆積され、続いて金属充填３２１０が行われ、表面がブリッジ材料上面まで研磨され、キャップ層３２２０がブランケット膜として構造を覆って堆積される（図３のＥに示す）。任意選択で、キャップ層３２２０が選択的に金属配線構造体の上のみに堆積することもできる。
次に、小孔アレイ・パターン・ステンシル３２９０が、フォトレジストあるいはジブロック共重合体相分離を用いる方法を用いて、かつ図３のＦに示すようにエッチングによりキャップ層の上に形成される。図示するように、金属を覆うキャップ層はパターン化されずに残され、金属を保護する。キャップ層が金属上のみに形成され、エッチング耐性があったと仮定すると、小孔パターンは均一になり得る。小孔（small holes）の用語はもっとも近距離のための当該するグラウンド・ルールより小さいことを意味すると解される。この孔はサブ・リソグラフィのレベル（通常の光リソグラフィに対して）でありうる。電子ビームもしくは短波長光子のような技術が孔用のマスクを画定するために用いることもできる。孔サイズの上限は、次の層のためにしっかりした（固体）ベースを提供するために孔をピンチ・オフできる材料が利用可能かどうかで設定される。発明者らは１４ｎｍ未満の直径の孔アレイを形成できた。小孔アレイはキャップ層、ハードマスク層、およびブリッジ層の内部に反復（複製）され、続いて配線レベルＩＬＤ３２７０がＩＬＤとしてエアー３３１０の背後に残して抽出され、その結果、図３のＧに示すエアー・ブリッジ構造になる。犠牲ＩＬＤ材料３２７０は、いくつかの方法で除去され得る。これらの方法には、ウエットもしくはドライ・エッチング・プロセス、熱サイクル、照射、超臨界流体ベースの抽出などが含まれる。
このプロセスは配線間にエアー・ブリッジ３３３０を形成し、固体平面のビア・レベル・サポート３１１０を具備する。小孔は任意のキャップ層３３２０、および次のレベルのＩＬＤコーティング３３１０と３３７０によって、図３のＨに示すようにピンチ・オフされる。抽出孔は設計によりサイズが小さく均一なので、ピンチ・オフが均一に行われ、下にある配線レベルにおけるパターン密度のばらつきに依存しない。このアプローチは特にオーバーレイもしくは欠陥の問題には対応しないが、側壁の厚みを均一にすることによって信頼性に対処する。さらに、配線ギャップは、単にピンチオフに先立って、Ｎ２、Ａｒ、Ｈｅ、ＳＦ６のような不活性ガスで充填し得る。
本発明のアプローチによる第２の実施形態である、パターン付き支持エアー・ブリッジ後金属（Patterned Support Air-Bridge-then-Metal; ＰｓＡＢＭ）は、２層のＩＬＤスタックが図４に示すような方法で堆積される場合に、形成することができ、その結果最終構造において、金属配線の下のみにサポート誘電体の層がある。初めに、ＩＬＤスタックの底部層４１１０が任意選択のハードマスク層４１３０とともに堆積される。フォトレジスト４１４０が塗布され、パターン化され、パターンがハードマスク４１３０およびＩＬＤ４１１０に転写され、図４のＡに示す形状（トポグラフィ）４３３０を形成する。ＩＬＤ材料は一般に、誘電体材料であり、図１および図２で記述される構造においてビア・レベルの誘電体として、および図３に示す配線サポート絶縁層３１１０として用いら得る。理想的には、残存するＩＬＤは、後に相互接続配線がくる予定の位置に配置される。ＩＬＤスタックの第２の層４２７０が次に、レジストとハードマスクが除去された後に、パターン化されたＩＬＤスタックの第１の層を覆って堆積される。この第２の層は平坦化のため、あるいは必要な厚みの層を得るために研磨工程を必要とし、その後ハードマスク層４１３０が上面に塗布される（図４のＢ）。配線レベル・パターンが次にハードマスク４１３０上のフォトレジスト層４１５０の上に形成される（図４のＣ）。このパターンは、ハードマスク４１３０およびＩＬＤ４２７０の内部に転写され、共形ブリッジ層４２８０がフォトレジスト４１４０中に形成されたビア・レベル・パターンの上に堆積される（図４のＤを参照）。共形誘電体は、ＣＶＤ、ＰＥＣＶＤ、あるいはスピン塗布によって堆積することができ、必要に応じて硬化（キュア）される。ビア・パターンは、配線サポートＩＬＤ４１１０の内部にＲＩＥによって転写され、さらにＬｓＡＢＭプロセス・フローとして、メタライゼーション、金属ＣＭＰ、およびキャッピング・プロセスが行われ、図４のＥに示す構造が達成される。図４のＥは、金属配線構造体の上のみに形成された選択的キャップ４２２０を有する構造を示す。図３のＦおよびＧに示すものと同様な工程を次に実施することができ、キャップ層、ブリッジ層およびハードマスク層の中に均一サイズで小孔のアレイが形成され、続いてＩＬＤ４２７０が配線間スペースから抽出されることによって、図４のＦに示すエアー・ブリッジ構造４３４０になる。次のレベルの形成が、次に任意のバリヤ層４３２０、次のレベルのためのビア・レベル誘電体４１１０および次の任意のハードマスク４１３０を塗布することによってエアー・ブリッジ上のプロセスを進める（図４のＧに示す）。この方法で形成されたＰｓＡＢＭ構造は、元々エアーで配線間ギャップを充填する全ての誘電体を部分的というより完全に交換することによって、固体のビア・レベルを有するＡＢＭプロセスであるＬｓＡＢＭプロセスより低い実効誘電率（ｋ）を有する。ブランケット誘電体キャップよりも選択的キャップ層を用いることによって、実効誘電率（ｋ）を付加的に下げることが可能になる。
最小の実効ｋの構造である、完全エアー・ブリッジ後金属構造（ＡＢＭ）を図５に示すが、これは単一犠牲材料層５２７０を含むＩＬＤスタックを用いることによって形成される。このプロセス・フローは、一般に完全エアー・ブリッジ５３５０が犠牲材料の抽出に基づいて（つまり最終構造において）、配線およびビアがエアー・ギャップで取り囲まれるように形成されることを除いて、ＬｓＡＢＭおよびＰｓＡＢＭプロセスと類似しており、配線はビアおよび貫通層５３３０によってのみ支持される。犠牲材料は厳しいＣＭＰに耐えるのに十分な強度で、一方抽出できるように設計される。配線の下に誘電体サポートがないために、任意選択で上部と下部レベル配線の間で短絡を起こさないで実現できる場所に、機械的サポート・ビア（金属）を準備するのが好ましい。
上記の革新的なプロセスは、リソグラフィとエッチングで画定され、ブリッジ材料がメタライゼーションの前に堆積されことに基づいて、精密な形状を形成できる利点がある。ある意味では、ブリッジ層は、構造に内蔵され、最終の相互接続において金属の周りを包み込む保護コーディングとして機能する。加えて、メタライゼーションがブリッジを覆って行われるので、金属は側壁誘電体（ＭＡＢの従来技術の構造においてピンチオフの間に堆積される）によって提供される保護に比べてより均一にブリッジによって保護される。ブリッジ層は、低ｋ値を持ち、従来技術のＭＡＢ構造で用いられるブリッジ層の場合のようにピンチオフ機能を果たす必要がないとき、最良の金属配線保護を提供するように選択できる。従って、ブリッジ材料は、パターン密度あるいはピンチオフによって制約されない方法で選択されかつ堆積され、このようにして選択範囲の広い材料とプロセスが可能となる。前述したように、犠牲材料を抽出するために小さいサイズの孔の規則的なアレイを用いるために、ピンチオフ・プロセスがより制御可能であり、かつ下部の配線レベルのパターン密度に依存しないで行われる。
さらに、犠牲材料３２７０、４２７０が上記プロセスで用いられる場合、ＬｓＡＢＭ、ＰｓＡＢＭ、もしくはＡＢＭは、低ｋ、不変の超低ｋもしくは極低ｋの材料（抽出されない材料）によって置換され、これらのプロセスは直接、超低ｋもしくは極低ｋの集積構造に用いることができ、この構造には強固なサポート層と金属配線を共形的に保護するブリッジ材料を有するという付加的な利点がある。このタイプの集積は、ＩＬＤの誘電特性を半導体チップの信頼性の制約から分離する。このことにより、ブリッジ層とサポート層の存在によって、実効ｋの名目上の増加を犠牲にして高信頼性を達成しなければならないという、二律背反する事項も克服できる。
ＡＢＭ、ＰｓＡＢＭ、およびＬｓＡＢＭアプローチにおいて、各相互接続レベルもしくは数層の相互接続レベルの形成後、ブリッジ層を介して犠牲材料の抽出が実施でき、続いて多層エアー・ブリッジ構造を形成するための単一の抽出が行われる。後者のアプローチは、従来技術のＭＡＢプロセス・フローに関連して説明した多層レベル形成中のエアー・ブリッジ破壊に関連する無数の問題を回避する。ＬｓＡＢＭプロセスの場合、多層レベル形成後に行われる抽出は、サポート層が抽出プロセス中に犠牲層から出てくる種（species）に対して適度な透過性を有することを必要とする。小孔３３００、４３００、５３００（各々図３、４、５に示される）をエアー・ブリッジ構造内部に形成する任意選択のプロセスは、色々な方法で実施でき得る。孔パターン・ステンシル３２９０、４２９０、５２９０はリソグラフィで形成でき、描画は電子、Ｘ線、極紫外線、ディープＵＶフォトンによって行われる。たとえばインプリント・リソグラフィ、ソフト・リソグラフィ、ＣｄＳｅおよびＳｉのようなナノ結晶、自己組織化プロセス、スピノイダル分解もしくはポリマー混合物、共重合体、ブロック共重合体、もしくは混合物の相分離のような各種の既知の技術を用いて、孔を形成することも可能である。たとえば、ポリ（メチルメタクリレート）−ｂ−（ポリスチレン）、ポリ（ジメチルシロキサン）−ｂ−（カポロラクトン）、および他のブロック共重合体もしくは層分離した混合系を用いて、基板表面上に自己パターン形成（self-patterned）構造（たとえば孔が互いに分離される）を形成することができる。
ブリッジ層をパターン化する一つの方法は、ジブロック共重合体構造の１つの構成要素を選択的に除去し、それをブリッジ層のためのエッチング・マスクとして用いることである。相分離されたジブロック共重合体膜を用いて、膜の一つの相が選択的に除去され、ナノメートル・サイズの規則的な孔アレイ９２９０を有するパターンが残る。これらのパターンは次にキャップ層、ブリッジ層、およびハードマスク層に転写することができる。特定の環境では、パターン化されたポリマーは、最終の構造内部に直接集積され得る。犠牲材料―ブリッジ層スタック上のジブロック共重合体による孔形成の例を図６に示す。
図１乃至５に示される各構造は、各々の利点があるが、ＰｓＡＢＭプロセスの場合のような付加的なリソグラフィ工程を用いることなく剛体である金属配線に沿ってサポート構造を形成することも好ましい。以下の革新的な方法は、付加的なフォトリソグラフィを必要としないで、金属配線の下に自己整合のサポートを形成するためのエアー・ブリッジ後金属の方法論を教示する。第１の発明によるプロセス・フローである、自己整合型集積形成（Self--Aligned Integrated Build;ＳＡＩＢ）は、配線下の剛体の自己整合誘電体サポートおよびを有する構造、およびより壊れやすい低ｋ、超低ｋ、もしくは極低ｋ材料を配線間に形成する。この結果、低ｋもしくは超低ｋであり、ｋeffが３.０未満の実効ｋの相互接続となる。配線間の材料が犠牲であり、抽出されてエアー・ブリッジを形成する場合には、該プロセスは自己整合エアー・ブリッジ形成（Self-Aligned Air Bridge Build:ＳＡＡＢ）と呼ばれ、最終構造はエアー・ブリッジ相互接続である。
好ましいＳＡＩＢプロセスは、サポートが１）配線レベル金属の下で自己整合され、２）超低ｋおよび極低ｋ絶縁層に延長可能であり、３）金属および超低ｋおよび極低ｋ誘電体を溶剤あるいはエッチャントのような過酷なプロセス条件から保護することができ、かつ４）上位レベルの相互接続を形成するために必要となる後続の処理に耐えることができるプロセスである。プロセス工程の順番もまた均一性、再現性、および構造の精度に密接な関係がある。
ＳＡＩＢプロセスには２つの好適な実施形態があり、それらは、１）図７に示す配線先自己整合型集積形成（Line- First Self-Aligned Integrated Build; ＳＡＩＢ−ＬＦ）と２）図８に示すブリッジを有する配線先自己整合型集積形成（Line- First Self-Aligned Integrated Build with Bridge;ＳＡＩＢ−ＬＦＢ）である。これらのプロセスは、異種の誘電体構造を形成するための多くの従来技術である配線先アプローチの欠点に対処する。目的は層毎に再現できる精密で均一な低ｋ構造、および超低ｋおよび極低ｋ材料にリソグラフィ工程を付加することなく拡張可能な構造を形成することである。
ＳＡＩＢ−ＬＦと呼ばれる、ＳＡＩＢプロセスの第１の好適な実施形態は、図７に示すが、配線レベルのリソグラフィと反応性イオン・エッチングが実施され、絶縁層７２７０において、ビアおよび配線レベル層両方の内部へ延長する配線トレンチ７１６０を形成する（図７のＡ）。絶縁層７２７０は好適には低ｋ、超低ｋ、もしくは極低ｋの誘電材料である。このギャップ７１６０は次にサポート材料７３６０で充填され、ＣＭＰで平坦化され、ハードマスク層７１３０表面と同一平面になる（図７のＢ）。反応性イオン・エッチングがサポート７３７０から適量を除去するために実施され、その結果残りの厚みがビア・レベルの厚み等しくなる（図７のＣ）。任意選択で、ハードマスクもこの工程で、必要に応じてエッチング・ガス成分をかえることにより除去される。代わって、ウェット・エッチング・プロセスをこの凹部（くぼみ）を形成するために用いることができる。フォトレジスト７１４０がハードマスクおよびエッチングされたサポート材料の表面上にスピン塗布される。レジストはビア・パターン７１７０を用いて描画され、現像される（図７のＤ）。２層もしくは３層リソグラフィ構造は、その形状により、この応用では単一層のレジストに対して利点があり得る。ビア・パターンは、次に下に位置するサポート層を介してエッチングされ、ビア開口部７１８０とデュアル・ダマシンのような絶縁スタック構造７１９０を形成する（図７のＥ）。ハードマスク７１３０はさらに誘電体材料７２７０を保護し、任意選択で実効誘電率を下げるために除去され得る。ライナー７２００と金属充填７２１０が堆積され、ハードマスク表面までＣＭＰで研磨される。キャップ層７２２０が次に、ブランケット膜として金属を覆って堆積されるかもしくは任意選択で配線金属構造体のみを覆う選択層として堆積される（図７のＦに示す）。重要な結果は配線サポート層が自己整合され、強固（ロバスト）なことであり、結果として該構造は機械的に安定で,後続のプロセスに耐えることができる。配線間誘電体は、その低ｋ値およびサポート層の援助とともにデュアル・ダマシン（ＤＤ）ＣＭＰ工程に耐える能力によって選択され、その結果、図７のＦ示す最終構造が形成できる。サポート層は自己整合の方法で配線パターン内部に、一回のリソグラフィ工程で形成されるので、それらは互いにぴったり一致する。
ＳＡＩＢ−ＬＦＢと呼ばれる、ＳＡＩＢアプローチの第２の好適な実施形態は、配線先ＳＡＩＢプロセスにおいてブリッジ層を追加することによって特徴付けられる。図８に示すように、配線レベルのリソグラフィと反応性イオン・エッチングは再び実施され、誘電体材料８２７０においてビアと配線レベルの両方を介して、配線トレンチ・パターンを形成する。誘電体（絶縁層）８２７０は低ｋ、超低ｋ、もしくは極低ｋ誘電材料であることが好ましい。配線トレンチ８１６０が次にサポート材料８３６０で充填され、ハードマスク層８１３０表面まで化学機械的に研磨される。ＲＩＥ工程がサポート層から適量を除去するために実施される。任意選択で、ハードマスクもこの工程で必要に応じてエッチング・ガス成分をかえることにより除去できる。ブリッジ層８２８０が次に共形的に全表面を覆って堆積される。これは任意のリソグラフィ・リワークの間、該構造を保護する。フォトレジスト８１４０はブリッジ材料の表面にスピン塗布される。レジストは、ビア・パターン８１７０を介して描画され、現像される。２層もしくは３層リソグラフィ構造は、その形状により、この応用では単一層のレジストに対して利点がある。ビア・パターンは次にサポート層およびブリッジ材料を介してエッチングされ、ビア開口部８１８０を形成し、このよにしてデュアル・ダマシン構造８１９０を完成する（図８のＥ）。このことにより、下に位置する配線レベルへの接触（コンタクト）が可能となる。ライナー８２００と金属８２１０が堆積され、ブリッジ材料８２８０表面まで研磨される。ＳＡＩＢ−ＬＦＢのための代替プロセスは、ＣＭＰの間にブリッジを除去し、その結果ブリッジが配線トレンチの側壁および底部の上のみに残存する。このことで相互接続構造の実効ｋが減少する。金属もしくは誘電体キャップ層８２００が次に、金属を選択的に覆う（図８のＦに示す）か、あるいは全上表面をブランケット膜として覆っている誘電体キャップに堆積される。金属配線は、このようにして存在し、容易に超低ｋもしくは極低ｋのＩＬＤ８２７０を介して浸透する任意の外来種（溶剤、湿気のような）から、後続の処理の間もしくはデバイスの実使用時において、保護される。ブリッジはまた低ｋもしくは超低ｋの誘電体の側壁を共形的に配列し、側壁プロファイルを横切る任意の露出あるいは開口したピンホールを介して、このようにして金属が絶縁層８２７０に浸透する問題を緩和する。
配線の下に剛体のサポートを具備しながら、配線間に低ｋもしくは超低ｋの誘電体を有するデュアル・ダマシン構造を形成することができる他のプロセスがある。しかしながら、上述の２つのＳＡＩＢ実施形態は、これと同じ目的を、金属配線を反応性イオン・エッチングのような過酷なプロセス条件にさらすことなく、さらにリソグラフィによるＤＤ誘電体スタックの２つのレベルを画定するために必要な２回以外の付加的なリソグラフィなしで達成できる。このプロセスは、金属の堆積およびＣＭＰの前に、配線の下のサポート層を形成することによって、形成中の構造の保全性を確保する。これは機械的に弱い超低ｋおよび極低ｋ誘電体材料の使用を可能にする。加えて、第２の実施形態は、ビア・リソグラフィ工程の前にブリッジを形成することによって誘電体材料を保護する。上記の利点に加えて、共形ブリッジ層は、該構造をレジストのリワーク処理の間、酸化から保護する。ブリッジ層に穴を開けること（ＡＢＭプロセス中に実施されるように）は、ブリッジが形成プロセス中に金属配線を十分に保護した後、実効ｋをさらに減少させる手段である。
自己整合型集積形成アプローチは、金属配線（ＳＡＩＢ−ＬＦＢ法である図８の８２７０）間の材料が犠牲である場合、エアー・ブリッジ構造に拡張できる。好ましいプロセスは、エアー・ブリッジ構造が形成され、支持されるものである。好ましくは、サポートが配線レベル金属の下で自己整合され、ブリッジが金属配線および絶縁膜の両方を溶剤あるいはエッチャントのような過酷なプロセス条件から保護し、かつ該構造が後続の処理に耐えることができることである。プロセスの順番もまた、均一性、再現性、構造の精度と密接な関係にある。
一つの好適な実施形態である、自己整合型エアー・ブリッジ（Self-Aligned Air Bridge;ＳＡＡＢ）を図９に示す。ＳＡＡＢプロセスについて、ＳＡＩＢプロセスに用いられる誘電体材料８２７０は、犠牲である材料９２７０によって置換される。犠牲材料９２７０がブリッジ層およびサポート層に関して選択的な方法で除去し得るように選択される。犠牲材料はこの抽出の制約が満足される場合、実際にＳＡＩＢ―ＬＦＢプロセスに使用できるものと同じ材料であり得る。
ＳＡＡＢプロセスはＳＡＩＢ−ＬＦＢプロセスと同様に開始する。配線レベルのリソグラフィと反応性イオン・エッチングが実施され、犠牲材料９２７０において、ビアと配線レベルを介して配線トレンチが形成される。このギャップ９１６０は犠牲材料９２７０上のハードマスク層９１３０表面まで化学機械的研磨されるサポート誘電体材料９３６０で充填される。サポート９３７０の適量を除去するために、配線トレンチ内部でＲＩＥが行われ、このＲＩＥの間にハードマスクの一部あるいは全てが任意に消耗され得る。ＲＩＥの深さが配線厚みで設定される。次に、ブリッジ層９２８０が共形的に全表面を覆って堆積される。これにより、リソグラフィのリワークもしくはＲＩＥの間、誘電体（絶縁層）が保護される。フォトレジスト９１４０がブリッジ層の表面を覆ってスピン塗布される。このレジストは、ビア・パターンを介して描画され、現像される。ビア・パターン９１７０が、次に下に位置する金属構造の深さまでエッチングされ、それにより金属の接点（metallic contact）が形成される。結果としてできたビア開口部９１８０はサポート材料９３６０の内部に配置され、デュアル・ダマシン構造９１９０が形成される。ＳＡＩＢプロセスの場合と同様に、２層もしくは３層リソグラフィの方法がこの応用のために、形状によって単一層レジストに対して利点がある。ライナー９２００と充填金属９２１０は堆積され、ブリッジ材料の表面まで研磨される。導電もしくは絶縁キャップ層が図９のＦに示すように金属を覆って選択的に堆積されるか、もしくはブランケット絶縁キャップ膜が上表面全体を覆って塗布される。ブリッジ層およびブランケット・キャップ層（使用される場合）が、孔９３００を用いてパターン化され、後続の犠牲材料の抽出を可能とする。
ブリッジ層をパターニングする一つの方法は、ジブロック共重合体構造の一つの構成要素を選択的に除去し、それをブリッジ層のためのエッチング・マスクとして用いることである。相分離されたジブロック共重合体膜を用いて、膜の一つの相が選択的に除去され、ナノメートル寸法の規則的な孔アレイ９２９０を有するパターンが残る。この孔アレイは、次にエッチングされ任意選択でフル・キャップとブリッジの中にエッチングされ、有孔膜９３００を形成する。下に位置する材料が、次に有孔絶縁層によって、上面にかけられたエアー・ギャップを形成するのに必要な除去プロセスに従う。犠牲材料の除去は、各配線レベル形成後に行うことができ、このようにして単一層のエアー・ブリッジ９３８０が形成され（図９のＧ参照）、この上に他のレベルが形成できる（図９のＨに示す）。好ましくは、抽出は数レベル１０３９０、１０４００を形成した後に行われ、多層レベル・エアー・ブリッジ１０４１０が図１０のＡ乃至図１０のＩに示すように形成される。多層レベルの形成と単一時間の抽出は、ビアの位置合わせずれ（電気的短絡を導く）の影響を除去することによってプロセスの製造容易性を高める。配線のパターン・サイズがより大きいレベルで多層レベル抽出を実施することが好ましく、その結果ビアの合わせずれの可能性が最小化される。別の利点はエアー・ブリッジが受けるＣＭＰ暴露の数が減少し、さらに製造容易性を高める。
前記で詳述したＳＡＩＢとＳＡＡＢプロセスは、サポート材料７３６０、８３６０、９３６０、１０３６０がパターン化された材料７２７０、８２７０、９２７０、１０２７０の内部へコーティングされることを示す。このプロセスは、犠牲材料１１２７０がパターン化されたサポート材料１１３６０を覆ってコーティングされる反対の状態（トーン）においても、同様に実施することができる（図１１を参照）。いったん構造が平坦化されると、サポート材料はビア・レベルの深さまでエッチングすることができ、凹部１１３７０が形成される。これは、ハードマスクの除去工程を実施して、ＳＡＩＢプロセスと同じ構造を残す。いったんこの構造が形成されると、任意選択のブリッジ１１２８０の堆積と、ビア１１１８０の形成と、ライナー１１２００と導電充填材料１１２１０の堆積と、層１１２１０と１１２００のＣＭＰと、キャップ１１２２０の堆積とが順に続く。エアー・ブリッジへの応用に対して、ブリッジは犠牲材料抽出を補強するために孔を開けることもあり得る。
ＳＡＩＢとＳＡＡＢプロセスは、ビア先の方法でも実施できる。１つの実施形態を図１２の例によって示す。より小さいｋもしくは犠牲材料１２２７０が基板１２１００を覆ってコーティングされる。ハードマスク・スタック１２３１０がその上面を覆って堆積される。ギャップ１２１６０が形成されるように、サポート材料の内部にエッチングされる配線パターンを形成するためにリソグラフィが用いられる（図１２のＡ）。サポート材料１２３６０が形状の表面を覆ってスピン塗布される。それは研磨されハードマスクの表面と同一平面になる（図１２のＢ）。リソグラフィが次に用いられ、ビア・パターン１２１７０をし、このビア・パターンはサポート材料内部にエッチングされ、部分的ビア１２４３０を形成する（図１２のＣ）。このエッチングは、デュアル・ダマシン構造１２９１０が形成されるように続けて行われる（図１２のＤ）。ブリッジ層が任意選択でこの接続で、堆積され得る。ライナー１２２００の堆積に続いて金属１２２１０が堆積される。この金属はハードマスク１２１３０の表面まで研磨される。キャップ層１２２２０が図１２のＥに示すように、つまりブランケット膜として、選択的に金属構造体のみを覆って堆積される。次に引き続く処理が上記各種の実施形態で記述したように可能となり、超低ｋもしくは極低ｋの相互接続つまりエアー・ブリッジ相互接続が達成される。
犠牲層およびサポート層材料は、エアー・ブリッジ・プロセスのための抽出工程の間に、２つ材料の間で選択性がある限り、無機および有機誘電体から選択することができる。犠牲材料の例は、ポリメチルメタクリレート、ポリブタジエン、ポリスチレン、パリレン、ポリエチレン・オキシド、ポリウレタン、ポリカルボシラン、ポリシロキサン、ポリメチレン・オキシド、ポリ（ノルボレン）、テフロン、ポリエチレン、架橋不飽和ポリマー、多孔質架橋ポリマー、線状重合体（linear polymer）、分岐重合体（branched polymer）、超分岐重合体（hyperbranched polymer）、樹状ポリマー（dendritic polymer）、脂肪族ポリマー、芳香族ポリマー、ダイヤモンド・ライク・カーボン（ＤＬＣ）、メチルシセスクオキサン（methylsilsesquioxane）、ハイドロシセスクオキサン（hydrosilsequioxane）、ジメチルシロキサン（dimethylsiloxane）、官能基ジメチルシロキサン、無機ポリマー、無機ガラス、およびスピン・オン・ガラスがある。これらの材料は超臨界溶剤抽出、熱分解、酸化、液体溶出相還元、反応性イオン・エッチング、ウエット化学エッチング、電子ビーム補助分解、ＵＶ分解、電子シッソイド、イオン打撃によって除去できる。サポート層材料の選択には、ＳｉＬＫのような有機誘電体、二酸化シリコン、Ｓｉ、Ｃ、ＯとＨを含むＰＥＣＶＤによる低ｋ誘電体、メチルシルセキオキサン、ハイドロシルセキオキサン、あるいはシルセキオキサンの混合物のようなスピン・オン・ガラス、および上記材料すべての多孔質種が含まれる。
犠牲層（ＳＡＡＢ）、あるいは低ｋ（ＳＡＩＢ）材料における配線レベル・パターンは、リソグラフィによる材料の直接パターニング、材料内部への反応性イオン・エッチングによるパターニング、あるいはパターンを覆う材料の堆積を用いて形成できる。多層レジスト・リソグラフィの方法は、配線とビア・レベル両方のパターニングに対するプロセス・ウィンドウを改善しうる。上述以外のポジおよびネガの描画方法あるいは特殊仕様（tailored）のハードマスク・スタックも使用できる。
ブリッジ材料は抽出工程で残存しなければならず、かつ異なる材料の多層スタックつまり段階的な膜から構成され得る。ブリッジ層材料の例には、二酸化シリコン、炭化シリコン、窒化シリコン、シリコン・オキシナイトライド、メチルシルセキオキサン、ハイドロシルセキオキサン、パリレン、官能基パリレン、ポリシロキサン、ポリカルボシラン、ポリジメチルシロキサン、有機ポリマー・シリレート、ポリハロカーボン、ポリフルオロカーボン、テトラエチルオルソシリケート、スピン・オン・ガラス、高Ｔｇ（ガラス転移点）ポリマー、ＣＶＤによるポリマー膜、有機と無機ＣＶＤ膜、およびＳｉ、Ｃ、Ｏ、あるいはＨを含む無機と有機ＰＥＣＶＤによる膜があるが、これらに制限されるわけではない。用いることができるプリカーサー（先駆物質）の例としては、シラン、単官能基ないし多官能基のアルキルシラン、環状シロキサン・プリカーサー、アセチレン、フッ化炭素、含ハロゲン炭素化合物、あるいは任意の重合成分あるいはその組合せがあるが、これらに制限されるわけではない。理想的には、ブリッジ層が良好な熱安定性を有し、かつ良好な誘電体および良好な拡散バリヤとして機能する。複数の配線の周りを覆うので、いったん完全にプロセスが行われると導電性であるべきでない。
サポート材料には、犠牲材料の抽出工程に選択的に耐えうる任意の材料が可能である。いくつかの例としては、ダイヤモンド・ライク・カーボン、架橋有機ポリマー（脂肪族および芳香族）、多孔質有機膜（脂肪族および芳香族）、二酸化シリコン、炭化シリコン、窒化シリコン、ポリイミド、メチルシルセキオキサン、ハイドロシルセキオキサン、ポリシロキサン、ポリカルボシラン、ポリジメチルシロキサン、ポリマー・シリレート、ポリイミド、ＣＯＲＡＬ、ブラック・ダイヤモンド（Black Diamond）、パリレン、官能基パリレン、テフロン、ＳＩＬＫ、高Ｔｇ（ガラス転移点）ポリマー、ＣＶＤによるポリマー膜、ＣＶＤによる無機膜、ＳｕＣＯＨ ＰＥＣＶＤ膜がある。他の膜として、シラン、単官能基ないし多官能基のアルキルシラン、環状シロキサン・プリカーサー、アセチレン、任意の重合成分からＰＥＣＶＤを用いて堆積された膜、あるいはプリカーサーの混合物から堆積された膜がある。
ＳＡＡＢプロセスの場合、サポート材料と犠牲材料の選択での重要な側面は、犠牲材料の抽出中の選択性である。化学反応はこれを達成するためのひとつの方法である。たとえば、有機ポリマーと二酸化シリコンは、酸素プラズマに露出時のエッチング速度においてかなりの差を示す。別の例として、異なる密度（あるいは多孔率）の材料をエッチングするときに達成されるエッチング速度においてもかなりの差がある。高い多孔率を有する材料は、同じ材料でもより密集した（より孔の少ない）ものよりも速い名目的エッチング速度を示す。この密度の差は、異なる化学合成ルート、同一材料の異なるプロセス条件、異なる量のポロゲン（porogen）を有するサポートおよび犠牲材料の形成でも達成することができる。ギャップを充填する任意の材料がＳＡＩＢおよびＳＡＡＢの方法において好ましい。
ライナーとキャップ材料は、拡散、エレクトロマイグレーション、および熱サイクル適合性に基づいて選択される。充填材料は抵抗（値）、信頼性および製造容易性に基づいて選択される。
本発明は限られた数の実施形態について記述したが、当業者であれば他の実施形態が特許請求の範囲の精神および範囲を逸脱せずに実施できることを理解できるであろう。
ディアル・ダマシン（ＤＤ）プロセス工程の概略図である（従来技術）。 従来技術である金属後エアー・ブリッジ（ＭＡＢ）アプローチの概略図である。 積層支持エアー・ブリッジ後金属（ＬｓＡＢＭ）アプローチのためのプロセス・フロー概略図である。 パターン付支持エアー・ブリッジ後金属（ＰｓＡＢＭ）アプローチのためのプロセス・フロー概略図である。 エアー・ブリッジ後金属（ＡＢＭ）アプローチのためのプロセス・フロー概略図である。 ブリッジ層上の小孔アレイを示す走査型電子顕微鏡（ＳＥＭ）写真である。 配線（エッチング）先自己整合型集積形成（ＳＡＩＢ−ＬＦ）アプローチのためのプロセス・フロー概略図である。 ブリッジ有の配線（エッチング）先自己整合型集積形成（ＳＡＩＢ−ＬＦＢ）のためのプロセス・フロー概略図である。 層毎抽出有の自己整合型エアー・ブリッジ（ＳＡＡＢ）のためのプロセス・フロー概略図である。 多層レベル抽出有の自己整合型エアー・ブリッジ形成（ＳＡＡＢ−ＭＬＥ）のためのプロセス・フロー概略図である。 代替トーンを用いるブリッジ有の配線エッチング先、自己整合型集積形成（ＳＡＩＢ−ＬＦＢＡ）アプローチのためのプロセス・フロー概略図である。 ブリッジ有のビア・エッチング先、自己整合型集積形成（ＳＡＩＢ−ＶＦ）アプローチのためのプロセス・フロー概略図である。
符号の説明
１００ 基板
１１０ ビア・レベル層間誘電体（ＩＬＤ)
１２０ 配線レベル層間誘電体（ＩＬＤ)
１３０ ハードマスク層
１４０ フォトレジスト層
１５０ 配線
１６０ トレンチ
１７０ ビア
１８０ ビア開口部
１９０ デュアル・ダマシン型トレンチとビア構造
２００ 材料スタック
２１０ 充填材料（金属配線）
２２０ キャップ材料
２３０ 層間配線キャビティ
２４０ （ピンチ・オフ）絶縁膜
２５０ エアー・ブリッジ構造
２９０ 上位レベル
３１０ ビア部分
３１１０、３２７０、７２７０ 絶縁（誘電体）層
３１３０、４１３０、７１３０、８１３０、９１３０ ハードマスク層
３１４０、４１４０、７１４０、８１４０、９１４０ フォトレジスト層
３１５０ 配線レベル・パターン
３１６０ 配線レベル凹部
３１７０、７１７０、８１７０、９１７０ ビア・パターン
３１８０、８１８０、９１８０ ビア開口部
３１９０、８１９０、９１９０ デュアル・ダマシン構造
３２００、７２００、８２００、９２００ ライナー層
３２２０、４２２０、７２２０ キャップ層
３２７０、４２７０ 配線レベルＩＬＤ（犠牲材料）
３２８０、８２８０ 誘電体ブリッジ材料（ブリッジ層）
３２９０、４２９０、５２９０ 孔パターン・ステンシル
３３００、４３００、５３００、小孔
３３１０、３３７０ ＩＬＤコーティング
３３２０ キャップ層
４１１０ ＩＬＤスタックの底部層（ビア・レベル誘電体）
４２２０ キャップ
４２８０ 共形ブリッジ層
４３２０ バリヤ層
４３３０ 形状（トポグラフィ）
４３４０ エアー・ブリッジ構造
５２７０ 単一犠牲材料層
５３３０ 貫通層
５３５０、９３８０ エアー・ブリッジ
７１６０、８１６０ 配線トレンチ（ギャップ）
７１９０ スタック構造
７２００ ライナー
７２１０、９２１０ 金属充填
７２７０、８２７０、９２７０、１０２７０ パターン化された材料
７３７０、８３６０、９３６０、１０３６０ サポート材料
８２１０ 金属
８２７０ 絶縁層
９１６０ ギャップ
９２７０、１１２７０ 犠牲材料
９２８０ ブリッジ層
９２９０ 孔アレイ
９３００ 有孔膜
１０３９０、１０４００ レベル
１０４１０ 多層エアー・ブリッジ
１１１８０ ビア
１１２００、１２２００ ライナー
１１２１０ 導電充填材料
１１２２０ キャップ
１１２７０、１２２７０ 犠牲材料
１１２８０ ブリッジ
１１３７０ 凹部
１２１００ 基板
１２１３０ ハードマスク
１２１６０ ギャップ
１２１７０ ビア・パターン
１２２１０ 金属
１２２２０ キャップ層
１２３１０ ハードマスク・スタック
１２３６０ サポート材料
１２４３０ 部分的ビア
１２９１０ デュアル・ダマシン構造

Claims (13)

  1. (a)絶縁層を基板表面の上に形成する工程と、
    (b)複数の配線トレンチを形成する工程であって、前記トレンチの底表面は前記絶縁層内部に位置する、工程と、
    (c)前記絶縁層および前記トレンチの表面を覆って誘電体ブリッジ層を堆積する工程と、
    (d)前記複数の配線トレンチの少なくとも１つの底部を貫通し、前記誘電体ブリッジ層及び前記絶縁層を貫いて延長するビアを形成する工程と、
    (e)前記ビアと前記複数の配線トレンチにライナーと充填金属を順次堆積しかつ充填し、前記充填金属の上面が前記誘電体ブリッジ層の上面と同一平面になるように、前記ライナーと前記充填金属を平坦化して、金属配線を形成する工程と、
    (f)前記誘電体ブリッジ層に小孔アレイを形成する工程と、
    (g)前記小孔アレイを介して、前記複数の金属配線の間から前記絶縁層の一部分を抽出する工程と、
    を順次含む、相互接続構造を形成する方法。
  2. 前記金属配線は前記誘電体ブリッジ層により横方向に支持され、前記抽出する工程で残存する前記絶縁層により縦方向に支持される、請求項１に記載の方法。
  3. 前記小孔アレイの孔の直径は１４ナノメートル未満である、請求項１に記載の方法。
  4. 前記ビアを形成する工程において、前記複数の配線トレンチの少なくとも１つのトレンチ内に絶縁側壁層を前もって形成する工程をさらに含む、請求項１に記載の方法。
  5. 前記小孔アレイが封止されるように、バリヤ誘電体を前記誘電体ブリッジ層の上に堆積する工程をさらに含む、請求項１に記載の方法。
  6. 前記小孔のアレイの形成は、インプリント・リソグラフィと、ソフト・リソグラフィと、ＣｄＳｅおよびＳｉのようなナノ結晶と、自己組織化プロセスと、スピノイダル分解と、ポリマー混合物、共重合体、ブロック共重合体、もしくは混合物の相分離と、ジブロック共重合体の相分離、およびそれらの組み合わせからなるグループから選択されるプロセスによって実施される、請求項１に記載の方法。
  7. 前記絶縁層は、前記複数の配線トレンチのうちの１つのトレンチ底表面と同一平面にある上表面を有する下部絶縁層と、前記下部絶縁層より前記誘電体ブリッジ層に延長する上部絶縁層とを具備し、
    前記絶縁層の前記一部分を抽出する前記工程は、前記上部絶縁層のみを抽出することを含み、それによって前記下部絶縁層は、前記複数の配線トレンチの下および間の両方に残存する、請求項１に記載の方法。
  8. 前記絶縁層は、前記複数の配線トレンチの前記すくなくとも１つのトレンチ底表面と同一平面にある上表面を有しかつ前記複数の配線トレンチの下のみで前記配線トレンチの側面にそって延長する第１の絶縁層と、前記基板表面から前記第１の絶縁層の外側の前記誘電体ブリッジ層まで延長する第２の絶縁層とを具備し、
    前記絶縁層を形成する前記工程は、前記複数の配線トレンチと互いに側面にそって外延する前記第１の絶縁層のパターニング工程を含み、
    前記絶縁層の一部分を抽出する前記工程は、前記第２の絶縁層のみを抽出することを含み、それによって前記第２の絶縁層は前記複数の配線トレンチの下に残存する、請求項１に記載の方法。
  9. 前記第２の絶縁層は、ポリメチルメタクリレート、ポリブタジエン、ポリスチレン、パリレン、ポリエチレン・オキシド、ポリウレタン、ポリカルボシラン、ポリシリザン、ポリメチレン・オキシド、ポリ（ノルボレン）、テフロン（登録商標）、ポリエチレン、ポリ
    （メチレンオキサイド）、架橋不飽和ポリマー、多孔質架橋ポリマー、線状重合体（line
    ar polymer）、分岐重合体（branched
    polymer）、超分岐重合体（hyperbranched polyme
    r）、樹状ポリマー（dendritic polymer）、脂肪族ポリマー、芳香族ポリマー、ダイヤモ
    ンド・ライク・カーボン（ＤＬＣ）、メチルシセスクオキサン、ハイドロシセスクオキサン
    、ジメチルシロキサン、官能基ジメチルシロキサン、無機ポリマー、無機ガラス、および
    スピン・オン・ガラスを含むグループから選択される、請求項８に記載の方法。
  10. 前記絶縁層は、抽出可能な誘電体の単一層を含み、かつ前記抽出する前記工程は、前記単一層を抽出することを含み、それによって前記絶縁層は前記トレンチ底表面の下から除去される、請求項１に記載の方法。
  11. 前記工程（ｂ）において、
    前記絶縁層の一部分を貫通する配線トレンチを形成し、かつ前記配線トレンチをサポート誘電体で充填する工程と、
    前記サポート誘電体の一部分にビア深さまで凹部（くぼみ）を形成する工程と、
    を含み、
    前記工程（ｇ）において、
    前記絶縁層の残存する部分を抽出する工程と、
    をさらに含む、請求項１に記載の方法。
  12. 前記サポート誘電体は、架橋有機ポリマーと、多孔質有機膜と、ダイヤモンド・ライク・カーボンと、二酸化シリコンと、Ｓｉ、Ｃ、ＯおよびＨをＰＥＣＶＤによる低ｋ誘電体と、少なくともメチルシセスクオキサン、ハイドロシセスクオキサン、およびシセスクオキサン混合物を含むスピン・オン・ガラスと、これらの材料で多孔質の形態と、を含むグループから選択される、請求項１１に記載の方法。
  13. 前記誘電体ブリッジ層は、二酸化シリコン、炭化シリコン、窒化シリコン、シリコン・オキシナイトライド、メチルシルセキオキサン、ハイドロシルセキオキサン、パリレン、官能基パリレン、ポリシロキサン、ポリカルボシラン、ポリジメチルシロキサン、有機ポリマー・シリレート、ポリハロカーボン、ポリフルオロカーボン、テトラエチルオルソシリケート、スピン・オン・ガラス、ＣＶＤによるポリマー膜、有機と無機ＣＶＤ膜、およびＳｉ、Ｃ、Ｏ、あるいはＨを含む無機と有機ＰＥＣＶＤによる膜、およびその組み合わせからなるグループから選択される、請求項１に記載の方法。
JP2003421653A 2002-12-27 2003-12-18 ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造を形成する方法 Expired - Fee Related JP4088582B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/331,038 US6930034B2 (en) 2002-12-27 2002-12-27 Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence

Publications (2)

Publication Number Publication Date
JP2004214648A JP2004214648A (ja) 2004-07-29
JP4088582B2 true JP4088582B2 (ja) 2008-05-21

Family

ID=32654643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003421653A Expired - Fee Related JP4088582B2 (ja) 2002-12-27 2003-12-18 ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造を形成する方法

Country Status (5)

Country Link
US (1) US6930034B2 (ja)
JP (1) JP4088582B2 (ja)
KR (1) KR100596297B1 (ja)
CN (1) CN1295777C (ja)
TW (1) TWI265572B (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US6930034B2 (en) * 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US7282148B2 (en) * 2003-10-30 2007-10-16 International Business Machines Corporation Porous silicon composite structure as large filtration array
US7275306B2 (en) * 2003-12-12 2007-10-02 Hitachi Global Storage Technologies Netherlands B.V. Damascene method for forming write coils of magnetic heads
JP4464125B2 (ja) * 2003-12-22 2010-05-19 ソニー株式会社 構造体の作製方法及びシリコン酸化膜エッチング剤
KR100571391B1 (ko) * 2003-12-23 2006-04-14 동부아남반도체 주식회사 반도체 소자의 금속 배선 구조의 제조 방법
US7684868B2 (en) * 2004-11-10 2010-03-23 California Institute Of Technology Microfabricated devices for wireless data and power transfer
KR100603703B1 (ko) * 2004-12-09 2006-07-20 매그나칩 반도체 유한회사 포토 레지스트 제거방법 및 이를 이용한 반도체 소자의금속배선 형성방법
CN100369232C (zh) * 2004-12-22 2008-02-13 上海华虹Nec电子有限公司 在半导体器件中实施铜连线的空隙工艺方法
US7214603B2 (en) * 2005-02-11 2007-05-08 International Business Machines Corporation Method for fabricating interconnect structures with reduced plasma damage
JP4679193B2 (ja) 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
US7407554B2 (en) * 2005-04-12 2008-08-05 International Business Machines Corporation Development or removal of block copolymer or PMMA-b-S-based resist using polar supercritical solvent
US8112157B2 (en) * 2005-05-27 2012-02-07 California Institute Of Technology Magnetic material-containing microfabricated devices for wireless data and power transfer
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
TW200746355A (en) * 2005-07-12 2007-12-16 St Microelectronics Crolles 2 Integration control and reliability enhancement of interconnect air cavities
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7989290B2 (en) 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7422975B2 (en) * 2005-08-18 2008-09-09 Sony Corporation Composite inter-level dielectric structure for an integrated circuit
US7396757B2 (en) * 2006-07-11 2008-07-08 International Business Machines Corporation Interconnect structure with dielectric air gaps
US7569469B2 (en) * 2006-08-03 2009-08-04 International Business Machines Corporation Dielectric nanostructure and method for its manufacture
US8278216B1 (en) 2006-08-18 2012-10-02 Novellus Systems, Inc. Selective capping of copper
US7863150B2 (en) * 2006-09-11 2011-01-04 International Business Machines Corporation Method to generate airgaps with a template first scheme and a self aligned blockout mask
US7553760B2 (en) * 2006-10-19 2009-06-30 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
FR2911432A1 (fr) * 2007-01-11 2008-07-18 Stmicroelectronics Crolles Sas Interconnexions d'un circuit electronique integre
US7723226B2 (en) * 2007-01-17 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnects containing bilayer porous low-k dielectrics using different porogen to structure former ratio
US8394483B2 (en) 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
CN101022088B (zh) * 2007-03-02 2011-04-20 上海集成电路研发中心有限公司 制备铜-气体介质悬空大马士革结构的方法
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8557128B2 (en) * 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
US8294139B2 (en) 2007-06-21 2012-10-23 Micron Technology, Inc. Multilayer antireflection coatings, structures and devices including the same and methods of making the same
US7959975B2 (en) * 2007-04-18 2011-06-14 Micron Technology, Inc. Methods of patterning a substrate
US8097175B2 (en) 2008-10-28 2012-01-17 Micron Technology, Inc. Method for selectively permeating a self-assembled block copolymer, method for forming metal oxide structures, method for forming a metal oxide pattern, and method for patterning a semiconductor structure
US8372295B2 (en) 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US20080265377A1 (en) * 2007-04-30 2008-10-30 International Business Machines Corporation Air gap with selective pinchoff using an anti-nucleation layer
US8330138B2 (en) * 2007-05-31 2012-12-11 Nxp B.V. Electronic device comprising a convertible structure, and a method of manufacturing an electronic device
US8367506B2 (en) 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
US8404124B2 (en) * 2007-06-12 2013-03-26 Micron Technology, Inc. Alternating self-assembling morphologies of diblock copolymers controlled by variations in surfaces
US8080615B2 (en) 2007-06-19 2011-12-20 Micron Technology, Inc. Crosslinkable graft polymer non-preferentially wetted by polystyrene and polyethylene oxide
US8039379B1 (en) 2007-07-02 2011-10-18 Novellus Systems, Inc. Nanoparticle cap layer
US7994640B1 (en) * 2007-07-02 2011-08-09 Novellus Systems, Inc. Nanoparticle cap layer
US7790350B2 (en) * 2007-07-30 2010-09-07 International Business Machines Corporation Method and materials for patterning a neutral surface
US8283258B2 (en) * 2007-08-16 2012-10-09 Micron Technology, Inc. Selective wet etching of hafnium aluminum oxide films
CN100466381C (zh) * 2007-08-21 2009-03-04 中国科学院上海微系统与信息技术研究所 与植入式器件柔性互连的方法
US7828986B2 (en) * 2007-10-29 2010-11-09 International Business Machines Corporation Forming surface features using self-assembling masks
US8999492B2 (en) 2008-02-05 2015-04-07 Micron Technology, Inc. Method to produce nanometer-sized features with directed assembly of block copolymers
US8101261B2 (en) 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US7951414B2 (en) * 2008-03-20 2011-05-31 Micron Technology, Inc. Methods of forming electrically conductive structures
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8426313B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Thermal anneal of block copolymer films with top interface constrained to wet both blocks with equal preference
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
US7541277B1 (en) 2008-04-30 2009-06-02 International Business Machines Corporation Stress relaxation, selective nitride phase removal
US8114301B2 (en) 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
EP2283517B1 (en) 2008-05-27 2016-07-13 Nxp B.V. Integrated circuit manufacturing method and integrated circuit
US7971347B2 (en) * 2008-06-27 2011-07-05 Intel Corporation Method of interconnecting workpieces
JP4929254B2 (ja) * 2008-09-02 2012-05-09 株式会社東芝 半導体装置の製造方法
US8227336B2 (en) 2009-01-20 2012-07-24 International Business Machines Corporation Structure with self aligned resist layer on an interconnect surface and method of making same
US20100206842A1 (en) * 2009-02-18 2010-08-19 Qualcomm Incorporated Novel Method Of Air Gap Pattern For Advanced Back End Of Line (BOEL) Interconnect
US8216909B2 (en) 2009-03-11 2012-07-10 International Business Machines Corporation Field effect transistor with air gap dielectric
US8288271B2 (en) * 2009-11-02 2012-10-16 International Business Machines Corporation Method for reworking antireflective coating over semiconductor substrate
US9165969B2 (en) * 2010-03-18 2015-10-20 Omnivision Technologies, Inc. Apparatus having thinner interconnect line for photodetector array and thicker interconnect line for periphery region
US8304493B2 (en) 2010-08-20 2012-11-06 Micron Technology, Inc. Methods of forming block copolymers
US8129269B1 (en) * 2010-09-20 2012-03-06 International Business Machines Corporation Method of improving mechanical properties of semiconductor interconnects with nanoparticles
CN102760687B (zh) * 2011-04-28 2014-12-03 中芯国际集成电路制造(上海)有限公司 包括空气间隔的半导体器件及其制造方法
CN102891100B (zh) * 2011-07-22 2015-04-29 中芯国际集成电路制造(上海)有限公司 浅槽隔离结构及其形成方法
US8471343B2 (en) 2011-08-24 2013-06-25 International Bussiness Machines Corporation Parasitic capacitance reduction in MOSFET by airgap ild
US8900963B2 (en) 2011-11-02 2014-12-02 Micron Technology, Inc. Methods of forming semiconductor device structures, and related structures
JP5816133B2 (ja) * 2012-06-04 2015-11-18 株式会社東芝 パターン形成方法、原版及びデータ処理方法
CN103474387B (zh) * 2012-06-08 2016-04-20 中芯国际集成电路制造(上海)有限公司 沟槽间形成空气间隔的方法
US8872349B2 (en) * 2012-09-11 2014-10-28 Intel Corporation Bridge interconnect with air gap in package assembly
US9087699B2 (en) 2012-10-05 2015-07-21 Micron Technology, Inc. Methods of forming an array of openings in a substrate, and related methods of forming a semiconductor device structure
US8921225B2 (en) * 2013-02-13 2014-12-30 Globalfoundries Inc. Method for off-grid routing structures utilizing self aligned double patterning (SADP) technology
US9229328B2 (en) 2013-05-02 2016-01-05 Micron Technology, Inc. Methods of forming semiconductor device structures, and related semiconductor device structures
US9177795B2 (en) 2013-09-27 2015-11-03 Micron Technology, Inc. Methods of forming nanostructures including metal oxides
US9633962B2 (en) 2013-10-08 2017-04-25 Globalfoundries Inc. Plug via formation with grid features in the passivation layer
CN104576509B (zh) * 2013-10-23 2017-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9899234B2 (en) 2014-06-30 2018-02-20 Lam Research Corporation Liner and barrier applications for subtractive metal integration
US9263325B1 (en) * 2014-08-20 2016-02-16 Globalfoundries Inc. Precut metal lines
CN107004601B (zh) 2014-12-22 2021-05-14 英特尔公司 受益于气隙集成电容的过孔自对准和短路改善
CN104465506B (zh) * 2014-12-24 2018-01-26 上海集成电路研发中心有限公司 铜互连中空气隙的形成方法
US9553017B2 (en) * 2015-01-23 2017-01-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits including back-end-of-the-line interconnect structures
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
KR20180114099A (ko) 2016-02-19 2018-10-17 다우 실리콘즈 코포레이션 에이징된 중합체 실세스퀴옥산
US9786553B1 (en) 2016-09-16 2017-10-10 International Business Machines Corporation Advanced BEOL interconnect structure containing uniform air gaps
US10332787B2 (en) * 2017-06-27 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of interconnection structure of semiconductor device
US9984919B1 (en) 2017-07-31 2018-05-29 Globalfoundries Inc. Inverted damascene interconnect structures
JP6977474B2 (ja) * 2017-10-23 2021-12-08 東京エレクトロン株式会社 半導体装置の製造方法
JP7158415B2 (ja) 2018-01-11 2022-10-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
KR102634459B1 (ko) 2018-12-24 2024-02-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
FR3091410B1 (fr) * 2018-12-26 2021-01-15 St Microelectronics Crolles 2 Sas Procédé de gravure
US10950493B1 (en) 2019-09-19 2021-03-16 International Business Machines Corporation Interconnects having air gap spacers
US11164815B2 (en) * 2019-09-28 2021-11-02 International Business Machines Corporation Bottom barrier free interconnects without voids
US11508785B2 (en) * 2020-04-08 2022-11-22 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device for improving touch effects
CN113764261B (zh) * 2020-10-15 2023-08-22 腾讯科技（深圳）有限公司 空桥结构及其制作方法、超导量子芯片及其制作方法
US12014951B2 (en) * 2021-05-20 2024-06-18 Samsung Electronics Co., Ltd. Semi-damascene structure with dielectric hardmask layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US6017814A (en) * 1996-03-13 2000-01-25 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US6078088A (en) * 1999-01-05 2000-06-20 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid lined interconnection system
US6556962B1 (en) * 1999-07-02 2003-04-29 Intel Corporation Method for reducing network costs and its application to domino circuits
US6261942B1 (en) * 2000-01-24 2001-07-17 Chartered Semiconductor Manufacturing Ltd. Dual metal-oxide layer as air bridge
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6346484B1 (en) * 2000-08-31 2002-02-12 International Business Machines Corporation Method for selective extraction of sacrificial place-holding material used in fabrication of air gap-containing interconnect structures
US6930034B2 (en) * 2002-12-27 2005-08-16 International Business Machines Corporation Robust ultra-low k interconnect structures using bridge-then-metallization fabrication sequence
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure

Also Published As

Publication number Publication date
CN1514478A (zh) 2004-07-21
CN1295777C (zh) 2007-01-17
KR20040060734A (ko) 2004-07-06
US6930034B2 (en) 2005-08-16
JP2004214648A (ja) 2004-07-29
TW200426947A (en) 2004-12-01
TWI265572B (en) 2006-11-01
US20040127001A1 (en) 2004-07-01
KR100596297B1 (ko) 2006-06-30

Similar Documents

Publication Publication Date Title
JP4088582B2 (ja) ブリッジ後メタライゼーション形成手順を用いた強固な超低誘電率の相互接続構造を形成する方法
JP4160961B2 (ja) エアブリッジ構造を形成する方法
US7309649B2 (en) Method of forming closed air gap interconnects and structures formed thereby
US6479391B2 (en) Method for making a dual damascene interconnect using a multilayer hard mask
US7534696B2 (en) Multilayer interconnect structure containing air gaps and method for making
US6448177B1 (en) Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6737725B2 (en) Multilevel interconnect structure containing air gaps and method for making
JP4763600B2 (ja) エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法
US20080166870A1 (en) Fabrication of Interconnect Structures
US20040214427A1 (en) Forming thin hard mask over air gap or porous dielectric
JP3436221B2 (ja) 半導体装置の製造方法
JP2004146800A (ja) 相互接続構造の製造方法およびその構造
JP2004508712A (ja) 多孔性誘電性層及びエアギャップを有する半導体装置の製造方法
US7268432B2 (en) Interconnect structures with engineered dielectrics with nanocolumnar porosity
JP2009532866A (ja) 機械的特性が改善された多孔性低ｋ層を有するダマシン相互接続
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US20070232062A1 (en) Damascene interconnection having porous low k layer followed by a nonporous low k layer
US6524947B1 (en) Slotted trench dual inlaid structure and method of forming thereof
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
KR20070019748A (ko) 상호접속 구조물의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110228

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120229

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees