KR20070019748A - 상호접속 구조물의 제조방법 - Google Patents

상호접속 구조물의 제조방법 Download PDF

Info

Publication number
KR20070019748A
KR20070019748A KR1020067025096A KR20067025096A KR20070019748A KR 20070019748 A KR20070019748 A KR 20070019748A KR 1020067025096 A KR1020067025096 A KR 1020067025096A KR 20067025096 A KR20067025096 A KR 20067025096A KR 20070019748 A KR20070019748 A KR 20070019748A
Authority
KR
South Korea
Prior art keywords
dielectric
interconnect
damascene
interconnect lines
interconnect structure
Prior art date
Application number
KR1020067025096A
Other languages
English (en)
Inventor
엘버트 이. 휴앙
형준 김
로버트 디. 밀러
사티아나라야나 브이. 니타
샘패스 프루셔타만
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Priority to KR1020067025096A priority Critical patent/KR20070019748A/ko
Publication of KR20070019748A publication Critical patent/KR20070019748A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

원자층 증착 또는 초임계 유체 기반 프로세스에 의해 얇은 컨포멀한 패시베이션 유전체 및/또는 확산 배리어 갭 및/또는 하드마스크상호접속 구조물을 증착하는 단계를 포함하는 방법에 의해 상호접속 구조물이 제조된다.
다마신, 이중 다마신, 원자층 증착, 초임계 유체 기반 프로세스

Description

상호접속 구조물의 제조방법{FABRICATION OF INTERCONNECT STRUCTURES}
본 출원은 "Fabrication of Interconnect Structures Incorporating Dielectrics Coated by Plasma Free Deposition Methods"라는 명칭으로 2004년 6월 4일 출원된 미국 특허 출원번호 60/576,924를 기초로 우선권을 주장하며, 그 전체가 본 명세서에 참조로서 포함된다.
본 발명은 인터컨넥트 구조물 형성에 관한 것이다. 좀더 구체적으로는, 본 발명은 얇은 컨포멀 패시배이션 유전체(thin conformal passivation dielectric) 및/또는 확산 배리어 캡(diffusion barrier cap) 및/또는 하드 마스크를 증착하는 단계를 포함하는 프로세스에 관한 것이다. 본 발명은 특히 다마신 및 이중 다마신 구조물을 제조하는 것을 고려한다.
첨단 마이크로프로세서 칩의 성능은 이런 칩상의 다양한 디바이스간의 연결을 가능케 하는데 이용되는 상호접속 배선에 있어서의 신호 전파 지연에 의해 크게 제한받고 있다. 보통 배선공정(back end of line:BEOL)으로 언급되는 상호접속에서, 이들 배선의 지연은 그들과 관련된 저항(R)과 캐패시턴스(C)의 곱으로 결정된다. 배선공정에서 알루미늄(Al) 대신에 구리(Cu)를 사용하여 저항을 줄이는 반면, C의 감소는 상호접속 배선들을 둘러싸는 절연물질의 유전 상수(k)의 감소에 의해 얻어진다. BEOL 캐패시턴스를 더 줄이기 위해 금속층간 유전체(intermetal dielectric:IMD)를 실리콘 다이옥사이드(k~4)로부터 플루오르화된 실리카(k~3.6)와 같이 낮은 k IMD로 변경하고 CVD 또는 스핀온 코팅(k~2.7-3.2)에 의해 만들어진 오르가노실리케이트(organosilicates)가 이용되었다. k의 추가적 감소는 다공성 초저 k(ultra low k:ULK, k<2.5) IMD의 도입과 가능한 가장 낮은 캐패시턴스 레벨을 얻기 위해 IMD로서 에어갭의 사용이 필요하다. 이러한 초저 k 구조물은 쉽게 깨질 수 있으며 그 제조를 가능케 하기 위해 추가적인 프로세싱 또는 특별한 프로세스가 필요하다.
매우 작은 스케일상에 상호접속 배선 네트워크를 생성하는 한가지 종래 방법은 이중 다마신(DD) 프로세스이다. 표준 DD 프로세스에서, 금속층간 유전체(IMD)는 기판상에 코팅된다. 금속층간 유전체는 비아 레벨 유전체와 라인 레벨 유전체를 포함한다. 이러한 두개의 금속층간 유전체층은 동일 또는 다른 절연막으로 제조될 수 있으며 첫번째의 경우에서 단결정층으로서 적용된다. 에칭 선택성을 용이하게 하고 연마 정지층으로서 쓰이도록 하드마스크층 또는 층된 스택(layered stack)이 선택적으로 채택된다. 배선 상호접속 네트워크는 2가지 피쳐 타입을 포함한다: 칩을 가로지르는 라인 피쳐, 그리고 다중레벨 스택의 다른 상호접속 레벨에서 라인을 서로 연결시키는 비아 피쳐. 역사적으로, 이 두층은 플라즈마 강화 화학적 기상 증착(PECVD)에 의해 증착된 실리콘 다이옥사이드(SiO2) 또는 플루오르화된 실리카 글래스(FSG) 필름과 같은 무기질 글래스로부터 만들어진다.
이중 다마신 프로세스에 있어서, 라인 및 비아의 위치가 각각 개별적 포토레지스트층에서 리소그래픽적으로 정의되고, 반응성 이온 에칭 프로세스를 이용하여 하드마스크 및 IMD 층으로 전달된다. 이러한 대표적인 프로세스 시퀀스는 "라인-퍼스트(line-first)" 접근법으로 불린다. 트렌치 형성 이후, 포토레지스트층에 비아 패턴을 정의하기 위해 리소그래피가 이용되고 비아 개구를 생성하기 위해 유전체 물질로 패턴이 전달된다. 그 다음 리세스된 구조물은 도체 금속 라인 및 비아를 보호하는 역할을 하며 도체와 IMD사이의 부착층 역할을 하는 전도성 라이너 물질 또는 물질 스택으로 코팅된다. 그 다음 이 리세스는 패터닝된 기판의 표면위에 전도성 충전 물질로 충전된다.
이 충전은 화학적 기상 증착(CVD)과 같은 다른 방법 및 알루미늄(Al) 또는 금(Au)과 같은 다른 물질이 이용될 수 있지만 대부분 구리의 전기도금(electroplating)에 의해 완성된다. 충전 및 라이너 물질은 하드마스크의 표면과 동일평면이 되도록 화학적-기계적 연마(CMP)된다. 금속과 그 위에 증착되는 임의의 추가적인 IMD층 사이의 확산 배리어로서 역할을 하며 노출된 금속 표면을 패시배이트하는 블랭킷 필름(blanket film)으로서 캡핑 물질이 증착된다. PECVD에 의해 증착되는 실리콘 나이트라이드, 실리콘 카바이드 그리고 실리콘 카본나이트라이드 필름이 일반적으로 캡핑 물질로서 이용된다. 이 프로세스 시퀀스는 디바이스상의 상호접속의 각각의 레벨에 대해 반복된다. 2가지 상호접속 피쳐는 절연체내의 도체 인-레이드(in-laid)를 형성하도록 단일 연마 단계에 의해 정의되기 때문에, 이 프로세스는 이중 다마신 프로세스로 지칭된다.
상기에서는 라인 퍼스트 접근법이 설명되었지만, 트렌치가 패터닝되기 이전에 비아가 형성되는 다른 시퀀스들이 또한 가능하다. 본 출원에서 이하에서 자세히 설명되는 독창적인 접근법에 의해 제공되는 주요 문제 및 해결책은, 그러나, 이중 다마신 프로세스의 이러한 모든 변화들에 공통된다.
종래 ULK IMD 물질의 이중 다마신 집적은 여러가지 문제점들을 갖는다. 포토레지스트 및 RIE 잔재물을 스트립시키기 위해 필요한 플라즈마 노출에 대한 다공성 IMD의 민감성은 이들 필름의 수분 흡수(water uptake) 및 유전 상수에서의 증가를 초래한다. 낮은 기계적 강도 및 부착력은 연마 정지층 및 확산 배리어 캡층과의 인터페이스에서 IMD의 산발적 갈라짐(delamination)을 이끈다. 기계적 약함으로 인한 다른 문제점들은 칩을 형성하기 위한 웨이퍼의 다이싱(dicing)중에 그리고 칩상의 본딩패드로의 배선 본딩중의 손상을 포함한다.
다공성 ULK IMD의 사용을 피하기 위한 여러가지 방법이 제안되었다. 첫번째 방법은 Arnal 외(IITC, 2001)에 의해 개시된 것과 같이, 라인사이의 IMD를 에칭 백(back)하고 불충분한(poor) 갭 충전 플라즈마 증착된 유전체를 증착하여 갭의 상단을 핀치 오프하여 폐쇄된 에어 갭을 형성하는 것이다. 그러나, 이 집적 방식은 에칭 백 단계 이전에 필요한 서브-미니멈 그라운드 룰 리소그래피를 제공할 수 없기 때문에 좋은 그라운드 룰 상호접속의 다음 세대로 쉽게 확장될 수 없다. 이 리소그래피는 에칭 백 과정중 Cu 상단상의 유전체 확산 배리어를 보호하기 위해 디자인되었다. 이 리소그래피 단계의 부재(absence)는 Cu 스퍼터링을 야기시키는 에칭 백 과정중 Cu 표면 개구를 남긴다. 또한, 종래 CVD를 이용하여 에칭 백 이후 구리 라인을 보호하는 것은 에어 갭 형성을 위해 남는 공간을 매우 적게 남기는, 두꺼운 유전체 층으로 에칭 백 이후 트렌치의 라이닝을 초래한다. 또한, 낮은 고체 함유량을 갖는 스핀-온 증착 용액(solution)은 트렌치 바닥에서 급속히 퍼들(puddle) 또는 쌓이는(accumulate) 경향을 갖기 때문에 얇고 컨포멀한 필름을 얻기 위해 종래 스핀-온 증착을 이용하는 것은 매우 어렵다.
ULK 필름의 이중 다마신 집적에 대한 두번째 대안은 에칭 백 그리고 갭 충전 집적(etch back and gap fill integration: EBGF)(예를 들면, 미국 등록특허 6,346,484, 미국 등록 특허 6,551,924, 미국 등록특허 6,413,854)이다. 이 방법에서, 라인 사이로부터 IMD의 에칭 백 이후, 다공성 ULK는 갭을 충전하기 위해 이용된다. 그 다음 갭 충전 유전체(GFD)는 CMP에 의해 평탄화되고 플라즈마 세정 단계 이후 확산 배리어 캡이 증착된다. 이 방식에서, GFD 평탄화 연마 과정중 연마 정지층의 결여는 GFD 디싱(dishing)을 초래한다. 또한, 배리어 (캡) 증착 과정중, 다공성 ILD는 Cu 표면을 세정하는데 이용되는 프로세스 플라즈마에 노출되고, 따라서 그것에 손상을 가하고 전기적 누설 및 방전하기 쉽게 만든다. 마지막으로, 충분한 갭 충전 및 평탄화의 요구치는 GFD의 선택을 낮은 분자량 프리커서 용액으로 제한하고 종종 기계적 강도와 같은 다른 바람직한 특성과의 트레이드 오프(trade off)를 초래한다.
전술한 종래 CVD 증착된 배리어는 과도한 두께와 그로인해 에칭 백 이후 구조에서 너무 많은 공간을 차지하고 따라서 이 구조물의 매우 높은 k를 초래한다는 문제점이 있다. 따라서 에칭 백 구조물내 내부-금속 트렌치의 측벽 및 바닥 라인에 이들 컨포멀 코팅 제공을 가능하게 하는 것이 바람직하다. ULK 필름에 대한 플라즈마 손상의 유도없이 하드마스크 및 확산 배리어 캡 필름을 형성하는 방법은 EBGF 집적 방식뿐만 아니라 종래 다마신 및 이중 다마신에 대해서도 이점을 갖는다. 또한, 낮은 분자량 제한을 완화시키는 갭 충전 물질의 증착 방법을 제공하는 것이 바람직할 것이다.
본 명세서는 이러한 요구점들을 처리하 방법들을 개시하고 상기 방법을 사용하여 가능케되는 구조물을 설명한다. 본 발명의 일측면은 에어 갭 구조물을 형성하는 방법에 관한 것이다. 특히, 상기 방법은 a) 적어도 두개의 상호접속 라인 및 상기 적어도 두개의 상호접속 라인중 적어도 하나에 접속된 적어도 하나의 비아를 갖는 이중 다마신 상호접속 구조물을 형성하는 단계 -상기 적어도 두개의 상호접속 라인 및 상기 적어도 하나의 비아는 제1 유전체에 내재되어(embedded) 있음- 와, b)라인의 높이와 적어도 동일한 깊이로 상기 적어도 두개의 상호접속 라인사이의 제1 유전체를 제거하고 상기 적어도 두개의 상호접속 라인 사이에 갭을 형성하는 단계와, 상기 라인의 상단 및 노출된 측벽과 상기 적어도 두개의 라인 사이의 비아 바닥을 코팅하기 위하여 초임계 유체(supercritical fluid) 기반 프로세스로 얇은 패시베이션 유전체를 컨포멀하게(conformally) 증착하는 단계와, 폐쇄된(closed) 에어 갭 구조물을 형성하는 상단에서 상기 적어도 두개의 상호접속 라인 사이의 갭을 핀치-오프하기 위한 프로세스로 컨포멀하지 않은(non-conformal) 제2 유전체 필름을 증착하는 단계를 포함한다.
본 발명의 또 다른 측면은 제1 유전체에 내재된, 적어도 두개의 상호접속 라인 및 상기 적어도 두개의 상호접속 라인중 적어도 하나와 접속된 적어도 하나의 비아를 갖는 이중 다마신 상호접속 구조물을 형성하는 단계와, 라인의 높이와 적어도 동일한 깊이로 상기 적어도 두개의 상호접속 라인 사이의 상기 제1 유전체를 제거하는 단계와, 상기 라인의 상단 및 노출된 측벽과 상기 적어도 두개의 상호접속 라인 사이의 상기 비아의 바닥을 코팅하기 위하여 초임계 유체 기반 프로세스 또는 3차 아민(tertiary amine) 기반 시약(reagent) 및/또는 실릴화 제제(silylating agent)로부터의 원자층 증착으로 얇은 포멀(formal) 패시베이션 유전체를 증착하는 단계와, 상기 적어도 두개의 상호접속 라인 상의 공간(비아 및 라인)을 상기 제1 유전체보다 낮은 유전 상수를 갖는 제2 유전체로 충전하는 단계와, 연마 정지층으로서 컨포멀한 유전체를 사용하는 연마로 상기 제2 유전체를 평탄화하는 단계와, 선택적으로 상기 단계에 따른 구조물의 상단 표면을 제3 유전체로 캡핑(capping)하는 단계를 포함하는 상호접속 구조물의 형성 방법에 관한 것이다.
본 발명의 또 다른 측면은 다마신 또는 이중 다마신 상호접속 구조물의 제조방법에 관한 것으로, 제1 유전체에 내재된 적어도 하나의 상호접속 라인을 갖는 다마신 또는 이중 다마신 상호접속 구조물을 형성하는 단계와, 초임계 유체 기반 프로세스 그리고 3차 아민 기반 시약 및/또는 실릴화 제제로부터의 원자층 증착으로 구성되는 그룹으로부터 선택되는 프로세스에 의해 증착되는 배리어 캡 유전체로 상기 적어도 하나의 상호접속 라인의 상단을 캡핑하는 단계를 포함한다.
본 발명의 또 다른 측면은 다마신 또는 이중 다마신 상호접속 구조물의 제조방법에 관한 것으로, 적어도 두개의 상호접속 라인(제1 유전체에 내재됨)을 갖는 다마신 또는 이중 다마신 상호접속 구조물을 형성하는 단계와, 상기 상호접속 라인 사이의 공간을 스패닝(spannig)하며 상기 라인의 상단 표면과 동일평면인 유전체 하드마스크 그리고 초임계 유체 기반 프로세스 그리고 3차 아민 기반 시약 및/또는 실릴화 제제로부터의 원자층 증착으로 구성되는 그룹으로부터 선택되는 프로세스에 의해 선택적인 하드마스크를 증착하는 단계를 포함한다.
본 발명의 또 다른 측면은 다마신 또는 이중 다마신 상호접속 구조물의 제조방법에 관한 것으로 적어도 두개의 상호접속 라인을 갖는 다마신 또는 이중 다마신 상호접속 구조물을 포함하며 상기 적어도 두개의 상호접속 라인과 적어도 하나의 비아는 제1 유전체에 내재되며, 선택적으로 상기 상호접속 라인 사이의 공간을 스패닝하며 상기 라인의 상단 표면과 동일평면인 유전체 하드마스크와 상기 적어도 두개의 상호접속 라인의 상단상에 확산 배리어 캡 유전체를 포함하고, 초임계 유체 기반 프로세싱을 이용하여 상기 제1 유전체 그리고 선택적으로 상기 유전체 하드마스크를 증착하는 단계와, 적어도 두개의 상호접속 라인 패턴을 형성하기 위하여 포토레지스트층을 패터닝하는 단계와, 포토리소그래피 및 반응성 이온 에칭을 이용하여 상기 적어도 두개의 상호접속 라인 패턴을 상기 유전체로 전달하는 단계와, 플라즈마 애싱(ashing)을 이용하여 포토레지스트 잔재물을 스트리핑하는 단계와, 초임계 유체 기반 실릴화 처리를 이용하여 상기 제1 유전체 및 상기 선택적인 하드마스크에 대한 임의의 플라즈마 손상을 복구하는 단계와, 상기 상호접속 라인을 전도성 라이너 그리고 전도성 충전물질로 충전하는 단계와, 화학적 기계적 연마를 이용하여 상기 전도성 라이너 및 전도성 충전물질을 평탄화하는 단계와, 초임계 유체 기반 세정 용액을 이용하여 상기 적어도 두개의 상호접속 라인의 상단 및 상기 선택적인 유전체 하드마스크를 세정하는 단계와, 초임계 유체 기반 프로세스 그리고 3차 아민 기반 시약 및/또는 실릴화 제제로부터의 원자층 증착으로 구성되는 그룹으로부터 선택되는 프로세스를 이용하여 확산 배리어 캡 유전체를 증착하는 단계를 포함한다.
본 발명은 또한 전술한 임의의 프로세스에 의해 얻어지는 구조물에 관한 것이다.
본 발명의 다른 목적 및 이점들은 첨부된 도면들과 관련된 상세한 설명들을 참조하여 이해될 수 있을 것이다.
도 1a, 1b, 1c, 1d, 1e, 1f 그리고 1g는 본 발명에 따른 프로세스의 다양한 스테이지에서의 단면도를 나타내고 있다.
본 발명은 상호접속 구조물 형성에 관한 것이다. 전술한 종래 기술의 문제점들을 완화시키는 집적 BEOL 구조물로 이끄는 다양한 유전체 필름의 형성을 위해 본 발명의 방법은 비-플라즈마 프로세스 특히 초임계 유체 기반 프로세스를 이용하고 바람직하게는 감압에 의한 초임계 카본 다이옥사이드(SC CO2) 기반 증발 대량 수송을 이용한다. SC CO2 가 매개물(carrier medium)로서 바람직하지만, 프로 판(propane), 부탄(butane), 부틸렌(butene), 물(water)의 SC 유체 및 이와 유사한 것들이 또한 본 발명의 의도를 벗어남이 없이 이용될 수 있다. SC CO2 는 비용 및 환경적 이유때문에 이점을 갖는다. 초임계 유체 증착 프로세스는 올리고머(oligomer) 및 폴리머(polymer)와 같은 높은 분자량의 물질의 박막을 증착하는데 이용될 수도 있다.
초임계 유체 증착 프로세스는 스핀-코팅으로는 비-컨포멀하게 되는 컨포멀한 필름의 증착을 가능케 한다. SC CO2 기술과 같은 초임계 유체 증착 프로세스는 매우 작은 피쳐를 코팅하기 위해 매우 중요한 매우 낮은 표면장력을 갖는 액체성(liquid-like) 농도의 추가적 이점을 제공한다.
EBGF 집적에 대한 초임계 유체 사용의 또 다른 이점은 갭 충전 ILD 물질과 그 증착에 관련된다. 현재, 스핀 온 ILD 물질의 갭 충전 특성은 이용되는 프리커서 물질의 분자량과 표면장력과 점도(viscosity)와 같은 용매 특성에 의해 조절된다. 이것은 낮은 분자량(일반적으로 약 10,000 달튼(Daltons)보다 작음)의 프리커서가 가능한 선택을 억제하는 제한된 용매의 셋트에서 이용되고 용해된다는 것을 나타낸다. 종종, 충분한 갭 충전 특성과 강한 전기적 및 기계적 특성 사이의 트레이드오프는 최종 구조물이 보다 적은 강함을 갖도록 만들어져야 한다. 거의 제로의 표면장력과 가스와 유사한 점도 그리고 적은 양의 공용매(co-solvent)를 사용하여 ILD 프리커서를 용해시킬 수 있는 능력을 갖는 SC CO2 와 같은 초임계 유체의 유일한 측면은 분자량의 크고 넓은 범위를 갖는 프리커서를 이용하는 갭 충전을 가능케 한 다. 따라서, 스핀 코팅과 같은 종래 갭 충전 증착 프로세스의 제한에 의해 억제됨이 없이 최종 필름 특성(전기적 그리고 기계적)에 근거한 갭 충전 ILD 프리커서를 독립적으로 설계하고 선택하는 것이 가능하다.
DD 집적 방식에 대해서, SC CO2 기반 프로세싱은 선택적 공용매를 갖는 SC CO2 내에 용해되는 적절한 프리커서 물질을 이용하여 ULK ILD상에 하드마스크 및 확산 배리어 캡층의 형성을 가능케한다. 오르가노실리케이트(organosilicates), 폴리실란(polysilane), 폴리옥시카보실란(polyoxycarbosilanes), 폴리실라잔(polysilazanes), 폴리옥시카보실라잔(polyoxycarbosilazanes), 폴리카보실란(polycarbosilanes), 폴리실라실라잔(polysilasilazanes), 폴리실라카보실란(polysilacarbosilanes), 폴리실옥사잔(polysiloxazanes), 폴리카보실라잔(polycarbosilazanes), 폴리실릴카보디이미드(polysilylcarbodiimides), 폴리실라카보실라잔(polysilacarbosilazanes), 폴리알케닐실란(polyalkenylsilanes), 폴리알킬실란(polyalkylsilanes), 폴리알키닐실란(polyalkynylsilanes), 폴리아르일실란(polyarylsilanes), 폴리실세스퀴아잔(polysilsesquiazanes)이 알콜(alcohols), 에테르(리니어 또는 사이클릭(linear 또는 cyclic)), 감마부트리오락톤(gammabutryolactone), 사이클릭 카보네이트(cyclic carbonates), 에스테르(esters), NMP, PGMEA, 헥산(hexane), 치환된(substituted) 아로마틱(aromatics) 그리고 케톤(ketones)(에이사이클릭(acyclic) 및 사이클릭(cyclic))과 같은 적절한 공용매와 함께 SC CO2에 용해된다(이에 제한되는 것은 아님).
또한, 적절한 공용매는 DD 구조물의 화학적 기계적 연마(CMP) 이후 미리존재하는 구리 상호접속의 표면을 세정하는데 이용될 수 있으며 그 다음 폴리카보실란(polycarbosilanes), 폴리옥시카보실란(polyoxycarbosilanes), 폴리카보실라잔(polycarbosilazanes), 폴리옥시카보실라잔(polyoxycarbosilazanes) 또는 폴리실라잔(polysilazanes)과 같은 확산 배리어 캡이 현재 종래기술에서 이용되는 것과 같이 잠재적으로 손상을 가하는 플라즈마 처리 또는 플라즈마 중간 증착이 필요없이 상단에 증착될 수 있다. 밑에있는 많은 유전체의 플라즈마 노출, 특히 낮은 k 그리고 초저 k ILD, 은 잠재적으로 하드마스크 및 ILD 필름의 전기적 누전과 전류 누설을 열화시킬 수 있다.
또한, CMP 단계 이후의 상태로부터 하드마스크 또는 ILD의 표면을 변경하기 위해 모노 또는 멀티 기능적 실릴화 제제로 적절한 SC CO2 기반 실릴화를 이용하는 것이 가능하며 확산 배리어 캡과 변경된 영역 사이의 인터페이스는 전기적 누설 관점뿐만아니라 부착에 있어서 좀더 견고하다. SC CO2 기반 프로세스를 이용하여 수행되는 Cu 라인 표면의 세정, 하드마스크의 표면 처리, 확산 배리어 캡층의 코팅을 포함하는 결합된 프로세스는 플라즈마 노출이 매우 감소되기 때문에 개선된 유전체의 방전 및 전자이동 특성을 갖는 집적된 구조물을 초래할 수 있는 구조물을 달성하기 위한 유일한 방법이다. SC CO2 기반 실릴화는 또한 본 발명자중 일부에 의해 출원된 미국출원 60/499856에 설명된 것과 같이 패터닝에 포함되는 반응성 이온 에칭과 레지스트 스트립 이후 초저 k ILD의 손상을 복구하는데 이용될 수 있으며, 상 기 출원의 명세서는 본 명세서에 그 전체가 참조로서 포함된다. 실릴화 작용제의 예는 알콕시실란(alkoxysilanes), 아미노실란(aminosilanes), 클로로실란(chlorosilanes), 실라잔(silazanes)과 그것의 혼합물을 포함한다.
본 발명은 또한 실리콘 나이트라이드의 극히 얇은 컨포멀한 캡 유전체층을 증착하기 위해 특정 타입 물질의 원자층 증착(플라즈마 강화 ALD와 같은)을 이용하는 것에 관한 것이다. 본 발명에 따른 ALD는 반응 기능사이에 브릿징(bridging) 치환기(substituents)를 포함하는, 트리메틸 아민(trimethyl amine)과 같은 3차 아민 기반 시약 가스 및/또는 터트 부톡시실라놀(tert butoxysilanols); 또는 비스-디메틸아미노디메틸실란(bis-dimethylaminodimethylsilane), 트리스 디메틸아미노메틸실란(tris dimethylaminomethylsilane)와 같은 아미노-실란 프리커서 또는 다른 다-기능적 실릴화 시약을 채택한다. 이러한 목적을 위해 유용한 다른 다기능 실란은 트리클로로(trichloro), 포스트 증착 교차결합(crosslinking)을 위한 비닐(vinyl) 치환된 실란을 포함하는 물질트리아세톡시(triacetoxy), 헥사클로로디실록산(hexachlorodisiloxane) 그리고 이와 유사한 것을 포함한다. 브릿징 치환기는 열, UV 방사선 처리, 이온화 방사선에 따라 추가적으로 교차결합될 수 있는, 비닐(vinyl), 에티닐(ethynyl), 치환된 에티닐(ethynyl), 아릴(aryl) 그룹을 포함한다. 이들 층들은 또한 폴리실라잔(polysilazanes)과 폴리카보실란(polycarbosilanes)과 같은 물질을 증착할 필요가 있는 경우 적절한 공용매와 함께 SC CO2 사용으로 형성될 수 있다.
ALD 및 SC CO2 기반 증착 모두 스핀-코팅으로는 비-컨포멀하게 되는 컨포멀한 필름의 증착을 가능케 한다. SC CO2 기술은 매우 작은 피쳐를 코팅하는데 있어 중요한 매우 낮은 표면장력을 갖는 액체성 농도의 추가적 이점을 제공한다. 가스 상태(phase) 프로세스인 ALD는 이러한 이점을 제공한다. 예를 들면, 용액으로부터의 스핀 코팅에 의해 증착되는 폴리카보실란은 에칭 백 구조물의 바닥에 축적될 수 있으며, 따라서 효과적인 유전 상수를 증가시킨다. 또한, 어떻게 얇게 필름이 증착되는지 불분명하다. 본 발명에 있어서, 매우 바람직한 5에서 10nm 범위의 필름이 증착될 수 있다. 또한, 에칭 백 이후 극히 얇은 컨포멀한 배리어의 증착의 결과물인 구조물은 유일하며 전술한 EBGF 집적뿐만 아니라 핀치-오프 기반 에어 갭 생성에 있어서의 주요한 문제점들을 해결한다. 먼저, EBGF 방식에서, 컨포멀한 코팅은 GFD의 연마 과정중에 CMP 정지층으로서 역할하며 이에 따라 Cu 라인이 보호될 수 있다. 에어 갭 방식에서, 서브-그라운드 룰 리소그래피에 대한 요구는 제거되며 얇은 컨포멀한 유전체가 확산 배리어 기능을 제공하기 위해 완전한 에칭 백 단계 이후에 상호접속 라인의 측벽 및 상단 표면 둘다를 커버하는 캡으로서 이용된다.
본 발명을 보다 용이하게 이해하도록, 이중 다마신 프로세스를 나타내는 도면들을 참조하여 설명된다. 본 발명에 따른 이중 다마신 프로세스에 있어서, 금속층간 유전체(inter-metal dielectric:IMD)이 도 1a의 기판(1100)상에 코팅되는 두개의 층(1110, 1120)으로 도시된다. 비아 레벨 유전체는 1110 이고 라인 레벨 유전체는 1120이다. 선택적으로 하드마스크층 또는 층된 스택(1130)이 에칭 선택성을 용이하게 하고 연마 정지층으로서 역할을 하도록 채택된다. 바람직한 경우, 하드마스크층은 전술한 본 발명에 따른 방법에 의해 증착될 수 있다.
배선 상호접속 네트워크는 2가지 타입의 피쳐를 포함한다: 칩을 가로지른 라인 피쳐, 그리고 다중레벨 스택의 다른 상호접속 레벨의 라인들을 접속시키는 비아 피쳐. 역사적으로, 이 두층은 플라즈마 강화 화학적 기상 증착(PECVD)에 의해 증착된 실리콘 다이옥사이드(SiO2) 또는 플루오르화된 실리카 글래스(FSG) 필름과 같은 무기질 글래스로부터 만들어진다. 본 발명에 따라 라인 레벨 유전체(1120)은 전술한 본 발명에 따른 방법에 의해 증착될 수 있다.
이중 다마신 프로세스에서, 라인(1150)과 비아(1170)의 위치는, 도 1b 및 1c, 포토레지스트층(1500 및 1150) 각각에서 리소그래피적으로 정의되며 반응성 이온 에칭 프로세스를 이용하여 하드마스크 그리고 IMD층으로 전달된다. 도 1에 도시된 프로세스 시퀀스는 "라인-퍼스트(line-first)" 접근법으로 불린다. 트렌치 형성이후, 리소그래피는 포토레지스트층(1510)에 비아 패턴(1170)을 정의하기 위해 이용되며 패턴은 도 1d, 비아 개구(1180)를 생성하기 위해 유전체 물질로 전달된다. 포토레지스트가 스트립된 이후의 이중 다마신 트렌치 및 비아 구조물(1190)이 도 1e에 도시된다. 그 다음 이 리세스된(recessed) 구조물(1190)은 전도성 금속 라인 및 비아를 보호하는 역할을 하며 도체와 IMD 사이의 부착층으로서 역할을 하는 전도성 라이너 물질 또는 물질 스택(1200)으로 코팅된다. 이 리세스는 패터닝된 기판의 표면위에 전도성 충전 물질(1210)로 충전된다. 이 충전은 화학적 기상 증 착(CVD)과 같은 다른 방법 및 알루미늄(Al) 또는 금(Au)과 같은 다른 물질이 이용될 수 있지만 대부분 구리의 전기도금(electroplating)에 의해 완성된다. 충전 및 라이너 물질은 하드마스크의 표면과 동일평면이 되도록 화학적-기계적 연마(CMP)되고 이 스테이지에서의 구조물이 도 1f에 도시되어있다. 도 1g에 도시된 바와 같이, 노출된 금속 표면을 패시베이트하고 금속과 그 위에 증착되는 임의의 추가적 IMD층 사이의 확산 배리어로서 역할을 하기 위한 캡핑 물질(1220)이 블랭킷 필름으로 증착된다. 캡핑 층은 전술한 본 발명에 따른 방법으로 증착될 수 있다.
이 프로세스 시퀀스는 디바이스상의 각각의 상호접속 레벨에 대해 반복된다. 단일 연마 단계에 의해 절연체내의 도체 인-레이드를 형성하기 위해 두개의 상호접속 피쳐는 동시에 정의되기 때문에, 이 프로세스는 이중 다마신 프로세스로 지칭된다. 상기에서는 라인 퍼스트 접근법이 설명되었지만, 트렌치가 패터닝되기 이전에 비아가 형성되는 다른 시퀀스들이 또한 가능하다. 본 출원에서 이하에서 자세히 설명되는 독창적인 접근법에 의해 제공되는 주요 문제 및 해결책은, 그러나, 이중 다마신 프로세스의 이러한 모든 변화들에 공통된다.
본 명세서에서 인용되는 모든 공개물과 특허출원은 참조로서 본 명세서에 포함된다.
본 발명의 상기 기재는 본 발명을 설명한다. 또한, 본 명세서는 본 발명의 바람직한 실시예만을 설명하고 있지만, 전술한 바와 같이, 당업자라면 상기에서 설명된 본 발명의 범위를 벗어나지 않는 다양한 변경 또는 변화가 가능하다는 것을 이해할 수 있을 것이다. 또한 전술한 실시예들은 본 발명의 최상의 모드를 설명하 려는 의도이며 당업자라면 본 발명에 다양한 변경이 있는 또 다른 실시예가 가능하다는 것을 이해할 수 있을 것이다.
따라서, 상기 설명은 본 발명을 제한하려는 의도가 아니다. 또한 대안적인 실시예들을 포함하도록 첨부되는 청구항들이 구성되었다.

Claims (35)

  1. 에어 갭 상호접속 구조물을 형성하기 위한 방법에 있어서,
    a) 적어도 두개의 상호접속 라인 및 상기 적어도 두개의 상호접속 라인중 적어도 하나에 접속되는 적어도 하나의 비아 -상기 적어도 두개의 상호접속 라인 및 상기 적어도 하나의 비아는 제1 유전체에 내재됨- 와,
    b) 상기 라인의 높이와 적어도 동일한 깊이로 상기 적어도 두개의 상호접속 라인 사이의 상기 제1 유전체를 제거하고 상기 적어도 두개의 상호접속 라인 상이에 에어 갭을 형성하는 단계와,
    상기 적어도 두개의 상호접속 라인 사이의 상기 비아의 바닥과 상기 라인의 상단 및 노출된 측벽을 코팅하기 위해, 3차 아민 기반 시약(tertiary amine based reagent) 및/또는 실릴화 제제(silylating agent)로 초임계 기반 프로세스(supercritical fluid based process) 또는 원자층 증착(atomic layer deposition)을 하여 얇은 패시베이션 유전체를 컨포멀하게(conformally) 증착하는 단계와,
    폐쇄된(closed) 에어 갭 구조물을 형성하는 상단에서 상기 적어도 두개의 상호접속 라인 사이의 갭을 핀치-오프하기 위한 프로세스로 컨포멀하지 않은(non-conformal) 제2 유전체 필름을 증착하는 단계
    를 포함하는, 에어 갭 상호접속 구조물 형성방법.
  2. 제1항에 있어서,
    상기 제1 유전체는 실리콘 옥사이드(silicon oxide), 플루오르화된 실리콘 옥사이드(fluorinated silicon oxide), 오르가노실리케이트(organosilicates) 그리고 유기 유전체(organic dielectric)의 다공성(porous) 및 무공성(nonporous) 버전으로 구성되는 그룹으로부터 선택되는, 에어 갭 상호접속 구조물 형성방법.
  3. 제2항에 있어서,
    상기 유기 유전체는 폴리이미드(polyimides), 폴리아릴린(polyarylenes), 폴리아릴린 에테르(polyarylene ethers), 폴리아졸(polyazoles), 폴리퀴놀린(polyquinolines) 및 퀴녹살린(quinoxalines), 사이클릭 폴리오레핀(cyclic polyolefins), 폴리아릴 시아네이트(polyaryl cyanates) 그리고 그 조합으로 구성되는 그룹으로부터 선택되는, 에어 갭 상호접속 구조물 형성방법.
  4. 제1항에 있어서,
    습식 화학 에칭, 반응성 이온 에칭, 광화학적 에칭 그리고 그 조합으로 구성되는 그룹으로부터 선택되는 프로세스에 의하여 상기 제1 유전체를 제거하는 단계를 포함하는, 에어 갭 상호접속 구조물 형성방법.
  5. 제1항에 있어서,
    상기 컨포멀한 패시베이션 유전체는 실리콘 나이트라이드(silicon nitride), 실리콘 카바이드(silicon carbide), 실리콘 카보나이트라이드(silicon carbonitride), 폴리카보실란(polycarbosilanes), 폴리옥시카보실란(polyoxycarbosilanes), 폴리카보실라잔(polycarbosilazanes), 폴리옥시카보실라잔(polyoxycarbosilazanes) 또는 폴리실라잔(polysilazanes)의 비결정질 필름 그리고 그 조합으로 구성되는 그룹으로부터 선택되는, 에어 갭 상호접속 구조물 형성방법.
  6. 제5항에 있어서,
    상기 컨포멀한 패시베이션 유전체는 약 1에서 20nm의 두께를 가지며 선택적인 공용매(co-solvents)를 갖는 초임계 카본 다이옥사이드-기반 증착에 의해 증착되는, 에어 갭 상호접속 구조물 형성방법.
  7. 제6항에 있어서,
    상기 컨포멀한 패시베이션 유전체의 두께는 약 5에서 10나노미터인, 에어 갭 상호접속 구조물 형성방법.
  8. 상호접속 구조물의 형성방법에 있어서,
    적어도 두개의 상호접속 라인 및 상기 적어도 두개의 상호접속 라인중 적어도 하나에 접속된 적어도 하나의 비아를 가지며 제1 유전체에 내재된 이중 다마신 상호접속 구조물을 형성하는 단계와,
    상기 라인의 높이와 적어도 동일한 깊이로 상기 적어도 두개의 상호접속 라인 사이의 상기 제1 유전체를 제거하는 단계와,
    상기 적어도 두개의 상호접속 라인 사이의 상기 비아의 바닥과 상기 라인의 상단 및 노출된 측벽을 코팅하기 위해, 3차 아민 기반 시약 및/또는 실릴화 제제로 초임계 기반 프로세스 또는 원자층 증착을 하여 얇은 포멀(formal) 패시베이션 유전체를 증착하는 단계와,
    상기 적어도 두개의 상호접속 라인 사이의 공간을 상기 제1 유전체보다 낮은 유전 상수를 갖는 제2 유전체로 충전하는 단계와,
    연마 정지층으로 상기 컨포멀한 유전체를 이용하는 연마에 의해 상기 제2 유전체를 평탄화하는 단계와,
    선택적으로 상기 단계들에 따른 구조물의 상단 표면을 제3 유전체로 캡핑(capping)하는 단계
    를 포함하는, 상호접속 구조물 형성방법.
  9. 제8항에 있어서,
    상기 제1 유전체는 실리콘 옥사이드(silicon oxide), 플루오르화된 실리콘 옥사이드(fluorinated silicon oxide), 오르가노실리케이트(organosilicates) 그리고 유기 유전체(organic dielectric)의 다공성(porous) 및 무공성(nonporous) 버전으로 구성되는 그룹으로부터 선택되는, 상호접속 구조물 형성방법.
  10. 제9항에 있어서,
    상기 유기 유전체는 폴리이미드(polyimides), 폴리아릴린(polyarylenes), 폴리아릴린 에테르(polyarylene ethers), 폴리아졸(polyazoles), 폴리퀴놀린(polyquinolines) 및 퀴녹살린(quinoxalines), 사이클릭 폴리오레핀(cyclic polyolefins), 폴리아릴 시아네이트(polyaryl cyanates) 그리고 그 조합으로 구성되는 그룹으로부터 선택되는, 상호접속 구조물 형성방법.
  11. 제8항에 있어서,
    습식 화학 에칭, 반응성 이온 에칭, 광화학적 에칭 그리고 그 조합으로 구성되는 그룹으로부터 선택되는 프로세스에 의하여 상기 제1 유전체를 제거하는 단계를 포함하는, 상호접속 구조물 형성방법.
  12. 제8항에 있어서,
    상기 컨포멀한 패시베이션 유전체는 실리콘 나이트라이드(silicon nitride), 실리콘 카바이드(silicon carbide), 실리콘 카보나이트라이드(silicon carbonitride), 폴리카보실란(polycarbosilanes), 폴리옥시카보실란(polyoxycarbosilanes), 폴리카보실라잔(polycarbosilazanes), 폴리옥시카보실라잔(polyoxycarbosilazanes) 또는 폴리실라잔(polysilazanes)의 비결정질 필름 그리고 그 조합으로 구성되는 그룹으로부터 선택되는, 상호접속 구조물 형성방법.
  13. 제8항에 있어서,
    상기 컨포멀한 패시베이션 유전체는 약 1에서 20nm의 두께를 갖는, 상호접속 구조물 형성방법.
  14. 제13항에 있어서,
    상기 컨포멀한 패시베이션 유전체는 약 5에서 10나노미터의 두께를 갖는, 상호접속 구조물 형성방법.
  15. 제13항에 있어서,
    상기 선택적인 공용매는 NMP, PGMEA, 헥산(hexane), 헵탄(heptane), 자일렌(xylenes), 알콜(alcohols), 리니어 에테르(linear ethers), 사이클릭 에테르(cyclic ethers), 감마-부트리오락톤(gamma-butryolactone), 사이클릭 카보네이트 에스테르(cyclic carbonates esters), 치환된 아로마틱(substituted aromatics), 에이사이클릭 케톤(acyclic ketones) 그리고 사이클릭 케톤(cyclic ketones)으로 구성되는 그룹으로부터 선택되는, 상호접속 구조물 형성방법.
  16. 제8항에 있어서,
    상기 적어도 두개의 상호접속 라인 사이의 공간을 충전하기 위한 제2 유전체는 실리콘 옥사이드(silicon oxide), 플루오르화된 실리콘 옥사이드(fluorinated silicon oxide), 오르가노실리케이트(organosilicates) 그리고 유기 유전 체(organic dielectric)의 초저 k 다공성 버전으로 구성되는 그룹으로부터 선택되는, 상호접속 구조물 형성방법.
  17. 제8항에 있어서,
    상기 제2 유전체는 선택적인 공용매(co-solvents)를 갖는 초임계 카본 다이옥사이드-기반 프로세싱을 이용하여 증착되는, 상호접속 구조물 형성방법.
  18. 제17항에 있어서,
    상기 선택적 공용매는 상기 선택적인 공용매는 NMP, PGMEA, 헥산(hexane), 헵탄(heptane), 자일렌(xylenes), 알콜(alcohols), 리니어 에테르(linear ethers), 사이클릭 에테르(cyclic ethers), 감마-부트리오락톤(gamma-butryolactone), 사이클릭 카보네이트 에스테르(cyclic carbonates esters), 치환된 아로마틱(substituted aromatics), 에이사이클릭 케톤(acyclic ketones) 그리고 사이클릭 케톤(cyclic ketones)으로 구성되는 그룹으로부터 선택되는, 상호접속 구조물 형성방법.
  19. 제8항에 있어서,
    상기 선택적인 제3 유전체는 실리콘, 카본, 옥시겐 그리고 하이드로겐, 선택적으로 그 조합내에 나이트로겐, 원자로 구성되는 그룹으로부터 선택되는, 상호접속 구조물 형성방법.
  20. 제19항에 있어서,
    상기 제3 유전체는 열처리(heating), UV 방사선 처리, 이온화 방사선 또는 그 조합에 의해 추가적으로 교차결합(crosslinking) 될 수 있는 추가적인 기능성(functionality)을 더 포함하는, 상호접속 구조물 형성방법.
  21. 제8항에 있어서,
    상기 선택적인 제3 유전체는 비-플라즈마(non-plasma) 증착 프로세스에 의해 증착되는, 상호접속 구조물 형성방법.
  22. 다마신 또는 이중 다마신 상호접속 구조물을 제조하기 위한 방법에 있어서,
    상기 방법은,
    적어도 두개의 상호접속 라인을 갖는 다마신 또는 이중 다마신 상호접속 구조물을 형성하는 단계 -상기 적어도 두개의 상호접속 라인은 제1 유전체에 내재되어있음- 와,
    3차 아민 기반 시약 및/또는 실릴화 제제로 초임계 기반 프로세스 또는 원자층 증착을 하여 증착되는 배리어 캡 유전체로 상기 적어도 두개의 상호접속 라인의 상단을 캡핑하는 단계
    를 포함하는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  23. 제22항에 있어서,
    상기 배리어 캡 유전체는 실란(silanes), 폴리-옥시카보실란(poly-oxycarbosilanes), 폴리-실라잔(poly-silazanes), 폴리옥시카보실라잔(polyoxycarbosilazanes), 폴리카보실란(polycarbosilanes), 폴리실라실라잔(polysilasilazanes), 폴리실라카보실라잔(polysilacarbosilazanes)으로 구성되는 그룹으로부터 선택되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  24. 제22항에 있어서,
    이중 다마신 구조물은 상기 적어도 두개의 상호접속 라인에 접속되는 적어도 하나의 비아를 포함하도록 제조되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  25. 다마신 또는 이중 다마신 상호접속 구조물을 제조하기 위한 방법에 있어서,
    상기 방법은,
    적어도 두개의 상호접속 라인을 갖는 다마신 또는 이중 다마신 상호접속 구조물을 형성하는 단계 -상기 적어도 두개의 상호접속 라인은 제1 유전체에 내재되어있음- 와,
    상기 라인의 상단 표면과 동일평면이 되도록 상기 상호접속 라인 사이의 공간에 유전체 하드마스크를 증착하는 단계를 포함하며, 상기 하드마스크는 3차 아민 기반 시약 및/또는 실릴화 제제로 초임계 기반 프로세스 또는 원자층 증착을 하여 증착되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  26. 제25항에 있어서,
    상기 배리어 캡 유전체는 폴리-실란(poly-silanes) 및 실린(silynes), 폴리-옥시카보실란(poly-oxycarbosilanes), 폴리-실라잔(poly-silazanes), 폴리-옥시카복실라잔(poly-oxycarboxilazanes), 폴리카보실란(polycarbosilanes), 폴리실옥사잔(polysiloxazanes), 폴리카보실라잔(polycarbosilazanes), 폴리실릴카보다이이미드(polysilylcarbodiimides) 그리고 폴리실라카보실라잔(polysilacarbosilazanes)으로 구성되는 그룹으로부터 선택되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  27. 제25항에 있어서,
    이중 다마신 구조물은 상기 적어도 두개의 상호접속 라인에 접속되는 적어도 하나의 비아를 포함하도록 제조되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  28. 다마신 또는 이중 다마신 상호접속 구조물을 제조하기 위한 방법에 있어서,
    상기 방법은,
    적어도 두개의 상호접속 라인을 갖는 다마신 또는 이중 다마신 상호접속 구조물을 형성하는 단계 -상기 적어도 두개의 상호접속 라인은 제1 유전체에 내재되 어있으며, 선택적으로 상기 상호접속 라인 사이의 공간을 스패닝(spanning)하며 상기 라인의 상단 표면과 동일표면을 갖는 유전체 하드마스크 및 상기 적어도 두개의 상호접속 라인의 상단상에 확산 배리어 캡 유전체를 형성함- 와,
    초임계 유체 기반 프로세싱을 이용하여 제1 유전체 그리고 선택적으로 상기 유전체 하드마스크를 증착하는 단계와,
    상단에 상기 적어도 두개의 상호접속 라인 패턴을 형성하기 위하여 포토레지스트층을 패터닝하는 단계와,
    포토리소그래피 및 반응성 이온 에칭을 이용하여 상기 유전체에 상기 적어도 두개의 상호접속 라인 패턴을 전달하는 단계와,
    플라즈마 애싱(ashing)을 이용하여 상기 포토레지스트의 잔재물을 스트립핑(stripping)하는 단계와,
    초임계 유체 기반 실릴화 처리를 이용하여 상기 제1 유전체 그리고 선택적으로 하드마스크에 대한 임의의 플라즈마 손상을 복구하는 단계와,
    전도성 라이너 및 전도성 충전 물질로 상기 상호접속 라인 및 비아를 충전하는 단계와,
    화학적 기계적 연마를 이용하여 상기 전도성 라이너 및 전도성 충전 물질을 평탄화하는 단계와,
    초임계 유체 기반 세정 용액을 이용하여 상기 적어도 두개의 상호접속 라인과 상기 선택적 유전체 하드마스크의 상단을 세정하는 단계와,
    실릴화(silylation)에 의해 상기 제1 및/또는 제2 유전체 표면에 대한 임의 의 부수적 손상을 복구하는 단계와,
    초임계 유체 기반 증착을 이용하여 확산 배리어 캡 유전체를 증착하는 단계
    를 포함하는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  29. 제28항에 있어서,
    상기 제1 유전체는 오르가노실리케이트의 다공성 및 무공성 버전과 그 조합으로 구성되는 그룹으로부터 선택되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  30. 제28항에 있어서,
    상기 선택적인 하드마스크는 폴리실란, 폴리실린, 폴리옥시카보실란, 폴리실라잔, 폴리옥시카보실라잔, 폴리카보실란, 폴리실라실라잔, 폴리실라카보실란, 폴리실옥사잔, 폴리카보실라잔, 폴리실릴카보다이이미드, 폴리실라카보실라잔, 폴리알케닐실란, 폴리알킬실란, 폴리알키닐실란, 폴리아릴실란, 그리고 폴리실세스퀴아잔으로 구성되는 그룹으로부터 선택되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  31. 제28항에 있어서,
    상기 전도성 라이너는 텅스텐(W), 탄탈륨(Ta), 티타늄(Ti), 그것의 나이트라이드, 그것의 실리콘나이트라이드 그리고 그 조합으로 구성되는 그룹으로부터 선택 되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  32. 제28항에 있어서,
    상기 전도성 충전 물질은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag)과 그 조합 그리고 그 합금으로 구성되는 그룹으로부터 선택되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  33. 제28항에 있어서,
    상기 세정은 상기 확산 배리어 캡 유전체의 증착 이전에 상기 전도성 충전 물질의 표면을 세정하기위해 초임계 유체에 용해되는 마일드 에천트(mild etchant)를 사용하는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  34. 제28항에 있어서,
    상기 확산 배리어 캡 유전체는 폴리-실란 및 실릴렌, 폴리-옥시카보실란, 폴리-실라잔, 폴리-옥시카보실라잔, 폴리카보실란, 폴리실라실라잔, 폴리실라카보실란, 폴리실옥사잔, 폴리카보실라잔, 폴리실릴카보다이이미드 그리고 폴리실라카보실라잔으로 구성되는 그룹으로부터 선택되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
  35. 제28항에 있어서,
    상기 제1 및/또는 제2 유전체 표면에 대한 임의의 부수적 손상을 복구하기 위한 상기 실릴화는 액체 상태(liquid phase), 증기 상태(vapor phase), 또는 초임계 CO2 상태이며 상기 실릴화 제제는 알콕시실란(alkoxysilanes), 아미노실란(aminosilanes), 클로로실란(chlorosilanes), 실라잔(silazanes) 그리고 그 혼합물(mixtures)로 구성되는 그룹으로부터 선택되는, 다마신 또는 이중 다마신 상호접속 구조물 제조방법.
KR1020067025096A 2004-06-04 2005-05-23 상호접속 구조물의 제조방법 KR20070019748A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067025096A KR20070019748A (ko) 2004-06-04 2005-05-23 상호접속 구조물의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60/576,924 2004-06-04
KR1020067025096A KR20070019748A (ko) 2004-06-04 2005-05-23 상호접속 구조물의 제조방법

Publications (1)

Publication Number Publication Date
KR20070019748A true KR20070019748A (ko) 2007-02-15

Family

ID=43652672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067025096A KR20070019748A (ko) 2004-06-04 2005-05-23 상호접속 구조물의 제조방법

Country Status (1)

Country Link
KR (1) KR20070019748A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012148641A2 (en) * 2011-04-25 2012-11-01 Applied Materials, Inc. Uv assisted silylation for recovery and pore sealing of damaged low k films
US8697583B2 (en) 2010-09-02 2014-04-15 Samsung Electronics Co., Ltd. Oxidation-promoting compositions, methods of forming oxide layers, and methods of fabricating semiconductor devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697583B2 (en) 2010-09-02 2014-04-15 Samsung Electronics Co., Ltd. Oxidation-promoting compositions, methods of forming oxide layers, and methods of fabricating semiconductor devices
WO2012148641A2 (en) * 2011-04-25 2012-11-01 Applied Materials, Inc. Uv assisted silylation for recovery and pore sealing of damaged low k films
WO2012148641A3 (en) * 2011-04-25 2012-12-20 Applied Materials, Inc. Uv assisted silylation for recovery and pore sealing of damaged low k films
US8492170B2 (en) 2011-04-25 2013-07-23 Applied Materials, Inc. UV assisted silylation for recovery and pore sealing of damaged low K films

Similar Documents

Publication Publication Date Title
US20080166870A1 (en) Fabrication of Interconnect Structures
US7226853B2 (en) Method of forming a dual damascene structure utilizing a three layer hard mask structure
US7564136B2 (en) Integration scheme for Cu/low-k interconnects
US5985762A (en) Method of forming a self-aligned copper diffusion barrier in vias
US7371461B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
KR100413908B1 (ko) 반도체 물질 상의 유전체층 보호 방법, 상호 접속 구조체 형성 방법 및 이중 대머신 상호 접속 구조체 형성 방법
US6479391B2 (en) Method for making a dual damascene interconnect using a multilayer hard mask
US6448177B1 (en) Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US7358182B2 (en) Method of forming an interconnect structure
KR100754320B1 (ko) 집적 회로 장치에서의 상호접속 구조
US6475929B1 (en) Method of manufacturing a semiconductor structure with treatment to sacrificial stop layer producing diffusion to an adjacent low-k dielectric layer lowering the constant
US6943451B2 (en) Semiconductor devices containing a discontinuous cap layer and methods for forming same
JP2004146800A (ja) 相互接続構造の製造方法およびその構造
US9870944B2 (en) Back-end-of-line (BEOL) interconnect structure
US7268432B2 (en) Interconnect structures with engineered dielectrics with nanocolumnar porosity
KR20050013492A (ko) 구리/낮은 k 상호 접속 구조를 위해 개선된 화학적평탄화 성능
US7202160B2 (en) Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US7169701B2 (en) Dual damascene trench formation to avoid low-K dielectric damage
US20240088023A1 (en) Semiconductor interconnection structure and methods of forming the same
US20070232062A1 (en) Damascene interconnection having porous low k layer followed by a nonporous low k layer
KR20070019748A (ko) 상호접속 구조물의 제조방법
US20220367251A1 (en) Semiconductor Devices and Methods of Manufacture
TW423106B (en) Manufacturing method of dual damascene structure
TW202236450A (zh) 半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application