JP4086688B2 - 検出スイッチ - Google Patents
検出スイッチ Download PDFInfo
- Publication number
- JP4086688B2 JP4086688B2 JP2003075746A JP2003075746A JP4086688B2 JP 4086688 B2 JP4086688 B2 JP 4086688B2 JP 2003075746 A JP2003075746 A JP 2003075746A JP 2003075746 A JP2003075746 A JP 2003075746A JP 4086688 B2 JP4086688 B2 JP 4086688B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- light emitting
- detection switch
- gate terminal
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Actuator (AREA)
- Keying Circuit Devices (AREA)
- Switches That Are Operated By Magnetic Or Electric Fields (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、センサ素子により外部の物理量、例えば永久磁石による磁界を検出し、検出された物理量の大きさに応じてオンオフが切り替えられる検出スイッチに関する。本発明は、例えば流体圧シリンダのピストン位置検出スイッチとして利用される。
【０００２】
【従来の技術】
従来より、センサ素子により外部の物理量を検出し、検出された物理量が設定した量より大きくなったときにオンする検出スイッチが用いられている。
【０００３】
例えば、流体圧シリンダにおいては、シリンダ内を摺動するピストンのピストン位置を検出するために、ピストンに装着された永久磁石から発する磁界を磁気センサによって検出し、磁界の強さが所定の大きさよりも強いときにオンするように構成されたピストン位置の検出スイッチが設けられている。通常、検出スイッチの接続端子には、負荷と電源とが直列に接続され、検出スイッチがオンすることによって負荷に電流が流れて動作状態となる。
【０００４】
例えば、図６に示す検出スイッチ８０は、トライアック８１、および、その一方の端子ＴＡとゲート端子ＴＧとの間に接続されたリードスイッチ８２からなる。常時は、リードスイッチ８２がオフであり、ゲート端子ＴＧには電流が流れないのでトライアック８１はオフである。したがって負荷ＦＫには電流は流れない。磁界によってリードスイッチ８２がオンすると、端子ＴＡからリードスイッチ８２を通ってゲート端子ＴＧに電源ＤＧからの電圧が加わり、ゲート端子ＴＧと端子ＴＢとの間に電流が流れる。これによってトライアック８１がオンし、負荷ＦＫに所定の電流が流れる。
【０００５】
【特許文献１】
特開平７−２１８２１１号
【０００６】
【発明が解決しようとする課題】
しかし、従来の検出スイッチ８０では、検出スイッチ８０がオフのときに、リードスイッチ８２の両端には電源ＤＧの電圧が印加される。例えば、電源ＤＧがＡＣ１００ボルトであれば、最大値で１４１ボルトの電圧がリードスイッチ８２に印加される。ＡＣ２００ボルトであれば２８２ボルトが印加される。
【０００７】
このように、従来においては、制御のための電流は小さいにも係わらず、リードスイッチ８２には電源ＤＧの電圧とほぼ同じ電圧が印加されるため、リードスイッチ８２として高耐圧のものを用いる必要があった。そのため、リードスイッチ８２の形状寸法が大きくなり、検出スイッチ８０の小型化のネックとなっていた。また、リードスイッチ８２に電源ＤＧの電圧が印加されるので、電源ＤＧの電圧に応じてリードスイッチ８２の寿命が左右され、電源ＤＧの電圧が高い場合にはリードスイッチ８２の寿命が短いという欠点があった。
【０００８】
本発明は、上述の問題に鑑みてなされたもので、リードスイッチなどのセンサ素子に電源の電圧が直接に印加されないようにし、耐圧の低いセンサ素子の使用をも可能とすることを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る検出スイッチは、電源と負荷とが外部で直列に接続されて使用される検出スイッチであって、外部の物理量に応答してオンオフが切り替えられるセンサ素子と、発光素子と前記発光素子と光電結合したＭＯＳトランジスタ素子とを有しゲート端子に電流を流すことによって前記発光素子が発光して前記ＭＯＳトランジスタ素子がオンするように構成されたフォトＭＯＳからなるスイッチング素子と、を有し、前記スイッチング素子の一方の端子と前記ゲート端子との間に定電流回路が接続され、前記スイッチング素子の他方の端子と前記ゲート端子との間に前記センサ素子が接続され、前記電源および負荷が接続されたときに、前記センサ素子がオフの場合には、前記電源から供給される電流が前記定電流回路を介して前記ゲート端子に流れて前記スイッチング素子がオンまたはオフし、前記センサ素子がオンの場合には、前記ゲート端子に流れるべき電流が前記センサ素子に流れて前記スイッチング素子がオフまたはオンするように構成されてなる。
【００１１】
また、前記スイッチング素子の一方の端子および他方の端子は、全波整流回路を介して前記電源と負荷とに接続されるよう構成されてなる。
【００１２】
【発明の実施の形態】
〔第１の実施形態〕
図１は本発明の第１の実施形態に係る検出スイッチ１の回路図である。
【００１３】
図１において、検出スイッチ１は、トランジスタ１１、リードスイッチ１２、およびインピーダンス回路１３からなる。
トランジスタ１１は、ベース電流を流すことによってコレクタ−エミッタ間が導通する。つまり、トランジスタ１１は、制御端子であるベース端子ＴＧに電流を流すことによってオンし、これによってコレクタ端子ＴＡとエミッタ端子ＴＢとの間が導通する。
【００１４】
リードスイッチ１２は、磁界に応答してオンオフが切り替わる。つまり、磁界が強くなればオンし、弱くなればオフする。リードスイッチ１２の両端は、トランジスタ１１のベース端子ＴＧとエミッタ端子ＴＢとに接続されている。
【００１５】
インピーダンス回路１３は、トランジスタ１１をオンさせるに必要な程度の大きさのベース電流を流すためのものである。インピーダンス回路１３として、トランジスタおよび抵抗器などによって構成された公知の定電流回路を用いることができる。また、インピーダンス回路１３を抵抗器のみで構成することも可能である。このように、インピーダンス回路１３として、能動回路または受動回路のいずれを用いてもよく、種々の公知の回路および素子を用いることができる。
【００１６】
インピーダンス回路１３は、トランジスタ１１のコレクタ端子ＴＡとベース端子ＴＧとの間に接続され、リードスイッチ１２がオフの場合に、電源ＤＧから供給される電流をベース端子ＴＧに流し、トランジスタ１１をオンさせる。また、リードスイッチ１２がオンの場合には、リードスイッチ１２によってベース端子ＴＧとエミッタ端子ＴＢとの間が短絡され、これによりベース端子ＴＧに流れるべき電流がリードスイッチ１２に流れてトランジスタ１１がオフする。
【００１７】
したがって、図１のように、検出スイッチ１、負荷ＦＫ、および電源ＤＧが直列に接続されると、リードスイッチ１２がオフの場合には、電源ＤＧから、負荷ＦＫおよびインピーダンス回路１３を介してベース端子ＴＧに電流が流れ込み、トランジスタ１１はオンする。これによって、負荷ＦＫに所定の電流が流れ、負荷ＦＫは動作状態となる。磁界などによってリードスイッチ１２がオンすると、トランジスタ１１のベース電流はなくなり、トランジスタ１１はオフする。これによって、負荷ＦＫに電流が流れなくなり、負荷ＦＫは非動作状態となる。
【００１８】
したがって、リードスイッチ１２に加わる電圧は、最大でもトランジスタ１１のベース−エミッタ間電圧であり、これはせいぜい数ボルト程度と低い。また、トランジスタ１１に流れる電流は、最大でもトランジスタ１１のベース電流程度であり、これはせいぜい数ミリアンペア程度と小さい。
【００１９】
このように、リードスイッチ１２に電源ＤＧの電圧が直接に印加されることがなく、低電圧で且つ低電流であるので、耐圧の低いリードスイッチ１２を使用することが可能である。そして、小型のリードスイッチ１２を用いることによって検出スイッチ１の小型化を図ることが可能である。また、リードスイッチ１２に加わる電圧が低いので、寿命が長い。さらに、トランジスタ１１は半導体であって寿命が長く、インピーダンス回路１３も寿命が長く、半永久的である。
【００２０】
なお、トランジスタ１１がオフの場合においても、インピーダンス回路１３とリードスイッチ１２とを介して負荷ＦＫに漏れ電流が流れるが、漏れ電流は小さいものであり、負荷ＦＫを動作させるに至ることはなく、誤動作または誤検出などが生じることはない。
〔第２の実施形態〕
図２は本発明の第２の実施形態に係る検出スイッチ１Ｂの回路図である。
【００２１】
図２に示す第２の実施形態の検出スイッチ１Ｂでは、第１の実施形態で用いられたトランジスタ１１に代えて、トライアック（双方向サイリスタ）２１が用いられる。そのため、電源ＤＧとして交流電源を用いることができ、これにより交流駆動の負荷ＦＫを用いることができる。また、インピーダンス回路２３として双方向性のある回路が用いられる。
【００２２】
第２の実施形態の検出スイッチ１Ｂにおいても、第１の実施形態の検出スイッチ１と同様に動作する。
つまり、リードスイッチ１２がオフの場合には、電源ＤＧから、負荷ＦＫおよびインピーダンス回路２３を介してゲート端子ＴＧに電流が流れ込み、トライアック２１はオンする。これによって、負荷ＦＫに所定の電流が流れ、負荷ＦＫは動作状態となる。リードスイッチ１２がオンすると、トライアック２１のゲート電流はなくなり、トライアック２１はオフする。これによって、負荷ＦＫに電流が流れなくなり、負荷ＦＫは非動作状態となる。
【００２３】
第２の実施形態においても、第１の実施形態の場合と同様な効果が得られる。
〔第３の実施形態〕
図３は本発明の第３の実施形態に係る検出スイッチ１Ｃの回路図である。
【００２４】
図３に示す第３の実施形態の検出スイッチ１Ｃでは、第１の実施形態で用いられたトランジスタ１１に代えて、フォトＭＯＳ３１が用いられる。
フォトＭＯＳ３１は、発光素子と発光素子と光電結合したＭＯＳトランジスタ素子とを有し、ゲート端子ＴＧに電流を流すことによって発光素子が発光し、これによってＭＯＳトランジスタ素子がオンする。
【００２５】
第３の実施形態の検出スイッチ１Ｃにおいても、第１の実施形態の検出スイッチ１と同様に動作する。
つまり、リードスイッチ１２がオフの場合には、電源ＤＧから、負荷ＦＫおよびインピーダンス回路３３を介してゲート端子ＴＧに電流が流れ込み、フォトＭＯＳ３１はオンする。これによって、負荷ＦＫに所定の電流が流れ、負荷ＦＫは動作状態となる。リードスイッチ１２がオンすると、フォトＭＯＳ３１の発光用順電流はなくなり、フォトＭＯＳ３１はオフする。これによって、負荷ＦＫに電流が流れなくなり、負荷ＦＫは非動作状態となる。
【００２６】
第３の実施形態においても、第１の実施形態の場合と同様な効果が得られる。
上に述べた第１〜第３の実施形態において、ゲート端子ＴＧ、コレクタ端子ＴＡ、エミッタ端子ＴＢなどに、電流制限用、分流用、分圧用、サージ電圧吸収用、または寄生振動防止用の抵抗器、コンデンサ、コイル、ダイオードなどを挿入することができる。また、検出スイッチ１、１Ｃにおいて、電源ＤＧとして交流電源への接続を可能とするために、全波整流回路を介して外部の電源ＤＧと負荷ＦＫとに接続されるよう構成してもよい。
【００２７】
検出スイッチ１、１Ｂ、１Ｃは、それらを構成する回路素子を適当なハウジングに一体的に組み込み、２本のリード線を引出しておくか、または２つの接続用端子を設けておけばよい。
【００２８】
次に、検出スイッチの具体的な実施例について説明する。
〔第１の実施例〕
図４は本発明の第１の実施例の検出スイッチ１Ｄの回路図である。
【００２９】
図４に示す検出スイッチ１Ｄは、フォトＭＯＳを用いたもので、第３の実施形態に対応する。
トランジスタＱ１〜Ｑ３および抵抗器Ｒ１，Ｒ４などによって定電流回路であるインピーダンス回路が構成される。フォトＭＯＳがオンすると、発光ダイオードＬＥＤ１が発光する。抵抗器Ｒ３とコンデンサＣ１とはサージ吸収用である。４つのダイオードＤ１〜Ｄ４によって全波整流回路が構成されている。電源ＤＧとして、交流または直流のいずれをも使用することができる。
【００３０】
なお、第１〜第３の実施形態では、常時オンであり、磁界を検出したときにオフとなるｂ接点型であるが、これを常時オフのａ接点型とするには、フォトＭＯＳとしてｂ接点型のもの（例えば、ＡＱＹ４１０）を用いればよい。また、リードスイッチ１２としてｂ接点型のものを用いることにより、常時オフのａ接点型とすることが可能である。
〔第２の実施例〕
図５は本発明の第２の実施例の検出スイッチ１Ｅの回路図である。
【００３１】
図５に示す検出スイッチ１Ｅは、ＭＯＳＦＥＴを用いたもので、第１の実施形態に対応する。但し、ＭＯＳＦＥＴとして、ＮＭＯＳとＰＭＯＳとを並列で用いているので、交流電源に接続することが可能である。
【００３２】
抵抗器Ｒ５，Ｒ６によってインピーダンス回路が構成される。ダイオードＤ１，Ｄ２は逆流防止用である。抵抗器Ｒ１，Ｒ２は電流制限用である。発光ダイオードＬＥＤ１，２は動作の表示用であり、検出スイッチ１Ｅがオフのときに点灯する。
【００３３】
検出スイッチ１Ｅを直流用とするには、いずれか一方のＭＯＳＦＥＴを除去すればよい。また、いずれか一方のＭＯＳＦＥＴを除去し、代わりに全波整流回路を設ければ交流用とすることができる。そうした場合に、ダイオードＤ１，Ｄ２に代えて発光ダイオードを用いれば動作状態を表示することができる。発光ダイオードにトランジスタなどを用いたバイパス回路を設け、発光ダイオードに流れる電流が一定値以上にならないように制限しておけば安心である。
【００３４】
上に述べた実施形態および実施例において、リードスイッチ１２に代えて、他のセンサ素子、例えば、磁気抵抗回路素子、ホール回路素子、光電センサ素子、近接センサ素子、圧力センサ素子、温度センサ素子、接点素子、その他の種々のセンサ素子を用いることができる。その他、検出スイッチの回路構成、回路素子の種類および値、構造、形状、寸法などは、本発明の趣旨に沿って種々変更することができる。
【００３５】
【発明の効果】
本発明によると、リードスイッチなどのセンサ素子に電源の電圧が直接に印加されなくなり、耐圧の低いセンサ素子の使用が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る検出スイッチの回路図である。
【図２】本発明の第２の実施形態に係る検出スイッチの回路図である。
【図３】本発明の第３の実施形態に係る検出スイッチの回路図である。
【図４】本発明の第１の実施例に係る検出スイッチの回路図である。
【図５】本発明の第２の実施例に係る検出スイッチの回路図である。
【図６】従来の検出スイッチの回路図である。
【符号の説明】
１、１Ｂ，１Ｃ，１Ｄ，１Ｅ 検出スイッチ
１１ トランジスタ（スイッチング素子）
１２ リードスイッチ（センサ素子）
１３ インピーダンス回路
２１ トライアック（スイッチング素子）
２３ インピーダンス回路
３１ フォトＭＯＳ（スイッチング素子、フォトトランジスタ）
３３ インピーダンス回路
ＴＧ ゲート端子（制御端子）
ＴＧ ベース端子（制御端子）
ＤＧ 電源
ＦＫ 負荷
【発明の属する技術分野】
本発明は、センサ素子により外部の物理量、例えば永久磁石による磁界を検出し、検出された物理量の大きさに応じてオンオフが切り替えられる検出スイッチに関する。本発明は、例えば流体圧シリンダのピストン位置検出スイッチとして利用される。
【０００２】
【従来の技術】
従来より、センサ素子により外部の物理量を検出し、検出された物理量が設定した量より大きくなったときにオンする検出スイッチが用いられている。
【０００３】
例えば、流体圧シリンダにおいては、シリンダ内を摺動するピストンのピストン位置を検出するために、ピストンに装着された永久磁石から発する磁界を磁気センサによって検出し、磁界の強さが所定の大きさよりも強いときにオンするように構成されたピストン位置の検出スイッチが設けられている。通常、検出スイッチの接続端子には、負荷と電源とが直列に接続され、検出スイッチがオンすることによって負荷に電流が流れて動作状態となる。
【０００４】
例えば、図６に示す検出スイッチ８０は、トライアック８１、および、その一方の端子ＴＡとゲート端子ＴＧとの間に接続されたリードスイッチ８２からなる。常時は、リードスイッチ８２がオフであり、ゲート端子ＴＧには電流が流れないのでトライアック８１はオフである。したがって負荷ＦＫには電流は流れない。磁界によってリードスイッチ８２がオンすると、端子ＴＡからリードスイッチ８２を通ってゲート端子ＴＧに電源ＤＧからの電圧が加わり、ゲート端子ＴＧと端子ＴＢとの間に電流が流れる。これによってトライアック８１がオンし、負荷ＦＫに所定の電流が流れる。
【０００５】
【特許文献１】
特開平７−２１８２１１号
【０００６】
【発明が解決しようとする課題】
しかし、従来の検出スイッチ８０では、検出スイッチ８０がオフのときに、リードスイッチ８２の両端には電源ＤＧの電圧が印加される。例えば、電源ＤＧがＡＣ１００ボルトであれば、最大値で１４１ボルトの電圧がリードスイッチ８２に印加される。ＡＣ２００ボルトであれば２８２ボルトが印加される。
【０００７】
このように、従来においては、制御のための電流は小さいにも係わらず、リードスイッチ８２には電源ＤＧの電圧とほぼ同じ電圧が印加されるため、リードスイッチ８２として高耐圧のものを用いる必要があった。そのため、リードスイッチ８２の形状寸法が大きくなり、検出スイッチ８０の小型化のネックとなっていた。また、リードスイッチ８２に電源ＤＧの電圧が印加されるので、電源ＤＧの電圧に応じてリードスイッチ８２の寿命が左右され、電源ＤＧの電圧が高い場合にはリードスイッチ８２の寿命が短いという欠点があった。
【０００８】
本発明は、上述の問題に鑑みてなされたもので、リードスイッチなどのセンサ素子に電源の電圧が直接に印加されないようにし、耐圧の低いセンサ素子の使用をも可能とすることを目的とする。
【０００９】
【課題を解決するための手段】
本発明に係る検出スイッチは、電源と負荷とが外部で直列に接続されて使用される検出スイッチであって、外部の物理量に応答してオンオフが切り替えられるセンサ素子と、発光素子と前記発光素子と光電結合したＭＯＳトランジスタ素子とを有しゲート端子に電流を流すことによって前記発光素子が発光して前記ＭＯＳトランジスタ素子がオンするように構成されたフォトＭＯＳからなるスイッチング素子と、を有し、前記スイッチング素子の一方の端子と前記ゲート端子との間に定電流回路が接続され、前記スイッチング素子の他方の端子と前記ゲート端子との間に前記センサ素子が接続され、前記電源および負荷が接続されたときに、前記センサ素子がオフの場合には、前記電源から供給される電流が前記定電流回路を介して前記ゲート端子に流れて前記スイッチング素子がオンまたはオフし、前記センサ素子がオンの場合には、前記ゲート端子に流れるべき電流が前記センサ素子に流れて前記スイッチング素子がオフまたはオンするように構成されてなる。
【００１１】
また、前記スイッチング素子の一方の端子および他方の端子は、全波整流回路を介して前記電源と負荷とに接続されるよう構成されてなる。
【００１２】
【発明の実施の形態】
〔第１の実施形態〕
図１は本発明の第１の実施形態に係る検出スイッチ１の回路図である。
【００１３】
図１において、検出スイッチ１は、トランジスタ１１、リードスイッチ１２、およびインピーダンス回路１３からなる。
トランジスタ１１は、ベース電流を流すことによってコレクタ−エミッタ間が導通する。つまり、トランジスタ１１は、制御端子であるベース端子ＴＧに電流を流すことによってオンし、これによってコレクタ端子ＴＡとエミッタ端子ＴＢとの間が導通する。
【００１４】
リードスイッチ１２は、磁界に応答してオンオフが切り替わる。つまり、磁界が強くなればオンし、弱くなればオフする。リードスイッチ１２の両端は、トランジスタ１１のベース端子ＴＧとエミッタ端子ＴＢとに接続されている。
【００１５】
インピーダンス回路１３は、トランジスタ１１をオンさせるに必要な程度の大きさのベース電流を流すためのものである。インピーダンス回路１３として、トランジスタおよび抵抗器などによって構成された公知の定電流回路を用いることができる。また、インピーダンス回路１３を抵抗器のみで構成することも可能である。このように、インピーダンス回路１３として、能動回路または受動回路のいずれを用いてもよく、種々の公知の回路および素子を用いることができる。
【００１６】
インピーダンス回路１３は、トランジスタ１１のコレクタ端子ＴＡとベース端子ＴＧとの間に接続され、リードスイッチ１２がオフの場合に、電源ＤＧから供給される電流をベース端子ＴＧに流し、トランジスタ１１をオンさせる。また、リードスイッチ１２がオンの場合には、リードスイッチ１２によってベース端子ＴＧとエミッタ端子ＴＢとの間が短絡され、これによりベース端子ＴＧに流れるべき電流がリードスイッチ１２に流れてトランジスタ１１がオフする。
【００１７】
したがって、図１のように、検出スイッチ１、負荷ＦＫ、および電源ＤＧが直列に接続されると、リードスイッチ１２がオフの場合には、電源ＤＧから、負荷ＦＫおよびインピーダンス回路１３を介してベース端子ＴＧに電流が流れ込み、トランジスタ１１はオンする。これによって、負荷ＦＫに所定の電流が流れ、負荷ＦＫは動作状態となる。磁界などによってリードスイッチ１２がオンすると、トランジスタ１１のベース電流はなくなり、トランジスタ１１はオフする。これによって、負荷ＦＫに電流が流れなくなり、負荷ＦＫは非動作状態となる。
【００１８】
したがって、リードスイッチ１２に加わる電圧は、最大でもトランジスタ１１のベース−エミッタ間電圧であり、これはせいぜい数ボルト程度と低い。また、トランジスタ１１に流れる電流は、最大でもトランジスタ１１のベース電流程度であり、これはせいぜい数ミリアンペア程度と小さい。
【００１９】
このように、リードスイッチ１２に電源ＤＧの電圧が直接に印加されることがなく、低電圧で且つ低電流であるので、耐圧の低いリードスイッチ１２を使用することが可能である。そして、小型のリードスイッチ１２を用いることによって検出スイッチ１の小型化を図ることが可能である。また、リードスイッチ１２に加わる電圧が低いので、寿命が長い。さらに、トランジスタ１１は半導体であって寿命が長く、インピーダンス回路１３も寿命が長く、半永久的である。
【００２０】
なお、トランジスタ１１がオフの場合においても、インピーダンス回路１３とリードスイッチ１２とを介して負荷ＦＫに漏れ電流が流れるが、漏れ電流は小さいものであり、負荷ＦＫを動作させるに至ることはなく、誤動作または誤検出などが生じることはない。
〔第２の実施形態〕
図２は本発明の第２の実施形態に係る検出スイッチ１Ｂの回路図である。
【００２１】
図２に示す第２の実施形態の検出スイッチ１Ｂでは、第１の実施形態で用いられたトランジスタ１１に代えて、トライアック（双方向サイリスタ）２１が用いられる。そのため、電源ＤＧとして交流電源を用いることができ、これにより交流駆動の負荷ＦＫを用いることができる。また、インピーダンス回路２３として双方向性のある回路が用いられる。
【００２２】
第２の実施形態の検出スイッチ１Ｂにおいても、第１の実施形態の検出スイッチ１と同様に動作する。
つまり、リードスイッチ１２がオフの場合には、電源ＤＧから、負荷ＦＫおよびインピーダンス回路２３を介してゲート端子ＴＧに電流が流れ込み、トライアック２１はオンする。これによって、負荷ＦＫに所定の電流が流れ、負荷ＦＫは動作状態となる。リードスイッチ１２がオンすると、トライアック２１のゲート電流はなくなり、トライアック２１はオフする。これによって、負荷ＦＫに電流が流れなくなり、負荷ＦＫは非動作状態となる。
【００２３】
第２の実施形態においても、第１の実施形態の場合と同様な効果が得られる。
〔第３の実施形態〕
図３は本発明の第３の実施形態に係る検出スイッチ１Ｃの回路図である。
【００２４】
図３に示す第３の実施形態の検出スイッチ１Ｃでは、第１の実施形態で用いられたトランジスタ１１に代えて、フォトＭＯＳ３１が用いられる。
フォトＭＯＳ３１は、発光素子と発光素子と光電結合したＭＯＳトランジスタ素子とを有し、ゲート端子ＴＧに電流を流すことによって発光素子が発光し、これによってＭＯＳトランジスタ素子がオンする。
【００２５】
第３の実施形態の検出スイッチ１Ｃにおいても、第１の実施形態の検出スイッチ１と同様に動作する。
つまり、リードスイッチ１２がオフの場合には、電源ＤＧから、負荷ＦＫおよびインピーダンス回路３３を介してゲート端子ＴＧに電流が流れ込み、フォトＭＯＳ３１はオンする。これによって、負荷ＦＫに所定の電流が流れ、負荷ＦＫは動作状態となる。リードスイッチ１２がオンすると、フォトＭＯＳ３１の発光用順電流はなくなり、フォトＭＯＳ３１はオフする。これによって、負荷ＦＫに電流が流れなくなり、負荷ＦＫは非動作状態となる。
【００２６】
第３の実施形態においても、第１の実施形態の場合と同様な効果が得られる。
上に述べた第１〜第３の実施形態において、ゲート端子ＴＧ、コレクタ端子ＴＡ、エミッタ端子ＴＢなどに、電流制限用、分流用、分圧用、サージ電圧吸収用、または寄生振動防止用の抵抗器、コンデンサ、コイル、ダイオードなどを挿入することができる。また、検出スイッチ１、１Ｃにおいて、電源ＤＧとして交流電源への接続を可能とするために、全波整流回路を介して外部の電源ＤＧと負荷ＦＫとに接続されるよう構成してもよい。
【００２７】
検出スイッチ１、１Ｂ、１Ｃは、それらを構成する回路素子を適当なハウジングに一体的に組み込み、２本のリード線を引出しておくか、または２つの接続用端子を設けておけばよい。
【００２８】
次に、検出スイッチの具体的な実施例について説明する。
〔第１の実施例〕
図４は本発明の第１の実施例の検出スイッチ１Ｄの回路図である。
【００２９】
図４に示す検出スイッチ１Ｄは、フォトＭＯＳを用いたもので、第３の実施形態に対応する。
トランジスタＱ１〜Ｑ３および抵抗器Ｒ１，Ｒ４などによって定電流回路であるインピーダンス回路が構成される。フォトＭＯＳがオンすると、発光ダイオードＬＥＤ１が発光する。抵抗器Ｒ３とコンデンサＣ１とはサージ吸収用である。４つのダイオードＤ１〜Ｄ４によって全波整流回路が構成されている。電源ＤＧとして、交流または直流のいずれをも使用することができる。
【００３０】
なお、第１〜第３の実施形態では、常時オンであり、磁界を検出したときにオフとなるｂ接点型であるが、これを常時オフのａ接点型とするには、フォトＭＯＳとしてｂ接点型のもの（例えば、ＡＱＹ４１０）を用いればよい。また、リードスイッチ１２としてｂ接点型のものを用いることにより、常時オフのａ接点型とすることが可能である。
〔第２の実施例〕
図５は本発明の第２の実施例の検出スイッチ１Ｅの回路図である。
【００３１】
図５に示す検出スイッチ１Ｅは、ＭＯＳＦＥＴを用いたもので、第１の実施形態に対応する。但し、ＭＯＳＦＥＴとして、ＮＭＯＳとＰＭＯＳとを並列で用いているので、交流電源に接続することが可能である。
【００３２】
抵抗器Ｒ５，Ｒ６によってインピーダンス回路が構成される。ダイオードＤ１，Ｄ２は逆流防止用である。抵抗器Ｒ１，Ｒ２は電流制限用である。発光ダイオードＬＥＤ１，２は動作の表示用であり、検出スイッチ１Ｅがオフのときに点灯する。
【００３３】
検出スイッチ１Ｅを直流用とするには、いずれか一方のＭＯＳＦＥＴを除去すればよい。また、いずれか一方のＭＯＳＦＥＴを除去し、代わりに全波整流回路を設ければ交流用とすることができる。そうした場合に、ダイオードＤ１，Ｄ２に代えて発光ダイオードを用いれば動作状態を表示することができる。発光ダイオードにトランジスタなどを用いたバイパス回路を設け、発光ダイオードに流れる電流が一定値以上にならないように制限しておけば安心である。
【００３４】
上に述べた実施形態および実施例において、リードスイッチ１２に代えて、他のセンサ素子、例えば、磁気抵抗回路素子、ホール回路素子、光電センサ素子、近接センサ素子、圧力センサ素子、温度センサ素子、接点素子、その他の種々のセンサ素子を用いることができる。その他、検出スイッチの回路構成、回路素子の種類および値、構造、形状、寸法などは、本発明の趣旨に沿って種々変更することができる。
【００３５】
【発明の効果】
本発明によると、リードスイッチなどのセンサ素子に電源の電圧が直接に印加されなくなり、耐圧の低いセンサ素子の使用が可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る検出スイッチの回路図である。
【図２】本発明の第２の実施形態に係る検出スイッチの回路図である。
【図３】本発明の第３の実施形態に係る検出スイッチの回路図である。
【図４】本発明の第１の実施例に係る検出スイッチの回路図である。
【図５】本発明の第２の実施例に係る検出スイッチの回路図である。
【図６】従来の検出スイッチの回路図である。
【符号の説明】
１、１Ｂ，１Ｃ，１Ｄ，１Ｅ 検出スイッチ
１１ トランジスタ（スイッチング素子）
１２ リードスイッチ（センサ素子）
１３ インピーダンス回路
２１ トライアック（スイッチング素子）
２３ インピーダンス回路
３１ フォトＭＯＳ（スイッチング素子、フォトトランジスタ）
３３ インピーダンス回路
ＴＧ ゲート端子（制御端子）
ＴＧ ベース端子（制御端子）
ＤＧ 電源
ＦＫ 負荷
Claims (3)
- 電源と負荷とが外部で直列に接続されて使用される検出スイッチであって、
外部の物理量に応答してオンオフが切り替えられるセンサ素子と、
発光素子と前記発光素子と光電結合したＭＯＳトランジスタ素子とを有しゲート端子に電流を流すことによって前記発光素子が発光して前記ＭＯＳトランジスタ素子がオンするように構成されたフォトＭＯＳからなるスイッチング素子と、を有し、
前記スイッチング素子の一方の端子と前記ゲート端子との間に定電流回路が接続され、前記スイッチング素子の他方の端子と前記ゲート端子との間に前記センサ素子が接続され、
前記電源および負荷が接続されたときに、前記センサ素子がオフの場合には、前記電源から供給される電流が前記定電流回路を介して前記ゲート端子に流れて前記スイッチング素子がオンまたはオフし、前記センサ素子がオンの場合には、前記ゲート端子に流れるべき電流が前記センサ素子に流れて前記スイッチング素子がオフまたはオンするように構成されてなる、
ことを特徴とする検出スイッチ。 - 電源と負荷とが外部で直列に接続されて使用される検出スイッチであって、
外部の物理量に応答してオンオフが切り替えられるセンサ素子と、
発光素子と前記発光素子と光電結合したＭＯＳトランジスタ素子とを有し前記発光素子の一方の端子であるゲート端子に電流を流すことによって前記発光素子が発光して前記ＭＯＳトランジスタ素子がオンするように構成されたフォトＭＯＳからなるスイッチング素子と、を有し、
前記スイッチング素子の一方の端子と前記ゲート端子との間には動作表示用の発光ダイオードを介して定電流回路が接続され、前記スイッチング素子の他方の端子と前記発光素子の他方の端子との間に抵抗器が接続され、前記発光素子の他方の端子と前記ゲート端子との間に前記センサ素子が接続され、
前記定電流回路は、複数のトランジスタおよび複数抵抗器によって構成されており、
前記電源および負荷が接続されたときに、前記センサ素子がオフの場合には、前記電源から供給される電流が前記定電流回路を介して前記ゲート端子に流れて前記スイッチング素子がオンまたはオフし、前記センサ素子がオンの場合には、前記ゲート端子に流れるべき電流が前記センサ素子に流れて前記スイッチング素子がオフまたはオンするように構成されてなる、
ことを特徴とする検出スイッチ。 - 前記スイッチング素子の一方の端子および他方の端子は、全波整流回路を介して前記電源と負荷とに接続されるよう構成されてなる、
請求項１または２記載の検出スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075746A JP4086688B2 (ja) | 2003-03-19 | 2003-03-19 | 検出スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075746A JP4086688B2 (ja) | 2003-03-19 | 2003-03-19 | 検出スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288384A JP2004288384A (ja) | 2004-10-14 |
| JP4086688B2 true JP4086688B2 (ja) | 2008-05-14 |
Family
ID=33290985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075746A Expired - Fee Related JP4086688B2 (ja) | 2003-03-19 | 2003-03-19 | 検出スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4086688B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5207131B2 (ja) * | 2008-09-25 | 2013-06-12 | 学校法人神奈川大学 | 直流遮断装置 |
-
2003
- 2003-03-19 JP JP2003075746A patent/JP4086688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004288384A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6816348B2 (en) | Input protection circuit of a handheld electric device | |
| US7439874B2 (en) | Load status indicator | |
| KR100398692B1 (ko) | 전원의 역접속방지회로 | |
| US6445165B1 (en) | Circuit for limiting inrush current to a power source | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| US7315255B2 (en) | Load status indicator | |
| JP2016025456A (ja) | スイッチ装置及びそれを用いた負荷制御システム | |
| JP4086688B2 (ja) | 検出スイッチ | |
| CA1137570A (en) | Terminal convertible alternating current switch | |
| JP6481925B2 (ja) | スイッチ装置 | |
| US6680641B1 (en) | Bidirectional bipolar transistor switch arrangement | |
| CN110266299B (zh) | 磁性开关芯片 | |
| JP2005143002A (ja) | 入力回路 | |
| JPH09321598A (ja) | 検出スイッチ | |
| JPH08263110A (ja) | 制御装置の入力回路 | |
| JP4007956B2 (ja) | 検出スイッチ | |
| EP1410506B1 (en) | A bidirectional bipolar transistor switch arrangement | |
| US6593564B2 (en) | Photo switching device having a control circuit with a gate controlled device | |
| JP4156502B2 (ja) | 感知センサー | |
| JP2696168B2 (ja) | 交流２線式無接点スイッチ | |
| JP2006332304A (ja) | 半導体リレー装置 | |
| JP2518279Y2 (ja) | 流体シリンダのピストン位置表示ユニット | |
| JP2533961B2 (ja) | 負荷制御装置 | |
| JPH09186573A (ja) | 半導体リレー回路 | |
| JP2003008417A (ja) | 半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |