JP4071781B2 - 自動利得制御回路、自動利得制御方法およびバースト受信モデム - Google Patents

自動利得制御回路、自動利得制御方法およびバースト受信モデム Download PDF

Info

Publication number
JP4071781B2
JP4071781B2 JP2005154231A JP2005154231A JP4071781B2 JP 4071781 B2 JP4071781 B2 JP 4071781B2 JP 2005154231 A JP2005154231 A JP 2005154231A JP 2005154231 A JP2005154231 A JP 2005154231A JP 4071781 B2 JP4071781 B2 JP 4071781B2
Authority
JP
Japan
Prior art keywords
gain
correction
circuit
received signal
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005154231A
Other languages
English (en)
Other versions
JP2006333111A (ja
Inventor
雅章 田畑
史洋 山下
聖 小林
敏弘 土田
宏志 風間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005154231A priority Critical patent/JP4071781B2/ja
Publication of JP2006333111A publication Critical patent/JP2006333111A/ja
Application granted granted Critical
Publication of JP4071781B2 publication Critical patent/JP4071781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、例えばバースト信号を受信するバースト受信モデムに適用され、その受信信号レベルに応じて受信信号レベルを所望レベルに調整する自動利得制御回路および自動利得制御方法に関し、さらにその自動利得制御回路を含むバースト受信モデムに関する。
従来の自動利得制御回路(AGC回路)としては、フィードフォワード型AGC回路と、フィードバック型AGC回路と、フィードフォワード型とフィードバック型を組み合わせたAGC回路(特許文献1)が存在する。
図2は、フィードフォワード型AGC回路の構成例を示す。図において、フィードフォワード型AGC回路は、受信フィルタ回路21、信号電力検出回路22、フィルタ23、フィードフォワード利得補正回路24、可変利得増幅器25から構成される。なお、受信フィルタ回路21は、受信信号の雑音を除去するために復調器に通常備わっているものである。
受信信号は、まず受信フィルタ回路21で雑音除去される。雑音除去された受信信号は信号電力検出回路22に入力され、受信信号電力が検出される。検出された受信信号電力値はフィルタ23で平滑化される。フィードフォワード利得補正回路24は、フィルタ23で平滑化された受信信号電力値を入力とし、所望のレベルに設定するように所定の補正利得係数を出力する。可変利得増幅器25は、フィードフォワード利得補正回路24から出力される補正利得係数に応じて、受信フィルタ回路21で雑音除去された受信信号の利得を制御し、レベル調整された受信信号を出力する。
通常、フィードフォワード型AGC回路ではフィルタ23の遅延時間は小さく、受信信号に対する制御遅れは無視できるため、高速AGCとして動作させることが可能である。しかし、信号電力検出回路22では、信号電力と雑音電力が合わせて測定されるため、低C/N環境では精度よく受信信号電力を検出できず、そのため受信信号を所望のレベルに制御することができない。したがって、低C/N環境での利用を想定する場合、復調器に通常備わっている受信フィルタ回路21で雑音を除去してから受信信号電力を検出する構成となる。しかし、受信フィルタ回路21の遅延時間のために、フィードフォワード型AGC回路の高速性のメリットを十分に活かすことができない問題がある。
また、低C/N環境で動作させるためには、受信フィルタ回路21での雑音除去とは別に、フィルタ23で雑音を平滑化する必要がある。しかし、このフィルタ23では非線形な処理である電力検出後の信号を平滑化するため、十分な平滑化効果を得るためには帯域幅を極めて狭くする必要がある。この場合、フィルタ23による遅延時間が大きくなり、受信信号に対する制御遅れが無視できなくなる。
なお、フィルタ23を信号電力検出回路22の前段に移動し、受信信号の雑音を平滑化した後に電力検出する構成も考えられる。この場合は、フィルタ23の帯域幅を信号電力検出回路22の後段にあるときよりも広くし、遅延時間を小さくすることが可能であるが、それでも変調信号の帯域幅に比較すれば狭帯域である。バースト受信モデムが受信するバースト信号の搬送波再生符号部分は無変調信号のため、このような構成でも受信信号電力を正しく検出することができる。しかし、搬送波再生符号部分に続くクロック生成符号(交番信号)およびデータなどの変調信号では、検出される電力に大きな誤差が生じてAGC精度が低下することになる。図3は、バースト信号フォーマットを示す。
以上、フィードフォワード型AGC回路では、(1) 受信信号の雑音除去のための受信フィルタ回路21による遅れ、(2) 信号電力検出後の雑音平滑化のためのフィルタ23による受信信号に対する制御遅れ、(3) フィルタ23を信号電力検出回路22の前段にもってきたときに、バースト信号の搬送波再生符号部分以外における信号電力検出誤差の増大等の問題点があった。
図4は、フィードバック型AGC回路の構成例を示す。図において、フィードバック型AGC回路は、受信フィルタ回路21、信号電力検出回路22、フィードバック利得補正回路26、可変利得増幅器25から構成される。なお、受信フィルタ回路21は、受信信号の雑音を除去するために復調器に通常備わっているものである。
受信信号は、まず受信フィルタ回路21で雑音除去される。雑音除去された受信信号は可変利得増幅器25に入力され、フィードバック利得補正回路26から出力される補正利得係数に応じてレベル調整された受信信号を出力する。可変利得増幅器25の出力は分岐して信号電力検出回路22に入力され、レベル調整された受信信号電力が検出される。フィードバック利得補正回路26は、信号電力検出回路22の電力検出結果を入力とし、所望のレベルになるように制御された補正利得係数を出力し、この補正利得係数が可変利得増幅器25に入力される。
フィードバック型AGC回路は、可変利得増幅器25の出力信号電力を検出し、この検出電力と所望の設定電力の差分が徐々に小さくするようにフィードバック制御をかける構成である。したがって、時間の経過と共にフィードバック制御が完了すれば、出力電力は所望の設定電力と一致し、かつフィードバック制御なので変動に対する追従性が高い高精度なAGC回路を構成することができる。しかし、フィードバック制御を用いて制御出力を安定させるためには、急激なレベル制御ではなく徐々にレベル制御を行う必要があり、定常状態に至るまでにはフィードフォワード型と比べて時間がかかる。すなわち、受信信号レベルを高速に調整することはできなかった。
特許文献1に記載のフィードフォワード型とフィードバック型を組み合わせたAGC回路は、それぞれの特徴を合わせたものであり、その構成例を図5に示す。
図5において、AGC回路は、受信フィルタ回路21、信号電力検出回路22a、フィルタ23、フィードフォワード利得補正回路24、可変利得増幅器25、信号電力検出回路22b、フィードバック利得補正回路26、加算回路27から構成される。
受信信号は、まず受信フィルタ回路21で雑音除去される。雑音除去された受信信号は信号電力検出回路22aに入力され、受信信号電力が検出される。検出された受信信号電力値はフィルタ23で平滑化される。フィードフォワード利得補正回路24は、フィルタ23で平滑化された受信信号電力値を入力とし、所望のレベルに設定するように所定の補正利得係数Aを出力する。
一方、フィードバック制御では、可変利得増幅器25の出力を分岐して信号電力検出回路22bに入力し、受信フィルタ回路21で雑音除去された受信信号に対してレベル調整された受信信号電力が検出される。フィードバック利得補正回路26は、信号電力検出回路22bの電力検出結果を入力とし、所望のレベルになるように制御された補正利得係数Bを出力する。
加算回路27は、フィードフォワード利得補正回路24から出力される補正利得係数Aおよびフィードバック利得補正回路26から出力される補正利得係数Bを加算する。加算回路27の出力は補正利得係数Cとなって可変利得増幅器25に入力され、受信フィルタ回路21で雑音除去された受信信号の利得を制御し、レベル調整された受信信号として出力される。
本構成のAGC回路では、フィードフォワード利得補正回路24から出力される補正利得係数Aをフィードバック利得補正回路26から出力される補正利得係数Bを用いて徐々に補正することになり、フィードフォワード型の高速性とフィードバック型の追従性の利点を合わせることができる。
特開平8−293748号公報
図5に示すフィードバック型とフィードフォワード型を組み合わせたAGC回路は、フィードフォワード型AGC回路で生じる長周期の誤差をフィードバック型AGC回路で補正する構成であるが、前述したフィードフォワード型AGC回路における(1) 〜(3) の問題点は改善されていない。特に、(3) のフィルタ23を信号電力検出回路22aの前段に設けた場合は、搬送波再生符号とクロック再生符号の切り替わり時点でフィードフォワード利得補正回路24からの補正利得係数Aが急峻に変動するため、フィードバック利得補正回路26による誤差補正が追従できず、補正誤差が大きくなる問題があった。
本発明は、バースト受信モデムにおいて、低C/N環境でも高速かつ高精度にバースト信号のレベルを所望レベルに調整することができる自動利得制御回路、自動利得制御方法およびバースト受信モデムを提供することを目的とする。
請求項1に記載の自動利得制御回路は、受信信号を入力し、受信信号レベルに応じて予め定められた値をとる第一の補正利得係数を出力するフィードフォワード利得補正手段と、受信信号を入力し、後段からの第二の補正利得係数によって受信信号レベルを補正して出力する第一の利得可変手段と、第1の利得可変手段の出力を入力し、その出力レベルが一定となるように制御された第二の補正利得係数を出力するフィードバック利得補正手段と、第一の補正利得係数および第二の補正利得係数のうち、小さい補正利得係数を選択して出力する選択手段と、受信信号を入力し、選択手段で選択された補正利得係数によって受信信号レベルを補正して出力する第二の利得可変手段とを備える。
フィードフォワード利得補正手段は、通過帯域が変調信号の帯域幅より狭い狭帯域フィルタを含み、狭帯域フィルタを通過した受信信号レベルに応じて第一の補正利得係数を決定する構成としてもよい(請求項2)
請求項3に記載の自動利得制御方法は、受信信号を入力するフィードフォワード利得補正手段で、受信信号レベルに応じて予め定められた値をとる第一の補正利得係数を出力し、受信信号を入力する第一の利得可変手段で、後段からの第二の補正利得係数によって受信信号レベルを補正し、第一の利得可変手段の出力信号を入力するフィードバック利得補正手段で、第一の利得可変手段の出力信号レベルが一定となるように制御された第二の補正利得係数を出力し、選択手段で、第一の補正利得係数および第二の補正利得係数のうち、小さい補正利得係数を選択して出力し、受信信号を入力する第二の利得可変手段で、選択手段で選択された補正利得係数によって受信信号レベルを補正して出力する。
フィードフォワード利得補正手段は、通過帯域が変調信号の帯域幅より狭い狭帯域フィルタを含み、狭帯域フィルタを通過した受信信号レベルに応じて第一の補正利得係数を決定するようにしてもよい(請求項4)。
本発明のバースト信号を受信するバースト受信モデムは、請求項1に記載の自動利得制御回路を備える(請求項5)。
本発明のバースト信号を受信するバースト受信モデムは、請求項2に記載の自動利得制御回路を備える(請求項6)。
本発明は、フィードフォワード利得補正手段とフィードバック利得補正手段を独立させ、それぞれで得られる補正利得係数の一方(小さい方)を選択するアルゴリズムにより、受信信号のレベル補正を行うことができる。これにより、低C/N環境でも高速かつ高安定かつ高精度にバースト信号に対するAGCを簡易な構成で実現することができる。
また、本発明は、フィードフォワード利得補正手段において、狭帯域フィルタの出力信号の電力によって利得を決定することにより、信号電力検出前の雑音の平滑化が可能になり、高速なフィードフォワード利得補正に供することができる。
図1は、本発明の自動利得制御回路の実施形態を示す。図において、自動利得制御回路は、受信フィルタ回路11、狭帯域フィルタ12、信号電力検出回路13、フィードフォワード利得補正回路14、可変利得増幅器15、信号電力検出回路16、フィードバック利得補正回路17、比較回路18および可変利得増幅器19から構成される。なお、受信フィルタ回路11は、受信信号の雑音を除去するために復調器(バースト受信モデム)に通常備わっているものである。
受信信号は2分岐され、一方が雑音除去用の狭帯域フィルタ12に入力され、他方が受信フィルタ回路11に入力される。狭帯域フィルタ12で雑音除去された受信信号は信号電力検出回路12に入力され、信号電力が検出される。検出された受信信号電力はフィードフォワード利得補正回路14に入力され、受信信号が所望の信号電力になるように補正利得係数Aを出力する。
一方、2分岐された他方の受信信号は受信フィルタ回路11に入力され、雑音除去がなされる。雑音除去された受信信号は可変利得増幅器15に入力され、フィードバック利得補正回路17から出力される補正利得係数Bに応じてレベル調整された受信信号として出力される。可変利得増幅器15の出力は信号電力検出回路16に入力され、レベル調整された受信信号電力が検出される。フィードバック利得補正回路17は、信号電力検出回路16の電力検出結果を入力とし、所望のレベルになるように制御された補正利得係数Bを出力し、この補正利得係数Bは2分岐してその一方が可変利得増幅器15に入力される。
フィードフォワード利得補正回路14から出力された補正利得係数Aとフィードバック利得補正回路17から出力された補正利得係数Bは、比較回路18に入力される。比較回路18では、小さい方の係数を選択して出力する。可変利得増幅器19は、選択された補正利得係数(AまたはB)に応じて、受信フィルタ回路11から出力される雑音除去された受信信号の利得補正を行い、適正にレベル調整された受信信号を出力する。
本発明では、フィードフォワード利得補正回路14とフィードバック利得補正回路17を独立させ、受信信号レベルから補正利得係数A,Bを出力させることが特徴である。さらに、フィードフォワード利得補正回路14は、狭帯域フィルタ12の出力信号の電力によって利得を決定する。狭帯域フィルタ12は、信号電力検出前に雑音を平滑化するため、比較的帯域幅の広いものでも十分に雑音を平滑化できる。
次に、本発明の自動利得制御回路を搭載したバースト受信モデムにおけるバースト信号に対する動作について説明する。
まずバースト信号の待受け状態では、信号が入力されていないため受信信号電力としては最小値が検出され、フィードフォワード利得補正回路14およびフィードバック利得補正回路17もこれを補正するために最大の補正利得係数を出力する。次に、搬送波再生符号が受信開始された場合、受信信号帯域中心における狭帯域フィルタ12と受信フィルタ回路11の利得が等しければ、どちらの利得補正回路においても補正利得係数の定常値は同一となる。ただし、フィードフォワード利得補正回路14は、受信フィルタ回路11を介さない受信信号に基づき補正利得係数を決定するため、フィードバック利得補正回路17より早い時間で定常値に到達する。したがって、フィードフォワード利得補正回路14から出力される補正利得係数Aが先に小さくなり、次にこれに少し遅延したような形でフィードバック利得補正回路17からの補正利得係数Bが小さくなって両者とも定常値に到達する。
その後、受信信号がクロック再生符号やデータのような帯域幅を有する変調信号になると、フィードフォワード利得補正回路14では、受信信号が狭帯域フィルタ12を通過できないため、検出された信号電力が低下し、これをAGCで補償しようと補正利得係数Aが急激に増大するため、急速にAGC精度が落ちる(前述の(3) の問題)。これに対してフィードバック利得補正回路17では、バースト信号のいずれの部分においても受信フィルタ回路11を通して電力測定をしていることから、搬送波再生符号受信中に補正利得係数Bが定常状態になれば,その後に続くクロック再生符号やデータを受信している間も正常な補正利得係数Bを出し続ける。
このため、本発明による自動利得制御回路では、比較回路18が2つの補正利得係数A,Bのうち、常に小さい補正利得係数を選択し出力する。これにより、バースト信号の受信開始当初(搬送波再生符号)は、フィードフォワード利得補正回路14の補正利得係数Aを用いて高速にレベル調整を行うことができる。その後、搬送波再生符号が終了すると、フィードフォワード利得補正回路14から出力される大きな補正利得係数Aではなく、制御遅延はあるものの定常状態になれば変動に対して追従性が高く制御精度が高いフィードバック利得補正回路17からの補正利得係数Bが選択される。したがって、本発明のように2つの補正利得係数A,Bを適当なタイミングで自動的に切り替えることにより、バースト信号のいずれの部分においても高精度なAGCが受信信号に対して適用されることになる。
本発明の自動利得制御回路の実施形態を示す図。 フィードフォワード型AGC回路の構成例を示す図。 バースト信号フォーマットを示す図。 フィードバック型AGC回路の構成例を示す図。 フィードフォワード型とフィードバック型を組み合わせたAGC回路の構成例を示す図。
符号の説明
11 受信フィルタ回路
12 狭帯域フィルタ
13 信号電力検出回路
14 フィードフォワード利得補正回路
15 可変利得増幅器
16 信号電力検出回路
17 フィードバック利得補正回路
18 比較回路
19 可変利得増幅器
21 受信フィルタ回路
22a,22b 信号電力検出回路
23 フィルタ
24 フィードフォワード利得補正回路
25 可変利得増幅器
26 フィードバック利得補正回路

Claims (6)

  1. 受信信号を入力し、受信信号レベルに応じて予め定められた値をとる第一の補正利得係数を出力するフィードフォワード利得補正手段と、
    前記受信信号を入力し、後段からの第二の補正利得係数によって受信信号レベルを補正して出力する第一の利得可変手段と、
    前記第の利得可変手段の出力を入力し、その出力レベルが一定となるように制御された前記第二の補正利得係数を出力するフィードバック利得補正手段と、
    前記第一の補正利得係数および前記第二の補正利得係数のうち、小さい補正利得係数を選択して出力する選択手段と、
    前記受信信号を入力し、前記選択手段で選択された補正利得係数によって受信信号レベルを補正して出力する第二の利得可変手段と
    を備えたことを特徴とする自動利得制御回路。
  2. 請求項1に記載の自動利得制御回路において、
    前記フィードフォワード利得補正手段は、通過帯域が変調信号の帯域幅より狭い狭帯域フィルタを含み、狭帯域フィルタを通過した受信信号レベルに応じて前記第一の補正利得係数を決定する構成である
    ことを特徴とする自動利得制御回路。
  3. 受信信号を入力するフィードフォワード利得補正手段で、受信信号レベルに応じて予め定められた値をとる第一の補正利得係数を出力し、
    前記受信信号を入力する第一の利得可変手段で、後段からの第二の補正利得係数によって受信信号レベルを補正し、
    前記第一の利得可変手段の出力信号を入力するフィードバック利得補正手段で、前記第一の利得可変手段の出力信号レベルが一定となるように制御された前記第二の補正利得係数を出力し、
    選択手段で、前記第一の補正利得係数および前記第二の補正利得係数のうち、小さい補正利得係数を選択して出力し、
    受信信号を入力する第二の利得可変手段で、前記選択手段で選択された補正利得係数によって受信信号レベルを補正して出力する
    ことを特徴とする自動利得制御方法。
  4. 請求項3に記載の自動利得制御方法において、
    前記フィードフォワード利得補正手段は、通過帯域が変調信号の帯域幅より狭い狭帯域フィルタを含み、狭帯域フィルタを通過した受信信号レベルに応じて前記第一の補正利得係数を決定する
    ことを特徴とする自動利得制御方法。
  5. バースト信号を受信するバースト受信モデムにおいて、
    請求項1に記載の自動利得制御回路を備えたことを特徴とするバースト受信モデム。
  6. バースト信号を受信するバースト受信モデムにおいて、
    請求項2に記載の自動利得制御回路を備えたことを特徴とするバースト受信モデム。
JP2005154231A 2005-05-26 2005-05-26 自動利得制御回路、自動利得制御方法およびバースト受信モデム Active JP4071781B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005154231A JP4071781B2 (ja) 2005-05-26 2005-05-26 自動利得制御回路、自動利得制御方法およびバースト受信モデム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005154231A JP4071781B2 (ja) 2005-05-26 2005-05-26 自動利得制御回路、自動利得制御方法およびバースト受信モデム

Publications (2)

Publication Number Publication Date
JP2006333111A JP2006333111A (ja) 2006-12-07
JP4071781B2 true JP4071781B2 (ja) 2008-04-02

Family

ID=37554318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005154231A Active JP4071781B2 (ja) 2005-05-26 2005-05-26 自動利得制御回路、自動利得制御方法およびバースト受信モデム

Country Status (1)

Country Link
JP (1) JP4071781B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266853A (ja) * 2006-03-28 2007-10-11 Japan Radio Co Ltd 自動利得制御装置
JP5526305B2 (ja) * 2010-09-15 2014-06-18 株式会社コルグ オーディオコンプレッサ
WO2012111457A1 (ja) * 2011-02-18 2012-08-23 京セラ株式会社 増幅回路ならびにそれを用いた受信装置および通信装置
CN107086859B (zh) * 2017-04-17 2020-11-20 东南大学 用于无线通信接收机的数字自动增益控制电路

Also Published As

Publication number Publication date
JP2006333111A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
US7218258B2 (en) Method and system for mixed analog-digital automatic gain control
JP4071781B2 (ja) 自動利得制御回路、自動利得制御方法およびバースト受信モデム
AU2002323115B2 (en) Apparatus and method for controlling adaptive circuits
US20050078966A1 (en) Identification level control method and optical receiver
JP3753494B2 (ja) フィードフォワード増幅器
JP4422116B2 (ja) Agc制御方法及びagc回路
US20140126342A1 (en) Method and apparatus for offset and gain correction
EP1538750B1 (en) Receiver
US7054395B2 (en) Automatic gain control for digital demodulation apparatus
US8687471B2 (en) Method and apparatus for offset and gain correction
JP2003152479A (ja) 自動利得制御装置、受信装置及び利得制御方法
JP4517886B2 (ja) 送信出力制御装置及びその方法並びにそれを用いた送信機
JP2000200462A (ja) 信号処理装置及びその調整方法
US6748038B1 (en) Method and circuit for determining signal amplitude
JP5179975B2 (ja) 信号処理装置
JP6452928B2 (ja) 自動利得制御装置
JPH0273748A (ja) ディジタル伝送装置
JP5593144B2 (ja) 受信装置及び自動利得制御方法
JP3550960B2 (ja) デジタル復調システム
JP2005136509A (ja) 電力制御装置および電力制御方法
JP5616258B2 (ja) 位相ずれ補正回路、位相可変増幅回路、位相ずれ補正方法及び位相調整方法
JPH07297784A (ja) 受信回路の高速自動利得制御方式
KR100783032B1 (ko) 대역외채널 수신기
JP2002164947A (ja) リニアライザ
JPH02288640A (ja) 光受信回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4071781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350