WO2012111457A1 - 増幅回路ならびにそれを用いた受信装置および通信装置 - Google Patents

増幅回路ならびにそれを用いた受信装置および通信装置 Download PDF

Info

Publication number
WO2012111457A1
WO2012111457A1 PCT/JP2012/052509 JP2012052509W WO2012111457A1 WO 2012111457 A1 WO2012111457 A1 WO 2012111457A1 JP 2012052509 W JP2012052509 W JP 2012052509W WO 2012111457 A1 WO2012111457 A1 WO 2012111457A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
circuit
amplitude
voltage
control circuit
Prior art date
Application number
PCT/JP2012/052509
Other languages
English (en)
French (fr)
Inventor
泰彦 福岡
昭 長山
真史 合川
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2012111457A1 publication Critical patent/WO2012111457A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Definitions

  • the present invention relates to an amplifying circuit and a receiving device and a communication device using the same, and particularly to an amplifying circuit whose gain is automatically controlled and a receiving device and a communication device using the same.
  • an amplifying circuit in order to keep the level of an input signal to the demodulator constant, an amplifying circuit whose gain is automatically controlled is used.
  • an amplifier circuit a feedback circuit that controls the gain using the output signal from the amplifier circuit, a feedforward circuit that controls the gain using the input signal to the amplifier circuit, and a feedback circuit, are known to be used by switching (see, for example, Patent Document 1).
  • each of the conventional amplifier circuits described above has problems.
  • the feedback circuit needs to include an integration circuit in order to be stabilized, and it has been revealed by the inventor's examination that this makes it impossible to follow when the amplitude of the input signal becomes small.
  • the method for switching between the feedforward circuit and the feedback circuit has complicated control of switching timing, and it has been clarified by the inventors that the level of the output signal becomes discontinuous when switching.
  • the present invention has been devised in view of such problems in the prior art, and an object of the present invention is to provide an amplifier circuit capable of controlling gain in accordance with fluctuations in the amplitude of an input signal, and a receiving apparatus using the same. And providing a communication device.
  • An amplifier circuit controls a gain of a variable gain amplifier circuit that amplifies an input first signal and outputs a second signal, and a gain of the variable gain amplifier circuit based on an amplitude of the first signal.
  • a first control circuit that outputs a third signal to be used; a second control circuit that outputs a fourth signal used to control the gain of the variable gain amplifier circuit based on the amplitude of the second signal;
  • a third control circuit that adds the third signal and the fourth signal and outputs a fifth signal for controlling the gain of the variable gain amplifier circuit, wherein the third control circuit includes: The third signal and the fourth signal are weighted according to the amplitude and then added.
  • the receiving circuit of the present invention includes the amplifying circuit, a frequency converting circuit that converts the frequency of a received signal and outputs the first signal, and a demodulating circuit that demodulates the second signal. To do.
  • the receiving apparatus includes the receiving circuit and an antenna connected to the receiving circuit.
  • the communication device of the present invention includes the receiving circuit, an antenna connected to the receiving circuit, and a transmitting circuit connected to the antenna.
  • the amplifier circuit of the present invention it is possible to obtain an amplifier circuit whose gain can be controlled in accordance with fluctuations in the amplitude of the input signal.
  • the receiving apparatus of the present invention it is possible to obtain a receiving apparatus that can accurately demodulate the received signal even if the amplitude of the received signal varies.
  • the communication device of the present invention it is possible to obtain a communication device that can accurately demodulate the received signal even if the amplitude of the received signal varies.
  • FIG. 3 is a circuit diagram of a third control circuit shown in FIG. 2.
  • FIG. 1 is a block diagram showing an amplifier circuit 75 of a first example of an embodiment of the present invention.
  • FIG. 2 is a block diagram showing an example of the third control circuit 6 in FIG.
  • FIG. 3 is a circuit diagram showing a detailed configuration of the third control circuit 6 shown in FIG.
  • the amplifier circuit 75 of this example includes a terminal 1, a terminal 2, a variable gain amplifier circuit 3, a first control circuit 4, a second control circuit 5, and a third control circuit 6. It has.
  • the first signal S1 is input to the terminal 1 from an external circuit (not shown).
  • the variable gain amplifier circuit 3 is connected between the terminal 1 and the terminal 2, amplifies the input first signal S 1, and outputs the second signal S 2 to the terminal 2.
  • the first control circuit 4 is connected to the terminal 1 and the third control circuit 6, and the first signal S1 is input from the terminal 1.
  • the first control circuit 4 includes a first detection circuit 7 that detects the first signal S1, detects the first signal S1, and has a third signal S3 having a voltage corresponding to the amplitude of the first signal S1. Is output.
  • the first control circuit 4 (first detection circuit 7) outputs a third signal S3 having a voltage that increases or decreases inversely with the increase or decrease of the amplitude of the first signal S1.
  • the third signal S3 is a signal having a voltage that increases / decreases in reverse with respect to an increase / decrease in the amplitude of the first signal S1.
  • the third signal S3 is input to a control terminal (not shown) of the variable gain amplifier circuit 3, so that the gain of the variable gain amplifier circuit 3 increases or decreases oppositely to the increase or decrease of the amplitude of the first signal S1.
  • This is a signal that can control the amplifier circuit 3.
  • the first control circuit 4 outputs the third signal S3 used to control the gain of the variable gain amplifier circuit 3 based on the amplitude of the input first signal S1.
  • the second control circuit 5 is connected to the variable gain amplifier circuit 3 and the third control circuit 6, and the second signal S2 is input from the variable gain amplifier circuit 3.
  • the second control circuit 5 includes a second detection circuit 8 that detects the second signal S ⁇ b> 2, and an integration circuit 9 that is connected to the second detection circuit 8.
  • the second detection circuit 8 detects the input second signal S2 and outputs a signal having a voltage that increases / decreases contrary to the increase / decrease of the amplitude of the second signal S2.
  • the integration circuit 9 integrates the output signal of the second detection circuit 8 with time and outputs a fourth signal S4.
  • the fourth signal S4 is a signal having a voltage that increases / decreases contrary to the increase / decrease of the amplitude of the second signal S2.
  • the fourth signal S4 is input to a control terminal (not shown) of the variable gain amplifier circuit 3, so that the gain of the variable gain amplifier circuit 3 increases or decreases opposite to the increase or decrease of the amplitude of the second signal S2.
  • This is a signal that can control the amplifier circuit 3.
  • the second control circuit 5 outputs the fourth signal S4 used to control the gain of the variable gain amplifier circuit 3 based on the amplitude of the input second signal S2.
  • the third control circuit 6 is connected to the first control circuit 4, the second control circuit 5, and the variable gain amplifier circuit 3, and receives the third signal S3 and the fourth signal S4.
  • the third control circuit 6 adds the input third signal S3 and fourth signal S4, and outputs a fifth signal S5 for controlling the gain of the variable gain amplifier circuit 3.
  • the third control circuit 6 increases the third signal S3 and the fourth signal S4 so that when the amplitude of the first signal S1 increases, the ratio of the third signal S3 decreases and the ratio of the fourth signal S4 increases. Add by changing the ratio of. That is, the third control circuit 6 weights and adds the third signal S3 and the fourth signal S4 according to the amplitude of the first signal S1. At this time, the third control circuit 6 makes the sum of the weighting value of the third signal S3 and the weighting value of the fourth signal S4 constant. Then, the third control circuit 6 increases or decreases the weight value of the fourth signal S4 in accordance with the increase or decrease of the amplitude of the first signal S1.
  • the third control circuit 6 increases the weight given to the fourth signal S4 and decreases the weight given to the third signal S3.
  • the fourth signal S4 is weighted and added to generate and output a fifth signal S5.
  • the fifth signal S5 output from the third control circuit 6 is input to a control terminal (not shown) of the variable gain amplifier circuit 3, and the gain of the variable gain amplifier circuit 3 is controlled by the fifth signal S5.
  • the amplifier circuit 75 of this example having such a configuration operates as follows. First, when the amplitude of the input first signal S1 is large and the second control circuit 5 as a feedback circuit can follow the change in the amplitude of the first signal S1, the ratio of the fourth signal S4 to the fifth signal S5 is set. Enlarge. By increasing the ratio of the output signal of the second control circuit 5 that is feedback, the gain of the variable gain amplifier circuit 3 can be accurately adjusted to a desired value.
  • the ratio of the third signal S3 in the fifth signal S5 is increased.
  • the gain of the variable gain amplifier circuit 3 is controlled following a high-speed change in the amplitude of the first signal S1. be able to.
  • the ratio of the third signal S3 and the fourth signal S4 in the fifth signal S5 is smoothly and continuously changed according to the amplitude of the input first signal S1. Thereby, a rapid change in the gain of the variable gain amplifier circuit 3 can be prevented.
  • an amplifying circuit in which the gain is accurately controlled by well following the amplitude of the input signal can be obtained from when the amplitude of the input signal is small to when it is large.
  • a known detection circuit such as a detection circuit using a mixer can be preferably used as the first detection circuit 7 and the second detection circuit 8.
  • a known integration circuit such as an integration circuit using a low-pass filter can be preferably used.
  • the first control circuit 4 outputs the third signal S3 having a voltage that increases or decreases inversely with respect to the increase or decrease of the amplitude of the first signal S1, and the second control circuit 5
  • the example which outputs the 4th signal S4 which has a voltage reversely increased / decreased with respect to the increase / decrease in the amplitude of 2nd signal S2 was shown, it is not limited to this.
  • the first control circuit 4 outputs a third signal S3 having a voltage that increases and decreases in the same manner as the amplitude of the first signal S1, and the second control circuit 5 increases and decreases the amplitude of the second signal S2.
  • the fourth signal S4 having a voltage that increases or decreases may be output.
  • the gain is increased or decreased contrary to the increase or decrease of the amplitude of the first signal S1 or the second signal S2.
  • a signal for controlling the variable gain amplifier circuit 3 may be generated and output from the third control circuit 6.
  • FIG. 2 is a block diagram showing an example of the third control circuit 6 in FIG.
  • the third control circuit 6 includes a voltage generation circuit 11, a first multiplication circuit 12, a second multiplication circuit 13, an addition circuit 14, and terminals 57, 58, 59, and 60. ing.
  • the terminals 57 and 59 are connected to the first control circuit 4, and the third signal S3 is input from the first control circuit 4.
  • the terminal 58 is connected to the second control circuit 5, and the fourth signal S ⁇ b> 4 is input from the second control circuit 5.
  • the terminal 60 is connected to the variable gain amplifier circuit 3, and the fifth signal S ⁇ b> 5 is output from the terminal 60 to the variable gain amplifier circuit 3.
  • the voltage generation circuit 11 is connected to the terminal 59, the first multiplication circuit 12, and the second multiplication circuit 13, and the third signal S3 is input from the terminal 59.
  • the third signal S3 has a voltage corresponding to the amplitude W1 of the first signal S1 (voltage that increases or decreases inversely with respect to the increase or decrease of the amplitude W1 of the first signal S1). Then, the voltage generation circuit 11 depends on the amplitude W1 of the first signal S1.
  • V6 (1/2) tanh (W1-Wr) +1/2 (Wr is the reference amplitude)
  • the first multiplication circuit 12 is connected to the voltage generation circuit 11, the addition circuit 14, and the terminal 57.
  • the eighth signal S8 is generated, and the eighth signal S8 is output to the adder circuit 14.
  • the second multiplication circuit 13 is connected to the voltage generation circuit 11, the addition circuit 14, and the terminal 58.
  • the ninth signal S9 is generated, and the ninth signal S9 is output to the adder circuit 14.
  • the adder circuit 14 is connected to the first multiplier circuit 12, the second multiplier circuit 13, and the terminal 60, and receives the eighth signal S 8 from the first multiplier circuit 12 and from the second multiplier circuit 13.
  • the ninth signal S9 is input.
  • the adder circuit 14 adds the input eighth signal S8 and ninth signal S9 to generate a fifth signal S5, and outputs the fifth signal S5 from the terminal 60 to the variable gain amplifier circuit 3.
  • the third control circuit 6 having such a configuration, as the amplitude W1 of the first signal S1 increases, the weight given to the third signal S3 decreases smoothly in a tanh function, and the fourth signal S4 becomes The third signal S3 and the fourth signal S4 can be weighted and added and output so that the given weight increases smoothly in a tanh function.
  • FIG. 3 is a circuit diagram showing a detailed configuration of the third control circuit shown in FIG.
  • the third control circuit 6 includes bipolar transistors 20 to 24, a current source 26, voltage sources 27 to 29, PMOS transistors 30 to 37, NMOS transistors 40 to 48, resistors 50 to 56 and terminals 57-60.
  • the voltage generation circuit 11 in FIG. 2 includes bipolar transistors 20 to 24, a current source 26, a voltage source 27, PMOS transistors 30 to 34, and NMOS transistors 40 to 42.
  • the first multiplication circuit 12 in FIG. 2 mainly includes a PMOS transistor 35, NMOS transistors 43 to 45, resistors 50 to 52, and a voltage source 28.
  • 2 mainly includes a PMOS transistor 36, NMOS transistors 46 to 48, resistors 53 to 55, and a voltage source 29.
  • the adder circuit in FIG. 2 mainly includes a PMOS transistor 37 and a resistor 56.
  • Equations (1) to (2) are obtained. can get.
  • a constant current circuit in which the collector current I 21 of the bipolar transistor 21 is equal to the current I 26 of the constant current source 26 is formed by the current mirror circuit composed of the bipolar transistors 20 and 21. . This is called a tail current source.
  • equation (3) is approximately established at the connection point between the emitters of the bipolar transistors 22 and 23 and the collector of the bipolar transistor 21.
  • collector currents I22 and I23 of bipolar transistors 22 and 23 are expressed by Equations (4) and (5), respectively.
  • the collector currents I22 and I23 of the bipolar transistors 22 and 23 are converted from current signals to voltage signals by the active loads formed by the PMOS transistors 30 and 31, respectively. Since the potential difference ⁇ V of the voltage signals converted by the PMOS transistors 30 and 31 is proportional to the difference between the collector currents I22 and I23 of the bipolar transistors 22 and 23, the relationship of Expression (6) is obtained.
  • a voltage signal having a tanh function shape is generated from the voltage of the third signal S3 applied to the terminal 59.
  • the current mirror circuit composed of the PMOS transistors 30 and 33 and the NMOS transistors 40 and 41 converts the tanh function type voltage signal into a current signal again and copies the current signal, which becomes the source of the sixth signal S6. A current signal is generated.
  • a constant current of the current source 26 is current copied by a current mirror circuit composed of the bipolar transistors 20 and 24 and the PMOS transistors 32 and 34.
  • Kirchhoff's current conservation law is established at the point where the drain terminals of the PMOS transistor 34 and the NMOS transistors 41 and 42 are connected, whereby a current signal that is the basis of the seventh signal S7 is generated.
  • the current signal is converted into a voltage signal by the current mirror circuit configured by the NMOS transistors 42 and 47 and is output as the sixth signal S6, and the current signal is output by the current mirror circuit configured by the NMOS transistors 41 and 44. Is converted into a voltage signal and output as a seventh signal S7.
  • the first multiplier circuit 12 is composed of a differential amplifier circuit using MOS transistors, and the difference between the gate-source voltages of the NMOS transistors 43 and 45 and the current value of the tail current source composed of the NMOS transistor 44. Is multiplied by the differential gain determined by. The multiplication result appears as the drain current of the NMOS transistor 43.
  • the second multiplication circuit 13 is composed of a differential amplifier circuit using MOS transistors, and the difference between the gate-source voltages of the NMOS transistors 46 and 48 and the tail current source composed of the NMOS transistor 47. Is multiplied by the differential gain determined by the current value. The multiplication result appears as the drain current of the NMOS transistor 46.
  • the currents corresponding to the multiplication results of the first multiplication circuit 12 and the second multiplication circuit 13 are added at the drain terminal of the PMOS transistor 35 and current-copied by a current mirror circuit composed of the PMOS transistors 35 and 37.
  • the drain current of the PMOS transistor 37 is converted into a voltage signal using the voltage drop of the resistor 56 and output from the terminal 60.
  • the example which comprised the 3rd control circuit 6 using the basic current mirror circuit was shown in the amplifier circuit 75 of this example, it is not limited to this.
  • the third control circuit 6 may be configured using a high-precision cascode current mirror circuit.
  • the amplifier circuit 75 of this example an example is shown in which MOS transistors are used for the first and second multiplier circuits 12 and 13 of the third control circuit 6, but the present invention is not limited to this.
  • the first and second multiplier circuits 12 and 13 may be differential amplifier circuits using bipolar transistors.
  • the adder circuit 14 is configured by the PMOS transistor 37 and the resistor 56 is shown, but the present invention is not limited to this.
  • the adder circuit 14 including a buffer amplifier including a PMOS transistor and an NMOS transistor may be used. As a result, low current consumption can be expected.
  • FIG. 4 is a block diagram showing a receiving apparatus according to a second example of the embodiment of the present invention.
  • the receiving apparatus of this example includes an antenna 71 and a receiving circuit 72 connected to the antenna.
  • the reception circuit 72 includes a high frequency amplifier circuit 73, a frequency conversion circuit 74, the amplifier circuit 75 of the first example of the above-described embodiment, and a demodulation circuit 76.
  • the high frequency amplifier circuit 73 is connected to the antenna 71 and amplifies and outputs the received signal.
  • the frequency conversion circuit 74 converts the frequency of the amplified received signal and outputs it as the first signal S1.
  • the amplifier circuit 75 amplifies the first signal S1 and outputs a second signal S2 having a constant amplitude.
  • the demodulation circuit 76 demodulates the input second signal S2. According to the receiving apparatus of this example having such a configuration, even if the amplitude of the received signal varies, the level of the signal input to the demodulation circuit 76 can be kept constant, so the amplitude of the received signal varies. Even in such a case, a receiving apparatus capable of accurately demodulating the received signal can be obtained.
  • the receiving circuit 72 of this example the example in which the received signal from the antenna 71 is amplified by the high frequency amplifier circuit 73 and then input to the frequency conversion circuit 74 is shown, but the present invention is not limited to this.
  • the received signal from the antenna 71 may be input to the frequency conversion circuit 74 as it is.
  • other circuits may be interposed between the respective circuits.
  • FIG. 5 is a block diagram showing a communication apparatus according to a third example of the embodiment of the present invention. Note that in this example, only differences from the receiving apparatus of the second example of the above-described embodiment will be described, and the same components will be denoted by the same reference numerals and redundant description will be omitted.
  • the communication apparatus of this example includes a receiving circuit 72, an antenna 71 connected to the receiving circuit, and a transmitting circuit 77 connected to the antenna 71.
  • An antenna sharing circuit 78 is inserted between the receiving circuit 72 and the transmitting circuit 77 and the antenna 71. That is, the receiving circuit 72 and the transmitting circuit 77 are connected to the antenna 71 via the antenna sharing circuit 78. According to the communication apparatus of this example having such a configuration, it is possible to obtain a communication apparatus that can accurately demodulate the reception signal even if the amplitude of the reception signal varies.
  • the electrical characteristics of the amplifier circuit 75 shown in FIG. 1 were calculated by circuit simulation.
  • the input signal (first signal) S1 to the terminal 1 has a carrier frequency of 0.7 GHz, a carrier power of ⁇ 10 dBm, a modulation frequency of 10 MHz, and a modulation index of 0.1. 99 AM modulated waves were used.
  • the first detection circuit 7 and the second detection circuit 8 are detection circuits having a Linear in dB characteristic that outputs a detection voltage having a polarity opposite to that of the input signal (first signal S1).
  • the integrating circuit 9 is an active low-pass filter having a 3 dB attenuation frequency of 10 MHz.
  • the third control circuit 6 determines that the third signal S3 and the average value of the maximum value and the minimum value of the third signal S3 output from the first detection circuit 7 are equal to the third signal S3.
  • the fourth signal S4 is added at 1: 1.
  • the graph of FIG. 7 shows a simulation result of the first amplifying circuit of the first comparative example having only the feedback circuit except for the first control circuit 4 and the third control circuit 6 from the amplifying circuit 75 shown in FIG.
  • the graph of FIG. 8 shows a simulation result of the amplifier circuit of the second comparative example in which the third control circuit 6 in the amplifier circuit shown in FIG. 1 is replaced with a switch circuit that switches between the third signal S3 and the fourth signal S4.
  • the input signal (1st signal S1) in each simulation is shown in the graph of FIG.
  • the horizontal axis represents time
  • the vertical axis represents voltage.
  • the first control circuit 4 is used when the amplitude of the input signal (first signal S1) is small, and the second control circuit when the amplitude of the input signal (first signal S1) is large. 5 can solve the problem that the voltage of the output signal becomes small when the amplitude of the input signal (first signal S1) is small, but the output voltage becomes discontinuous when the switch is switched. It turns out that another problem occurs.
  • the gain of the amplifier circuit can be controlled following the fluctuation of the amplitude of the input signal (first signal S1), and the amplitude of the input signal (first signal S1) is It can be seen that the output voltage is stable even if it fluctuates. Thereby, the effectiveness of the present invention was confirmed.
  • Variable gain amplifier circuit 4 First control circuit 5: Second control circuit 6: Third control circuit 7: First detection circuit 8: Second detection circuit 9: Integration circuit 11: Voltage generation circuit 12: First multiplication Circuit 13: Second multiplication circuit 14: Addition circuit 71: Antenna 72: Reception circuit 74: Frequency conversion circuit 75: Amplification circuit 76: Demodulation circuit 77: Transmission circuit

Landscapes

  • Amplifiers (AREA)

Abstract

　【課題】　入力信号の振幅の変動に応じて利得を制御可能な増幅回路を提供する。　【解決手段】　入力された第１信号Ｓ１を増幅して第２信号Ｓ２を出力する可変利得増幅回路３と、第１信号Ｓ１の振幅に基づいて可変利得増幅回路３の利得を制御するのに用いる第３信号Ｓ３を出力する第１制御回路４と、第２信号Ｓ２の振幅に基づいて可変利得増幅回路３の利得を制御するのに用いる第４信号Ｓ４を出力する第２制御回路５と、入力された第３信号Ｓ３および第４信号Ｓ４を加算して、可変利得増幅回路３の利得を制御する第５信号Ｓ５を出力する第３制御回路６とを備え、第３制御回路６は、第１信号Ｓ１の振幅に応じて第３信号Ｓ３および第４信号Ｓ４に重み付けした上で加算する増幅回路とする。

Description

増幅回路ならびにそれを用いた受信装置および通信装置
　本発明は、増幅回路ならびにそれを用いた受信装置および通信装置に関するものであり、特に利得が自動的に制御される増幅回路ならびにそれを用いた受信装置および通信装置に関するものである。
　従来、受信回路において、復調器への入力信号のレベルを一定に保つために、利得が自動的に制御される増幅回路が用いられている。このような増幅回路としては、増幅回路からの出力信号を利用して利得を制御するフィードバック回路を用いるものや、増幅回路への入力信号を利用して利得を制御するフィードフォワード回路とフィードバック回路とを切り替えて使用するものが知られている（例えば、特許文献１を参照。）。
特開２００３－２１８６５１号公報
　しかしながら、上述した従来の増幅回路は、それぞれ問題点を有していた。例えば、フィードバック回路は、安定化するために積分回路を備える必要があるが、これによって、入力信号の振幅が小さくなったときに追従できなくなることが本発明者の検討で明らかになった。また、フィードフォワード回路とフィードバック回路とを切り替える方法には、切り替えるタイミングの制御が煩雑であるとともに、切り替えるときに出力信号のレベルが不連続になることが本発明者の検討によって明らかになった。
　本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、入力信号の振幅の変動に応じて利得を制御可能な増幅回路ならびにそれを用いた受信装置および通信装置を提供することにある。
　本発明の増幅回路は、入力された第１信号を増幅して第２信号を出力する可変利得増幅回路と、前記第１信号の振幅に基づいて前記可変利得増幅回路の利得を制御するのに用いる第３信号を出力する第１制御回路と、前記第２信号の振幅に基づいて前記可変利得増幅回路の利得を制御するのに用いる第４信号を出力する第２制御回路と、入力された前記第３信号および前記第４信号を加算して、前記可変利得増幅回路の利得を制御する第５信号を出力する第３制御回路とを備え、前記第３制御回路は、前記第１信号の振幅に応じて前記第３信号および前記第４信号に重み付けした上で加算することを特徴とするものである。
　本発明の受信回路は、前記増幅回路と、受信信号の周波数を変換して前記第１信号として出力する周波数変換回路と、前記第２信号を復調する復調回路とを備えていることを特徴とするものである。
　本発明の受信装置は、前記受信回路と、該受信回路に接続されたアンテナとを備えることを特徴とするものである。
　本発明の通信装置は、前記受信回路と、該受信回路に接続されたアンテナと、該アンテナに接続された送信回路とを備えることを特徴とするものである。
　本発明の増幅回路によれば、入力信号の振幅の変動に応じて利得を制御可能な増幅回路を得ることができる。
  本発明の受信装置によれば、受信信号の振幅が変動しても受信信号を正確に復調することが可能な受信装置を得ることができる。
  本発明の通信装置によれば、受信信号の振幅が変動しても受信信号を正確に復調することが可能な通信装置を得ることができる。
本発明の実施の形態の第１の例の増幅回路を示すブロック図である。 図１における第３制御回路６の一例を示すブロック図である。 図２に示す第３制御回路の回路図である。 本発明の実施の形態の第２の例の受信装置を示すブロック図である。 本発明の実施の形態の第３の例の通信装置を示すブロック図である。 本発明の実施の形態の第１の例の増幅回路のシミュレーション結果を示すグラフである。 第１の比較例の増幅回路のシミュレーション結果を示すグラフである。 第２の比較例の増幅回路のシミュレーション結果を示すグラフである。 シミュレーションにおける入力信号を示すグラフである。
　以下、本発明の増幅回路を添付の図面を参照しつつ詳細に説明する。
　（実施の形態の第１の例）
  図１は本発明の実施の形態の第１の例の増幅回路７５を示すブロック図である。図２は図１における第３制御回路６の一例を示すブロック図である。図３は図２に示す第３制御回路６の詳細な構成を示す回路図である。
　本例の増幅回路７５は、図１に示すように、端子１と、端子２と、可変利得増幅回路３と、第１制御回路４と、第２制御回路５と、第３制御回路６とを備えている。
　端子１には、図示せぬ外部回路から第１信号Ｓ１が入力される。可変利得増幅回路３は、端子１と端子２との間に接続されており、入力された第１信号Ｓ１を増幅して第２信号Ｓ２を端子２へ出力する。
　第１制御回路４は、端子１と、第３制御回路６とに接続されており、端子１から第１信号Ｓ１が入力される。第１制御回路４は、第１信号Ｓ１を検波する第１検波回路７で構成されており、第１信号Ｓ１を検波して、第１信号Ｓ１の振幅に応じた電圧を有する第３信号Ｓ３を出力する。本例の増幅回路７５においては、第１制御回路４（第１検波回路７）は、第１信号Ｓ１の振幅の増減に対して逆に増減する電圧を有する第３信号Ｓ３を出力する。第３信号Ｓ３は、第１信号Ｓ１の振幅の増減に対して逆に増減する電圧を有する信号である。よって、第３信号Ｓ３は、可変利得増幅回路３の図示せぬ制御端子に入力されることによって可変利得増幅回路３の利得が第１信号Ｓ１の振幅の増減と逆に増減するように可変利得増幅回路３を制御することができる信号である。このようにして、第１制御回路４は、入力された第１信号Ｓ１の振幅に基づいて、可変利得増幅回路３の利得を制御するのに用いる第３信号Ｓ３を出力する。
　第２制御回路５は、可変利得増幅回路３と、第３制御回路６とに接続されており、可変利得増幅回路３から第２信号Ｓ２が入力される。第２制御回路５は、第２信号Ｓ２を検波する第２検波回路８と、第２検波回路８に接続された積分回路９とを備えている。第２検波回路８は、入力された第２信号Ｓ２を検波して、第２信号Ｓ２の振幅の増減と逆に増減する電圧を有する信号を出力する。積分回路９は、第２検波回路８の出力信号を時間積分して第４信号Ｓ４を出力する。第４信号Ｓ４は、第２信号Ｓ２の振幅の増減と逆に増減する電圧を有する信号である。よって、第４信号Ｓ４は、可変利得増幅回路３の図示せぬ制御端子に入力されることによって可変利得増幅回路３の利得が第２信号Ｓ２の振幅の増減と逆に増減するように可変利得増幅回路３を制御することができる信号である。このようにして、第２制御回路５は、入力された第２信号Ｓ２の振幅に基づいて、可変利得増幅回路３の利得を制御するのに用いる第４信号Ｓ４を出力する。
　第３制御回路６は、第１制御回路４と、第２制御回路５と、可変利得増幅回路３とに接続されており、第３信号Ｓ３および第４信号Ｓ４が入力される。そして、第３制御回路６は、入力された第３信号Ｓ３および第４信号Ｓ４を加算して、可変利得増幅回路３の利得を制御する第５信号Ｓ５を出力する。
　なお、第３制御回路６は、第１信号Ｓ１の振幅が大きくなると、第３信号Ｓ３の割合が小さくなるとともに第４信号Ｓ４の割合が大きくなるように、第３信号Ｓ３および第４信号Ｓ４の割合を変えて加算する。すなわち、第３制御回路６は、第１信号Ｓ１の振幅に応じて第３信号Ｓ３および第４信号Ｓ４に重み付けした上で加算する。このとき、第３制御回路６は、第３信号Ｓ３の重み付けの値と第４信号Ｓ４の重み付けの値との和が一定であるようにする。そして、第３制御回路６は、第１信号Ｓ１の振幅の増減に応じて、第４信号Ｓ４の重み付けの値を増減する。
　つまり、第３制御回路６は、第１信号Ｓ１の振幅が増加すると、第４信号Ｓ４に与える重みが増加するとともに、第３信号Ｓ３に与える重みが減少するように、第３信号Ｓ３および第４信号Ｓ４に重み付けした上で加算することによって、第５信号Ｓ５を生成して出力する。そして、第３信号Ｓ３に与える重みをＷ３、第４信号Ｓ４に与える重みをＷ４とすると、０≦Ｗ３≦１，０≦Ｗ４≦１，Ｗ３＋Ｗ４＝１を満足するようにする。そして、第３制御回路６から出力された第５信号Ｓ５が可変利得増幅回路３の図示せぬ制御端子に入力され、第５信号Ｓ５によって可変利得増幅回路３の利得が制御される。
　このような構成を備える本例の増幅回路７５は次のように動作する。まず、入力された第１信号Ｓ１の振幅が大きく、フィードバック回路である第２制御回路５が第１信号Ｓ１の振幅の変化に追従可能なときには、第５信号Ｓ５における第４信号Ｓ４の比率を大きくする。フィードバックである第２制御回路５の出力信号の比率を大きくすることにより、可変利得増幅回路３の利得を所望の値に正確に合わせることができる。
　入力された第１信号Ｓ１の振幅が小さく、フィードバック回路である第２制御回路５が第１信号Ｓ１の振幅の変化に追従できないときには、第５信号Ｓ５における第３信号Ｓ３の比率を大きくする。積分回路が不要なフィードフォワード回路である第１制御回路４の出力信号の比率を大きくすることにより、第１信号Ｓ１の振幅の高速な変化に追従して可変利得増幅回路３の利得を制御することができる。
　そして、入力される第１信号Ｓ１の振幅に応じて、第５信号Ｓ５における第３信号Ｓ３と第４信号Ｓ４との比率をなめらかに連続的に変化させる。これにより、可変利得増幅回路３の利得の急激な変化を防止することができる。
　本例の増幅回路７５によれば、入力信号の振幅が小さいときから大きいときまで、入力信号の振幅に良好に追従して利得が正確に制御される増幅回路を得ることができる。
　なお、本例の増幅回路７５において、第１検波回路７および第２検波回路８としては、例えば、ミキサーを使用した検波回路など、既知の検波回路を好適に用いることができる。また、積分回路９としては、例えばローパスフィルタを用いた積分回路のような、既知の積分回路を好適に用いることができる。
　また、本例の増幅回路７５においては、第１制御回路４が、第１信号Ｓ１の振幅の増減に対して逆に増減する電圧を有する第３信号Ｓ３を出力するとともに、第２制御回路５が、第２信号Ｓ２の振幅の増減に対して逆に増減する電圧を有する第４信号Ｓ４を出力する例を示したが、これに限定されるものではない。例えば、第１制御回路４が、第１信号Ｓ１の振幅の増減と同じように増減する電圧を有する第３信号Ｓ３を出力するとともに、第２制御回路５が、第２信号Ｓ２の振幅の増減と同じように増減する電圧を有する第４信号Ｓ４を出力するようにしても構わない。このような場合には、例えば、第３信号Ｓ３および第４信号Ｓ４を加算した信号を基準信号から減算することにより、第１信号Ｓ１および第２信号Ｓ２の振幅の増減と逆に利得が増減するように可変利得増幅回路３を制御する信号を生成して、第３制御回路６から出力するようにすればよい。
　図２は図１における第３制御回路６の一例を示すブロック図である。第３制御回路６は、図２に示すように、電圧発生回路１１と、第１乗算回路１２と、第２乗算回路１３と、加算回路１４と、端子５７，５８，５９，６０とを備えている。端子５７，５９は、第１制御回路４に接続されており、第１制御回路４から第３信号Ｓ３が入力される。端子５８は、第２制御回路５に接続されており、第２制御回路５から第４信号Ｓ４が入力される。端子６０は、可変利得増幅回路３に接続されており、端子６０から第５信号Ｓ５が可変利得増幅回路３へ出力される。
　電圧発生回路１１は、端子５９と、第１乗算回路１２と、第２乗算回路１３とに接続されており、端子５９から第３信号Ｓ３が入力される。第３信号Ｓ３は、第１信号Ｓ１の振幅Ｗ１に応じた電圧（第１信号Ｓ１の振幅Ｗ１の増減に対して逆に増減する電圧）を有している。そして、電圧発生回路１１は、第１信号Ｓ１の振幅Ｗ１に応じて、
Ｖ６＝（１／２）ｔａｎｈ（Ｗ１－Ｗｒ）＋１／２　　（Ｗｒは基準振幅）
で表される電圧Ｖ６を有する第６信号Ｓ６およびＶ７＝１－Ｖ６で表される電圧Ｖ７を有する第７信号Ｓ７を、第３信号Ｓ３の電圧に基づいて発生させる。
　第１乗算回路１２は、電圧発生回路１１と、加算回路１４と、端子５７とに接続されており、端子５７から第３信号Ｓ３が入力されるとともに、電圧発生回路１１から第７信号Ｓ７が入力される。そして、第１乗算回路１２は、入力された第３信号Ｓ３および第７信号Ｓ７を乗算して、第３信号Ｓ３の電圧をＶ３としたときにＶ８＝Ｖ３×Ｖ７で表される電圧Ｖ８を有する第８信号Ｓ８を生成し、第８信号Ｓ８を加算回路１４へ出力する。
　第２乗算回路１３は、電圧発生回路１１と、加算回路１４と、端子５８とに接続されており、端子５８から第４信号Ｓ４が入力されるとともに、電圧発生回路１１から第６信号Ｓ６が入力される。そして、第２乗算回路１３は、入力された第４信号Ｓ４および第６信号Ｓ６を乗算して、第４信号Ｓ４の電圧をＶ４としたときにＶ９＝Ｖ４×Ｖ６で表される電圧Ｖ９を有する第９信号Ｓ９を生成し、第９信号Ｓ９を加算回路１４へ出力する。
　加算回路１４は、第１乗算回路１２と、第２乗算回路１３と、端子６０とに接続されており、第１乗算回路１２から第８信号Ｓ８が入力されるとともに、第２乗算回路１３から第９信号Ｓ９が入力される。そして、加算回路１４は、入力された第８信号Ｓ８および第９信号Ｓ９を加算して第５信号Ｓ５を生成し、第５信号Ｓ５を端子６０から可変利得増幅回路３へ出力する。
　このような構成を備える第３制御回路６によれば、第１信号Ｓ１の振幅Ｗ１の増加に応じて、第３信号Ｓ３に与える重みがｔａｎｈ関数的に滑らかに減少し、第４信号Ｓ４に与える重みがｔａｎｈ関数的に滑らかに増加するように、第３信号Ｓ３および第４信号Ｓ４に重み付けした上で加算して出力することができる。
　図３は図２に示す第３制御回路の詳細な構成を示す回路図である。第３制御回路６は、図３に示すように、バイポーラトランジスタ２０～２４と、電流源２６と、電圧源２７～２９と、ＰＭＯＳトランジスタ３０～３７と、ＮＭＯＳトランジスタ４０～４８と、抵抗５０～５６と、端子５７～６０とを備えている。
　図２における電圧発生回路１１は、バイポーラトランジスタ２０～２４と、電流源２６と、電圧源２７と、ＰＭＯＳトランジスタ３０～３４と、ＮＭＯＳトランジスタ４０～４２とで構成されている。図２における第１乗算回路１２は、主に、ＰＭＯＳトランジスタ３５と、ＮＭＯＳトランジスタ４３～４５と、抵抗５０～５２と、電圧源２８とで構成されている。図２における第２乗算回路１３は、主に、ＰＭＯＳトランジスタ３６と、ＮＭＯＳトランジスタ４６～４８と、抵抗５３～５５と、電圧源２９とで構成されている。図２における加算回路は、主に、ＰＭＯＳトランジスタ３７と、抵抗５６とで構成されている。
　次に、電圧発生回路１１の動作について図３を用いて説明する。
  一般的に、バイポーラトランジスタのエミッタ・ベース電圧Ｖｂｅとコレクタ電流Ｉｃの間には、式（１）の関係がある。なお、式（１）において、Ｉｓは飽和電流であり、ｋは半導体の物性によって決まる定数である。
Figure JPOXMLDOC01-appb-M000001
  端子５９に印加される第３信号Ｓ３の電圧と電圧源２７との電位差をＶｉｎとし、バイポーラトランジスタ２２および２３のコレクタ電流を、それぞれI２２，I２３とすると、式（１）から式（２）が得られる。
Figure JPOXMLDOC01-appb-M000002
  定電流源２６の電流をI２６とすると、バイポーラトランジスタ２０および２１で構成されるカレントミラー回路によって、バイポーラトランジスタ２１のコレクタ電流Ｉ２１が定電流源２６の電流Ｉ２６と等しくなる定電流回路が形成される。これをテール電流源と呼ぶ。
　また、バイポーラトランジスタ２２，２３の各エミッタと、バイポーラトランジスタ２１のコレクタとの接続点において、近似的に式（３）が成り立つ。
Figure JPOXMLDOC01-appb-M000003
  式（２）および式（３）より、バイポーラトランジスタ２２，２３のコレクタ電流Ｉ２２，Ｉ２３はそれぞれ式（４），式（５）で表される。
Figure JPOXMLDOC01-appb-M000004
Figure JPOXMLDOC01-appb-M000005
　バイポーラトランジスタ２２，２３のコレクタ電流Ｉ２２，Ｉ２３は、ＰＭＯＳトランジスタ３０，３１で構成される能動負荷によって、それぞれ電流信号から電圧信号に変換される。ＰＭＯＳトランジスタ３０，３１で変換される電圧信号の電位差ΔＶは、バイポーラトランジスタ２２，２３のコレクタ電流Ｉ２２，Ｉ２３の差に比例することから、式（６）の関係が得られる。
Figure JPOXMLDOC01-appb-M000006
  以上のようにして、端子５９に印加される第３信号Ｓ３の電圧からｔａｎｈ関数の形状を有する電圧信号を生成する。
　次に、ＰＭＯＳトランジスタ３０，３３およびＮＭＯＳトランジスタ４０，４１で構成されるカレントミラー回路によって、ｔａｎｈ関数型の電圧信号が電流信号に再び変換されて電流コピーされて、第６信号Ｓ６の元となる電流信号が生成される。また、バイポーラトランジスタ２０，２４およびＰＭＯＳトランジスタ３２，３４で構成されるカレントミラー回路によって、電流源２６の一定電流が電流コピーされる。さらに、ＰＭＯＳトランジスタ３４およびＮＭＯＳトランジスタ４１，４２のドレイン端子が接続された点でキルヒホッフの電流保存則が成り立つことにより、第７信号Ｓ７の元となる電流信号が生成される。そして、ＮＭＯＳトランジスタ４２，４７で構成されるカレントミラー回路によって電流信号が電圧信号に変換されて、第６信号Ｓ６として出力されるとともに、ＮＭＯＳトランジスタ４１，４４で構成されるカレントミラー回路によって電流信号が電圧信号に変換されて、第７信号Ｓ７として出力される。
　第１乗算回路１２は、ＭＯＳトランジスタを用いた差動増幅回路で構成されており、ＮＭＯＳトランジスタ４３，４５のゲート・ソース間電圧の差と，ＮＭＯＳトランジスタ４４で構成されるテール電流源の電流値によって決まる差動利得とが乗算される。乗算結果は、ＮＭＯＳトランジスタ４３のドレイン電流として現れる。同様に、第２乗算回路１３は、ＭＯＳトランジスタを用いた差動増幅回路で構成されており、ＮＭＯＳトランジスタ４６，４８のゲート・ソース間電圧の差と、ＮＭＯＳトランジスタ４７で構成されるテール電流源の電流値によって決まる差動利得とが乗算される。乗算結果は、ＮＭＯＳトランジスタ４６のドレイン電流として現れる。
　第１乗算回路１２及び第２乗算回路１３の乗算結果に対応した電流は、ＰＭＯＳトランジスタ３５のドレイン端で加算されて、ＰＭＯＳトランジスタ３５，３７で構成されるカレントミラー回路によって電流コピーされる。ＰＭＯＳトランジスタ３７のドレイン電流は、抵抗５６の電圧降下を利用して電圧信号に変換されて、端子６０から出力される。
　なお、本例の増幅回路７５においては、基本的なカレントミラー回路を使用して第３制御回路６を構成した例を示したが、これに限定されるものではない。例えば、製造ばらつき対策として、高精度のカスコード型カレントミラー回路を用いて第３制御回路６を構成しても構わない。
　また、本例の増幅回路７５においては、第３制御回路６の第１，第２乗算回路１２，１３にＭＯＳトランジスタを使用した例を示したが、これに限定されるものではない。例えば、第１，第２乗算回路１２，１３を、バイポーラトランジスタを用いた差動増幅回路としてもよい。
　さらに、本例の増幅回路７５においては、ＰＭＯＳトランジスタ３７と抵抗５６とで加算回路１４を構成した例を示したが、これに限定されるものではない。例えば、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタで構成されるバッファアンプからなる加算回路１４としても構わない。これにより低消費電流化が期待できる。
　（実施の形態の第２の例）
   図４は本発明の実施の形態の第２の例の受信装置を示すブロック図である。本例の受信装置は、図４に示すように、アンテナ７１と、該アンテナに接続された受信回路７２とを備えている。受信回路７２は、高周波増幅回路７３と、周波数変換回路７４と、前述した実施の形態の第１の例の増幅回路７５と、復調回路７６とを備えている。
　高周波増幅回路７３は、アンテナ７１に接続されており、受信信号を増幅して出力する。周波数変換回路７４は、増幅された受信信号の周波数を変換して第１信号Ｓ１として出力する。増幅回路７５は、第１信号Ｓ１を増幅して、振幅が一定の第２信号Ｓ２を出力する。復調回路７６は、入力された第２信号Ｓ２を復調する。このような構成を有する本例の受信装置によれば、受信信号の振幅が変動しても、復調回路７６に入力される信号のレベルを一定に保つことができるので、受信信号の振幅が変動しても受信信号を正確に復調することが可能な受信装置を得ることができる。
　なお、本例の受信回路７２においては、アンテナ７１からの受信信号が高周波増幅回路７３で増幅されてから周波数変換回路７４に入力される例を示したが、これに限定されるものではない。受信信号の強度が充分な場合には、アンテナ７１からの受信信号がそのまま周波数変換回路７４に入力されるようにしても構わない。また、それぞれの回路の間に他の回路が介在するようにしても構わない。
　（実施の形態の第３の例）
   図５は本発明の実施の形態の第３の例の通信装置を示すブロック図である。なお、本例においては、前述した実施の形態の第２の例の受信装置と異なる点のみについて説明し、同様の構成要素には同じ参照符号を付して重複する説明を省略する。
　本例の通信装置は、図５に示すように、受信回路７２と、受信回路に接続されたアンテナ７１と、アンテナ７１に接続された送信回路７７とを備えている。なお、受信回路７２および送信回路７７とアンテナ７１との間には、アンテナ共用回路７８が挿入されている。すなわち、受信回路７２および送信回路７７は、アンテナ共用回路７８を介してアンテナ７１に接続されている。このような構成を有する本例の通信装置によれば、受信信号の振幅が変動しても受信信号を正確に復調することが可能な通信装置を得ることができる。
　図１に示した増幅回路７５における電気特性を回路シミュレーションによって算出した。なお、本シミュレーションにおいては、端子１への入力信号（第１信号）Ｓ１は、キャリア周波数が０．７ＧＨｚであり、キャリア電力が－１０ｄＢｍであり、変調周波数が１０ＭＨｚであり、変調指数が０．９９のＡＭ変調波とした。第１検波回路７及び第２検波回路８は、入力信号（第１信号Ｓ１）の振幅の増減と逆極性の検波電圧を出力するＬｉｎｅａｒ ｉｎ ｄＢ特性を持つ検波回路とした。積分回路９は、３ｄＢ減衰周波数が１０ＭＨｚのアクティブローパスフィルタとした。また、第３制御回路６は、第１検波回路７から出力される第３信号Ｓ３の最大値および最小値の平均値と、第３信号Ｓ３とが等しくなったときに、第３信号Ｓ３と第４信号Ｓ４とを１：１で加算するようにした。
　このシミュレーションの結果を図６のグラフに示す。また、図１に示す増幅回路７５から第１制御回路４および第３制御回路６を除いた、フィードバック回路のみを有する第１の比較例の増幅回路のシミュレーション結果を図７のグラフに示す。さらに、図１に示す増幅回路における第３制御回路６を、第３信号Ｓ３および第４信号Ｓ４を切り替えるスイッチ回路に置き換えた第２の比較例の増幅回路のシミュレーション結果を図８のグラフに示す。そして、それぞれのシミュレーションにおける入力信号（第１信号Ｓ１）を図９のグラフに示す。それぞれのグラフにおいて、横軸は時間であり、縦軸は電圧を示す。
　図７のグラフによれば、入力信号（第１信号Ｓ１）の振幅が小さいときに、利得の変化が追従できず、出力信号の電圧が小さくなってしまうことがわかる。また、図８のグラフによれば、入力信号（第１信号Ｓ１）の振幅が小さいときは第１制御回路４を使用し、入力信号（第１信号Ｓ１）の振幅が大きいときには第２制御回路５を使用することによって、入力信号（第１信号Ｓ１）の振幅が小さいときに出力信号の電圧が小さくなってしまう問題を解決できているが、スイッチの切り替え時に出力電圧が不連続になるという別の問題が発生してしまうことがわかる。
　これに対し、図６に示すグラフによれば、入力信号（第１信号Ｓ１）の振幅の変動に追従して増幅回路の利得が制御できており、入力信号（第１信号Ｓ１）の振幅が変動しても出力電圧が安定していることがわかる。これにより、本発明の有効性が確認できた。
　３：可変利得増幅回路
　４：第１制御回路
　５：第２制御回路
　６：第３制御回路
　７：第１検波回路
　８：第２検波回路
　９：積分回路
　１１：電圧発生回路
　１２：第１乗算回路
　１３：第２乗算回路
　１４：加算回路
　７１：アンテナ
　７２：受信回路
　７４：周波数変換回路
　７５：増幅回路
　７６：復調回路
　７７：送信回路

Claims (8)

  1. 　入力された第１信号を増幅して第２信号を出力する可変利得増幅回路と、
    前記第１信号の振幅に基づいて前記可変利得増幅回路の利得を制御するのに用いる第３信号を出力する第１制御回路と、
    前記第２信号の振幅に基づいて前記可変利得増幅回路の利得を制御するのに用いる第４信号を出力する第２制御回路と、
    入力された前記第３信号および前記第４信号を加算して、前記可変利得増幅回路の利得を制御する第５信号を出力する第３制御回路とを備え、
    前記第３制御回路は、前記第１信号の振幅に応じて前記第３信号および前記第４信号に重み付けした上で加算することを特徴とする増幅回路。
  2. 　前記第３信号の重み付けの値と前記第４信号の重み付けの値との和が一定であることを特徴とする請求項１に記載の増幅回路。
  3. 　前記第３制御回路は、前記第１信号の振幅の増減に応じて、前記第４信号の重み付けの値を増減することを特徴とする請求項１または請求項２に記載の増幅回路。
  4. 　前記第１制御回路は、前記第１信号を検波する第１検波回路を備えており、
    前記第２制御回路は、前記第２信号を検波する第２検波回路と、該第２検波回路に接続された積分回路とを備えていることを特徴とする請求項１に記載の増幅回路。
  5. 　前記第３制御回路は、
    前記第１信号の振幅Ｗ１に応じて、
    Ｖ６＝（１／２）ｔａｎｈ（Ｗ１－Ｗｒ）＋１／２　　（Ｗｒは基準振幅）
    で表される電圧Ｖ６を有する第６信号およびＶ７＝１－Ｖ６で表される電圧Ｖ７を有する第７信号を発生させる電圧発生回路と、
    前記第３信号および前記第７信号が入力されて、前記第３信号の電圧をＶ３としたときに、Ｖ８＝Ｖ３×Ｖ７で表される電圧Ｖ８を有する第８信号を出力する第１乗算回路と、
    前記第４信号および前記第６信号が入力されて、前記第４信号の電圧をＶ４としたときに、Ｖ９＝Ｖ４×Ｖ６で表される電圧Ｖ９を有する第９信号を出力する第２乗算回路と、
    前記第８信号および前記第９信号を加算して前記第５信号を出力する加算回路とを備えることを特徴とする請求項１に記載の増幅回路。
  6. 　請求項１に記載の増幅回路と、
    受信信号の周波数を変換して前記第１信号として出力する周波数変換回路と、
    前記第２信号を復調する復調回路とを備えていることを特徴とする受信回路。
  7. 　請求項６に記載の受信回路と、
    該受信回路に接続されたアンテナとを備えることを特徴とする受信装置。
  8. 　請求項６に記載の受信回路と、
    該受信回路に接続されたアンテナと、
    該アンテナに接続された送信回路とを備えることを特徴とする通信装置。
PCT/JP2012/052509 2011-02-18 2012-02-03 増幅回路ならびにそれを用いた受信装置および通信装置 WO2012111457A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011033512 2011-02-18
JP2011-033512 2011-02-18

Publications (1)

Publication Number Publication Date
WO2012111457A1 true WO2012111457A1 (ja) 2012-08-23

Family

ID=46672387

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/052509 WO2012111457A1 (ja) 2011-02-18 2012-02-03 増幅回路ならびにそれを用いた受信装置および通信装置

Country Status (1)

Country Link
WO (1) WO2012111457A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293748A (ja) * 1995-04-20 1996-11-05 Fujitsu Ltd 自動利得制御装置及び移動端末機及び自動利得制御方法
JP2003101427A (ja) * 2001-09-21 2003-04-04 Sanyo Electric Co Ltd 無線装置および利得制御方法
JP2006333111A (ja) * 2005-05-26 2006-12-07 Nippon Telegr & Teleph Corp <Ntt> 自動利得制御回路、自動利得制御方法およびバースト受信モデム
JP2007266853A (ja) * 2006-03-28 2007-10-11 Japan Radio Co Ltd 自動利得制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293748A (ja) * 1995-04-20 1996-11-05 Fujitsu Ltd 自動利得制御装置及び移動端末機及び自動利得制御方法
JP2003101427A (ja) * 2001-09-21 2003-04-04 Sanyo Electric Co Ltd 無線装置および利得制御方法
JP2006333111A (ja) * 2005-05-26 2006-12-07 Nippon Telegr & Teleph Corp <Ntt> 自動利得制御回路、自動利得制御方法およびバースト受信モデム
JP2007266853A (ja) * 2006-03-28 2007-10-11 Japan Radio Co Ltd 自動利得制御装置

Similar Documents

Publication Publication Date Title
JP3585822B2 (ja) 可変利得増幅器を用いた無線通信装置
JP4442746B2 (ja) 指数関数発生器及びそれを用いた可変利得増幅器
JP7316224B2 (ja) 差動入力レシーバを実現するための回路および方法
JP2948054B2 (ja) 送受信機
KR100342456B1 (ko) 이득 가변 증폭 회로
KR20190113137A (ko) 밀러 보상 회로를 포함하는 증폭 회로
US6496067B1 (en) Class AB voltage current convertor having multiple transconductance stages and its application to power amplifiers
KR20060129531A (ko) 고도의 선형 가변이득 증폭기
JP2011146904A (ja) 受信回路
JP2003163556A (ja) 信号強度検出回路
US5841320A (en) Variable gain amplifying device
US20110133837A1 (en) Variable gain amplifier
US20020021174A1 (en) Variable gain amplifier with high linearity and low noise
JP2007243777A (ja) 半導体集積回路
WO2012111457A1 (ja) 増幅回路ならびにそれを用いた受信装置および通信装置
JP4321959B2 (ja) 信号補償回路及び復調回路
US8289080B2 (en) Current-mode amplifier
US6885239B2 (en) Mobility proportion current generator, and bias generator and amplifier using the same
KR20080061480A (ko) Ｃｍｏｓ 가변 이득 증폭기
KR20180092706A (ko) 포락선 검출 회로
US6980052B1 (en) Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells
Lei et al. A CMOS low power, wide dynamic range RSSI with integrated AGC loop
EP3235132A1 (en) Differential comparator
US7999599B2 (en) Adaptive bias circuit
US20050068087A1 (en) Exponential conversion circuit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12747586

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12747586

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP