JP4071372B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4071372B2
JP4071372B2 JP26444498A JP26444498A JP4071372B2 JP 4071372 B2 JP4071372 B2 JP 4071372B2 JP 26444498 A JP26444498 A JP 26444498A JP 26444498 A JP26444498 A JP 26444498A JP 4071372 B2 JP4071372 B2 JP 4071372B2
Authority
JP
Japan
Prior art keywords
oxynitride film
silicon oxynitride
silicon substrate
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26444498A
Other languages
English (en)
Other versions
JP2000100813A (ja
Inventor
浩司 梅田
浩昭 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP26444498A priority Critical patent/JP4071372B2/ja
Priority to US09/270,054 priority patent/US6252296B1/en
Publication of JP2000100813A publication Critical patent/JP2000100813A/ja
Application granted granted Critical
Publication of JP4071372B2 publication Critical patent/JP4071372B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、一般にシリコン基板の上にシリコン酸窒化膜を形成する工程を含む半導体装置の製造方法に関するものであり、より特定的には、シリコン基板とシリコン酸窒化膜との界面に窒素を局在させる方法に関する。
【０００２】
【従来の技術】
シリコン基板の上に、ゲート絶縁膜として、シリコン酸窒化膜を形成する方法は、従来より知られている。ゲート絶縁膜としてのシリコン酸窒化膜は、シリコン酸化膜に比べて、絶縁膜の信頼性が向上し、ひいてはデバイスの信頼性が向上するために使用される。
【０００３】
シリコン酸窒化膜の形成方法は、たとえば、Appl. Phys. Lett. 63 (1993) 第54頁に記載されている。ここでは、Ｎ2 Ｏガスを用いてＲＴＡ装置（迅速加熱装置：Rapid Thermal Anneal装置）を用いてシリコン酸窒化膜を形成している。一方、より先の従来技術である拡散炉で形成した酸窒化膜は、膜全体に窒素が分布するものであることが知られている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の方法はいずれも、酸窒化膜中の、窒素の、深さ方向のプロファイルを意図的に制御するものではなかった。したがって、ＴＤＤＢ（経時絶縁破壊：Time Dependent Directric Breakdown）特性が十分満たされたものは得られていなかった。すなわち、従来の方法で得られたシリコン酸窒化膜をゲート絶縁膜として用いた場合、シリコン基板とゲート電極とが導通するという問題点があった。
【０００５】
この発明は、上記のような問題点を解決するためになされたもので、ＴＤＤＢ特性がさらに優れるシリコン酸窒化膜を有する半導体装置の製造方法を提供することにある。
【０００６】
この発明の他の目的は、窒素がその膜の全体に分布して存在するシリコン酸窒化膜よりも、ＴＤＤＢ特性がさらに優れるシリコン酸窒化膜を形成する方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に係る発明は、シリコン酸窒化膜を有する半導体装置の製造方法に係る。まず、シリコン基板を準備する。上記シリコン基板を加熱しながら、上記シリコン基板の表面に熱分解していないＮ2Ｏを含むガスを接触させ、それによって該シリコン基板の表面にシリコン酸窒化膜を形成する。上記Ｎ2Ｏを含むガスを上記シリコン基板の横方向から、流速０．５ｍ／ｓｅｃ以上で、該シリコン基板の表面に向けて送り込む。
【０００９】
この発明によれば、加熱されたシリコン基板の表面に、熱分解していないＮ2 Ｏを含むガスを接触させる。この方法で形成したシリコン酸窒化膜中の窒素は、シリコン基板とシリコン酸窒化膜との界面に、局在することがわかった。また、界面および界面以外の部分（以下、バルク部分という）に、Ｓｉ−ＮＯ2 化学結合単位が存在していないこともわかった。界面に窒素が局在しているシリコン酸窒化膜は、膜中に一様に窒素が分布しているシリコン酸窒化膜に比べて、ＴＤＤＢ特性が向上していることもわかった。
【００１１】
この方法によれば、Ｎ2 Ｏガスの流速を０．５ｍ／ｓｅｃより大きくするので、Ｎ2 Ｏガスが熱分解を起こさない。その結果、ＳｉＯ2 ／Ｓｉ界面にのみ窒素が局在化しているシリコン酸窒化膜を形成できる。
【００１２】
請求項２に係る半導体装置の製造方法においては、上記シリコン基板を回転させながら、上記Ｎ2Ｏガスをシリコン基板の表面に接触させる。
【００１３】
この発明によれば、シリコン基板を回転させながら行なうので、気流が乱れ、常に加熱されていない、つまり熱分解していないＮ2 Ｏガスがシリコン基板と反応するようになる。その結果、ＳｉＯ2 ／Ｓｉ界面にのみ窒素が局在化しているシリコン酸窒化膜が形成される。
【００２３】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【００２４】
実施の形態１
図１を参照して、シリコン基板１の表面に、素子分離絶縁膜２を形成する。
【００２５】
図２を参照して、Ｎ2 Ｏガスを加熱させず、シリコン基板１のみを高温にして、Ｎ2 Ｏとシリコン基板１とを反応させ、シリコン酸窒化膜３を形成する。
【００２６】
ところで、Ｎ2 Ｏガスを熱分解させると、次の式で示す３つの反応（１）、（２）、（３）が起こる。Ｎ2 Ｏガスの熱分解反応は、式（２）に示す反応が速いので、式（４）でまとめられる。
【００２７】
【化３】
Figure 0004071372
【００２８】
しかし、実施の形態１では、Ｎ2 Ｏガスを分解させずに、Ｎ2 Ｏとシリコン基板とを反応させるので、式（２）で示す反応が抑えられ、式（１）で生じた活性酸素が存在する。このため、得られたシリコン酸窒化膜は、図４（Ａ）を参照して、ＳｉＯ2 ３ａとシリコン基板１との界面部分３ｂに、窒素が局在化してなる、シリコン酸窒化膜３が得られる。
【００２９】
一方、Ｎ2 Ｏを熱分解して作ったシリコン酸窒化膜は、図４（Ｂ）で示されるように、バルク部分３ａにも、窒素原子が導入されたものが得られる。これは、Ｎ2 Ｏを熱分解させた場合には、式（２）で示す反応が速く起こり、式（１）で生じる活性酸素が消滅する。そのため、バルク層３ａ中の窒素を除去する能力がなくなり、バルク部分３ａで窒素原子が残るためであると考えられる。
【００３０】
図４（Ｃ）に、ゲート絶縁膜がシリコン酸化膜の場合の半導体装置の断面図を、比較例として表わす。ゲート絶縁膜がシリコン酸化膜１３の場合は、シリコン基板１とシリコン酸化膜１３との界面に、シリコンのダングリングボンドがあるので、ＴＤＤＢ特性が非常に悪い。本発明は、これを解決するためになされたものである。
【００３１】
図５は、得られたシリコン酸窒化膜中の、深さ方向の窒素のプロファイルを示す図である。横軸は深さを表わしており、縦軸はＸＰＳ（X ray Photo electronic Spectroscopy ）によって測定した、Ｎ1Sの高さ（任意単位）を表わしている。横軸の深さ（ｎｍ）は、シリコン基板の表面から、できたシリコン酸窒化膜の表面までの距離を表している。図中、黒丸で示したものは、実施の形態１に示す方法で得たシリコン酸窒化膜のプロファイルを表わしており、白丸で示したものは、従来の拡散炉で形成したシリコン酸窒化膜のプロファイルを表わしている。黒丸と白丸の意味は、後述する図６，図７においても同じである。
【００３２】
実施の形態１に方法によって得られたシリコン酸窒化膜は、シリコン基板とシリコン酸窒化膜との界面部分に、窒素が局在化していることがわかる。
【００３３】
図６では、同じようにシリコン酸窒化膜の深さを横軸にとり、縦軸に、Ｎ1Sのピークエネルギをとっている。３９９．０ｅＶの付近のものは、Ｓｉ−ＮＯ2 化学結合単位のピークである。黒丸は、実施の形態１の方法によって得られたシリコン酸窒化膜のデータであり、白丸は拡散炉で得たシリコン酸窒化膜のデータである。これらのデータから、拡散炉で得たシリコン酸窒化膜は、その表面にＳｉ−ＮＯ2 化学結合単位を有するが、実施の形態１に係る方法で得たシリコン酸窒化膜は、その表面に、Ｓｉ−ＮＯ2 化学結合単位を有しないことがわかる。
【００３４】
次に、図３を参照して、シリコン酸窒化膜３を介在させて、基板１の上にゲート電極４を形成する。
【００３５】
得たトランジスタのＴＤＤＢ特性を測定した結果を、図７に示す。図７中、白丸は、実施の形態１の方法を用いて作ったトランジスタのデータであり、黒丸は、拡散炉で形成したシリコン酸窒化膜を用いて作ったトランジスタのデータである。実施の形態１の方法によって得たシリコン酸窒化膜の方が、ＴＤＤＢ特性が向上していることがわかった。
【００３６】
実施の形態２
図８は、実施の形態２に係る、シリコン酸窒化膜の形成方法を説明するための、半導体装置の断面図である。
【００３７】
本実施の形態に係る方法は、ＲＴＡ装置を用いて行なう。ＲＴＡ装置を用いると、Ｎ2 Ｏを加熱させず、つまり、熱分解させずに、Ｎ2 Ｏとシリコン基板１とを反応させることができる。本実施の形態では、Ｎ2 Ｏガスを、図のように半導体基板１の側方から、半導体基板１の表面に供給する。Ｎ2 Ｏガスがシリコン基板１によって加熱されないように、ひいては熱分解を起こさないように、Ｎ2 Ｏガスの流速を０．５ｍ／ｓｅｃより大きくする。このような方法を採用することにより、ＳｉＯ2 ／Ｓｉ界面にのみ、窒素が局在しているシリコン酸窒化膜３が形成できる。
【００３８】
実施の形態３
図９は、実施の形態３に係るシリコン酸窒化膜の形成方法を説明するための斜視図である。本実施の形態においても、Ｎ2 Ｏを加熱させず、つまり熱分解させずに、Ｎ2 Ｏとシリコン基板１とを反応させるため、ＲＴＡ装置が用いられる。本実施の形態では、シリコン基板１を回転させ、気流を乱し、常に加熱されていない、つまり熱分解していないＮ2 Ｏガスが、シリコン基板１と反応するようにする。この方法によると、ＳｉＯ2 ／Ｓｉ界面にのみ窒素が局在しているシリコン酸窒化膜が得られる。
【００３９】
実施の形態４
図１０は、実施の形態４に係るシリコン酸窒化膜の形成方法を説明するための図である。本実施の形態においても、Ｎ2 Ｏを加熱させず、つまり熱分解させずに、Ｎ2 Ｏとシリコン基板１とを反応させるために、ＲＴＡ装置が用いられる。本実施の形態では、Ｎ2 Ｏガスを、シリコン基板１の表面にシャワー状に吹きつけるために、開口部１０ａを有する板１０を介在させて、Ｎ2 Ｏガスを上からシリコン基板１に吹きつける。シリコン基板１と板１０との距離は、数ｃｍにするのが好ましい。このような板１０を用いることにより、加熱されていない、つまり熱分解していないＮ2 Ｏガスを、シリコン基板１の表面に吹きつけることができ、シリコン基板１の全面と反応させることができる。その結果、ＳｉＯ2 ／Ｓｉ界面にのみ窒素が局在しているシリコン酸窒化膜が形成できる。
【００４０】
また、板１０の代わりに、図１１に示すように、複数個のノズル１１ａを有する噴射器１１を用いて、Ｎ2 Ｏガスを、シリコン基板１の表面に吹きつけてもよい。ノズル１１ａの先端とシリコン基板１との距離は、数ｃｍにするのが好ましい。このような噴射器１１を用いても、加熱されていない、つまり熱分解していないＮ2 Ｏガスをシリコン基板１の表面に吹きつけることができ、シリコン基板全面と反応させることができる。したがって、ＳｉＯ2 ／Ｓｉ界面にのみ窒素が局在しているシリコン酸窒化膜が形成される。
【００４１】
実施の形態５
図１２は、実施の形態５に係るシリコン酸窒化膜の形成方法を説明するための、半導体装置の断面図である。
【００４２】
まず、シリコン基板１の表面に、シリコン酸化膜６を形成する。シリコン基板１とシリコン酸化膜６との界面に、Ｎ2 Ｏ、ＮＯ、ＮＯ2 等の窒素と酸素の化合物をイオン注入する。これによって、ＳｉＯ2 ／Ｓｉ界面にのみ窒素が局在しているシリコン酸窒化膜が形成される。この方法によれば、注入される化合物が、酸素を含んでいるため、シリコン基板１とシリコン酸化膜６の界面部分に存在する酸素空孔（シリコンのダングリングボンド、Ｓｉ−Ｓｉ結合等）が減少し、ひいては、実施の形態１−４で得られるシリコン酸窒化膜より、さらにＴＤＤＢ特性が向上したシリコン酸窒化膜が得られる。
【００４３】
【発明の効果】
請求項１に係る発明によれば、加熱されたシリコン基板の表面に、熱分解していないＮ2Ｏを含むガスを接触させる。この方法で形成したシリコン酸窒化膜中の窒素は、シリコン基板とシリコン酸窒化膜との界面に局在する。また、界面および界面以外の部分に、Ｓｉ−ＮＯ2化学結合単位が存在していない。界面に窒素が局在しているシリコン酸窒化膜は、膜中に一様に窒素が分布しているシリコン酸窒化膜に比べて、ＴＤＤＢ特性が向上するという効果を奏する。
【００４４】
また、Ｎ2Ｏガスの流速を０．５ｍ／ｓｅｃより大きくするので、Ｎ2Ｏガスが熱分解を起こさない。その結果、ＳｉＯ2／Ｓｉ界面にのみ窒素が局在化しているシリコン酸窒化膜を形成できるという効果を奏する。
【００４５】
請求項２に係る発明によれば、シリコン基板を回転させながら行なうので、気流が乱れ、常に加熱されていない、つまり、熱分解していないＮ2Ｏガスがシリコン基板と反応するようになる。その結果、ＳｉＯ2／Ｓｉ界面にのみ窒素が局在化しているシリコン酸窒化膜が形成されるという効果を奏する。
【図面の簡単な説明】
【図１】 実施の形態１に係る半導体装置の製造方法の順序の第１の工程における半導体装置の断面図である。
【図２】 実施の形態１に係る半導体装置の製造方法の順序の第２の工程における半導体装置の断面図である。
【図３】 実施の形態１に係る半導体装置の製造方法の順序の第３の工程における半導体装置の断面図である。
【図４】 実施の形態１の方法によって得られたシリコン酸窒化膜の断面構造（Ａ）と、拡散炉によって形成したシリコン酸窒化膜の断面構造（Ｂ）と、従来のシリコン酸化膜の断面構造（Ｃ）を示す図である。
【図５】 実施の形態１に係る方法で形成したシリコン酸窒化膜と、拡散炉で形成したシリコン酸窒化膜のそれぞれの、シリコン酸窒化膜中の窒素の深さ方向のプロファイルを比較して示す図である。
【図６】 実施の形態１に係る方法によって得られたシリコン酸窒化膜と、拡散炉で得られたシリコン酸窒化膜の、それぞれの、Ｎ1Sピークエネルギと、深さとの関係を比較して示す図である。
【図７】 実施の形態１に係る方法によって得られたシリコン酸窒化膜と、拡散炉で得られたシリコン酸窒化膜の、それぞれのＴＤＤＢ特性を比較して示す図である。
【図８】 実施の形態２に係る、シリコン酸窒化膜の製造方法における、半導体装置の断面図である。
【図９】 実施の形態３に係る、シリコン酸窒化膜の製造方法を示す図である。
【図１０】 実施の形態４に係る、シリコン酸窒化膜の形成方法の第１の例を示す半導体装置の断面図である。
【図１１】 実施の形態４に係る、シリコン酸窒化膜の形成方法の第２の例を示す半導体装置の断面図である。
【図１２】 実施の形態５に係るシリコン酸窒化膜の形成方法を示す、半導体装置の断面図である。
【符号の説明】
１ シリコン基板、３ シリコン酸窒化膜。

Claims (2)

  1. シリコン酸窒化膜を有する半導体装置の製造方法であって、
    シリコン基板を準備する工程と、
    前記シリコン基板を加熱しながら、該シリコン基板の表面に熱分解していないＮ2Ｏを含むガスを接触させ、それによって該シリコン基板の表面にシリコン酸窒化膜を形成する工程と、
    を備え、
    前記Ｎ2Ｏを含むガスを前記シリコン基板の横方向から、流速０．５ｍ／ｓｅｃ以上で、該シリコン基板の表面に向けて送り込むことによって、該Ｎ2Ｏを含むガスを前記シリコン基板の表面に接触させる、半導体装置の製造方法。
  2. 前記シリコン基板を回転させながら行なう、請求項１に記載の半導体装置の製造方法。
JP26444498A 1998-09-18 1998-09-18 半導体装置の製造方法 Expired - Fee Related JP4071372B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26444498A JP4071372B2 (ja) 1998-09-18 1998-09-18 半導体装置の製造方法
US09/270,054 US6252296B1 (en) 1998-09-18 1999-03-16 Semiconductor device with silicon oxynitride gate insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26444498A JP4071372B2 (ja) 1998-09-18 1998-09-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000100813A JP2000100813A (ja) 2000-04-07
JP4071372B2 true JP4071372B2 (ja) 2008-04-02

Family

ID=17403290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26444498A Expired - Fee Related JP4071372B2 (ja) 1998-09-18 1998-09-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6252296B1 (ja)
JP (1) JP4071372B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
JP3538081B2 (ja) * 1999-08-24 2004-06-14 松下電器産業株式会社 半導体装置の製造方法
TW531803B (en) * 2000-08-31 2003-05-11 Agere Syst Guardian Corp Electronic circuit structure with improved dielectric properties
KR20030056342A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
JP2003264190A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 半導体装置及びその製造方法
US7358198B2 (en) * 2002-03-08 2008-04-15 Kabushiki Kaisha Toshiba Semiconductor device and method for fabricating same
JP2004111538A (ja) * 2002-09-17 2004-04-08 Fujitsu Ltd 半導体装置、半導体装置の製造方法と評価方法、及びプロセス条件評価方法
JP4861204B2 (ja) * 2007-01-22 2012-01-25 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726087A (en) * 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
JPH06151829A (ja) 1992-11-02 1994-05-31 Kawasaki Steel Corp 半導体装置の製造方法
JPH09306907A (ja) 1996-01-19 1997-11-28 Sharp Corp 誘電体構造形成方法及び誘電体構造を備えた半導体素子

Also Published As

Publication number Publication date
US6252296B1 (en) 2001-06-26
JP2000100813A (ja) 2000-04-07

Similar Documents

Publication Publication Date Title
US6891238B2 (en) Semiconductor device and method of manufacturing the same
Ohmi et al. Very thin oxide film on a silicon surface by ultraclean oxidation
US20040161899A1 (en) Radical oxidation and/or nitridation during metal oxide layer deposition process
JPH08306687A (ja) 半導体装置およびその製造方法
JPS6393110A (ja) 集積回路装置の製造方法
JP2003124208A (ja) ＳｉＣ半導体装置の製造方法
JP2002541664A (ja) 側壁ライナー酸化成長前にトレンチ充填酸化物を付着させるためのトレンチ分離方法。
JP4071372B2 (ja) 半導体装置の製造方法
KR100748377B1 (ko) 반도체 디바이스 및 도전성 구조를 형성하기 위한 공정
EP0624660A1 (en) Plasma Enhanced Chemical Vapour Deposition (PECVD) Process for forming Borophosphosilicate Glass (BPSG) with low flow temperature
US20020025658A1 (en) Method for forming a barrier layer
US6143632A (en) Deuterium doping for hot carrier reliability improvement
JP3528151B2 (ja) 半導体素子のゲート酸化膜形成方法
JP4187252B2 (ja) 半導体装置の製造方法
US6350707B1 (en) Method of fabricating capacitor dielectric
US6387756B1 (en) Manufacturing method of non-volatile semiconductor device
JP3125781B2 (ja) 半導体装置の製法
JP2004214608A (ja) 半導体素子の製造方法
JP2000216165A (ja) 半導体装置の製造方法
US5341000A (en) Thin silicon carbide layer on an insulating layer
JP2000216165A5 (ja)
JP3406811B2 (ja) 半導体装置及びその製造方法
JP2005064032A (ja) 半導体装置及びその製造方法
US20060148157A1 (en) Geometrically optimized spacer to improve device performance
JP3041065B2 (ja) 絶縁膜形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees