JP4070853B2 - 電界放出デバイス - Google Patents
電界放出デバイス Download PDFInfo
- Publication number
- JP4070853B2 JP4070853B2 JP29487597A JP29487597A JP4070853B2 JP 4070853 B2 JP4070853 B2 JP 4070853B2 JP 29487597 A JP29487597 A JP 29487597A JP 29487597 A JP29487597 A JP 29487597A JP 4070853 B2 JP4070853 B2 JP 4070853B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- layer
- dielectric
- charge dissipation
- dissipation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/02—Arrangements for eliminating deleterious effects
- H01J2201/025—Arrangements for eliminating deleterious effects charging
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は一般に電界放出デバイス（field emission device）に関し、特に露出した誘電体主表面上に電荷散逸層を有する電界放出デバイスに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
当業界において、電界放出デバイスおよび電界放出デバイスのアドレス可能マトリクス（addressable matrices）が知られている。例えば、電界放出デバイスの選択的アドレス可能マトリクス（selectively addressable matrices）が電界放出ディスプレイに使用されている。図１に図示されているのは、トライオードの構成を有する従来の電界放出デバイス（FED）１００である。FED１００は、誘電体層１４０によって陰極１１５から離れている複数の抽出ゲート電極（gate extraction electrodes）１５０によって構成されている。陰極１１５は、支持基板１１０上に堆積される導電物質（例えば、モリブデン）の層から構成される。誘電体層１４０（例えば、シリコン酸化物のような誘電体物質から形成される）は、陰極１１５から抽出ゲート電極１５０を電気的に分離している。陽極１８０（導電物質から形成される）も抽出ゲート電極１５０から離れていて、それによって、内部空間領域１６５が決定される。内部空間領域１６５は、典型的に、１０-6Torrより低い気圧まで排気される。誘電体層１４０は、エミッタウェル１６０を決定する縦表面１４５を有する。スピントチップ（Spind tips）から構成され得る複数の電子エミッタ１７０が、それぞれエミッタウェル１６０の内側に位置付けられる。誘電体層１４０はまた、被覆部分１４７および露出部分１４９を有する主表面から構成される。抽出ゲート電極１５０を被覆部分１４７上に堆積させる。誘電体層１４０の主表面の露出部分１４９は内部空間領域１６５に露出している。FED１００の起動中（それは一般にトライオードの起動の典型そのままである）、適切な電圧が、抽出ゲート電極１５０、陰極１１５、陽極１８０に印加され、電子エミッタ１７０から選択的に電子を引き出し、その電子を陽極１８０に向かって方向付ける。典型的な電圧の構成としては、陽極電圧が100〜10,000ボルトの範囲内であり；抽出ゲート電極が10〜100ボルトの範囲内であり；および陰極が約10ボルト以下の電位であって典型的には電気的に接地している。放出電子が陽極１８０に衝突し、そこから気体種を遊離する。放出電子はまた、電子エミッタ１７０から陽極１８０までの放出電子の起動に沿って移動し、内部空間領域１６５に内在する気体種（その気体種のいくつかは陽極１８０から生成する）に衝突する。このようにして、図１に”○”中に”＋”をあしらった記号によって示されるように陽イオン種が内部空間領域１６５の内部に生成する。FED１００が電界放出ディスプレイの中に組み込まれる場合は、陽極１８０は、電子を受け取ると放出発光する陰極線発光物質（cathodoluminescent materials）の上に、堆積される。励起すると、通常、陰極線発光物質は非常に多くの気体種を遊離しやすくなり、陰極線発光物質はまた、陽イオンを形成するための電子による衝撃にも弱くなる。内部空間領域１６５内の陽イオン種は、図１に対の矢印１７７によって示されるように、陽極１８０の高い正電位から反発し、抽出ゲート電極１５０および誘電体層１４０の主表面の露出部分１４９に衝突する原因となる。抽出ゲート電極１５０に衝突する陽イオン種はゲート電流として流出し；誘電体層１４０の主表面の露出部分１４９に衝突する陽イオン種はそこに留まり、図１に”＋”の記号によって示されるように、露出部分１４９を正電位にしてしまう結果となる。誘電体物質の破壊電位（それは典型的には300〜500ボルトの範囲にある）を超えてもさらに陽イオンがもたらされるために、誘電体層１４０が破壊すること（以下、”前者”とする）または、正電位が十分に高くなり、誘電体層１４０の主表面の方向へ電子の進む方向が曲げられ（図１に矢印１７５によって示されている）、その電子が露出部分１４９によって受け取られる原因となり、それによって表面電荷が中和されること（以下、”後者”とする）、のうちのどちらか一方が起こるまでこの露出部分１４９の正電位の増加は継続される。後者の例では、続いて、電荷の蓄積／中和のサイクルが繰り返され、抽出ゲート電極１５０の制御は失われる；前者の例では、誘電体層１４０の破壊は、しばしば陽極１８０からアークおよび陰極１１５と露出部分１４９との間の破壊電流（図１の矢印１７８で示される）が始まり、誘電体層１４０を破壊する結果となり、それによって、FED１００を動作不能にする。
【０００３】
電界放出デバイスの発展過程において、電極間容量のため低電力を必要とするため、抽出ゲート電極１５０と陰極１１５との間の重畳領域の面積を最小にすることが望まれる。抽出ゲート電極１５０の領域の減縮は、誘電体層１４０の主表面の露出部分１４９の領域の増加でもある。このことは、誘電体帯電（dielectric charging）の問題を悪化させ、上述したとおりデバイスの欠陥または制御不能を随伴する結果となる。
【０００４】
従来から存在する電子管（例えば、テレビに使用される陰極線管（cathode ray tubes））が、導電物質（例えば、酸化スズ）の薄膜で露出した誘電体表面を被覆することによって、誘電体表面の帯電を原因とするアーキングの問題を解決した。この技術は、それに相似しているFED１００における帯電の問題の解決には効果がない。なぜならば、誘電体層１４０の露出部分１４９を酸化スズ等のような物質で被覆することは、抽出ゲート電極間を短絡せしめ、その結果、電子エミッタ１７０のアドレス可能度（addressibility）を損なうこととなるからである。このアドレス可能度は、電界放出ディスプレイのようなアプリケーションにおけるFED１００の使用に重要である。
【０００５】
このように、抽出ゲート電極と陰極（その陰極は、デバイス内部で露出した誘電体主表面に陽極電荷の蓄積により破損しない）との間の重畳領域が狭い電界放出デバイスの必要性がある。
【０００６】
【好適実施例の詳細な説明】
図２には、本発明に従った、電界放出デバイス（FED）２００の断面図が図示されている。FED２００は、ガラスから形成し得る支持基板（例えば、硼珪ガラスまたはシリコン）２１０から構成される。支持基板２１０上に、陰極２１５が形成される。具体的な実施例としては、陰極２１５は、導電物質層（例えば、モリブデン）から構成される。さらにFED２００は、陰極２１５上に形成される誘電体層２４０から構成される。誘電体層２４０は、複数の縦表面２４５を有し、その縦表面２４５は複数のエミッタウェル２６０を決定する。電子エミッタ２７０が、各エミッタウェル２６０の内部の陰極２１５上に位置付けられる。この実施例においては、電子エミッタ２７０は、スピントチップ（Spindt tip）から構成される。他の実施例においては、陰極２１５は、安全抵抗部分および導電部分を有する層（電子エミッタの２７０の下に存在する）から構成される。その安全抵抗部分は、例えばアモルファスシリコンから成り、その導電部分は導電物質（例えば、アルミニウムまたはモリブデン）から成る。誘電体層２４０はさらに、誘電体主表面２４８から構成される。本発明に従い、電荷散逸層２５２が誘電体主表面２４８上に形成される。電荷散逸層２５２は、１０9〜１０12オーム／sqの範囲内のシート抵抗値を有する物質から形成される。好適には、その電荷散逸層２５２は、ドーピングされていないアモルファスシリコンから成る；しかし、上述したシート抵抗値の範囲内であって、適切なフィルム状態（film characteristics）を採用し得る物質であればどのような物質でもよい。適切なフィルム状態は誘電体主表面２４８に十分に固着し、次のプロセスステップに対し耐えられるように構成されている。複数の抽出ゲート電極２５０が誘電体層２４０上に堆積され、パターニングされる。その複数の抽出ゲート電極２５０は電子エミッタ２７０から離れている。安全抵抗部分が、陰極２１５中に含まれ、電子エミッタ２７０と抽出ゲート電極２５０との間の破壊的アーキングを防止するのに役立つ。さらに、FED２００は陽極２８０から構成され、その陽極２８０は抽出ゲート電極２５０から離れており、それによってその間に内部空間領域２６５を決定している。その内部空間領域２６５は、電子を受け取る導電物質から構成される。電気的シート抵抗は、電荷散逸層２５２によってもたらされ、電荷散逸層２５２に衝突する正帯電種（positively charged species）の伝導に効果のあるように予め決定され、そのことによって、FED２００の起動中に正帯電種の蓄積を防止する。内部空間領域２６５内に発生するイオン電流、つまり放出される電子の割合は、約0.1％以下と考えられている。電界放出ディスプレイでは、例えば、陽イオン反流（cationic return current）は約10pAと考えられている。陽イオン電流は非常に小さいために、電荷散逸層２５２のシート抵抗は、抽出ゲート電極２５０間の短絡（過剰な電力の浪費）を防止するのに十分な程高く、一方、依然として衝突する電荷を伝導または流出するのに適切である程度の抵抗値に、形成し得る。FED２００は、適切な電位を、FED２００の外側にある接地電圧ソース（grounded voltage sources）（図示せず）を介して、陰極２１５、抽出ゲート電極２５０および陽極２８０に、印加することで起動する。それによって電子エミッタ２７０から電子放出が起こり、適切な加速度で陽極２８０の方向に放出電子を導く。この実施例においては、電気的接続が、電荷散逸層２５２の上に抽出ゲート電極２５０を形成することによって、成されるので、陽イオン電流の反流（図２の矢印２７７によって示される）は、その抽出ゲート電極２５０に流れ込む。FED２００の製造は、スピントチップ電界放出デバイスの標準的形成方法にて構成され、さらに、電荷散逸層２５２を構成する物質の層（例えば、ドーピングされていないアモルファスシリコン）を、陰極２１５上に形成される誘電体層上に、堆積させるデポジションの工程の追加により、構成される。電荷散逸物質層は、スパッタリングまたはプラズマCVD（PECVD）によって、100-5000オングストロームの範囲内の厚さに堆積され得る。その後、抽出ゲート電極２５０が、導体（例えば、モリブデン）から形成され、電荷散逸物質層の上にパターニングされる。そして、エミッタウェル２６０が、電荷散逸物質層および誘電体層を選択的にエッチングすることによって形成される。電子エミッタ２７０が、当業界で知られた標準的なチップ製造技術によってエミッタウェル２６０の中に形成される。また、標準的なデポジションおよびパターニング技術が採用され得る。
【０００７】
図３には、本発明に従った、電界放出デバイス（FED）３００の断面図が図示されている。FED３００は、FED２００の構成要素から成り、同様に参照番号が”３”で始まるよう付されている。この実施例としては、電荷散逸層３５２を、複数の抽出ゲート電極３５０の形成後、堆積させ、抽出ゲート電極３５０の部分を覆う。それによって、そこでの電気的接触をもたらす。電荷散逸層３５２を、複数のエミッタウェル３６０のエッチングの次に、蒸着によって堆積させる。このことは、電荷散逸層３５２がその形成後に露出しているプロセスステップ数を、削減している。電荷散逸層３５２は、エミッタウェル３６０の形成に使用されるマスク個別の形状を使用することによりパターニングされ得る。他の実施例としては、電荷散逸層のエッジの位置が抽出ゲート電極のエッジで合せられる；例えば、エミッタウェルを形成するのと同じマスクシーケンスで、ウェルのサイドエッジの位置が合せられ、電荷散逸層がエッチングされる。このことは、一つのマスク工程を削除する。FED３００の起動は、図２を参照して記述されたFED２００の起動と同じである。電荷散逸層３５２は、誘電体層３４０の誘電体主表面３４８上に気体の陽イオンの衝突を防止し、それによって、電子の進行方向を変え、若しくは結果として誘電体を破壊させる、誘電体表面の帯電を防ぐ。
【０００８】
図４には、本発明に従った、電界放出デバイス（FED）４００の断面図を図示する。FED４００はFED２００（図２）の構成要素から成り、同様に参照番号が”４”で始まるよう付されている。さらに、FED４００は、本発明に従った、漏出誘電体層（leaky dielectric layer）４５４から構成される。漏出誘電体層４５４をFED４００の電荷散逸層４５２上に堆積させる。この特定の実施例においては、電荷散逸層４５２が、誘電体層４４０の誘電体主表面４４８を覆う。FED４００は、図２を参考に記述されたFED２００の製造方法と同様な方法で製造され、さらに電荷散逸層上に漏出誘電体の層を堆積する工程が含まれる。漏出誘電体層４５４は、その下の電荷散逸層４５２に向けて電流を伝導させる特性を有する。漏出誘電体層４５４に適切な物質は、シリコン窒化物（silicon nitride）またはシリコンオキシナイトライド（silicon oxynitride）から成り、そして、被覆されている電荷散逸層４５２に電流を通過させるような、十分に漏洩し易い（leaky）他の誘電体物質でもよい。漏出誘電体層４５４は、約500〜2000オングストロームの範囲内の厚さであり；電荷散逸層４５２は約100〜5000オングストロームの範囲内の厚さである。漏出誘電体層４５４を亘る縦方向の下向きへの電荷の伝導は、電流経路の断面積に対する電流経路の長さの割合によって与えられるべきものである。この実施例においては、電荷散逸層４５２は、FED４００の複数の抽出ゲート電極４５０とオーム接触していない。漏出誘電体層４５４は、衝突電荷を縦方向に通過させ、その漏出誘電体層４５４内での横方向の伝導は無視できる。このことは、抽出ゲート電極４５０間の電力損失が非常に小さくなるという利益をもたらす。図４に図示するように、FED４００から電荷を流し出すために、電荷散逸層４５２は、FED４００の外部の電気的接地コンタクト（grounded electrical contact）４５３に、独立して接続しており、それによって、表面電荷の独立した伝導経路を提供する。表面電荷の伝導経路は、電荷散逸層４５２と抽出ゲート電極４５０との間の漏出誘電体層４５４を亘る縦方向に発生すると考えられ：正電荷は、漏出誘電体層４５４に受け取られ、そして電荷散逸層４５２に受け取られるように縦方向下向きに伝導し、それから、電荷散逸層４５２を横方向に、電荷散逸層４５２の抽出ゲート電極４５０の下にある部分へ向かって伝導し、そして、漏出誘電体層４５４を亘って縦方向上向きに、抽出ゲート電極４５０へ向かって伝導する。このように、電荷散逸層４５２と抽出ゲート電極４５０との間の電気的接触は、それらの間に漏出誘電体層４５４を供給することによって確立する。抽出ゲート電極４５０へのこの伝導経路は、電気的接地コンタクト４５３が省略され得るように十分に確保し得る（may be sufficient）。電荷散逸層４５２は、抽出ゲート電極４５０間にオーム接触をもたらさないので、そのシート抵抗値は、図２および３を参考に記述された実施例のシート抵抗値より低くければよい。このように、より幅の広い範囲の物質が電荷散逸層４５２を形成するよう採用され得る（例えば、アモルファスシリコン、酸化スズ、酸化銅および導電セラミック）。それにより、物質が、その薄膜の特性（例えば、密着性、ストレスおよびプロセス適合性）によって選択させる。しかし、電荷散逸層４５２の容量性帯電（capacitive charging）を制限するために、電荷散逸層４５２の高抵抗値を維持することが望まれ、それによって、電荷散逸層４５２の追加に関連する追加的な容量性帯電力（additional capacitive charging power）が制限される。
【０００９】
本発明に従った、電界放出デバイスは、スピントチップ以外の電子エミッタから構成され得る。他の電子エミッタは、エッジエミッタ（edge emitters）および表面または薄膜エミッタ（これらに制限せず）から構成され得る。エッジエミッタおよび表面エミッタは電界放出物質（例えば、ダイヤモンドに近い炭素（diamond-like carbon）、非結晶ダイヤモンドに近い炭素（non-crystalline diamond-like carbon）、ダイヤモンドおよび窒化アルミニウムを含む炭素を基礎とした薄膜（carbon-based films））から形成し得る。本発明に従い、これら電界放出デバイス内部の全誘電体表面（デバイスのアクティブ要素によって占められていない誘電体表面）が、電荷散逸層によって被覆され、それにより、誘電体表面が正に帯電するのを防止する。同様に、本発明に従った、電界放出デバイスが、トライオードとは異なる電極配置（例えば、ダイオード、テトロード（tetrode））からも構成され得る。本発明に従った、電荷散逸層はまた、電子エミッタの配列のうちの最も外側の電子エミッタに隣接する誘電体表面上にも形成され得る；このような周辺の誘電体面は、デバイスの電極の部分を構成しない、しかしそれにもかかわらず、その誘電体面は、隣接した電界放出によって放出された電子の軌道を歪曲させる表面帯電に敏感である。電荷をよそへ伝導するために、周辺の誘電体表面上の電荷散逸層は、ゲート電極へもしくは電界放出デバイスの外部にある電気的接地コンタクトへ亘っている。
【００１０】
図５には、本発明に従った、電界放出デバイス（FED）５００の部分的斜視図を図示している。FED５００は、ガラス板から成る支持基板５１０から構成され、そのガラスには片面に複数の平行に伸延した第１溝（first plurality of elongated parallel grooves）（以下”第１溝”と呼ぶ）が（例えば、ダイヤモンドソー（diamond saw）を使用することによって）形成され、対向面には、複数の平行に伸延した第２溝（以下”第２溝”と呼ぶ）が、一般に第１溝に対して垂直に形成されている。第１溝および第２溝は複数の開口５１４を決定する。このようにして、複数の伸延された第１構成材（first plurality of elongated members）（以下”第１構成材”と呼ぶ）５１２が第１面に構成され、複数の伸延された第２構成材（以下”第２構成材”と呼ぶ）５１３が、その板の対向面に形成される。隣接する平行な第１構成材５１２の相向かい合う表面は、モリブデンまたは複数の抽出ゲート電極５５０を形成するための他の適切な金属を用いた標準的な方向性のあるデポジション技術の使用により、選択的にパターニングされる。エッジ電子エミッタ５７０が、第１構成材５１２の上側表面上に形成される。各エッジ電子エミッタ５７０の上に陰極５１５をデポジションする。その陰極５１５はモリブデンまたは他の適切な導電体の層から構成される。図２に関連した記述と同様な方策にて、選択的にエッジ電子エミッタ５７０をアドレスするため、適当な電位が、陰極５１５および抽出ゲート電極５５０に印加される。電子が、エッジ電子エミッタ５７０のうちのアドレスされた部分から放出され、陽極５８０に向かって引きつけられる。その陽極５８０は、100〜10,000Vの範囲の正電位を印加するための電圧ソース（voltage source）に結合され得る。本発明に従い、FED５００のアクティブ要素のデポジションの前に、電荷散逸層５５２が、支持基板５１０の全誘電体主表面５４８上に、ブランケットコーティング（blancket coating）のようにデポジションされる。誘電体主表面５４８は、FED５００のアクティブ要素（FED５００の中央部分に存在する）と、エッジ電子エミッタ５７０の最も外側に接近している複数のFED５００にある誘電体表面との間の露出した誘電体表面から構成される。電荷散逸層５５２は、ドーピングされていないアモルファスシリコンまたは１０9〜１０12Ω／sqの範囲内のシート抵抗を有する他の抵抗物質から構成される。支持基板５１０を電荷散逸物質でブランケットコーティングした後、抽出ゲート電極５５０がデポジションされ、続いて、エッジ電子エミッタ５７０が形成され、その後、陰極５１５がデポジションされる。支持基板５１０およびFED５００の製造のより詳細な説明が、”Edge Electron Emitters for an array of FEDS”という表題の米国特許出願（出願番号08／489,017 出願日 6／8 1995）に開示されている。その出願は、本願出願人に譲渡され、本明細書にも参考として組込まれている。この実施例においては、電荷散逸層５５２は、電荷散逸層５５２と抽出ゲート電極５５０との間に電気的接触をもたらすことによって、FED５００の外部の電気的接地コンタクト（図示せず）と接続している。その電荷はまた、電荷散逸層５５２と陰極５１５との間の電気的接触をもたらすことによって、流出する。この電気的接続は、例えば、所定の部分にあるエッジ電子エミッタ５７０の範囲を越えるように、陰極５１５の覆っている範囲を拡大し、陰極５１５を電荷散逸層５５２に接続することによって、達成することができる。例えば、各陰極５１５のエンド部分５１６が、エッジ電子エミッタ５７０の範囲を越えて存在し、複数のFED５００にある電荷散逸層５５２の部分と電気的接触を成す。漏出誘電体層が電荷散逸層５５２上に追加的に位置付けられれば、電荷散逸層５５２は、図４を参照してなされた記述と同様な方策にて電気的接地コンタクトに独立して接触することができる。それによって、表面電荷の独立伝導経路が供給される。
【００１１】
図６には、FED５００（図５）のエッジ電子エミッタ５７０の部分的拡大図を図示している。エッジ電子エミッタ５７０は安全抵抗層（ballasting layer）５７２、電子放出層５７４および電界成形層（field shaper layer）から構成される。まず、誘電体スペーサ層（dielectric spacer layer）５７１が、第１構成材５１２の上側表面に存在する電荷散逸層５５２上にデポジションされる。誘電体スペーサ層５７１は、例えばシリコン酸化物のような誘電体物質から成り、その誘電体物質はPECVDによってデポジションされ得る。誘電体スペーサ層５７１は、抽出ゲート電極５５０と陰極５１５との間の距離を決定し、その間のショートを防止する。次に、安全抵抗層５７２が、誘電体スペーサ層５７１上にデポジションされ、その安全抵抗層５７２は、ドープされたアモルファスシリコンから成る。そして、電子放出層５７４は、安全抵抗層５７２上に形成され、電子放出エッジ５７５をを決定する。電子放出層５７４は、電子放出物質（例えば、ダイヤモンドに近いカーボン、非結晶のダイヤモンドに近いカーボン、ダイヤモンド、窒化アルミニウム、約１eVより低い仕事関数を示す他の物質）から構成される。その後、電界成形層５７６が電子放出層５７４上に堆積される。その電界成形層５７６は、ボロンがドープされているか、またはドープされていないアモルファスシリコンから構成される。電界成形層５７６は、電子放出エッジ５７５の領域内の電界を成形するように機能する。
【００１２】
図７には、図５で示されるのと同様なFED５００の部分的断面図が示されており、さらに、FED５００の内部での電子の放出を図示している。図７にて示されているのは、第１構成材５１２のうちの一個および陽極５８０の対向部分である。
抽出ゲート電極５５０および陰極５１５での適切な電圧におけるアプリケーション上では、電界がエッジ電子エミッタ５７０の領域に生成される。それによって、電子が、エッジ電子エミッタ５７０の電子放出エッジ５７５から引き出される。その電子は、図７の矢印５９０によって示されるように、そこに印加される正電圧によって陽極５８０に向かって、引き付けられる。抽出ゲート電極５５０および陰極５１５によって保護されていない電荷散逸層５５２の部分は、抽出ゲート電極５５０に向かってその抽出ゲート電極５５０上に衝突する電荷を伝導する。それにより、それらの所定の軌道とは異なる方向へ放出電子をそらせ、制御不能な放出の原因となる表面電荷の蓄積を防止する。
【００１３】
本発明の特定の実施例を示し、記述してきたが、さらなる変更および改善が当業者に思い付くことであろう。ゆえに、本発明は個々で示された特定の形態に限定されない。
【図面の簡単な説明】
【図１】従来における電界放出デバイスの断面図。
【図２】本発明に従った電界放出デバイスの実施例の断面図。
【図３】本発明に従った電界放出デバイスの他の実施例の断面図。
【図４】本発明に従った電界放出デバイスの他の実施例の断面図。
【図５】本発明に従った電界放出デバイスの実施例の部分的斜視図。
【図６】図５における電界放出デバイスの電界エミッタの拡大図。
【図７】図５における電界放出デバイスの電界エミッタの部分的側面図。
【符号の説明】
１００、２００、３００、４００、５００ 電界放出デバイス（FED）
１１０、２１０、３１０、４１０、５１０ 支持基板
５１２ 複数の伸延された第１構成材（第１構成材）
５１３ 複数の伸延された第２構成材（第２構成材）
５１４ 開口
１１５、２１５、３１５、４１５、５１５ 陰極
５１６ 陰極５１５のエンド部分
１４０、２４０、３４０、４４０ 導電体層
１４５、２４５、３４５、４４５ 縦表面（誘電体層の側面）
１４７ 被覆部分
２４８、３４８、４４８、５４８ 誘電体主表面
１４９ 誘電体主表面の露出部分
１５０、２５０、３５０、４５０、５５０ 抽出ゲート電極
２５２、３５２、４５２、５５２ 電荷散逸層
４５３ 電気的接地コンタクト
４５４ 漏出誘電体層
１６０、２６０、３６０、４６０ エミッタウェル
１６５、２６５、３６５、４６５ 内部空間領域
１７０、２７０、３７０、４７０、５７０ 電子エミッタ
１７５、１７７、１７８、２７７、５９０ 矢印
１８０、２８０、３８０、４８０、５８０ 陽極
【産業上の利用分野】
本発明は一般に電界放出デバイス（field emission device）に関し、特に露出した誘電体主表面上に電荷散逸層を有する電界放出デバイスに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
当業界において、電界放出デバイスおよび電界放出デバイスのアドレス可能マトリクス（addressable matrices）が知られている。例えば、電界放出デバイスの選択的アドレス可能マトリクス（selectively addressable matrices）が電界放出ディスプレイに使用されている。図１に図示されているのは、トライオードの構成を有する従来の電界放出デバイス（FED）１００である。FED１００は、誘電体層１４０によって陰極１１５から離れている複数の抽出ゲート電極（gate extraction electrodes）１５０によって構成されている。陰極１１５は、支持基板１１０上に堆積される導電物質（例えば、モリブデン）の層から構成される。誘電体層１４０（例えば、シリコン酸化物のような誘電体物質から形成される）は、陰極１１５から抽出ゲート電極１５０を電気的に分離している。陽極１８０（導電物質から形成される）も抽出ゲート電極１５０から離れていて、それによって、内部空間領域１６５が決定される。内部空間領域１６５は、典型的に、１０-6Torrより低い気圧まで排気される。誘電体層１４０は、エミッタウェル１６０を決定する縦表面１４５を有する。スピントチップ（Spind tips）から構成され得る複数の電子エミッタ１７０が、それぞれエミッタウェル１６０の内側に位置付けられる。誘電体層１４０はまた、被覆部分１４７および露出部分１４９を有する主表面から構成される。抽出ゲート電極１５０を被覆部分１４７上に堆積させる。誘電体層１４０の主表面の露出部分１４９は内部空間領域１６５に露出している。FED１００の起動中（それは一般にトライオードの起動の典型そのままである）、適切な電圧が、抽出ゲート電極１５０、陰極１１５、陽極１８０に印加され、電子エミッタ１７０から選択的に電子を引き出し、その電子を陽極１８０に向かって方向付ける。典型的な電圧の構成としては、陽極電圧が100〜10,000ボルトの範囲内であり；抽出ゲート電極が10〜100ボルトの範囲内であり；および陰極が約10ボルト以下の電位であって典型的には電気的に接地している。放出電子が陽極１８０に衝突し、そこから気体種を遊離する。放出電子はまた、電子エミッタ１７０から陽極１８０までの放出電子の起動に沿って移動し、内部空間領域１６５に内在する気体種（その気体種のいくつかは陽極１８０から生成する）に衝突する。このようにして、図１に”○”中に”＋”をあしらった記号によって示されるように陽イオン種が内部空間領域１６５の内部に生成する。FED１００が電界放出ディスプレイの中に組み込まれる場合は、陽極１８０は、電子を受け取ると放出発光する陰極線発光物質（cathodoluminescent materials）の上に、堆積される。励起すると、通常、陰極線発光物質は非常に多くの気体種を遊離しやすくなり、陰極線発光物質はまた、陽イオンを形成するための電子による衝撃にも弱くなる。内部空間領域１６５内の陽イオン種は、図１に対の矢印１７７によって示されるように、陽極１８０の高い正電位から反発し、抽出ゲート電極１５０および誘電体層１４０の主表面の露出部分１４９に衝突する原因となる。抽出ゲート電極１５０に衝突する陽イオン種はゲート電流として流出し；誘電体層１４０の主表面の露出部分１４９に衝突する陽イオン種はそこに留まり、図１に”＋”の記号によって示されるように、露出部分１４９を正電位にしてしまう結果となる。誘電体物質の破壊電位（それは典型的には300〜500ボルトの範囲にある）を超えてもさらに陽イオンがもたらされるために、誘電体層１４０が破壊すること（以下、”前者”とする）または、正電位が十分に高くなり、誘電体層１４０の主表面の方向へ電子の進む方向が曲げられ（図１に矢印１７５によって示されている）、その電子が露出部分１４９によって受け取られる原因となり、それによって表面電荷が中和されること（以下、”後者”とする）、のうちのどちらか一方が起こるまでこの露出部分１４９の正電位の増加は継続される。後者の例では、続いて、電荷の蓄積／中和のサイクルが繰り返され、抽出ゲート電極１５０の制御は失われる；前者の例では、誘電体層１４０の破壊は、しばしば陽極１８０からアークおよび陰極１１５と露出部分１４９との間の破壊電流（図１の矢印１７８で示される）が始まり、誘電体層１４０を破壊する結果となり、それによって、FED１００を動作不能にする。
【０００３】
電界放出デバイスの発展過程において、電極間容量のため低電力を必要とするため、抽出ゲート電極１５０と陰極１１５との間の重畳領域の面積を最小にすることが望まれる。抽出ゲート電極１５０の領域の減縮は、誘電体層１４０の主表面の露出部分１４９の領域の増加でもある。このことは、誘電体帯電（dielectric charging）の問題を悪化させ、上述したとおりデバイスの欠陥または制御不能を随伴する結果となる。
【０００４】
従来から存在する電子管（例えば、テレビに使用される陰極線管（cathode ray tubes））が、導電物質（例えば、酸化スズ）の薄膜で露出した誘電体表面を被覆することによって、誘電体表面の帯電を原因とするアーキングの問題を解決した。この技術は、それに相似しているFED１００における帯電の問題の解決には効果がない。なぜならば、誘電体層１４０の露出部分１４９を酸化スズ等のような物質で被覆することは、抽出ゲート電極間を短絡せしめ、その結果、電子エミッタ１７０のアドレス可能度（addressibility）を損なうこととなるからである。このアドレス可能度は、電界放出ディスプレイのようなアプリケーションにおけるFED１００の使用に重要である。
【０００５】
このように、抽出ゲート電極と陰極（その陰極は、デバイス内部で露出した誘電体主表面に陽極電荷の蓄積により破損しない）との間の重畳領域が狭い電界放出デバイスの必要性がある。
【０００６】
【好適実施例の詳細な説明】
図２には、本発明に従った、電界放出デバイス（FED）２００の断面図が図示されている。FED２００は、ガラスから形成し得る支持基板（例えば、硼珪ガラスまたはシリコン）２１０から構成される。支持基板２１０上に、陰極２１５が形成される。具体的な実施例としては、陰極２１５は、導電物質層（例えば、モリブデン）から構成される。さらにFED２００は、陰極２１５上に形成される誘電体層２４０から構成される。誘電体層２４０は、複数の縦表面２４５を有し、その縦表面２４５は複数のエミッタウェル２６０を決定する。電子エミッタ２７０が、各エミッタウェル２６０の内部の陰極２１５上に位置付けられる。この実施例においては、電子エミッタ２７０は、スピントチップ（Spindt tip）から構成される。他の実施例においては、陰極２１５は、安全抵抗部分および導電部分を有する層（電子エミッタの２７０の下に存在する）から構成される。その安全抵抗部分は、例えばアモルファスシリコンから成り、その導電部分は導電物質（例えば、アルミニウムまたはモリブデン）から成る。誘電体層２４０はさらに、誘電体主表面２４８から構成される。本発明に従い、電荷散逸層２５２が誘電体主表面２４８上に形成される。電荷散逸層２５２は、１０9〜１０12オーム／sqの範囲内のシート抵抗値を有する物質から形成される。好適には、その電荷散逸層２５２は、ドーピングされていないアモルファスシリコンから成る；しかし、上述したシート抵抗値の範囲内であって、適切なフィルム状態（film characteristics）を採用し得る物質であればどのような物質でもよい。適切なフィルム状態は誘電体主表面２４８に十分に固着し、次のプロセスステップに対し耐えられるように構成されている。複数の抽出ゲート電極２５０が誘電体層２４０上に堆積され、パターニングされる。その複数の抽出ゲート電極２５０は電子エミッタ２７０から離れている。安全抵抗部分が、陰極２１５中に含まれ、電子エミッタ２７０と抽出ゲート電極２５０との間の破壊的アーキングを防止するのに役立つ。さらに、FED２００は陽極２８０から構成され、その陽極２８０は抽出ゲート電極２５０から離れており、それによってその間に内部空間領域２６５を決定している。その内部空間領域２６５は、電子を受け取る導電物質から構成される。電気的シート抵抗は、電荷散逸層２５２によってもたらされ、電荷散逸層２５２に衝突する正帯電種（positively charged species）の伝導に効果のあるように予め決定され、そのことによって、FED２００の起動中に正帯電種の蓄積を防止する。内部空間領域２６５内に発生するイオン電流、つまり放出される電子の割合は、約0.1％以下と考えられている。電界放出ディスプレイでは、例えば、陽イオン反流（cationic return current）は約10pAと考えられている。陽イオン電流は非常に小さいために、電荷散逸層２５２のシート抵抗は、抽出ゲート電極２５０間の短絡（過剰な電力の浪費）を防止するのに十分な程高く、一方、依然として衝突する電荷を伝導または流出するのに適切である程度の抵抗値に、形成し得る。FED２００は、適切な電位を、FED２００の外側にある接地電圧ソース（grounded voltage sources）（図示せず）を介して、陰極２１５、抽出ゲート電極２５０および陽極２８０に、印加することで起動する。それによって電子エミッタ２７０から電子放出が起こり、適切な加速度で陽極２８０の方向に放出電子を導く。この実施例においては、電気的接続が、電荷散逸層２５２の上に抽出ゲート電極２５０を形成することによって、成されるので、陽イオン電流の反流（図２の矢印２７７によって示される）は、その抽出ゲート電極２５０に流れ込む。FED２００の製造は、スピントチップ電界放出デバイスの標準的形成方法にて構成され、さらに、電荷散逸層２５２を構成する物質の層（例えば、ドーピングされていないアモルファスシリコン）を、陰極２１５上に形成される誘電体層上に、堆積させるデポジションの工程の追加により、構成される。電荷散逸物質層は、スパッタリングまたはプラズマCVD（PECVD）によって、100-5000オングストロームの範囲内の厚さに堆積され得る。その後、抽出ゲート電極２５０が、導体（例えば、モリブデン）から形成され、電荷散逸物質層の上にパターニングされる。そして、エミッタウェル２６０が、電荷散逸物質層および誘電体層を選択的にエッチングすることによって形成される。電子エミッタ２７０が、当業界で知られた標準的なチップ製造技術によってエミッタウェル２６０の中に形成される。また、標準的なデポジションおよびパターニング技術が採用され得る。
【０００７】
図３には、本発明に従った、電界放出デバイス（FED）３００の断面図が図示されている。FED３００は、FED２００の構成要素から成り、同様に参照番号が”３”で始まるよう付されている。この実施例としては、電荷散逸層３５２を、複数の抽出ゲート電極３５０の形成後、堆積させ、抽出ゲート電極３５０の部分を覆う。それによって、そこでの電気的接触をもたらす。電荷散逸層３５２を、複数のエミッタウェル３６０のエッチングの次に、蒸着によって堆積させる。このことは、電荷散逸層３５２がその形成後に露出しているプロセスステップ数を、削減している。電荷散逸層３５２は、エミッタウェル３６０の形成に使用されるマスク個別の形状を使用することによりパターニングされ得る。他の実施例としては、電荷散逸層のエッジの位置が抽出ゲート電極のエッジで合せられる；例えば、エミッタウェルを形成するのと同じマスクシーケンスで、ウェルのサイドエッジの位置が合せられ、電荷散逸層がエッチングされる。このことは、一つのマスク工程を削除する。FED３００の起動は、図２を参照して記述されたFED２００の起動と同じである。電荷散逸層３５２は、誘電体層３４０の誘電体主表面３４８上に気体の陽イオンの衝突を防止し、それによって、電子の進行方向を変え、若しくは結果として誘電体を破壊させる、誘電体表面の帯電を防ぐ。
【０００８】
図４には、本発明に従った、電界放出デバイス（FED）４００の断面図を図示する。FED４００はFED２００（図２）の構成要素から成り、同様に参照番号が”４”で始まるよう付されている。さらに、FED４００は、本発明に従った、漏出誘電体層（leaky dielectric layer）４５４から構成される。漏出誘電体層４５４をFED４００の電荷散逸層４５２上に堆積させる。この特定の実施例においては、電荷散逸層４５２が、誘電体層４４０の誘電体主表面４４８を覆う。FED４００は、図２を参考に記述されたFED２００の製造方法と同様な方法で製造され、さらに電荷散逸層上に漏出誘電体の層を堆積する工程が含まれる。漏出誘電体層４５４は、その下の電荷散逸層４５２に向けて電流を伝導させる特性を有する。漏出誘電体層４５４に適切な物質は、シリコン窒化物（silicon nitride）またはシリコンオキシナイトライド（silicon oxynitride）から成り、そして、被覆されている電荷散逸層４５２に電流を通過させるような、十分に漏洩し易い（leaky）他の誘電体物質でもよい。漏出誘電体層４５４は、約500〜2000オングストロームの範囲内の厚さであり；電荷散逸層４５２は約100〜5000オングストロームの範囲内の厚さである。漏出誘電体層４５４を亘る縦方向の下向きへの電荷の伝導は、電流経路の断面積に対する電流経路の長さの割合によって与えられるべきものである。この実施例においては、電荷散逸層４５２は、FED４００の複数の抽出ゲート電極４５０とオーム接触していない。漏出誘電体層４５４は、衝突電荷を縦方向に通過させ、その漏出誘電体層４５４内での横方向の伝導は無視できる。このことは、抽出ゲート電極４５０間の電力損失が非常に小さくなるという利益をもたらす。図４に図示するように、FED４００から電荷を流し出すために、電荷散逸層４５２は、FED４００の外部の電気的接地コンタクト（grounded electrical contact）４５３に、独立して接続しており、それによって、表面電荷の独立した伝導経路を提供する。表面電荷の伝導経路は、電荷散逸層４５２と抽出ゲート電極４５０との間の漏出誘電体層４５４を亘る縦方向に発生すると考えられ：正電荷は、漏出誘電体層４５４に受け取られ、そして電荷散逸層４５２に受け取られるように縦方向下向きに伝導し、それから、電荷散逸層４５２を横方向に、電荷散逸層４５２の抽出ゲート電極４５０の下にある部分へ向かって伝導し、そして、漏出誘電体層４５４を亘って縦方向上向きに、抽出ゲート電極４５０へ向かって伝導する。このように、電荷散逸層４５２と抽出ゲート電極４５０との間の電気的接触は、それらの間に漏出誘電体層４５４を供給することによって確立する。抽出ゲート電極４５０へのこの伝導経路は、電気的接地コンタクト４５３が省略され得るように十分に確保し得る（may be sufficient）。電荷散逸層４５２は、抽出ゲート電極４５０間にオーム接触をもたらさないので、そのシート抵抗値は、図２および３を参考に記述された実施例のシート抵抗値より低くければよい。このように、より幅の広い範囲の物質が電荷散逸層４５２を形成するよう採用され得る（例えば、アモルファスシリコン、酸化スズ、酸化銅および導電セラミック）。それにより、物質が、その薄膜の特性（例えば、密着性、ストレスおよびプロセス適合性）によって選択させる。しかし、電荷散逸層４５２の容量性帯電（capacitive charging）を制限するために、電荷散逸層４５２の高抵抗値を維持することが望まれ、それによって、電荷散逸層４５２の追加に関連する追加的な容量性帯電力（additional capacitive charging power）が制限される。
【０００９】
本発明に従った、電界放出デバイスは、スピントチップ以外の電子エミッタから構成され得る。他の電子エミッタは、エッジエミッタ（edge emitters）および表面または薄膜エミッタ（これらに制限せず）から構成され得る。エッジエミッタおよび表面エミッタは電界放出物質（例えば、ダイヤモンドに近い炭素（diamond-like carbon）、非結晶ダイヤモンドに近い炭素（non-crystalline diamond-like carbon）、ダイヤモンドおよび窒化アルミニウムを含む炭素を基礎とした薄膜（carbon-based films））から形成し得る。本発明に従い、これら電界放出デバイス内部の全誘電体表面（デバイスのアクティブ要素によって占められていない誘電体表面）が、電荷散逸層によって被覆され、それにより、誘電体表面が正に帯電するのを防止する。同様に、本発明に従った、電界放出デバイスが、トライオードとは異なる電極配置（例えば、ダイオード、テトロード（tetrode））からも構成され得る。本発明に従った、電荷散逸層はまた、電子エミッタの配列のうちの最も外側の電子エミッタに隣接する誘電体表面上にも形成され得る；このような周辺の誘電体面は、デバイスの電極の部分を構成しない、しかしそれにもかかわらず、その誘電体面は、隣接した電界放出によって放出された電子の軌道を歪曲させる表面帯電に敏感である。電荷をよそへ伝導するために、周辺の誘電体表面上の電荷散逸層は、ゲート電極へもしくは電界放出デバイスの外部にある電気的接地コンタクトへ亘っている。
【００１０】
図５には、本発明に従った、電界放出デバイス（FED）５００の部分的斜視図を図示している。FED５００は、ガラス板から成る支持基板５１０から構成され、そのガラスには片面に複数の平行に伸延した第１溝（first plurality of elongated parallel grooves）（以下”第１溝”と呼ぶ）が（例えば、ダイヤモンドソー（diamond saw）を使用することによって）形成され、対向面には、複数の平行に伸延した第２溝（以下”第２溝”と呼ぶ）が、一般に第１溝に対して垂直に形成されている。第１溝および第２溝は複数の開口５１４を決定する。このようにして、複数の伸延された第１構成材（first plurality of elongated members）（以下”第１構成材”と呼ぶ）５１２が第１面に構成され、複数の伸延された第２構成材（以下”第２構成材”と呼ぶ）５１３が、その板の対向面に形成される。隣接する平行な第１構成材５１２の相向かい合う表面は、モリブデンまたは複数の抽出ゲート電極５５０を形成するための他の適切な金属を用いた標準的な方向性のあるデポジション技術の使用により、選択的にパターニングされる。エッジ電子エミッタ５７０が、第１構成材５１２の上側表面上に形成される。各エッジ電子エミッタ５７０の上に陰極５１５をデポジションする。その陰極５１５はモリブデンまたは他の適切な導電体の層から構成される。図２に関連した記述と同様な方策にて、選択的にエッジ電子エミッタ５７０をアドレスするため、適当な電位が、陰極５１５および抽出ゲート電極５５０に印加される。電子が、エッジ電子エミッタ５７０のうちのアドレスされた部分から放出され、陽極５８０に向かって引きつけられる。その陽極５８０は、100〜10,000Vの範囲の正電位を印加するための電圧ソース（voltage source）に結合され得る。本発明に従い、FED５００のアクティブ要素のデポジションの前に、電荷散逸層５５２が、支持基板５１０の全誘電体主表面５４８上に、ブランケットコーティング（blancket coating）のようにデポジションされる。誘電体主表面５４８は、FED５００のアクティブ要素（FED５００の中央部分に存在する）と、エッジ電子エミッタ５７０の最も外側に接近している複数のFED５００にある誘電体表面との間の露出した誘電体表面から構成される。電荷散逸層５５２は、ドーピングされていないアモルファスシリコンまたは１０9〜１０12Ω／sqの範囲内のシート抵抗を有する他の抵抗物質から構成される。支持基板５１０を電荷散逸物質でブランケットコーティングした後、抽出ゲート電極５５０がデポジションされ、続いて、エッジ電子エミッタ５７０が形成され、その後、陰極５１５がデポジションされる。支持基板５１０およびFED５００の製造のより詳細な説明が、”Edge Electron Emitters for an array of FEDS”という表題の米国特許出願（出願番号08／489,017 出願日 6／8 1995）に開示されている。その出願は、本願出願人に譲渡され、本明細書にも参考として組込まれている。この実施例においては、電荷散逸層５５２は、電荷散逸層５５２と抽出ゲート電極５５０との間に電気的接触をもたらすことによって、FED５００の外部の電気的接地コンタクト（図示せず）と接続している。その電荷はまた、電荷散逸層５５２と陰極５１５との間の電気的接触をもたらすことによって、流出する。この電気的接続は、例えば、所定の部分にあるエッジ電子エミッタ５７０の範囲を越えるように、陰極５１５の覆っている範囲を拡大し、陰極５１５を電荷散逸層５５２に接続することによって、達成することができる。例えば、各陰極５１５のエンド部分５１６が、エッジ電子エミッタ５７０の範囲を越えて存在し、複数のFED５００にある電荷散逸層５５２の部分と電気的接触を成す。漏出誘電体層が電荷散逸層５５２上に追加的に位置付けられれば、電荷散逸層５５２は、図４を参照してなされた記述と同様な方策にて電気的接地コンタクトに独立して接触することができる。それによって、表面電荷の独立伝導経路が供給される。
【００１１】
図６には、FED５００（図５）のエッジ電子エミッタ５７０の部分的拡大図を図示している。エッジ電子エミッタ５７０は安全抵抗層（ballasting layer）５７２、電子放出層５７４および電界成形層（field shaper layer）から構成される。まず、誘電体スペーサ層（dielectric spacer layer）５７１が、第１構成材５１２の上側表面に存在する電荷散逸層５５２上にデポジションされる。誘電体スペーサ層５７１は、例えばシリコン酸化物のような誘電体物質から成り、その誘電体物質はPECVDによってデポジションされ得る。誘電体スペーサ層５７１は、抽出ゲート電極５５０と陰極５１５との間の距離を決定し、その間のショートを防止する。次に、安全抵抗層５７２が、誘電体スペーサ層５７１上にデポジションされ、その安全抵抗層５７２は、ドープされたアモルファスシリコンから成る。そして、電子放出層５７４は、安全抵抗層５７２上に形成され、電子放出エッジ５７５をを決定する。電子放出層５７４は、電子放出物質（例えば、ダイヤモンドに近いカーボン、非結晶のダイヤモンドに近いカーボン、ダイヤモンド、窒化アルミニウム、約１eVより低い仕事関数を示す他の物質）から構成される。その後、電界成形層５７６が電子放出層５７４上に堆積される。その電界成形層５７６は、ボロンがドープされているか、またはドープされていないアモルファスシリコンから構成される。電界成形層５７６は、電子放出エッジ５７５の領域内の電界を成形するように機能する。
【００１２】
図７には、図５で示されるのと同様なFED５００の部分的断面図が示されており、さらに、FED５００の内部での電子の放出を図示している。図７にて示されているのは、第１構成材５１２のうちの一個および陽極５８０の対向部分である。
抽出ゲート電極５５０および陰極５１５での適切な電圧におけるアプリケーション上では、電界がエッジ電子エミッタ５７０の領域に生成される。それによって、電子が、エッジ電子エミッタ５７０の電子放出エッジ５７５から引き出される。その電子は、図７の矢印５９０によって示されるように、そこに印加される正電圧によって陽極５８０に向かって、引き付けられる。抽出ゲート電極５５０および陰極５１５によって保護されていない電荷散逸層５５２の部分は、抽出ゲート電極５５０に向かってその抽出ゲート電極５５０上に衝突する電荷を伝導する。それにより、それらの所定の軌道とは異なる方向へ放出電子をそらせ、制御不能な放出の原因となる表面電荷の蓄積を防止する。
【００１３】
本発明の特定の実施例を示し、記述してきたが、さらなる変更および改善が当業者に思い付くことであろう。ゆえに、本発明は個々で示された特定の形態に限定されない。
【図面の簡単な説明】
【図１】従来における電界放出デバイスの断面図。
【図２】本発明に従った電界放出デバイスの実施例の断面図。
【図３】本発明に従った電界放出デバイスの他の実施例の断面図。
【図４】本発明に従った電界放出デバイスの他の実施例の断面図。
【図５】本発明に従った電界放出デバイスの実施例の部分的斜視図。
【図６】図５における電界放出デバイスの電界エミッタの拡大図。
【図７】図５における電界放出デバイスの電界エミッタの部分的側面図。
【符号の説明】
１００、２００、３００、４００、５００ 電界放出デバイス（FED）
１１０、２１０、３１０、４１０、５１０ 支持基板
５１２ 複数の伸延された第１構成材（第１構成材）
５１３ 複数の伸延された第２構成材（第２構成材）
５１４ 開口
１１５、２１５、３１５、４１５、５１５ 陰極
５１６ 陰極５１５のエンド部分
１４０、２４０、３４０、４４０ 導電体層
１４５、２４５、３４５、４４５ 縦表面（誘電体層の側面）
１４７ 被覆部分
２４８、３４８、４４８、５４８ 誘電体主表面
１４９ 誘電体主表面の露出部分
１５０、２５０、３５０、４５０、５５０ 抽出ゲート電極
２５２、３５２、４５２、５５２ 電荷散逸層
４５３ 電気的接地コンタクト
４５４ 漏出誘電体層
１６０、２６０、３６０、４６０ エミッタウェル
１６５、２６５、３６５、４６５ 内部空間領域
１７０、２７０、３７０、４７０、５７０ 電子エミッタ
１７５、１７７、１７８、２７７、５９０ 矢印
１８０、２８０、３８０、４８０、５８０ 陽極
Claims (4)
- 電界放出デバイスであって、
支持基板と、
複数の電子エミッタおよび複数の電極から構成される複数のアクティブ要素であって、前記複数の電極は前記電子エミッタからの電子の放出が効果的になされるように複数の電子エミッタに接近しており、前記支持基板によって支持されている複数のアクティブ要素と、
前記複数の電子エミッタの一部分に対して近くに位置付けられる誘電体主表面と、
前記誘電体主表面上において、前記支持基板と直交する方向から見て少なくとも隣接する電極間に位置付けられ、当該電界放出デバイスの外部にある電気的接地コンタクトと動作可能に結合する電荷散逸層と、
前記支持基板から離間している陽極であって、前記複数の電子エミッタから放出される電子を受け取るように位置付けられている陽極とを備え、
前記電荷散逸層のシート抵抗値は、１０ ９ オーム／ｓｑ〜１０ １２ オーム／ｓｑの範囲に設定されていることを特徴とする電界放出デバイス。 - 電界放出デバイスであって、
支持基板と、
複数の電子エミッタおよび複数の電極から構成される複数のアクティブ要素であって、前記複数の電極は前記電子エミッタからの電子の放出が効果的になされるように複数の電子エミッタに接近しており、前記支持基板によって支持されている複数のアクティブ要素と、
前記複数の電子エミッタの一部分に対して近くに位置付けられる誘電体主表面と、
前記誘電体主表面上において、前記支持基板と直交する方向から見て少なくとも隣接する電極間に位置付けられ、当該電界放出デバイスの外部にある電気的接地コンタクトと動作可能に結合する電荷散逸層と、
前記電荷散逸層上に位置付けられる漏出誘電体層と、
前記支持基板から離間している陽極であって、前記複数の電子エミッタから放出される電子を受け取るように位置付けられている陽極とを備え、
前記電荷散逸層のシート抵抗値は、１０ ９ オーム／ｓｑ〜１０ １２ オーム／ｓｑの範囲に設定されていることを特徴とする電界放出デバイス。 - 電界放出デバイスであって、
支持基板と、
前記支持基板の第１部分上に形成される陰極と、
前記陰極に対して近くに位置付けられる複数の電子エミッタと、
前記複数の電子エミッタからの電子の放出が効果的になされるように前記陰極と動作可能に位置付けられる複数の抽出ゲート電極と、
前記複数の抽出ゲート電極間に位置付けられる誘電体主表面と、
前記誘電体主表面上において、前記支持基板と直交する方向から見て少なくとも隣接する抽出ゲート電極間に形成され、当該電界放出デバイスの外部にある電気的接地コンタクトと動作可能に結合する電荷散逸層と、
前記支持基板から離間している陽極であって、前記複数の電子エミッタにより放出される電子を受け取るように位置付けられている陽極とを備え、
前記電荷散逸層のシート抵抗値は、１０ ９ オーム／ｓｑ〜１０ １２ オーム／ｓｑの範囲に設定されていることを特徴とする電界放出デバイス。 - 電界放出デバイスであって、
支持基板と、
前記支持基板の第１部分上に形成される陰極と、
前記陰極に対して近くに位置付けられる複数の電子エミッタと、
前記複数の電子エミッタからの電子の放出が効果的になされるように前記陰極と動作可能に位置付けられる複数の抽出ゲート電極と、
前記複数の抽出ゲート電極間に位置付けられる誘電体主表面と、
前記誘電体主表面上において、前記支持基板と直交する方向から見て少なくとも隣接する抽出ゲート電極間に形成され、当該電界放出デバイスの外部にある電気的接地コンタクトと動作可能に結合する電荷散逸層と、
前記電荷散逸層上に位置付けられる漏出誘電体層と、
前記支持基板から離間している陽極であって、前記複数の電子エミッタから放出される電子を受け取るように位置付けられている陽極とを備え、
前記電荷散逸層のシート抵抗値は、１０ ９ オーム／ｓｑ〜１０ １２ オーム／ｓｑの範囲に設定されていることを特徴とする電界放出デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/740,583 US5760535A (en) | 1996-10-31 | 1996-10-31 | Field emission device |
| US740583 | 1996-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10134701A JPH10134701A (ja) | 1998-05-22 |
| JP4070853B2 true JP4070853B2 (ja) | 2008-04-02 |
Family
ID=24977177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29487597A Expired - Fee Related JP4070853B2 (ja) | 1996-10-31 | 1997-10-13 | 電界放出デバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5760535A (ja) |
| EP (1) | EP0840344A1 (ja) |
| JP (1) | JP4070853B2 (ja) |
| KR (1) | KR100546224B1 (ja) |
| CN (1) | CN1123032C (ja) |
| TW (1) | TW358958B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929560A (en) * | 1996-10-31 | 1999-07-27 | Motorola, Inc. | Field emission display having an ion shield |
| CN1230865C (zh) | 1997-03-14 | 2005-12-07 | 佳能株式会社 | 成像装置 |
| US6075323A (en) * | 1998-01-20 | 2000-06-13 | Motorola, Inc. | Method for reducing charge accumulation in a field emission display |
| US6031336A (en) * | 1998-06-17 | 2000-02-29 | Motorola, Inc. | Field emission display and method for the operation thereof |
| FR2784225B1 (fr) * | 1998-10-02 | 2001-03-09 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives comportant au moins une electrode de protection contre des emissions parasites |
| US6591283B1 (en) * | 1998-12-24 | 2003-07-08 | Stmicroelectronics N.V. | Efficient interpolator for high speed timing recovery |
| US6417627B1 (en) | 1999-02-03 | 2002-07-09 | Micron Technology, Inc. | Matrix-addressable display with minimum column-row overlap and maximum metal line-width |
| US20020163294A1 (en) * | 1999-02-17 | 2002-11-07 | Ammar Derraa | Methods of forming a base plate for a field emission display (fed) device, methods of forming a field emission display (fed) device,base plates for field emission display (fed) devices, and field emission display (fed) devices |
| US6373174B1 (en) * | 1999-12-10 | 2002-04-16 | Motorola, Inc. | Field emission device having a surface passivation layer |
| US6936972B2 (en) * | 2000-12-22 | 2005-08-30 | Ngk Insulators, Ltd. | Electron-emitting element and field emission display using the same |
| FR2828956A1 (fr) * | 2001-06-11 | 2003-02-28 | Pixtech Sa | Protection locale d'une grille d'ecran plat a micropointes |
| US7070472B2 (en) | 2001-08-29 | 2006-07-04 | Motorola, Inc. | Field emission display and methods of forming a field emission display |
| US6891319B2 (en) * | 2001-08-29 | 2005-05-10 | Motorola, Inc. | Field emission display and methods of forming a field emission display |
| KR100918043B1 (ko) * | 2003-03-27 | 2009-09-18 | 삼성에스디아이 주식회사 | 정전하의 축적을 방지할 수 있는 전극 구조를 갖는 전계 방출 표시 장치 |
| JP2004362815A (ja) * | 2003-06-02 | 2004-12-24 | Hitachi Displays Ltd | 画像表示装置 |
| JP2005085644A (ja) * | 2003-09-10 | 2005-03-31 | Hitachi Displays Ltd | 画像表示装置 |
| JP2005235655A (ja) * | 2004-02-20 | 2005-09-02 | Hitachi Displays Ltd | 画像表示装置 |
| KR20050113863A (ko) * | 2004-05-31 | 2005-12-05 | 삼성에스디아이 주식회사 | 전자 방출 소자 |
| US7429820B2 (en) * | 2004-12-07 | 2008-09-30 | Motorola, Inc. | Field emission display with electron trajectory field shaping |
| WO2007005014A1 (en) * | 2005-06-30 | 2007-01-11 | Thomson Licensing | Segmented conductive coating for a luminescent display device |
| TWI334154B (en) * | 2006-05-19 | 2010-12-01 | Samsung Sdi Co Ltd | Light emission device and display device |
| US20080126216A1 (en) * | 2006-11-24 | 2008-05-29 | Mads Flensted-Jensen | Systems and methods for operating a business that provides telephony services to an enterprise |
| US8753974B2 (en) * | 2007-06-20 | 2014-06-17 | Micron Technology, Inc. | Charge dissipation of cavities |
| KR20100086468A (ko) * | 2007-10-05 | 2010-07-30 | 이 아이 듀폰 디 네모아 앤드 캄파니 | 전하 소산층을 갖는 언더게이트 전계 방출 트라이오드 |
| JP2010073470A (ja) * | 2008-09-18 | 2010-04-02 | Canon Inc | 画像表示装置 |
| KR20130100630A (ko) | 2012-03-02 | 2013-09-11 | 삼성전자주식회사 | 전자 방출 소자 및 이를 포함한 엑스선 발생 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235244A (en) * | 1990-01-29 | 1993-08-10 | Innovative Display Development Partners | Automatically collimating electron beam producing arrangement |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| US5173634A (en) * | 1990-11-30 | 1992-12-22 | Motorola, Inc. | Current regulated field-emission device |
| US5396150A (en) * | 1993-07-01 | 1995-03-07 | Industrial Technology Research Institute | Single tip redundancy method and resulting flat panel display |
| US5442193A (en) * | 1994-02-22 | 1995-08-15 | Motorola | Microelectronic field emission device with breakdown inhibiting insulated gate electrode |
| EP0696042B1 (en) * | 1994-08-01 | 1999-12-01 | Motorola, Inc. | Field emission device arc-suppressor |
| JP3070469B2 (ja) * | 1995-03-20 | 2000-07-31 | 日本電気株式会社 | 電界放射冷陰極およびその製造方法 |
| US5587628A (en) * | 1995-04-21 | 1996-12-24 | Kuo; Huei-Pei | Field emitter with a tapered gate for flat panel display |
| WO2000051901A1 (fr) * | 1999-02-27 | 2000-09-08 | Yoshino Kogyosho Co., Ltd. | Contenant en resine synthetique portant une etiquette |
-
1996
- 1996-10-31 US US08/740,583 patent/US5760535A/en not_active Expired - Fee Related
-
1997
- 1997-09-20 TW TW086113690A patent/TW358958B/zh not_active IP Right Cessation
- 1997-10-13 JP JP29487597A patent/JP4070853B2/ja not_active Expired - Fee Related
- 1997-10-20 EP EP97118164A patent/EP0840344A1/en not_active Withdrawn
- 1997-10-24 KR KR1019970054932A patent/KR100546224B1/ko not_active IP Right Cessation
- 1997-10-30 CN CN97121265A patent/CN1123032C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0840344A1 (en) | 1998-05-06 |
| JPH10134701A (ja) | 1998-05-22 |
| CN1181613A (zh) | 1998-05-13 |
| CN1123032C (zh) | 2003-10-01 |
| US5760535A (en) | 1998-06-02 |
| KR19980033164A (ko) | 1998-07-25 |
| KR100546224B1 (ko) | 2006-08-31 |
| TW358958B (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4070853B2 (ja) | 電界放出デバイス | |
| JP3999276B2 (ja) | 電荷散逸型電界放射デバイス | |
| US6204597B1 (en) | Field emission device having dielectric focusing layers | |
| JP3235172B2 (ja) | 電界電子放出装置 | |
| US6422907B2 (en) | Electrode structures, display devices containing the same, and methods for making the same | |
| EP0696042B1 (en) | Field emission device arc-suppressor | |
| US20020146853A1 (en) | Method of fabricating a field emission device with a lateral thin-film edge emitter | |
| US5719406A (en) | Field emission device having a charge bleed-off barrier | |
| JP3961045B2 (ja) | フラットパネル表示装置用の新規な電界放出素子 | |
| US5804909A (en) | Edge emission field emission device | |
| KR100273487B1 (ko) | 전계방출캐소드및그사용방법 | |
| EP1240658B1 (en) | Field emission device having surface passivation layer | |
| KR20010084384A (ko) | 카본 나노튜브를 이용한 3전극 전계 방출 표시소자 | |
| JP2630280B2 (ja) | アレイ状電界放射冷陰極とその製造方法 | |
| US20070063629A1 (en) | Field emitters and devices | |
| KR101048954B1 (ko) | 게터 일체형 도전성 메쉬 및 이를 구비하는 전자방출표시장치 | |
| GB2260854A (en) | Surface discharge corona plasma cathode assembly. | |
| KR20060104656A (ko) | 전자 방출 소자 | |
| KR20050104555A (ko) | 전자 방출 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061004 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070905 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |