KR20060104656A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 아크 방전을 억제하기 위한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 제공되며 전자들을 방출하는 전자 방출 유닛과, 제2 기판에 제공되며 전자들에 의해 가시광을 방출하는 발광부와, 제2 기판에서 발광부와 임의 거리를 두고 이를 둘러싸도록 형성되는 전도 구배층 및 전도 구배층으로부터 제2 기판의 일측 가장자리로 인출되며 접지 전압을 인가받는 리드선을 구비하는 아킹 방지부와, 전자 방출 유닛과 발광부 및 전도 구배층을 그 내부에 두며 제1 기판과 제2 기판 사이의 가장자리에 배치되는 측벽을 포함한다. 이 때, 전도 구배층은 발광부로부터 멀어질수록 큰 두께를 가지는 도전막으로 이루어진다.

전자방출유닛, 전자방출부, 발광부, 형광층, 흑색층, 애노드전극, 전도구배층

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 2는 본 발명의 실시예에 따른 전계 방출 어레이형 전자 방출 소자의 부분 분해 사시도이다.

도 3은 본 발명의 실시예에 따른 전계 방출 어레이형 전자 방출 소자의 부분 단면도이다.

도 4는 본 발명의 다른 실시예에 따른 전계 방출 어레이형 전자 방출 소자의 부분 확대 단면도이다.

도 5는 본 발명의 실시예에 따른 표면 전도 에미션형 전자 방출 소자의 부분 단면도이다.

도 6은 본 발명의 실시예에 따른 전자 방출 소자 중 제2 기판의 저면도이다.

도 7은 도 1의 부분 확대도이다.

도 8과 도 9는 본 발명의 다른 실시예에 따른 전자 방출 소자의 부분 확대 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 전자 방출 유닛과 발광부를 구비하며 내부 공간을 고진공 상태로 유지하는 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원으로부터 방출된 전자들로 형광층을 발광시켜 소정의 발광 또는 표시 작용을 하며, 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

대표적으로, 열음극을 이용하는 방식으로는 음극선관(cathode ray tube; CRT)과 형광 표시관(vacuum fluorescent display; VFD)을 들 수 있으며, 냉음극을 이용하는 방식으로는 전계 방출 어레이(field emitter array; FEA)형 전자 방출 소자와 표면 전도 에미션(surface-conduction emission; SCE)형 전자 방출 소자를 들 수 있다.

이러한 전자 방출 소자는 기본적으로 전자원을 포함하는 전자 방출 유닛과, 형광층을 포함하는 발광부를 구비하며, 내부에서 전자 방출과 전자 이동이 원활하게 이루어질 수 있도록 그 내부를 고진공 상태로 유지한다. 이 때, 발광부는 전자원에서 방출된 전자들이 형광층을 향해 효율적으로 가속될 수 있도록 외부로부터 수백 내지 수천 볼트의 (+)직류 전압을 인가받아 고전위 상태를 유지한다.

그런데 상기한 전자 방출 소자는 제작 과정에서 그 내부 공간을 충분히 고진공 상태로 확보하여도 내부 구조물의 아웃개싱(outgassing) 등에 의해 잔류 가스가 존재하게 된다. 잔류 가스가 존재하는 전자 방출 소자에서는 전자원으로부터 전자들이 방출될 때 전자들이 잔류 가스를 이온화시키고, 이온화된 가스는 전자를 방출하며, 이 전자는 다시 잔류 가스를 이온화시킨다.

이러한 과정이 반복되면서 소자 내부에 아크 방전이 발생하며, 이 아크 방전으로 인해 내부 구조물이 파손될 수 있다. 아크 방전과 이로 인한 문제는 화면의 휘도를 높이기 위해 발광부에 고전압을 인가할수록 더욱 심각하게 나타난다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 아크 방전을 억제하여 내부 구조물의 파손을 최소화하고, 발광부에 보다 높은 전압을 인가하여 화면의 휘도와 표시 품질을 높일 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 제공되며 전자들을 방출하는 전자 방출 유닛과, 제2 기판에 제공되며 상기 전자들에 의해 가시광을 방출하는 발광부와, 제2 기판에서 발광부와 임의 거리를 두고 이를 둘러싸도록 형성되는 전도 구배층 및 전도 구배층으로부터 제2 기판의 일측 가장자리로 인출되며 접지 전압을 인가받는 리드선을 구비하는 아킹 방지부와, 전자 방출 유닛과 발광부 및 전도 구배층을 그 내부에 두며 제1 기판과 제2 기판 사이의 가장자리에 배치되는 측벽을 포함하며, 전도 구배층은 발광부로부터 멀어질수록 큰 두께를 가지는 도전막으로 이루어져 발광부로부터 멀어질수록 높은 전기 전도도를 가지는 전자 방출 소자를 제공한다.

상기 전자 방출 유닛은 제1 기판 상에 절연층을 사이에 두고 서로 교차하도록 형성되는 제1 전극 및 제2 전극과, 제1 전극에 연결되는 전자 방출부를 포함한다.

다른 한편으로, 상기 전자 방출 유닛은 제1 기판 상에 서로 이격되어 위치하는 제1 전극 및 제2 전극과, 제1 전극 및 제2 전극의 표면 일부를 덮으면서 서로 근접하게 배치되는 제1 도전 박막 및 제2 도전 박막과, 제1 도전 박막과 제2 도전 박막 사이에서 이 도전 박막들에 전기적으로 연결되는 전자 방출부를 포함한다.

상기 전자 방출부는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함할 수 있다.

상기 발광부는 제2 기판 상에 형성되는 형광층 및 흑색층과, 형광층과 흑색층의 일면에 형성되는 애노드 전극을 포함한다.

상기 전도 구배층은 한 종류의 도전 물질로 이루어질 수 있으며, 발광부와 전도 구배층 사이에는 절연막 또는 저항층이 위치할 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 1을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하 게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구조물인 전자 방출 유닛(6)이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하는 발광부(8)와, 소자 내부의 이온과 전하들이 소자 외부로 빠져나갈 수 있도록 저전위 영역을 이루는 아킹 방지부(10)가 제공된다.

전자 방출 유닛(6)은 전자 방출 소자의 종류에 따라 세부적인 구조가 상이하지만, 기본적으로 실질적인 전자 방출이 이루어지는 전자 방출부와, 전자 방출부의 전자 방출을 제어하는 구동 전극들을 구비하여 화소별 온/오프와 전자 방출량을 제어한다. 발광부(8)는 형광층과, 외부로부터 고전압을 인가받아 형광층을 고전위 상태로 유지시키는 전극(이하, 편의상 '애노드 전극'이라 명칭한다)을 구비한다.

이하, 도 2 내지 도 4를 참고하여 FEA형 전자 방출 소자에 대해 살펴보고, 도 5를 참고하여 SCE형 전자 방출 소자에 대해 살펴본다. 하기 설명하는 전자 방출 소자들은 전자 방출 유닛과 발광부의 세부 구조를 설명하기 위한 예일 뿐이며, 본 발명의 전자 방출 소자는 FEA형과 SCE형 전자 방출 소자에 한정되지 않는다.

도 2와 도 3은 각각 본 발명의 실시예에 따른 FEA형 전자 방출 소자의 부분 분해 사시도와 부분 단면도이다.

도 2와 도 3을 참고하면, 제1 기판(2) 위에는 캐소드 전극인 제1 전극들(12)이 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 제1 전극들(12)을 덮으면서 제1 기판(2) 전체에 절연층(14)이 형성된다. 절연층(14) 위에는 게이트 전극인 제2 전극들(16)이 제1 전극(12)과 직교하는 방향(도면 의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 제1 전극(12)과 제2 전극(16)의 교차 영역을 화소 영역으로 정의하면, 제1 전극(12) 위로 각 화소 영역마다 하나 이상의 전자 방출부(18)가 형성되고, 절연층(14)과 제2 전극(16)에는 각 전자 방출부(18)에 대응하는 개구부(20)가 형성되어 제1 기판(2) 상에 전자 방출부(18)가 노출되도록 한다.

전자 방출부(18)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(18)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 전자 방출부(18)의 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 및 스퍼터링 등을 적용할 수 있다.

또한, 도 4에 도시한 바와 같이 전자 방출부(18')는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물로도 이루어질 수 있다.

한편, 상기에서는 절연층(14)을 사이에 두고 제2 전극(16)이 제1 전극(12) 상부에 위치하는 구조에 대해 설명하였으나, 그 반대의 경우, 즉 제1 전극이 제2 전극 상부에 위치하는 구조도 가능하다. 후자의 경우, 전자 방출부는 제1 전극의 일측면과 접촉하며 절연층 위에 형성될 수 있다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(22)과 흑색층(24)이 형성되고, 형광층(22)과 흑색층(24) 위로는 알루미늄과 같은 금속막으 로 이루어지는 애노드 전극(26)이 형성된다. 애노드 전극(26)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(22)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

이와 같이 구성되는 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들(28)을 배치한 상태에서 측벽(30)에 의해 가장자리가 일체로 접합되며, 내부 공간을 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 스페이서들(28)은 흑색층(24)이 위치하는 비발광 영역에 대응하여 배치된다.

전술한 구조에서 제1 전극들(12)과 제2 전극들(16)은 전자 방출부(18)의 전자 방출을 제어하는 구동 전극들로 기능한다. 즉, 두 전극들 중 어느 한 전극들에는 주사 신호 전압이 인가되고, 다른 한 전극들에는 데이터 신호 전압이 인가되며, 두 전극간 전압 차가 임계치 이상인 화소들에서 전자 방출부(18) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 그리고 이 전자들은 애노드 전극(26)에 인가된 고전압(대략 수백 내지 수천 볼트의 (+)직류 전압)에 이끌려 제2 기판(4)으로 향하면서 대응하는 형광층(22)에 충돌하여 이를 발광시킨다.

도 5는 본 발명의 실시예에 따른 SCE형 전자 방출 소자의 부분 단면도이다.

도 5를 참고하면, 제1 기판(2) 위에는 제1 전극(32)과 제2 전극(34)이 이격 되어 위치하고, 제1 전극(32)과 제2 전극(34)에는 각 전극의 표면 일부를 덮으면서 서로 근접 배치되는 제1 도전 박막(36)과 제2 도전 박막(38)이 형성된다. 그리고 제1 도전 박막(36)과 제2 도전 박막(38) 사이에는 이 도전 박막들(36, 38)과 연결되는 전자 방출부(40)가 형성되어 전자 방출부(40)가 도전 박막들(36, 38)을 통해 제1 전극(32) 및 제2 전극(34)과 전기적으로 연결된다.

제1 전극(32)과 제2 전극(34)은 도전성을 갖는 다양한 재료가 사용 가능하며, 제1 도전 박막(36)과 제2 도전 박막(38)은 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd) 등의 도전성 재료를 이용한 미립자 박막으로 형성한다. 전자 방출부(40)는 흑연형 탄소나 탄소 화합물 등으로 형성하는 것이 바람직하며, 전술한 FEA형 전자 방출 소자에서와 마찬가지로 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질로 형성할 수 있다.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 전술한 FEA형 전자 방출 소자에서와 동일한 구성의 형광층(22)과 흑색층(24) 및 애노드 전극(26)이 형성된다.

전술한 구조에서 제1 전극(32)과 제2 전극(34)에 각각 전압을 인가하면, 제1 도전 박막(36)과 제2 도전 박막(38)을 통해 전자 방출부(40)의 표면과 수평한 방향으로 전류가 흐르면서 표면 전도형 전자 방출이 이루어지고, 방출된 전자들은 애노드 전극(26)에 인가된 고전압에 의해 이끌려 제2 기판(4)으로 향하면서 대응하는 형광층(22)에 충돌하여 이를 발광시킨다.

상기한 실시예들에서 설명하지 않은 구체적인 구성은 일반적인 FEA형 전자 방출 소자나 SCE형 전자 방출 소자의 다양한 구성을 적용하여 실시하는 것이 가능하다.

또한, 본 실시예의 전자 방출 소자는 전술한 전자 방출 유닛(6, 6')과 발광부(8)의 구성에 더하여 도 1, 도 3 및 도 5에 도시한 바와 같이 제2 기판(4) 상의 발광부(8) 외측 영역에 아킹 방지부(10)를 구비한다. 아킹 방지부(10)는 전자 방출 소자 작용시 그 내부에 발생하는 이온이나 전하들을 소자 외부로 인출시켜 이들로 인한 아크 방전을 억제하는 역할을 한다.

도 6은 본 발명의 실시예에 따른 전자 방출 소자 중 제2 기판의 저면도로서, 도 1과 도 6을 참고하여 아킹 방지부(10)의 구성에 대해 설명한다. 참고로, 도 3과 도 5에 도시한 아킹 방지부는 도 1에 도시한 아킹 방지부와 동일한 구성으로 이루어진다.

본 실시예에서 아킹 방지부(10)는 소자 내부에서 발광부(8)와 임의의 거리를 두고 발광부(8)를 둘러싸도록 형성되는 전도 구배층(42)과, 전도 구배층(42)으로부터 제2 기판(4)의 일측 가장자리로 인출되며 접지 전압을 인가받는 리드선(44)으로 이루어진다. 전도 구배층(42)은 발광부(8)를 향한 일측에서부터 발광부(8)와 멀리 떨어진 다른 일측을 향해 점진적으로 높아지는 전기 전도도를 가지며, 이를 위해 전도 구배층(42)은 발광부(8)로부터 멀어질수록 큰 두께를 가지는 도전막으로 이루어진다.

전도 구배층(42)은 한가지 종류의 도전 물질, 일례로 도전성이 우수한 금속 물질을 여러번 증착하여 완성될 수 있다. 이 때, 발광부(8)로부터 멀어질수록 금속 물질을 점차 작은 폭으로 증착하여 전술한 전도 구배층(42)을 형성한다. 전도 구배층(42)은 폭 방향을 따라 그 전체가 두께 차이를 갖도록 형성되거나, 도 1에 도시한 바와 같이 그 일부에서 두께 차이를 갖도록 형성된다.

이러한 전도 구배층(42)은 리드선(44)을 통해 접지되어 전자 방출 소자 내부에서 저전위 영역을 이룬다.

따라서, 전자 방출 소자 작용시 전자 방출부(18, 40)에서 방출된 전자들이 잔류 가스를 이온화시키고, 이온화된 가스가 전자를 방출하며, 이 전자들이 다시 잔류 가스를 이온화시키는 과정을 반복하더라도 이 과정에서 생긴 이온이나 전하들은 저전위 영역을 이루는 전도 구배층(42)을 통해 외부로 빠져나간다. 더욱이 발광부(8)로부터 멀어질수록 전기 전도도가 높아지는 전도 구배층(42)의 특성으로 인해, 이온이나 전하들은 전도 구배층(42)의 낮은 전도도 영역에서 높은 전도도 영역으로 쉽게 흘러 외부로 빠져나간다. (도 7에 이온의 흐름 경로를 화살표로 도시하였다.)

이와 같이 본 실시예의 전자 방출 소자는 소자 내부에서 발생한 이온이나 전하들을 신속하게 외부로 방출시켜 아크 방전을 억제하며, 아크 방전으로 인한 내부 구조물의 파손을 최소화한다. 또한, 아크 방전 억제에 따라 애노드 전극(26)에 보다 높은 전압을 인가할 수 있어 화면 휘도와 표시 품질을 높일 수 있다.

한편, 발광부(8)와 전도 구배층(42) 사이에는 도 8에 도시한 바와 같이 이들 사이의 전기 절연을 위한 절연막(46)이 형성되거나, 도 9에 도시한 바와 같이 전도 구배층(42)보다 높은 전기 저항을 가지는 저항층(48)이 형성될 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 그 작용시 내부에서 발생한 이온이나 전하들을 신속하게 외부로 방출시켜 아크 방전을 억제하며, 아크 방전으로 인한 내부 구조물의 파손을 최소화한다. 또한, 본 발명에 의한 전자 방출 소자는 아크 방전을 효율적으로 억제함에 따라 애노드 전극에 보다 높은 전압을 인가할 수 있어 화면의 휘도와 표시 품질을 높일 수 있다.

Claims (12)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판에 제공되며 전자들을 방출하는 전자 방출 유닛과;

   상기 제2 기판에 제공되며 상기 전자들에 의해 가시광을 방출하는 발광부와;

   상기 제2 기판에서 상기 발광부와 임의 거리를 두고 이를 둘러싸도록 형성되는 전도 구배층과, 전도 구배층으로부터 제2 기판의 일측 가장자리로 인출되며 접지 전압을 인가받는 리드선을 구비하는 아킹 방지부; 및

   상기 전자 방출 유닛과 상기 발광부 및 상기 전도 구배층을 그 내부에 두며 상기 제1 기판과 제2 기판 사이의 가장자리에 배치되는 측벽을 포함하며,

   상기 전도 구배층은 상기 발광부로부터 멀어질수록 큰 두께를 가지는 도전막으로 이루어져 발광부로부터 멀어질수록 높은 전기 전도도를 가지는 전자 방출 소자.
2. 제1항에 있어서,

   상기 전자 방출 유닛이,

   상기 제1 기판 상에 절연층을 사이에 두고 서로 교차하도록 형성되는 제1 전극 및 제2 전극과;

   상기 제1 전극에 연결되는 전자 방출부를 포함하는 전자 방출 소자.
3. 제2항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
4. 제2항에 있어서,

   상기 전자 방출부가 선단이 뾰족한 팁 구조물로 이루어지는 전자 방출 소자.
5. 제1항에 있어서,

   상기 전자 방출 유닛이,

   상기 제1 기판 상에 서로 이격되어 위치하는 제1 전극 및 제2 전극과;

   상기 제1 전극 및 제2 전극의 표면 일부를 덮으면서 서로 근접하게 배치되는 제1 도전 박막 및 제2 도전 박막과;

   상기 제1 도전 박막과 제2 도전 박막 사이에서 이 도전 박막들에 전기적으로 연결되는 전자 방출부를 포함하는 전자 방출 소자.
6. 제5항에 있어서,

   상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
7. 제1항에 있어서,

   상기 발광부가,

   상기 제2 기판 상에 형성되는 형광층 및 흑색층과;

   상기 형광층과 흑색층의 일면에 형성되는 애노드 전극을 포함하는 전자 방출 소자.
8. 제7항에 있어서,

   상기 애노드 전극이 상기 제1 기판을 향한 상기 형광층과 흑색층의 일면에 위치하며, 금속막으로 이루어지는 전자 방출 소자.
9. 제7항에 있어서,

   상기 애노드 전극이 상기 제2 기판을 향한 상기 형광층과 흑색층의 일면에 위치하며, 투명 도전막으로 이루어지는 전자 방출 소자.
10. 제1항 내지 제9항 중 어느 한 항에 있어서,

    상기 전도 구배층이 한 종류의 도전 물질로 이루어지는 전자 방출 소자.
11. 제1항 내지 제9항 중 어느 한 항에 있어서,

    상기 발광부와 상기 전도 구배층 사이에 위치하는 절연막을 더욱 포함하는 전자 방출 소자.
12. 제1항 내지 제9항 중 어느 한 항에 있어서,

    상기 발광부와 상기 전도 구배층 사이에 위치하는 저항층을 더욱 포함하는 전자 방출 소자.

Images