KR20070024133A - 전자 방출 소자 - Google Patents

Abstract

본 발명의 목적은 스페이서 길이가 걸더라도 고온 공정에서 스페이서가 휘거나 탈락하는 현상을 방지하여 기판에 스페이서를 보다 더 견고하게 고착시킬 수 있는 전자 방출 소자를 제공하는 것이다.

본 발명에 따른 전자 방출 소자는, 서로 대향하여 배치되는 제1 기판 및 제 2 기판과 제1 기판 및 제2 기판 사이에 배치되는 스페이서들을 포함하고, 제1 기판과 제2 기판이 동일한 재질로 이루어지고, 스페이서가 상기 재질의 열팽창 계수의 ± 15% 이내의 열팽창 계수를 가지는 재질로 이루어진다.

전자방출소자, FEA, SCE, 스페이서, 열팽창계수, 기판

Description

전자 방출 소자{ELECTRON EMISSION DEVICE}

도 1은 본 발명에 따른 전자 방출 소자의 부분 단면도이다.

도 2는 본 발명의 일 실시예에 따른 전계 방출 어레이(FEA)형 전자 방출 소자의 부분 분해 사시도이다.

도 3 및 도 4는 본 발명의 일 실시예에 따른 전계 방출 어레이(FEA)형 전자 방출 소자의 부분 단면도들이다.

도 5는 본 발명의 다른 실시예에 따른 표면 전도(SCE)형 전자 방출 소자의 부분 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로, 보다 상세하게는 기판에 스페이서를 보다 더 견고하게 고착할 수 있는 전자 방출 소자에 관한 것이다.

일반적으로, 전자 방출 소자는 전자원으로 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식이 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA, 이하 FEA라 칭함)형, 표면 전도 에미션(Surface Conduction Emission; SCE, 이하 SCE라 칭함)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM, 이하 MIM이라 칭함)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS, 이하 MIS라 칭함)형 등이 알려져 있다.

상기 MIM형과 MIS형 전자 방출 소자는 각각 금속/절연층/금속(MIM)과 금속/절연층/반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 절연층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때, 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속 쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한다.

상기 SCE형 전자 방출 소자는 일측 기판 위에 서로 마주보며 배치된 제1 전극과 제2 전극 사이에 도전 박막을 형성하고 이 도전 박막에 미세 균열을 제공함으로서 전자 방출부를 형성하며, 양 전극에 전압을 인가하여 도전 박막의 표면으로 전류가 흐를 때 전자 방출부로부터 전자가 방출되는 원리를 이용한다.

그리고 상기 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비(aspect ratio)가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 탄소 나노튜브와 흑연 및 다이아몬드상 탄소와 같은 탄소계 물질을 전자 방출부로 형성한 예가 개발되고 있다.

이와 같이 냉음극을 이용하는 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 더불어 전자 방출부의 전자 방출을 제어하는 구동 전극들을 구비하며, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 형광층을 향해 효율적으로 가속되도록 하는 전자 가속 전극을 구비하여 소정의 발광 또는 표시 작용을 하게 된다.

상기 전자 방출 소자는 진공 용기 내부에 다수의 스페이서들을 설치하고 있다. 이 스페이서들은 제1 기판과 제2 기판의 간격을 일정하게 유지시키며, 진공 용기 내, 외부 압력 차이에 의한 기판의 변형과 파손을 방지하는 역할을 한다.

이때, 스페이서들은 전자 방출부에서 형광층을 향해 진행하는 전자들을 차단하지 않도록 각 형광층 사이에 위치하는 비발광 영역인 흑색층에 대응하여 배치되는 것이 일반적이며 주로 유리나 세라믹으로 제작된다.

또한, 제1 기판과 제2 기판에 스페이서를 보다 더 견고하게 고착시키기 위해서는 제한된 비발광 영역 내에서 스페이서의 길이 및 폭을 가능한 한 크게 하여 형성하는 것이 유리하다.

그런데, 제1 기판의 가장자리에 밀봉재를 위치시키고 고온 분위기에서 제2 기판을 제1 기판 위에 가압하여 접합시키는 봉착 공정 시, 양 기판과 더불어 스페이서들 또한 열에 의해 팽창하게 된다. 따라서, 스페이서를 형성할 때 이의 열팽창 특성을 고려하지 않으면 봉착 공정에서 기판들과의 열팽창 계수 차이에 의해 스페이서가 휘거나 기울어지는 등의 문제가 발생하게 된다.

이러한 문제는 길이가 큰 스페이서, 이른 바 벽체(wall)형 스페이서를 구비하는 전자 방출 소자에서 더욱 심각하게 나타난다.

따라서, 본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 스페이서 길이가 길더라도 고온 공정에서 스페이서가 휘거나 탈락하는 현상을 방지하여 기판에 스페이서를 보다 더 견고하게 고착시킬 수 있는 전자 방출 소자를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명은, 서로 대향하여 배치되는 제1 기판 및 제 2 기판과 제1 기판 및 제2 기판 사이에 배치되는 스페이서들을 포함하고, 제1 기판과 제2 기판이 동일한 재질로 이루어지고, 스페이서가 상기 재질의 열팽창 계수의 ± 15% 이내의 열팽창 계수를 가지는 재질로 이루어지는 전자 방출 소자를 제공한다.

또한, 상기의 목적을 달성하기 위하여 본 발명은, 서로 대향하여 배치되는 제1 기판 및 제 2 기판과, 제1 기판 위에 제공되는 전자 방출 유닛과, 제2 기판 중 제1 기판과의 대향면에 제공되는 발광 유닛, 및 제1 기판 및 제2 기판 사이에 배치되는 스페이서들을 포함하고, 제1 기판과 제2 기판이 동일한 재질로 이루어지고, 스페이서가 상기 재질의 열팽창 계수의 ± 15% 이내의 열팽창 계수를 가지는 재질로 이루어지는 전자 방출 소자를 제공한다.

여기서, 스페이서는 원 기둥형, 사각 기둥형, 십자 기둥형 및 벽체형 중 어느 하나의 형상으로 이루어질 수 있다.

또한, 전자 방출 유닛이 상호 절연 상태를 유지하며 형성되는 제1 전극들 및 제2 전극들과, 제1 전극들 및 제2 전극들 중 적어도 하나의 전극들에 연결되는 전자 방출부들을 포함할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

먼저, 도 1을 참조하여 본 발명에 따른 전자 방출 소자에 대하여 설명한다.

도 1을 참조하면, 동일한 재질로 이루어진 제1 기판(10)과 제2 기판(20)이 서로 평행하게 대향 배치되고, 제1 기판(10)에는 전자 방출을 위한 전자 방출 유닛(100)이 제공되고, 제2 기판(20)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 위한 발광 유닛이 제공된다.

제1 기판(10)의 전자 방출 유닛(100)은, 도면에 상세하게 도시하지는 않았지만 다수의 전자 방출부들과 이 전자방출부들로부터 전자 방출을 제어하기 위한 구동 전극들로 이루어진다.

제2 기판(20)의 발광 유닛은, 서로간 임의의 거리를 두고 배치되는 다수의 형광층들(22)과, 각 형광층(22) 사이로 배치되는 비발광 영역과, 제1 기판(10) 측에서 방출된 전자들이 형광층(22)을 향해 효율적으로 가속되도록 하는 전자 가속 전극(미도시)으로 이루어지며 비발광 영역에 흑색층(24)이 배치될 수 있다.

그리고, 제1 기판(10)과 제2 기판(20) 사이에는 다수의 스페이서들(도면에서는 편의상 하나의 스페이서를 도시함)(30)이 배치되어 두 기판(10, 20) 사이의 간격을 일정하게 유지시킨다.

본 발명에서 스페이서(30)는 흑색층(24)이 위치하는 비발광 영역에 대응하여 배치되고, 기판(10, 20)을 이루는 재질의 열팽창 계수의 ±15% 이내의 열팽창 계수를 가지는 재질로 이루어진다.

또한, 스페이서(30)는 원 기둥형, 사각 기둥형, 십자 기둥형 및 벽체형 중 어느 하나의 형상, 바람직하게 벽체형으로 이루어질 수 있다.

상술한 제1 기판(10)과 제2 기판(20)은 그 사이에 스페이서들(30)이 배치된 상태에서 봉착 공정에 의해 가장자리가 일체로 접합되고, 내부 공간부가 배기되어 진공 상태를 유지함으로써 전자 방출 소자를 구성하게 된다.

상기 봉착 공정은 제1 기판(10)의 가장자리에 글래스 프릿을 도포하고 고온 분위기에서 제2 기판(20)을 제1 기판(10)에 가압하여 접합하는 과정으로 이루어진다.

본 발명에서는 스페이서(30)가 기판(10, 20)을 이루는 재질의 열팽창 계수의 ± 15 % 이내의 열팽창 계수를 가지는 재질로 이루어짐에 따라, 상기 봉착 공정에서 스페이서(30)에 고온의 열이 가해지더라도 스페이서(30)가 휘거나 탈락하는 현상 등은 발생되지 않는다.

다음으로, 상술한 스페이서(30)를 FEA형 전자 방출 소자에 적용한 경우를 도 2 내지 도 4를 참조하여 설명한다.

도 2는 본 발명의 일 실시예에 따른 FEA형 전자 방출 소자의 부분 분해 사시도이고, 도 3 및 도 4는 도 2의 FEA형 전자 방출 소자의 부분 단면도이다.

도 2 내지 도 4를 참조하면, 동일한 재질로 이루어진 제1 기판(10)과 제2 기판(20)이 서로 평행하게 대향 배치되고, 제1 기판(10) 위에는 전자 방출을 제어하기 위한 제1 전극으로서 캐소드 전극들(110)이 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되며, 캐소드 전극들(110)을 덮으면서 제1 기판(10) 전체에 절연층(112)이 형성된다. 절연층(112) 위에는 전자 방출을 제어하기 위한 제2 전극으로서 게이트 전극들(114)이 캐소드 전극들(110)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(110)과 게이트 전극(114)이 교차하는 영역을 화소 영역으로 정의하면, 캐소드 전극(110) 위로 각 화소 영역마다 적어도 하나 이상의 전자 방출부(116)가 형성되고, 절연층(112)과 게이트 전극(114)에는 각 전자 방출부(116)에 대응하는 개구부(112a, 114a)가 각각 형성되어 제1 기판(10) 위로 전자 방출부(116)가 노출된다.

전자 방출부(116)는 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터 사이즈 물질, 바람직하게는 탄소 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소, C₆₀(fullerene) 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어질 수 있으며, 그 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

도면에서는 전자 방출부들(116)이 원형의 평면 형상을 가지면서 각 단위 화소마다 한 쌍으로 캐소드 전극(110)의 길이 방향을 따라 배열되는 구성을 도시하였으나, 전자 방출부(116)의 평면 형상과 단위 화소별 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

한편, 상기 실시예에서는 절연층(112)을 사이에 두고 게이트 전극(114)이 캐소드 전극(112) 위에 위치하는 구조에 대해 설명하였지만, 그 반대의 경우, 즉 캐 소드 전극이 게이트 전극 위에 위치하는 구조도 가능하며, 이 경우 전자 방출부는 캐소드 전극의 일 측면과 접촉하면서 절연층 위로 형성될 수 있다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(20)의 일면에는 적색(Red; R), 녹색(Green; G), 청색(Blue; B) 형광체로 구성된 형광층(22)이 임의의 간격을 두고 형성되고, 각 형광층(22) 사이로 비발광 영역이 배치된다. 비발광 영역에는 화면의 콘트라스트 향상 등을 위한 차광층으로서 흑색층(24)이 제공될 수 있으며, 흑색층(24)은 주로 크롬 또는 크롬 산화물로 이루어진다.

그리고 형광층(22)과 흑색층(24) 위로 전자빔 가속을 위한 가속 전극으로서 알루미늄(Al)과 같은 금속 재질로 이루어진 애노드 전극(26)이 형성된다. 애노드 전극(26)은 외부로부터 전자빔 가속에 필요한 전압을 인가 받으며, 메탈백(metal back) 효과에 의해 화면의 휘도를 높이는 역할을 한다.

이러한 애노드 전극(26)은 금속재질 대신 ITO와 같은 투명 재질로 형성될 수 있는데, 이 경우에는 애노드 전극(26)이 제2 기판(20) 상에 먼저 형성되고 그 위로 형광층(22)과 흑색층(24)이 형성된다.

또 다른 한편으로는, 제2 기판(20) 상에 투명 재질의 애노드 전극과 메탈백(metal back)으로서의 금속 박막이 모두 형성될 수도 있는데, 이 경우 투명 재질의 애노드 전극은 제2 기판(20) 전체에 형성되거나 소정의 패턴으로 구분되어 복수 개로 형성될 수 있다.

그리고, 제1 기판(10)과 제2 기판(20) 사이에는 다수의 스페이서들(30)이 배치되어 두 기판(10, 20) 사이의 간격을 일정하게 유지시킨다.

본 실시예에서 스페이서(30)는 흑색층(24)이 위치하는 비발광 영역에 대응하여 배치되고, 기판(10, 20)을 이루는 재질의 열팽창 계수의 ±15% 이내의 열팽창 계수를 가지는 재질로 이루어진다.

또한, 스페이서(30)는 원 기둥형, 사각 기둥형, 십자 기둥형, 벽체형 등 여러 형성이 가능한데, 일례로 도 2 내지 도 4에서는 벽체형 스페이서를 나타내었다.

상술한 제1 기판(10)과 제2 기판(20)은 게이트 전극(114) 애노드 전극(26)이 마주하고 그 사이에 스페이서들(30)이 배치된 상태에서 상기 봉착 공정에 의해 가장자리가 일체로 접합되고, 내부 공간부가 배기되어 진공 상태를 유지함으로써 FEA형 전자 방출 소자를 구성하게 된다.

본 실시예에서는 스페이서(30)가 기판(10, 20)을 이루는 재질의 열팽창 계수의 ± 15 % 이내의 열팽창 계수를 가지는 재질로 이루어짐에 따라, 상기 봉착 공정에서 스페이서(30)에 고온의 열이 가해지더라도 스페이서(30)가 휘거나 탈락하는 현상 등은 발생되지 않는다.

이와 같이 구성되는 전자 방출 소자는 외부로부터 캐소드 전극(110), 게이트 전극(114) 및 애노드 전극(26)에 소정의 전압을 공급하여 구동하는데, 캐소드 전극(110)과 게이트 전극(114) 중 어느 하나의 전극에는 주사 신호 전압이 인가되고, 다른 하나의 전극에는 데이터 신호 전압이 인가되며, 애노드 전극(26)에는 수백 내지 수천 볼트의 (＋) 전압이 인가된다.

이에 따라, 캐소드 전극(110)과 게이트 전극(114) 사이의 전압차가 임계치 이상인 화소들에서 전자 방출부(116) 주위에 전계가 형성되어 이로부터 전자가 방 출되고, 방출된 전자들은 애노드 전극(26)에 인가된 고전압에 이끌려 대응하는 화소의 형광층(22)에 충돌하여 이를 발광시킨다.

본 실시예에서는 상술한 재질의 스페이서(30)가 FEA형 전자 방출 소자에 적용된 경우를 설명하였지만, 이러한 스페이서(30)의 적용은 FEA형에만 한정되지 않고 두 기판들 사이에 스페이서들을 구비하는 기타 전자 방출 소자 및 평판 표지 장치 등에도 용이하여 적용할 수 있다.

일례로 전자 방출 소자 중 SCE형 전자 방출 소자에 상술한 재질의 스페이서(30)를 적용한 경우를 도 5를 참조하여 설명한다.

도 5는 본 발명의 다른 실시예에 따른 SCE형 전자 방출 소자를 나타낸 부분 단면도로서, 도 2 내지 도 4와 동일한 구성에 대해서는 동일한 도면 부호를 부여하고 그에 대한 상세한 설명은 생략한다.

도 5를 참조하면, 동일한 재질로 이루어진 제1 기판(10)과 제2 기판(20)이 스페이서(30)를 사이에 두고 서로 평행하게 대향 배치된다. 스페이서(30)는 상기 일 실시예와 마찬가지로 흑색층(24)이 위치하는 비발광 영역에 대응하여 배치되고, 기판(10, 20)을 이루는 재질의 열팽창 계수의 ±15% 이내의 열팽창 계수를 가지는 재질로 이루어진다.

제1 기판(10) 위에는 제1 전극(120)과 제2 전극(122)이 소정의 간격을 두고 배치되고, 제1 전극(120)과 제2 전극(122)에는 각각 표면의 일부를 덮으면서 서로 근접하도록 제1 도전 박막(124)과 제2 도전 박막(126)이 형성된다. 그리고 제1 도전 박막(124)과 제2 도전 박막(126) 사이에 이 도전 박막들과 연결되는 전자 방출 부(128)가 형성되며, 전자 방출부(128)는 이 도전 박막들(124, 126)을 통해 제1 전극(120) 및 제2 전극(122)과 전기적으로 연결된다.

상술한 구조에서 제1 전극(120)과 제2 전극(122)은 도전성을 갖는 다양한 재료가 사용 가능하며, 제1 도전 박막(124)과 제2 도전 박막(126)은 니켈(Ni), 금(Au), 백금(Pt), 팔라듐(Pd) 등의 도전성 재료를 이용한 미립자 박막으로 형성한다.

전자 방출부(128)는 흑연형 탄소나 탄소 화합물 등으로 형성하는 것이 바람직하다. 또한, 전자 방출부(128)는 상술한 일 실시예와 마찬가지로 탄소 나노튜브, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀(fullerene) 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어질 수 있다.

그리고, 제2 기판(20) 위에는 상기 일 실시예와 마찬가지로 형광층(22), 흑색층(24) 및 애노드 전극(26)이 배치된다.

이와 같이 구성되는 SCE형 전자 방출 소자는 제1 전극(120)과 제2 전극(122)에 전압을 각각 인가하면, 제1 도전 박막(124)과 제2 도전 박막(126)을 통해 전자 방출부(128)의 표면과 수평한 방향으로 전류가 흐르면서 표면 전도형 전자 방출이 이루어지고, 방출된 전자들은 애노드 전극(26)에 인가된 고전압에 이끌려 제2 기판(20)으로 향하면서 대응하는 형광층(22)에 충돌하여 이를 발광시킨다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 따른 전자 방출 소자는 스페이서 길이를 길게 하여도 두 기판의 접합을 위한 봉착 공정 시 스페이서가 휘거나 탈락하는 현상을 방지할 수 있어 기판에 스페이서를 보다 더 견고하게 고착시킬 수 있다.

따라서, 스페이서에 의해 전자빔 경로가 차단되는 것을 예방할 수 있으므로, 전자 방출 소자의 표시 특성 저하를 방지할 수 있다.

Claims (5)

1. 서로 대향하여 배치되는 제1 기판 및 제 2 기판과

   상기 제1 기판 및 제2 기판 사이에 배치되는 스페이서들을 포함하고,

   상기 제1 기판과 제2 기판이 동일한 재질로 이루어지고,

   상기 스페이서가 상기 재질의 열팽창 계수의 ± 15% 이내의 열팽창 계수를 가지는 재질로 이루어지는 전자 방출 소자.
2. 제1 항에 있어서,

   상기 스페이서가 원 기둥형, 사각 기둥형, 십자 기둥형 및 벽체형 중 어느 하나의 형상으로 이루어지는 전자 방출 소자.
3. 서로 대향하여 배치되는 제1 기판 및 제 2 기판과;

   상기 제1 기판 위에 제공되는 전자 방출 유닛과;

   상기 제2 기판 중 상기 제1 기판과의 대향면에 제공되는 발광 유닛; 및

   상기 제1 기판 및 제2 기판 사이에 배치되는 스페이서들을 포함하고,

   상기 제1 기판과 제2 기판이 동일한 재질로 이루어지고,

   상기 스페이서가 상기 재질의 열팽창 계수의 ± 15% 이내의 열팽창 계수를 가지는 재질로 이루어지는 전자 방출 소자.
4. 제3 항에 있어서,

   상기 스페이서가 원 기둥형, 사각 기둥형, 십자 기둥형 및 벽체형 중 어느 하나의 형상으로 이루어지는 전자 방출 소자.
5. 제3 항에 있어서,

   상기 전자 방출 유닛이 상호 절연 상태를 유지하며 형성되는 제1 전극들 및 제2 전극들과,

   상기 제1 전극들 및 제2 전극들 중 적어도 하나의 전극들에 연결되는 전자 방출부들을 포함하는 전자 방출 소자.

Images