JP3961045B2

JP3961045B2 - フラットパネル表示装置用の新規な電界放出素子

Info

Publication number: JP3961045B2
Application number: JP12225496A
Authority: JP
Inventors: フエル−ペイ・クオ
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1995-04-21
Filing date: 1996-04-19
Publication date: 2007-08-15
Anticipated expiration: 2016-04-19
Also published as: EP0739022A2; US5587628A; EP0739022A3; JPH08298067A

Description

【０００１】
【発明の背景】
本発明は、全般的に、電界放出素子に関するものであり、更に詳細には、フラットパネル表示装置用の電界放出素子に関するものである。
【０００２】
多数の研究者がフラットパネル表示装置用の信頼性の高い電界放出素子を製造することを試みてきた。それは非常に困難な仕事である。
【０００３】
通常は、電界放出素子は鋭い先端部と、この先端部の近くのゲートとを有するエミッタを有する。電界放出素子は、部分真空内で、ゲートの上部に蛍光スクリーンを備えている。スクリーンは通常は高い正電圧に維持される。ゲートとエミッタの間に選択した電位差を加えると、先端部から電子が放出され、それがスクリーンの高い正電圧によってスクリーンに引き付けられて、スクリーン上で光を発生する。
【０００４】
１つの従来技術は円錐形のエミッタを提供する。各円錐の先端部がその対応する開口部の中間にあり、その開口部の縁部は円錐に非常に近接している。各開口部はその対応する円錐のゲートとして作用する。通常は、フラットパネル表示装置上の画素がそのようなエミッタのアレイによって発生される。そのようなエミッタまたは陰極についての一般的な考察はC.A. Spindtの論文「Physical properties of thin-film field emission cathodes with molybdenum cones」Journal of Applied Physics、４７巻１２号（１９７６年１２月）に記載されている。
【０００５】
円錐形エミッタとその対応するゲートとの間の典型的な電位差は約１００ボルトであり、穴の形の開口部の寸法は約１ミクロンである。そのような高い電位差は、対応する電気ドライバに対する挑戦であるばかりでなく、とくに表示装置を電池によって動作させる場合には、所望の消費電力より多くの電力を消費する。穴の寸法を０．１ミクロンより小さくすることによって、ゲートとその対応するエミッタとの間の電位差を３０ボルトより小さくすることが試みられてきた。それらの試みはあまり成功していない。このようなエミッタを１０インチ×１０インチの面積に１００万個設けたフラットパネル表示装置を考えてみる。そのような広い面積に半ミクロンより小さい寸法のリソグラフィを行うことは非常に困難で、費用を要する。
【０００６】
また、上記円錐および同心ゲート電界エミッタ構造では、電子放出は先端部の直径の逆数に指数関数的に比例する。先端部の直径は、電界エミッタを製造する際に制御することがより困難なパラメータの１つである。先端は極めて鋭い性質のものであるため、先端の直径が少し変化しても放出される電子の量が許容できないほど変化し、そのために表示装置によって発生する光が許容できないほど一様でなくなる。そのような非一様性のために電子放出がゆらぐことになる。
【０００７】
エミッタにおける動作電圧は円錐の先端部の直径に比例する。先端部の直径は１００オングストロームまで小さくすることができ、通常費用のかかるコリメート真空蒸着技術を用いて製作される。上記のように広い面積全体にわたって、先端部の寸法がほぼ同じである、そのような円錐を何百万個も製造することは困難である。この非一様性に対する１つの解決策は、各画素ごとに多数の放出円錐を製造することである。各円錐ごとに極めて精密な先端部を依然として製造しなければならないが、電子放出のゆらぎは統計的平均化によって減少する。非一様性の問題を解決するために一般的に用いられる別の方式は、各円錐に電流制限抵抗を付加することである。円錐用の抵抗は、円錐から単位時間当たりに放出される電子の量、すなわち放出電流に比例する自己バイアスを生ずる。自己バイアスは円錐の先端部における電界を弱くする。
【０００８】
フラットパネル表示装置用に何百万個という電界エミッタをアレイ状に製造する際には、ゲート導体とエミッタ導体は通常、行と列に配列され、それらを個別にアドレス可能にするためにそれらの導体の間に絶縁体が設けられる。通常、導体の間の絶縁体は露出されたままにされ、したがって、電界エミッタによって放出された電子、または蛍光体スクリーンやその他の正に帯電した表面から逆散乱された電子がそれに衝突する。電子は絶縁体の表面に蓄積される傾向がある。露出している絶縁体表面に長時間にわたって電子が蓄積すると、絶縁体とその近くの導体の間に、絶縁体が保持できるレベルより高いレベルの電位差が生ずることがある。非常にしばしば蓄積されている電子が絶縁体表面に沿って破局的な放電を起こすことがあり、その放電によって絶縁が破壊したり、物質が局部的に破壊されたりすることになる。そうすると装置が動作不能になる。
【０００９】
リソグラフィにおけるこの困難のため、１つの画素に固定できるエミッタの数が制限され、かつ電子放出のゆらぎを減少する統計的平均化の効果も制限される。さらに精密で一層費用がかかるリソグラフィ技術に頼ることなしに、放出サイトの密度を高めるために用いる１つの技術は、線状エミッタまたは縁部エミッタを用いることである。線状エミッタは、円錐を有する点状エミッタを１列に並べて円錐の先端部の間にスペースのない直線アレイを形成することによって、形成されるものと考えることができる。この場合も、各線にその対応するゲートが非常に近接する。そのゲートはスロットの構造を有し、そのスロットの中央に線状エミッタが配置される。スロットの寸法はサブミクロンの範囲とすることができる。円錐と同様に、線状エミッタにはいくつかの欠点がある。すなわち、サブミクロン・リソグラフィが必要であり、各線の縁部の曲率半径が１００オングストロームの範囲となる可能性があり、反射された電子を集めるための多数の露出された誘電表面が必要となる。一様な電子放出を確保するために、各線に沿って一様な鋭さを保つ鋭い縁部を一貫して形成することは困難である。縁部のある部分が他の部分より鋭い場合、電子放出がその鋭い領域に集中する。そうすると非常に明るい点を伴う暗い光の線が得られることになる。そのような実施形態は、その鋭い縁部における絶縁破壊の可能性がはるかに高く、そのため線状エミッタの統計的平均化の利点が減少するので、好ましくない。更に、線状エミッタは通常は誘電体層によってそのゲートから分離される。エミッタをゲートに接近させて電子を抽出するために誘電体層は薄くなければならない。誘電体層が一様でなかったり、誘電体層にピンホールが存在すると、絶縁破壊が生じて、装置が破壊される恐れがある。
【００１０】
線状エミッタははるかに高い密度の数の放出点すなわち放出サイトを生ずるが、線の縁部に沿う放出サイトにおける電界が弱くなることによって、電子放出の利益が無になることがある。相互に並んで配置されているために、放出サイトは相互に遮蔽して放出サイトにおける電界を弱くする。そうすると個々の放出サイトからの電子放出が減少する。放出電流を増加するために、ゲートとエミッタの間に加えられる電位差を大きくすることができる。そうすると装置の電力消費量が増加する。放出電流を増加する別の方法は、ゲートとエミッタの間の距離を短くすることである。そうするとゲートとエミッタを分離する誘電体層中の電界が強くなる。しかし、電界が強くなると、絶縁破壊の機会が多くなる。エミッタの曲率半径を小さくすることによっても放出電流を増大させることができる。しかし、そうするとリソグラフィおよび薄膜処理が一層困難になり、装置の製造コストが更に上昇する。
【００１１】
１実施態様では線状エミッタを金属で構成する。その線状エミッタに沿った概念的な放出サイトは相互に物理的には分離されない。一様な放出を高める１つの方法は、それらのサイトに個々に電流制限抵抗を付加することである。しかし、金属製エミッタでは、それらの概念的な放出サイトにそのような抵抗を付加することは物理的に不可能である。個々のサイトに電流制限抵抗がない場合、縁部からの電子放出は曲率半径がより小さいサイトから行われることになる。これは線状エミッタの利点の１つ、すなわち、高い放出サイト密度を大きく損なうことになる。
【００１２】
処理およびリソグラフィにおいて増大する困難を軽減する１つの方法は、垂直に直立するエミッタ構造を平らで水平な積み重ねた構造に変えることである。通常は、そのような平らな構造では、エミッタの上と下にゲートが形成されてゲート−エミッタ−ゲート・スタックを形成する。水平な縁部エミッタまたは線状エミッタから放出された電子は水平方向に進もうとする。放出された電子を集めるために同一平面内にある陽極を用いる。それらの構造では表示装置の離れて配置されているスクリーンが電子を効率的に集めることは困難なので、それらの構造は表示装置の応用例には適当ではないかもしれない。他の何人かの研究者は、下側のゲートの下に遮蔽層を追加し、ゲート−エミッタ−ゲート・スタックの前方に偏向電極を設けることによって、その構造を改良している。遮蔽層と偏向電極に適切な負電圧を加えることによって、最初は水平方向にある電子が偏向されて、離れて配置されているスクリーンに向かって垂直方向に進む。そのような改良された構造にもいくつかの欠点がある。第１に、効果的にするために、偏向器と遮蔽層をゲート−エミッタ−ゲート・スタック構造の非常に近くに配置しなければならない。そうするためには進歩したリソグラフィ装置および技術を使用する必要がある。更に、遮蔽層に加える電圧は十分負でなければならず、電子を偏向させるために遮蔽層の位置はエミッタに十分近くなければならない。エミッタに非常に近いそのような遮蔽層はゲートにも非常に近い。そうすると火花放電が生じて絶縁破壊が生じ、それによって装置が破壊される。
【００１３】
以上の説明から、製造が非常に困難ではなく、効率が高く、その対応する画素全体を横切って一様な電子ビームを形成でき、薄膜電界エミッタアレイの破壊の大きな原因の２つである、火花放電および絶縁破壊の可能性を大幅に減少した電界放出素子が依然として求められていることは明らかである。
【００１４】
【発明の概要】
本発明は、製造が比較的容易で、効率が高く、その放出縁部を横切って一様な電子ビームを形成でき、火花放電および絶縁破壊の可能性が大幅に減少した信頼性の高い電界放出素子を提供するものである。
【００１５】
第１の好適な電界放出素子は基板上に組み立てられたエミッタ層と、スペーサ層と、ゲート層とを含む。抵抗物質で形成したエミッタ層は縁部を有する側端部を含む。縁部を露出させるためにスペーサ層はエミッタ層の一部のみの上に設けられる。ゲート層はスペーサ層の上に形成され、ゲート層の側端部がテーパ状にされて縁部でくさびを形成する。
【００１６】
ゲートが選択した正電圧を加えたスクリーンの下になるように電界エミッタが配置される。エミッタとゲートの間に選択した電圧差が加えられると、エミッタ層の縁部から電子が放出され、それらの電子はスクリーンに引き寄せられる。
【００１７】
くさびはゲートに集められる電子の量を減少させてエミッタの効率を高める。エミッタ層が抵抗性であるため、エミッタ層の縁部に沿って放出される電子の一様性が高まる。好適な実施例においては、ゲートの縁部とエミッタの縁部の間の最も短い距離（これは非常に重要な寸法である）が、薄膜、すなわち、スペーサ層の厚さによって制御される。更に、この好適な実施例は、ゲートをマスクとして機能させて、自己位置合わせリソグラフィ法で製造される。したがって、この装置の製造にサブミクロン・リソグラフィを使用する必要はない。
【００１８】
別の好適な実施例においては、ゲート層はゲート誘電体層の上にゲート導体層を含み、スペーサ層は導電性または半導電性である。この実施例は、少なくとも、ゲート層の底面のうち、スペーサ層によって覆われない部分を覆う抵抗層を更に含む。抵抗層はスペーサ層をゲート導体層に接続する。この構造はゲート層の底面への電子の蓄積を減少させ、絶縁破壊、火花放電および漏れ電流の可能性を低くする。エミッタ層の上のスペーサ層を後退させてエミッタ層の縁部を一層露出させることによってこの実施例を更に改良できる。こうすることによって、ゲート層の底面のうち、スペーサ層によって覆われない部分の抵抗層の単位長さ当たりの電位差が小さくなり、それによって絶縁破壊の可能性が低くなる。
【００１９】
別の好適な実施例においては、第１の好適な実施例におけるゲート層はゲート誘電体層と、ゲート誘電体層の一部の上のゲート導体層と、少なくとも、ゲート誘電体層のうち、ゲート導体層によって覆われていない部分の上の抵抗層とを含む。抵抗層は放出された電子にゲート誘電体層が露出されることを阻止する。
【００２０】
第１の好適な実施例は、少なくとも、基板のうち、エミッタ層によって覆われていない部分の上に抵抗層を設けることによって改良することもできる。これは基板が放出された電子にさらされることも阻止する。抵抗層は、抵抗層の上の電極を選択した電圧にバイアスして、放出された電子を更にスクリーンに向ける。また、抵抗層に溝を設けることもできる。その溝は電極とエミッタの縁部の間の抵抗層に沿った距離を長くする。
【００２１】
図１ないし図６では、全ての図で類似の要素に同じ参照番号を使用する。図１ないし図６を参照して本発明の実施例を以下に説明するが、それらの図を参照してここで行う詳細な記述は説明のためのものであって、本発明はそれらの限定された実施例以外にも及ぶことが、当業者には直ちに理解されよう。
【００２２】
本発明の他の態様および利点は、添付図面を参照して本発明の原理を例によって示す、以下の詳細な説明から明らかになるであろう。
【００２３】
【好適な実施例】
図１のＡは本発明の好適な実施例１００を示す。この装置は電界によって誘導される電子放出素子すなわち電界放出素子１００である。１応用例においては、装置１００はスクリーン１２４を持つフラットパネル表示装置９０で用いられる。低真空である装置１００はスクリーン１２４の下にある。スクリーン１２４は蛍光スクリーンとすることができる。その蛍光スクリーンは電子が入射した時に光を発生する。通常は、フラットパネル表示装置はそのような素子を何百万個も有し、最低でも表示装置の画素１個当たり１つの素子を有する。
【００２４】
電界放出素子１００は基板１３０と、抵抗材料から形成したエミッタ層１０６と、スペーサ層１０４と、ゲート層１０２とを特に含む。基板の上面上のエミッタ層は側端部１２０を有し、この側端部は縁部１２２を有する。好適な実施例においては、その側端部は基板１３０にほぼ垂直である。しかし、他の好適な実施例においては、側端部１２０と基板の間の角度は＋／−４５度のように大きくできる。縁部１２２を露出させるためにスペーサ層１０４はエミッタ層１０６の一部の上にのみ形成される。スペーサ層の端部と縁部１２２の間の距離はスペーサ距離１３６と呼ばれる。
【００２５】
ゲート層１０２は側端部１２８を有し、この側端部は縁部１３２を有する。この素子の１つの好適な実施例は、ゲート層１０２の縁部１３２とエミッタ層の縁部１２２を結ぶ最も短い線が、基板に実質上垂直であるようにする。そのような垂直構造では、スペーサ層の厚さが固定され、２つの縁部を分離する距離が最も短い。他の好適な実施例においては、２つの縁部を結ぶ最も短い線は基板に垂直ではないことに注目されたい。
【００２６】
別の好適な実施例においては、ゲート層１０２の全側縁部１２８はエミッタ層１０６の側縁部１２０と同じ平面内に設けることができる。しかし、後で説明するように、側縁部１２８をテーパ状にすれば、電界放出素子１００の性能を更に向上できる。
【００２７】
スクリーン１２４はゲート層１０２の上に配置されて、選択した正電圧を加えられる。エミッタ層１０６とゲート層１０２の間に選択した電位差が加えられると、ゲート層の縁部とエミッタ層の縁部の間に電子放出電界が形成される。その電界はエミッタ層１０６の縁部１２２から電子１２６を放出させ、放出された電子はスクリーン１２４に引き付けられる。
【００２８】
この好適な実施例をフラットパネル表示装置に使用するものとすると、ゲートとエミッタの行と列のマトリックスを形成するために、ゲートとエミッタが製造される。図１のＢは横に配置された好適な実施例１００の２つを示す。この図には図１のＡに示す多くの層は示さず、２つの好適な実施例の各側に集束電極１３１などの集束電極が配置される。集束電極は放出された電子をスクリーン１２４へ向かって集束することを支援する。通常は、隣接するゲートとエミッタの群が表示装置の画素を形成する。このような多数の画素を使用すると、放出電流中の散乱ノイズが統計的平均化によって一層減少し、冗長性を持たせて、表示装置を一層信頼できるようにする。
【００２９】
好適な実施例においては、エミッタ層１０６は抵抗材料で形成する。その抵抗材料はエミッタ層の縁部１２２に沿って放出された電子の一様性を高める。電子放出縁部とゲートを小さい部分に概念的に分割できる。各部分を独立した電子放出サイトとして取扱う。したがって、１つの縁部が多数の放出サイトを構成し、それらの放出サイトは、上記のように、統計的平均化のために必要な多様性を提供する。製造方法が一様ではないことがあるので、縁部の直径１５４と、ゲート縁部１３２とエミッタの縁部１２２との間の間隔１５６が放出サイトごとに異なることがある。ゲートとエミッタの間に加えられた同じ電圧の下に、より短い直径１５４またはより狭い間隔１５６あるいはその両方が、より大きい寸法のそれよりも多くの電子を放出する。金属製縁部を持つ従来の電界放出アレイでは、各縁部における電位は縁部に沿って同じである。これはあらゆる縁部に各縁部における放出を支配する少数の強い放出サイトすなわちホットサイトを生じる傾向があり、統計的平均化の効果を低下させる。しかし、抵抗性縁部を用いると、同じ縁部に沿う種々の放出サイトに種々の値の電圧降下が生ずることがある。それらの局部的な電圧効果は、個々の放出サイトで放出された電流に比例する。加えられるゲート−エミッタ電圧と、放出サイトにおける電圧降下とは極性が逆である。したがって、個々の放出サイトが受ける電界は、放出電流に正比例する量だけ弱くなる。これはホットサイトからの放出を減少させる負帰還として作用し、各縁部に沿ってより一様な放出を行う。いいかえると、統計的に独立している多数の放出サイトとしての単一縁部の概念が抵抗性縁部で実現される。
【００３０】
エミッタ層１０６のための１つの好適な抵抗性材料はシリコンカーバイドである。シリコンなどの他の種類の抵抗性材料と比較して、シリコンカーバイドは化学的に比較的より不活性であり、シリコンの絶縁破壊電圧の１０倍という、はるかに高い絶縁破壊電圧を有する。また、シリコンカーバイドの抵抗率を、数オーム−センチメートルから絶縁体の抵抗率の範囲までなど、広い範囲にわたって一層容易に制御できる。
【００３１】
好適な実施例のゲート層１０２の側縁部１２８をテーパ状にして、ゲートの縁部として作用している縁部１３２とともにくさび１２９を形成する。スクリーン１２４が高い正電圧に維持されているので、放出された電子１２６はスクリーンに引き付けられる。しかし、ゲートがエミッタに近接しているために、電子の一部がゲート層１０２によって集められることがある。くさび１２９は、経路１２７をたどる電子など、ゲート層によって集められる放出された電子の量を減少させる。そのために電界放出素子１００の効率が高くなる。その理由は、ゲート層１０２に引き付けられぬ電子が無駄になるからである。すなわち、それらの電子は熱を発生して、スクリーンにおける画素の輝度に寄与しない。１つの好適な実施例においては、くさびの鋭角１４２は４５±２５度の範囲内である。これはちょうど示唆された範囲である。より広い範囲も使用できる。
【００３２】
この出願ではくさびを開示するが、多くの類似の構造がほぼ同じ方法によってほぼ類似のやり方で機能して、ほぼ同じ結果を達成するのであれば、そのような類似の構造も応用できる。図２のＡおよび図２のＢはそのような類似の構造の例を示すものである。図２のＡは縁部に小さいリップ２０１を持つ好適なくさび２００を示す。リップ２０１の厚さ２０５はくさびの厚さ２０３よりはるかに薄く、たとえば、リップの厚さはくさびの厚さの１０％より薄い。図２のＢは鈍い端部２１１を持つ別の好適な実施例２０７を示す。この実施例では、くさびの縁部は鈍い端部２１１の隅２１３にある。放出されてゲート層によって集められる電子の量を減少させるために、鈍い端部２１１の高さ２１５はくさびの高さ２１７より十分低くすべきである。１つの好適な実施例においては、鈍い端部２１１の高さ２１５はくさび２０７の高さ２１７の２０％より低い。
【００３３】
好適な実施例においては、ゲートはゲート誘電体層１１２とゲート導体層１０８を含み、スペーサ層１０４は半導体または導体で構成される。ゲート導体層１０８はゲートの電圧を伝える。誘電体層１１２によって、ゲート導体層１０８とエミッタ層１０６の間の距離を、くさびの縁部１３２とエミッタ層１０６の縁部１２２の間の距離を除き、大きくする。こうすると誘電体層の大部分の内部の電界の強さが弱くなり、絶縁破壊の可能性が低くなる。
【００３４】
好適な実施例は、ゲートの底面の少なくとも一部を覆う抵抗層１１４で一層改良される。その部分はスペーサ層１０４によって覆われない部分であって、スペーサ層１０４が縁部１２２から後退した領域である。スペーサ層１０４は抵抗層１１４を通じてゲート層１０２の導体層１０８に電気的に接続される。
【００３５】
多くの従来技術装置においては、ゲートとエミッタは導電性であり、絶縁膜によって分離される。この絶縁膜のいくつかの部分における電界が、絶縁膜の絶縁を破壊するのに必要な電界より強い場合、素子が破壊されることがある。
【００３６】
本発明の抵抗層１１４はゲート誘電体層の絶縁破壊の機会を減少させる。図３のＡ、図３のＢは説明を助けるためのものである。それらの図には多くの層が示されていない。図３のＡは、抵抗層１１４がない時に、エミッタとゲートに種々の電圧が加えられた時の等電位線の集まりを示し、図３のＢは抵抗層１１４が存在する時の等電位線の集まりを示す。
【００３７】
図３のＡと図３のＢで、ゲート導体層１０８とスペーサ層１０４の間に同じ電位差が加えられている。図３のＡで、輪郭線１３３がゲート縁部１３２に近い誘電体領域に密に集中している。これはその領域内部で電界が非常に強いことを意味する。このため縁部１３２の非常に近くで絶縁破壊が起きる機会が増大する。
【００３８】
抵抗層１１４を有する実施例である図３のＢで、電圧は、スペーサ層１０４からゲート導体層１０８までゲート誘電体層１１２の底面に沿って直線的に降下する。誘電体層１１２の内部の電位輪郭１３４が抵抗層１１４の効果を示す。等電位輪郭は図３のＡに示す等電位輪郭ほど集中してはいない。これは、誘電体層の縁部１３２のすぐ近くで電界の強さが弱くなっていることを意味する。そうすると、特に縁部１３２に非常に近いところで絶縁破壊が起きる機会が減少する。
【００３９】
抵抗層１１４の別の利点は、放出された電子がゲート層の底面に蓄積される機会を減少させることである。スペーサ距離１３６の領域では、エミッタ層１０６は鋭いピークを持つことができ、その所では電子を放出させて、それらの電子をゲート層の底面に引き付けることができることに注目されたい。また、エミッタ縁部１２２から放出された電子のいくらかは、ゲート層の底面に直接付着することもある。この素子が抵抗層１１４を有していない場合、引き付けられた電子が底面に蓄積される。それらの電子は露出している誘電体を高電圧まで十分に充電して、絶縁破壊または火花放電あるいはその両方をひき起こして、素子を破壊する。抵抗層は集められた電子を無害に流し去るための導電路を構成する。
【００４０】
抵抗層の別の利点は、エミッタ層１０６からゲート層１０２の底面に任意の電子が流れ込む場合に、抵抗層１１４の上を電流が流れることである。そのために抵抗層に沿って電圧降下が生ずることになる。この電圧降下は、帰還として作用して、スペーサ距離１３６領域内のエミッタ表面が受ける電界を弱くする。そのためにエミッタ層１０６から放出されたゲート層１０２の底面に到達する電子の量が減少し、電界電子放出素子における漏れ電流の大きさが減少する。
【００４１】
図３のＡは、抵抗層１１４が存在しない場合でも、誘電体層１１２を有するゲートの追加の利点も示す。エミッタから電子を放出させるために強い電界を必要とする場所である、ゲートとエミッタの縁部との間に電界が集中されることが図３のＡから明らかである。しかし、ゲート誘電体層１１２の内部と、エミッタ縁部から遠く離れている領域とにおける電界の強さは、誘電体層１１２が存在しない素子の電界の強さと比較してはるかに弱い。その理由は、上記のように、ゲート誘電体層１１２がゲート導体層１０８とエミッタ層１０６の間の間隔を広くするためである。電界が弱くなると、ゲートとエミッタの間の容量と、それに蓄積される電力量が減少する。フラットパネル表示装置の場合におけるように、ゲートとエミッタの間の電位差を変化させることによって、電子放出中に素子が切り替えられると、ゲートとエミッタの間の容量が交互に充電および放電される。切り替え期間中、充電されている電力はほとんどむだな熱として消費される。容量が減少して、充電される電力が減少すると、熱として消費される電力が少なくなり、効率が一層高い素子が得られることになる。したがって、電界が弱い素子は必要とする動作電力が少ない。
【００４２】
この好適な実施例は、エミッタ層１０６の上のスペーサ層１０４を一層後退させて、エミッタ層１０６の縁部１２２を更に露出させ、スペーサ距離１３６を大きくすることによって改良することもできる。ゲート層１０２とエミッタ層１０６の間の電位差は固定されているために、スペーサ距離１３６に沿う単位長さ当たりの電位差は小さくなり、そのためにゲート誘電体層１１２が絶縁破壊する機会が減少する。
【００４３】
この好適な実施例の別の改良は、ゲート誘電体層１１２の上に抵抗層１１０を含めることである。この抵抗層は、少なくとも、誘電体層のうち、ゲート導体層１０８によって覆われていない部分の上に形成される。フラットパネル表示装置環境においては、表示装置ごとに何百万個もの好適な素子が存在し、全ての素子は相互に結合してはならない。これは、隣接するエミッタのゲート導体層を十分に電気絶縁しなければならないことを意味する。１つの処理方式は、ゲート導体層１０８をエッチングして、近接する電界放出素子の間の領域にゲート誘電体層１１２を残すことである。その方法は、１つの潜在的な問題が生ずることがある、すなわちゲート誘電体層の部分がスクリーンに対してむき出しになる。スクリーンに入射する電子の全てがスクリーン１２４によって集められるわけではなく、それらの電子のいくらかは反射される。漂遊電子として知られているそれらの電子、およびその他の放出された電子はそれらのむき出しの誘電体領域に付着することがある。蓄積された付着電子は絶縁破壊および火花放電を再びひき起こすことがある。本発明の抵抗層１１０は、少なくとも、ゲート誘電体層のうち、ゲート導体層によって覆われていない部分の上に形成される。その抵抗層１１０は、蓄積された付着電子を無害に流し去るための経路を構成する。抵抗層１１０の抵抗率はゲート導体層１０８のそれより非常に高い。したがって、抵抗層１１０によって接続されている素子中を流れる電流は十分に小さい。
【００４４】
通常は、エミッタ層１０６はエミッタバス１３７でバイアスしなければならない。１つの方法はエミッタバス１３７の真上にエミッタ層１０６を配置することである。種々のバイアスのやり方を利用できる。それらの方法は当業者には周知なので、ここでは説明は省略する。
【００４５】
この好適な実施例は、少なくとも、基板のうち、エミッタ層１０６によって覆われていない部分の上に抵抗層１３８を形成することによって、改良することもできる。これは漂遊電子その他の放出電子が基板１３０に入射することを阻止する。また、基板に放出電子が蓄積されると絶縁破壊および火花放電をひき起こすことがある。
【００４６】
抵抗層１３８を設けることの別の利点は、電極１４０で選択した電圧を抵抗層１３８に加えることである。そうすると電界が発生されて放出電子を更にスクリーン１２４へ向ける。そのために、より多くの放出電子がスクリーン１２４に入射するので、電界放出素子１００の効率が更に高くなる。１つの好適な実施例においては、電極１４０に加えられる電圧は小さい正電圧で、放出電子をゲート層１０２から引き離す向きに引き付ける。スクリーン１２４に加えられている電圧が一層大きく正になると、ゲート層１０２から引き離す向きに引き付けられた電子は抵抗層１３８へ向かって進まず、スクリーン１２４へ向かって進む。
【００４７】
抵抗層１３８と電極１４０を有する好適な実施例は、抵抗層１３８に溝１４８を形成することによって一層改良できる。溝の１つの利点は、バイアス電圧が加えられる電極１４０と、エミッタの縁部１２２との間の表面経路を長くすることである。バイアス電圧と縁部１２２における電圧との電位差は固定されているので、２つの場所の間の距離が長いと、その距離に沿う単位長さ当たりの電位差すなわち電界の強さは弱くなる。そうするとその経路に沿う絶縁破壊および火花放電の発生機会が減少する。
【００４８】
以上の説明においては、スペーサ層１０４は導電性または半導電性である。図４は、図示を簡明にするために多くの層を省略してあるが、スペーサ層の一部１０５が絶縁性で、他の部分１０７が導電性である他の好適な実施例を示す。図４で、誘電体層１１２の底面上の抵抗層１１４は、ゲート層１０２の底面における抵抗層１１４とエミッタ層１０６の間の導電性経路１０７を介して、エミッタ層１０６に接続される。
【００４９】
抵抗性エミッタ層と、くさびを有するゲートとを設けることによって、基本素子に加えた種々の改良について説明してきたが、各改良はそれぞれ独立に別々に電界放出素子に利益をもたらすことができる。くさびを有するゲートでさえも、独立して電界放出素子に利益をもたらすことができる。
【００５０】
動作例
以下の例を説明することによって本発明は一層明らかになるであろう。それらの例は、本発明の使用を例示するためのものにすぎない。
【００５１】
本発明の素子は標準的な薄膜法によって製造できる。したがって、個々の工程は当業者には明らかなはずである。以下に示す全ての寸法は近似値のみである。
【００５２】
製造は１枚の基板１３０で開始する。この基板はガラス、セラミックまたはシリコンとすることができる。基板の上にまず１ミクロン厚さのシリコンを抵抗層１３８として付着する。その抵抗層１３８の抵抗率は約１０6オーム・ｃｍである。その後で、約１０００オングストローム厚のクロムエミッタバス１３７を付着し、設計に従ってパターン化する。エミッタバスの上に１０００オングストローム厚のシリコンカーバイドを抵抗性エミッタ層１０６として付着する。エミッタ層１０６の抵抗率は約１０4オーム・ｃｍである。エミッタ層１０６の上に１０００オングストローム厚のクロムをスペーサ層１０４として付着する。その後で、１００オングストローム厚のシリコンカーバイドを、ゲート層１０２の底面用の抵抗層１１４として付着する。この１００オングストローム厚のシリコンカーバイドの上に、１ミクロン厚の二酸化シリコンをゲート誘電体層１１２として付着する。この１ミクロン厚の酸化物層を２つの半ミクロン厚の酸化物層に分離して、酸化物層にピンホールが生ずる機会を減少させることができる。別の１００オングストローム厚のシリコンカーバイドを、ゲート誘電体層１１２の上に抵抗層１１０として付着する。この抵抗層１１０の上に、５０００オングストローム厚のタングステンをゲート導体層１０８の部分１０８Ａとして付着する。２つの１００オングストローム厚のシリコンカーバイド層の抵抗率は約１０6オーム・ｃｍである。
【００５３】
次に、それらの層を図５のＡないし図５のＦに示すようにして処理する。それらの図には全ての工程を示しているわけではなく、多くの工程は図示を省略した。省略した工程は当業者には明らかなはずである。
【００５４】
図５のＢはゲート誘電体層１１２とゲート導体層１０８Ａをパターン化してくさびを形成した結果を示す。くさびの鋭角１４２は約４５度が好ましい。図５のＣに示すように、約１０００オングストローム厚のクロム層１６０をくさびの上に付着する。その後で、クロム層１６０はある角度でイオンにより研削加工する。イオン研削角度１６４はくさびの鋭角１４２とほぼ同じであることが好ましい。イオン研削加工をある角度で行うと、図５のＤに示すように他のクロムを全て除去したとき、クロム層１０８Ｂがゲート層１０２の側縁部１２８の上に残る。側縁部上のクロム層１０８Ｂと上のタングステン層１０８Ａとが一緒になってゲート導体層１０８を形成する。その後でクロムスペーサ層１０４をウエットエッチングでアンダーカットする。スペーサ距離１３６は約１ミクロンである。その結果を図５のＥに示す。図５のＦは、エッチングされてエミッタ縁部１２２を形成するエミッタ層１０６と抵抗層１３８、および溝１４８の一部を示す。このようにして、ゲートがマスクとして機能する自己位置合わせリソグラフィ法で、エミッタ縁部１２２を形成する。
【００５５】
上記例においては、抵抗層１１４の電界の強さを、ゲートの縁部に極めて近い抵抗層１１４が無い場合の電界の強さの１０分の１にも弱くすることができる。
【００５６】
本発明の別の追加の利点は、この素子の性能特性がエミッタ層１０６の縁部１２２の曲率半径１５４の変化に比較的無関係であることである。図６は、動作ゲート電圧の理論的計算を動作実施例の曲率半径１５４の関数として示したグラフである。動作ゲート電圧は、仕事関数が３．５ｅＶである物質で１００アンペア／ｃｍ^２の放出電流密度を発生するために必要な電圧として定義される。曲線１７０、１７２などの動作曲線は、オングストロームで表したいくつかのＳすなわちゲート−エミッタ間隔１５６についてのものである。それらの曲線は、電界放出素子の薄膜製造方法において制御が一層困難であるパラメータの１つであると考えられる、曲率半径１５４の変化に動作電圧が比較的無関係であることを示す。しかし、電圧はゲート−エミッタ間隔１５６の関数としてほぼ直線的に変化する。それはスペーサ層１０４の厚さによって制御される。その厚さを薄膜製造方法において制御することは比較的容易である。
【００５７】
本発明のその他の実施例は、この明細書を読めば、あるいはここに開示した本発明を実施すれぱ当業者には明らかであろう。明細書および例示的なものにすぎず、本発明の真の範囲および要旨は以下の請求の範囲によって示される。
【図面の簡単な説明】
【図１Ａ】本発明の好適な実施例の斜視図である。
【図１Ｂ】本発明の好適な実施例の別の斜視図である。
【図２Ａ】本発明のくさびの好適な実施例を示す図である。
【図２Ｂ】本発明のくさびの別の好適な実施例を示す図である。
【図３Ａ】本発明の好適な素子をもつ場合の電界分布を示す図である。
【図３Ｂ】本発明の好適な素子のない場合の電界分布を示す図である。
【図４】本発明の別の好適な実施例を示す図である。
【図５Ａ】本発明の好適な実施例の製造工程を示す図である。
【図５Ｂ】本発明の好適な実施例の製造工程を示す図である。
【図５Ｃ】本発明の好適な実施例の製造工程を示す図である。
【図５Ｄ】本発明の好適な実施例の製造工程を示す図である。
【図５Ｅ】本発明の好適な実施例の製造工程を示す図である。
【図５Ｆ】本発明の好適な実施例の製造工程を示す図である。
【図６】本発明の好適な実施例のゲート電圧とエミッタ層の縁部の直径の関係を示すグラフである。

Claims

スクリーン（124）を有する装置（90）内の電界放出素子（100）であって、
基板（130）と、
前記基板（130）に結合され、抵抗性物質で構成され、縁部（122）を有する側端部（120）を有するエミッタ層（106）と、
前記エミッタ層（106）の一部のみの上にあって前記縁部（122）を露出させるためのスペーサ層（104）と、及び
前記スペーサ層（104）の上にあって、前記エミッタ層（ 106 ）の方を向いた面の側に縁部（ 132 ）を有するくさび（ 129 ）を成すようなテーパの付いた厚みを形成する側端部（128）を有するゲート層(102)とを備え、
前記スクリーン（124）が選択された正電圧に維持されて、前記ゲート層（102）の上に配置され、
その結果、選択した電位差を前記エミッタ層（106）と前記ゲート層（102）との間に加えた時に、電子放出電界が前記ゲート層（102）の縁部（132）と前記エミッタ層（106）の縁部（122）との間に確立されて、前記エミッタ層（106）の縁部（122）から電子を抽出させ、その電子が前記スクリーン（124）に引き付けられ、
前記エミッタ層（106）の抵抗性が、前記エミッタ層（106）の縁部（122）に沿って放出された電子の一様性を高め、
前記くさび（129）が、抽出され前記ゲート層（102）によって集められる電子の量を減少させる、電界放出素子（100）。
前記エミッタ層（106）の縁部（122）と前記ゲート層（102）の縁部（132）を接続する最も短い線が、前記基板（130）に実質的に垂直である、請求項１に記載の電界放出素子（100）。
前記抵抗性物質がシリコンカーバイドである、請求項１または２に記載の電界放出素子（100）。
少なくとも、前記ゲート層（102）の底面の部分のうち、前記スペーサ層（104）によって覆われていない部分を覆う抵抗層（114）を更に備え、
前記ゲート層（102）がゲート誘電体層（112）とゲート導体層（108）を含み、
前記スペーサ層（104）が導体および半導体との群から選択した物質で製作され、
その結果、前記抵抗層（114）が前記スペーサ層（104）を前記ゲート層（102）の導体層（108）に電気接続して、前記ゲート誘電体層（112）の破損の機会を減少させ、かつ抽出され前記ゲート層の底面に付着した電子が蓄積する機会を減少させる、請求項１または２に記載の電界放出素子（100）。
少なくとも、前記ゲート層の底面の部分のうち、前記スペーサ層によって覆われていない部分を覆う抵抗層（114）と、及び
前記抵抗層（114）と前記エミッタ層（106）を接続する導電路（107）とを更に備え、
前記ゲート層（102）がゲート誘電体層（112）とゲート導体層（108）とを含み、
前記スペーサ層（104）が絶縁層（105）を含み、
前記抵抗層（114）が前記エミッタ層（106）を前記ゲート層（102）の導体層（108）に電気接続して、前記ゲート誘電体層の破損の機会を減少させ、かつ抽出され前記ゲート層の底面に付着した電子が蓄積する機会を減少させる、請求項１または２に記載の電界放出素子（100）。
前記ゲート層（102）が、
ゲート誘電体層（112）と、
前記ゲート誘電体層（112）の一部分上のゲート導体層（108）と、及び
少なくとも、前記誘電体層のうち、前記ゲート導体層によって覆われていない部分の上の抵抗層（110）とを含み、
その結果、前記抵抗層は、前記ゲート誘電体層（112）が抽出された電子にさらされることを阻止する、請求項１または２に記載の電界放出素子（100）。
少なくとも、前記基板（130）のうち、前記エミッタ層（106）によって覆われていない部分の上に抵抗層（138）を更に備え、それによって、前記基板（130）が抽出された電子にさらされることを阻止する、請求項１に記載の電界放出素子（100）。
前記抵抗層（138）が、前記抵抗層（138）の電極（140）において、
選択された電圧にバイアスされて、抽出された電子を更に前記スクリーン（124）へ向ける、請求項７に記載の電界放出素子（100）。
前記抵抗層（138）が溝（148）を有し、この溝（148）が、前記電極（140）と前記エミッタ層（106）の縁部（122）との間の抵抗層に沿った距離を増加させる、請求項８に記載の電界放出素子（100）。
スクリーン（124）を有する装置（90）内の電界放出素子（100）であって、
基板（130）と、
前記基板（130）に結合され、縁部（122）を有する側端部（120）を有するエミッタ層（106）と、
前記エミッタ層（106）の一部分のみの上にあって、前記縁部（122）を露出させるためのスペーサ層（104）と、及び
前記スペーサ層（104）の上にあって、前記エミッタ層（ 106 ）の方を向いた面の側に縁部（ 132 ）を有するくさび（ 129 ）を成すようなテーパの付いた厚みを形成する側端部（128）を有するゲート層（102）とを備え、
前記スクリーン（124）が、選択された正電圧に維持されて、前記ゲート層（102）の上に配置され、
その結果、選択した電位差を前記エミッタ層（106）と前記ゲート層（102）との間に加えた時に、電子放出電界が、前記ゲート層（102）の縁部（132）と前記エミッタ層（106）の縁部（122）との間に確立されて、前記エミッタ層（106）の縁部（122）から電子を抽出させ、その電子が前記スクリーン（124）に引き付けられ、
前記くさび（129）が、抽出され前記ゲート層（102）によって集められる電子の量を減少させる、電界放出素子（100）。
スクリーン（124）を有する装置（90）内の電界放出素子（100）であって、
基板（130）と、
前記基板（130）に結合され、縁部（122）を有する側端部（120）を有するエミッタ層（106）と、
導体および半導体の群から選択した物質で製作され、前記エミッタ層（106）の一部分のみの上にあって、前記縁部（122）を露出させるためのスペーサ層（104）と、
前記スペーサ層（104）の上にあって、ゲート誘電体層（112）とゲート導体層（108）を含み、縁部（132）を持つ側端部（128）を有する、ゲート層（102）と、及び
少なくとも、前記ゲート層（102）の底面のうち、前記スペーサ層（104）によって覆われていない部分を覆う抵抗層（114）とを備え、
前記スクリーン（124）が選択された正電圧に維持されて、前記ゲート層（102）の上に配置され、
その結果、選択した電位差を前記エミッタ層（106）と前記ゲート層（102）との間に加えた時に、電子放出電界が前記ゲート層（102）の縁部（132）と前記エミッタ層（106）の縁部（122）との間に確立されて、前記エミッタ層（106）の縁部（122）から電子を抽出させ、その電子が前記スクリーン（124）に引き付けられ、
前記抵抗層（114）が、前記スペーサ層（104）を前記ゲート層（102）の導体層（108）に電気接続して、前記ゲート誘電体層（112）の破損の機会を減少させ、かつ抽出され前記ゲート層の底面に付着した電子が蓄積する機会を減少させる、電界放出素子（100）。
スクリーン（124）を有する装置（90）内の電界放出素子（100）であって、
基板（130）と、
前記基板（130）に結合され、縁部（122）を有する側端部（120）を有するエミッタ層（106）と、
前記エミッタ層（106）の一部分のみの上にあって、前記縁部（122）を露出させるためのスペーサ層（104）と、
前記スペーサ層（104）の上にあって、縁部（132）を持つ側端部（128）を有するゲート層（102）とを備え、そのゲート層が、
ゲート誘電体層（112）と、
前記ゲート誘電体層（112）の一部分の上のゲート導体層（108）と、
少なくとも、前記誘電体層のうち、前記ゲート導体層によって覆われていない部分の上の抵抗層（110）とを含み、
前記スクリーン（124）が、選択された正電圧に維持されて、前記ゲート層（102）の上に配置され、
その結果、選択した電位差を前記エミッタ層（106）と前記ゲート層（102）との間に加えた時に、電子放出電界が、前記ゲート層（102）の縁部（132）と前記エミッタ層（106）の縁部（122）との間に確立されて、前記エミッタ層（106）の縁部（122）から電子を抽出させ、その電子が前記スクリーン（124）に引き付けられ、
前記抵抗層（110）は、前記ゲート誘電体層（112）が抽出された電子にさらされることを阻止する、電界放出素子。
スクリーン（124）を有する装置（90）内の電界放出素子（100）であって、
基板（130）と、
前記基板（130）に結合され、縁部（122）を有する側端部（120）を有するエミッタ層（106）と、
前記エミッタ層（106）の一部分のみの上にあって前記縁部（122）を露出させるためのスペーサ層（104）と、
前記スペーサ層（104）の上にあって、前記エミッタ層（ 106 ）の方を向いた面の側に縁部（ 132 ）を有するくさび（ 129 ）を成すようなテーパの付いた厚みを形成する側端部（128）を有するゲート層（102）と、及び
少なくとも、前記基板（130）のうち、前記エミッタ層（106）によって覆われていない部分の上の抵抗層（138）とを備え、
前記スクリーン（124）が、選択された正電圧に維持されて、前記ゲート層（102）の上に配置され、
その結果、選択した電位差を前記エミッタ層（106）と前記ゲート層（102）との間に加えた時に、電子放出電界が、前記ゲート層（102）の縁部（132）と前記エミッタ層（106）の縁部（122）との間に確立されて、前記エミッタ層（106）の縁部（122）から電子を抽出させ、その電子が前記スクリーン（124）に引き付けられ、
前記抵抗層は、前記基板（130）が抽出された電子にさらされることを阻止する、電界放出素子（100）。