JPH10134701A - 電界放出デバイス - Google Patents
電界放出デバイスInfo
- Publication number
- JPH10134701A JPH10134701A JP29487597A JP29487597A JPH10134701A JP H10134701 A JPH10134701 A JP H10134701A JP 29487597 A JP29487597 A JP 29487597A JP 29487597 A JP29487597 A JP 29487597A JP H10134701 A JPH10134701 A JP H10134701A
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- dielectric
- emission device
- layer
- support substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/02—Arrangements for eliminating deleterious effects
- H01J2201/025—Arrangements for eliminating deleterious effects charging
Abstract
(57)【要約】
【課題】電界放射デバイス（FED）では、陰極、誘電体
間の破壊電流等によりFEDを破壊する。その対策として
導電物質での誘電体表面の被覆があるが、抽出ゲート電
極間を短絡させ、電子エミッタのアドレス可能度を損な
い得る。また電界放出デバイスの発展過程において電極
管容量の低電力が要される。 【解決手段】電子放出デバイス（５００）は、支持基板
（５１０）、その上に形成される陰極、電子エミッタ
（５７０）およびそこから電子放出が効果的になされる
よう位置する抽出ゲート電極（５５０）、誘電体主表面
（５４８）上に形成される電荷散逸層（５５２）および
抽出ゲート電極から離れている陽極（５８０）から構成
され、電荷散逸層の抵抗は、抽出ゲート電極間の短絡を
防止するのに十分高く、一方、衝突する電荷の伝導に適
切な抵抗値に形成し得る。また、図５の構造により、抽
電極管容量を小さくしている。
間の破壊電流等によりFEDを破壊する。その対策として
導電物質での誘電体表面の被覆があるが、抽出ゲート電
極間を短絡させ、電子エミッタのアドレス可能度を損な
い得る。また電界放出デバイスの発展過程において電極
管容量の低電力が要される。 【解決手段】電子放出デバイス（５００）は、支持基板
（５１０）、その上に形成される陰極、電子エミッタ
（５７０）およびそこから電子放出が効果的になされる
よう位置する抽出ゲート電極（５５０）、誘電体主表面
（５４８）上に形成される電荷散逸層（５５２）および
抽出ゲート電極から離れている陽極（５８０）から構成
され、電荷散逸層の抵抗は、抽出ゲート電極間の短絡を
防止するのに十分高く、一方、衝突する電荷の伝導に適
切な抵抗値に形成し得る。また、図５の構造により、抽
電極管容量を小さくしている。
Description
【０００１】
【産業上の利用分野】本発明は一般に電界放出デバイス
（field emission device）に関し、特に露出した誘電
体主表面上に電荷散逸層を有する電界放出デバイスに関
する。
（field emission device）に関し、特に露出した誘電
体主表面上に電荷散逸層を有する電界放出デバイスに関
する。
【０００２】
【従来の技術および発明が解決しようとする課題】当業
界において、電界放出デバイスおよび電界放出デバイス
のアドレス可能マトリクス（addressable matrices）が
知られている。例えば、電界放出デバイスの選択的アド
レス可能マトリクス（selectively addressable matric
es）が電界放出ディスプレイに使用されている。図１に
図示されているのは、トライオードの構成を有する従来
の電界放出デバイス（FED）１００である。FED１００
は、誘電体層１４０によって陰極１１５から離れている
複数の抽出ゲート電極（gate extraction electrodes）
１５０によって構成されている。陰極１１５は、支持基
板１１０上に堆積される導電物質（例えば、モリブデ
ン）の層から構成される。誘電体層１４０（例えば、シ
リコン酸化物のような誘電体物質から形成される）は、
陰極１１５から抽出ゲート電極１５０を電気的に分離し
ている。陽極１８０（導電物質から形成される）も抽出
ゲート電極１５０から離れていて、それによって、内部
空間領域１６５が決定される。内部空間領域１６５は、
典型的に、１０-6Torrより低い気圧まで排気される。誘
電体層１４０は、エミッタウェル１６０を決定する縦表
面１４５を有する。スピントチップ（Spind tips）から
構成され得る複数の電子エミッタ１７０が、それぞれエ
ミッタウェル１６０の内側に位置付けられる。誘電体層
１４０はまた、被覆部分１４７および露出部分１４９を
有する主表面から構成される。抽出ゲート電極１５０を
被覆部分１４７上に堆積させる。誘電体層１４０の主表
面の露出部分１４９は内部空間領域１６５に露出してい
る。FED１００の起動中（それは一般にトライオードの
起動の典型そのままである）、適切な電圧が、抽出ゲー
ト電極１５０、陰極１１５、陽極１８０に印加され、電
子エミッタ１７０から選択的に電子を引き出し、その電
子を陽極１８０に向かって方向付ける。典型的な電圧の
構成としては、陽極電圧が100〜10,000ボルトの範囲内
であり；抽出ゲート電極が10〜100ボルトの範囲内であ
り；および陰極が約10ボルト以下の電位であって典型的
には電気的に接地している。放出電子が陽極１８０に衝
突し、そこから気体種を遊離する。放出電子はまた、電
子エミッタ１７０から陽極１８０までの放出電子の起動
に沿って移動し、内部空間領域１６５に内在する気体種
（その気体種のいくつかは陽極１８０から生成する）に
衝突する。このようにして、図１に”○”中に”＋”を
あしらった記号によって示されるように陽イオン種が内
部空間領域１６５の内部に生成する。FED１００が電界
放出ディスプレイの中に組み込まれる場合は、陽極１８
０は、電子を受け取ると放出発光する陰極線発光物質
（cathodoluminescent materials）の上に、堆積され
る。励起すると、通常、陰極線発光物質は非常に多くの
気体種を遊離しやすくなり、陰極線発光物質はまた、陽
イオンを形成するための電子による衝撃にも弱くなる。
内部空間領域１６５内の陽イオン種は、図１に対の矢印
１７７によって示されるように、陽極１８０の高い正電
位から反発し、抽出ゲート電極１５０および誘電体層１
４０の主表面の露出部分１４９に衝突する原因となる。
抽出ゲート電極１５０に衝突する陽イオン種はゲート電
流として流出し；誘電体層１４０の主表面の露出部分１
４９に衝突する陽イオン種はそこに留まり、図１に”
＋”の記号によって示されるように、露出部分１４９を
正電位にしてしまう結果となる。誘電体物質の破壊電位
（それは典型的には300〜500ボルトの範囲にある）を超
えてもさらに陽イオンがもたらされるために、誘電体層
１４０が破壊すること（以下、”前者”とする）また
は、正電位が十分に高くなり、誘電体層１４０の主表面
の方向へ電子の進む方向が曲げられ（図１に矢印１７５
によって示されている）、その電子が露出部分１４９に
よって受け取られる原因となり、それによって表面電荷
が中和されること（以下、”後者”とする）、のうちの
どちらか一方が起こるまでこの露出部分１４９の正電位
の増加は継続される。後者の例では、続いて、電荷の蓄
積／中和のサイクルが繰り返され、抽出ゲート電極１５
０の制御は失われる；前者の例では、誘電体層１４０の
破壊は、しばしば陽極１８０からアークおよび陰極１１
５と露出部分１４９との間の破壊電流（図１の矢印１７
８で示される）が始まり、誘電体層１４０を破壊する結
果となり、それによって、FED１００を動作不能にす
る。
界において、電界放出デバイスおよび電界放出デバイス
のアドレス可能マトリクス（addressable matrices）が
知られている。例えば、電界放出デバイスの選択的アド
レス可能マトリクス（selectively addressable matric
es）が電界放出ディスプレイに使用されている。図１に
図示されているのは、トライオードの構成を有する従来
の電界放出デバイス（FED）１００である。FED１００
は、誘電体層１４０によって陰極１１５から離れている
複数の抽出ゲート電極（gate extraction electrodes）
１５０によって構成されている。陰極１１５は、支持基
板１１０上に堆積される導電物質（例えば、モリブデ
ン）の層から構成される。誘電体層１４０（例えば、シ
リコン酸化物のような誘電体物質から形成される）は、
陰極１１５から抽出ゲート電極１５０を電気的に分離し
ている。陽極１８０（導電物質から形成される）も抽出
ゲート電極１５０から離れていて、それによって、内部
空間領域１６５が決定される。内部空間領域１６５は、
典型的に、１０-6Torrより低い気圧まで排気される。誘
電体層１４０は、エミッタウェル１６０を決定する縦表
面１４５を有する。スピントチップ（Spind tips）から
構成され得る複数の電子エミッタ１７０が、それぞれエ
ミッタウェル１６０の内側に位置付けられる。誘電体層
１４０はまた、被覆部分１４７および露出部分１４９を
有する主表面から構成される。抽出ゲート電極１５０を
被覆部分１４７上に堆積させる。誘電体層１４０の主表
面の露出部分１４９は内部空間領域１６５に露出してい
る。FED１００の起動中（それは一般にトライオードの
起動の典型そのままである）、適切な電圧が、抽出ゲー
ト電極１５０、陰極１１５、陽極１８０に印加され、電
子エミッタ１７０から選択的に電子を引き出し、その電
子を陽極１８０に向かって方向付ける。典型的な電圧の
構成としては、陽極電圧が100〜10,000ボルトの範囲内
であり；抽出ゲート電極が10〜100ボルトの範囲内であ
り；および陰極が約10ボルト以下の電位であって典型的
には電気的に接地している。放出電子が陽極１８０に衝
突し、そこから気体種を遊離する。放出電子はまた、電
子エミッタ１７０から陽極１８０までの放出電子の起動
に沿って移動し、内部空間領域１６５に内在する気体種
（その気体種のいくつかは陽極１８０から生成する）に
衝突する。このようにして、図１に”○”中に”＋”を
あしらった記号によって示されるように陽イオン種が内
部空間領域１６５の内部に生成する。FED１００が電界
放出ディスプレイの中に組み込まれる場合は、陽極１８
０は、電子を受け取ると放出発光する陰極線発光物質
（cathodoluminescent materials）の上に、堆積され
る。励起すると、通常、陰極線発光物質は非常に多くの
気体種を遊離しやすくなり、陰極線発光物質はまた、陽
イオンを形成するための電子による衝撃にも弱くなる。
内部空間領域１６５内の陽イオン種は、図１に対の矢印
１７７によって示されるように、陽極１８０の高い正電
位から反発し、抽出ゲート電極１５０および誘電体層１
４０の主表面の露出部分１４９に衝突する原因となる。
抽出ゲート電極１５０に衝突する陽イオン種はゲート電
流として流出し；誘電体層１４０の主表面の露出部分１
４９に衝突する陽イオン種はそこに留まり、図１に”
＋”の記号によって示されるように、露出部分１４９を
正電位にしてしまう結果となる。誘電体物質の破壊電位
（それは典型的には300〜500ボルトの範囲にある）を超
えてもさらに陽イオンがもたらされるために、誘電体層
１４０が破壊すること（以下、”前者”とする）また
は、正電位が十分に高くなり、誘電体層１４０の主表面
の方向へ電子の進む方向が曲げられ（図１に矢印１７５
によって示されている）、その電子が露出部分１４９に
よって受け取られる原因となり、それによって表面電荷
が中和されること（以下、”後者”とする）、のうちの
どちらか一方が起こるまでこの露出部分１４９の正電位
の増加は継続される。後者の例では、続いて、電荷の蓄
積／中和のサイクルが繰り返され、抽出ゲート電極１５
０の制御は失われる；前者の例では、誘電体層１４０の
破壊は、しばしば陽極１８０からアークおよび陰極１１
５と露出部分１４９との間の破壊電流（図１の矢印１７
８で示される）が始まり、誘電体層１４０を破壊する結
果となり、それによって、FED１００を動作不能にす
る。
【０００３】電界放出デバイスの発展過程において、電
極間容量のため低電力を必要とするため、抽出ゲート電
極１５０と陰極１１５との間の重畳領域の面積を最小に
することが望まれる。抽出ゲート電極１５０の領域の減
縮は、誘電体層１４０の主表面の露出部分１４９の領域
の増加でもある。このことは、誘電体帯電（dielectric
charging）の問題を悪化させ、上述したとおりデバイ
スの欠陥または制御不能を随伴する結果となる。
極間容量のため低電力を必要とするため、抽出ゲート電
極１５０と陰極１１５との間の重畳領域の面積を最小に
することが望まれる。抽出ゲート電極１５０の領域の減
縮は、誘電体層１４０の主表面の露出部分１４９の領域
の増加でもある。このことは、誘電体帯電（dielectric
charging）の問題を悪化させ、上述したとおりデバイ
スの欠陥または制御不能を随伴する結果となる。
【０００４】従来から存在する電子管（例えば、テレビ
に使用される陰極線管（cathode ray tubes））が、導
電物質（例えば、酸化スズ）の薄膜で露出した誘電体表
面を被覆することによって、誘電体表面の帯電を原因と
するアーキングの問題を解決した。この技術は、それに
相似しているFED１００における帯電の問題の解決には
効果がない。なぜならば、誘電体層１４０の露出部分１
４９を酸化スズ等のような物質で被覆することは、抽出
ゲート電極間を短絡せしめ、その結果、電子エミッタ１
７０のアドレス可能度（addressibility）を損なうこと
となるからである。このアドレス可能度は、電界放出デ
ィスプレイのようなアプリケーションにおけるFED１０
０の使用に重要である。
に使用される陰極線管（cathode ray tubes））が、導
電物質（例えば、酸化スズ）の薄膜で露出した誘電体表
面を被覆することによって、誘電体表面の帯電を原因と
するアーキングの問題を解決した。この技術は、それに
相似しているFED１００における帯電の問題の解決には
効果がない。なぜならば、誘電体層１４０の露出部分１
４９を酸化スズ等のような物質で被覆することは、抽出
ゲート電極間を短絡せしめ、その結果、電子エミッタ１
７０のアドレス可能度（addressibility）を損なうこと
となるからである。このアドレス可能度は、電界放出デ
ィスプレイのようなアプリケーションにおけるFED１０
０の使用に重要である。
【０００５】このように、抽出ゲート電極と陰極（その
陰極は、デバイス内部で露出した誘電体主表面に陽極電
荷の蓄積により破損しない）との間の重畳領域が狭い電
界放出デバイスの必要性がある。
陰極は、デバイス内部で露出した誘電体主表面に陽極電
荷の蓄積により破損しない）との間の重畳領域が狭い電
界放出デバイスの必要性がある。
【０００６】
【好適実施例の詳細な説明】図２には、本発明に従っ
た、電界放出デバイス（FED）２００の断面図が図示さ
れている。FED２００は、ガラスから形成し得る支持基
板（例えば、硼珪ガラスまたはシリコン）２１０から構
成される。支持基板２１０上に、陰極２１５が形成され
る。具体的な実施例としては、陰極２１５は、導電物質
層（例えば、モリブデン）から構成される。さらにFED
２００は、陰極２１５上に形成される誘電体層２４０か
ら構成される。誘電体層２４０は、複数の縦表面２４５
を有し、その縦表面２４５は複数のエミッタウェル２６
０を決定する。電子エミッタ２７０が、各エミッタウェ
ル２６０の内部の陰極２１５上に位置付けられる。この
実施例においては、電子エミッタ２７０は、スピントチ
ップ（Spindt tip）から構成される。他の実施例におい
ては、陰極２１５は、安全抵抗部分および導電部分を有
する層（電子エミッタの２７０の下に存在する）から構
成される。その安全抵抗部分は、例えばアモルファスシ
リコンから成り、その導電部分は導電物質（例えば、ア
ルミニウムまたはモリブデン）から成る。誘電体層２４
０はさらに、誘電体主表面２４８から構成される。本発
明に従い、電荷散逸層２５２が誘電体主表面２４８上に
形成される。電荷散逸層２５２は、１０9〜１０12オーム／
sqの範囲内のシート抵抗値を有する物質から形成され
る。好適には、その電荷散逸層２５２は、ドーピングさ
れていないアモルファスシリコンから成る；しかし、上
述したシート抵抗値の範囲内であって、適切なフィルム
状態（film characteristics）を採用し得る物質であれ
ばどのような物質でもよい。適切なフィルム状態は誘電
体主表面２４８に十分に固着し、次のプロセスステップ
に対し耐えられるように構成されている。複数の抽出ゲ
ート電極２５０が誘電体層２４０上に堆積され、パター
ニングされる。その複数の抽出ゲート電極２５０は電子
エミッタ２７０から離れている。安全抵抗部分が、陰極
２１５中に含まれ、電子エミッタ２７０と抽出ゲート電
極２５０との間の破壊的アーキングを防止するのに役立
つ。さらに、FED２００は陽極２８０から構成され、そ
の陽極２８０は抽出ゲート電極２５０から離れており、
それによってその間に内部空間領域２６５を決定してい
る。その内部空間領域２６５は、電子を受け取る導電物
質から構成される。電気的シート抵抗は、電荷散逸層２
５２によってもたらされ、電荷散逸層２５２に衝突する
正帯電種（positively charged species）の伝導に効果
のあるように予め決定され、そのことによって、FED２
００の起動中に正帯電種の蓄積を防止する。内部空間領
域２６５内に発生するイオン電流、つまり放出される電
子の割合は、約0.1％以下と考えられている。電界放出
ディスプレイでは、例えば、陽イオン反流（cationic r
eturn current）は約10pAと考えられている。陽イオン
電流は非常に小さいために、電荷散逸層２５２のシート
抵抗は、抽出ゲート電極２５０間の短絡（過剰な電力の
浪費）を防止するのに十分な程高く、一方、依然として
衝突する電荷を伝導または流出するのに適切である程度
の抵抗値に、形成し得る。FED２００は、適切な電位
を、FED２００の外側にある接地電圧ソース（grounded
voltage sources）（図示せず）を介して、陰極２１
５、抽出ゲート電極２５０および陽極２８０に、印加す
ることで起動する。それによって電子エミッタ２７０か
ら電子放出が起こり、適切な加速度で陽極２８０の方向
に放出電子を導く。この実施例においては、電気的接続
が、電荷散逸層２５２の上に抽出ゲート電極２５０を形
成することによって、成されるので、陽イオン電流の反
流（図２の矢印２７７によって示される）は、その抽出
ゲート電極２５０に流れ込む。FED２００の製造は、ス
ピントチップ電界放出デバイスの標準的形成方法にて構
成され、さらに、電荷散逸層２５２を構成する物質の層
（例えば、ドーピングされていないアモルファスシリコ
ン）を、陰極２１５上に形成される誘電体層上に、堆積
させるデポジションの工程の追加により、構成される。
電荷散逸物質層は、スパッタリングまたはプラズマCVD
（PECVD）によって、100-5000オングストロームの範囲
内の厚さに堆積され得る。その後、抽出ゲート電極２５
０が、導体（例えば、モリブデン）から形成され、電荷
散逸物質層の上にパターニングされる。そして、エミッ
タウェル２６０が、電荷散逸物質層および誘電体層を選
択的にエッチングすることによって形成される。電子エ
ミッタ２７０が、当業界で知られた標準的なチップ製造
技術によってエミッタウェル２６０の中に形成される。
また、標準的なデポジションおよびパターニング技術が
採用され得る。
た、電界放出デバイス（FED）２００の断面図が図示さ
れている。FED２００は、ガラスから形成し得る支持基
板（例えば、硼珪ガラスまたはシリコン）２１０から構
成される。支持基板２１０上に、陰極２１５が形成され
る。具体的な実施例としては、陰極２１５は、導電物質
層（例えば、モリブデン）から構成される。さらにFED
２００は、陰極２１５上に形成される誘電体層２４０か
ら構成される。誘電体層２４０は、複数の縦表面２４５
を有し、その縦表面２４５は複数のエミッタウェル２６
０を決定する。電子エミッタ２７０が、各エミッタウェ
ル２６０の内部の陰極２１５上に位置付けられる。この
実施例においては、電子エミッタ２７０は、スピントチ
ップ（Spindt tip）から構成される。他の実施例におい
ては、陰極２１５は、安全抵抗部分および導電部分を有
する層（電子エミッタの２７０の下に存在する）から構
成される。その安全抵抗部分は、例えばアモルファスシ
リコンから成り、その導電部分は導電物質（例えば、ア
ルミニウムまたはモリブデン）から成る。誘電体層２４
０はさらに、誘電体主表面２４８から構成される。本発
明に従い、電荷散逸層２５２が誘電体主表面２４８上に
形成される。電荷散逸層２５２は、１０9〜１０12オーム／
sqの範囲内のシート抵抗値を有する物質から形成され
る。好適には、その電荷散逸層２５２は、ドーピングさ
れていないアモルファスシリコンから成る；しかし、上
述したシート抵抗値の範囲内であって、適切なフィルム
状態（film characteristics）を採用し得る物質であれ
ばどのような物質でもよい。適切なフィルム状態は誘電
体主表面２４８に十分に固着し、次のプロセスステップ
に対し耐えられるように構成されている。複数の抽出ゲ
ート電極２５０が誘電体層２４０上に堆積され、パター
ニングされる。その複数の抽出ゲート電極２５０は電子
エミッタ２７０から離れている。安全抵抗部分が、陰極
２１５中に含まれ、電子エミッタ２７０と抽出ゲート電
極２５０との間の破壊的アーキングを防止するのに役立
つ。さらに、FED２００は陽極２８０から構成され、そ
の陽極２８０は抽出ゲート電極２５０から離れており、
それによってその間に内部空間領域２６５を決定してい
る。その内部空間領域２６５は、電子を受け取る導電物
質から構成される。電気的シート抵抗は、電荷散逸層２
５２によってもたらされ、電荷散逸層２５２に衝突する
正帯電種（positively charged species）の伝導に効果
のあるように予め決定され、そのことによって、FED２
００の起動中に正帯電種の蓄積を防止する。内部空間領
域２６５内に発生するイオン電流、つまり放出される電
子の割合は、約0.1％以下と考えられている。電界放出
ディスプレイでは、例えば、陽イオン反流（cationic r
eturn current）は約10pAと考えられている。陽イオン
電流は非常に小さいために、電荷散逸層２５２のシート
抵抗は、抽出ゲート電極２５０間の短絡（過剰な電力の
浪費）を防止するのに十分な程高く、一方、依然として
衝突する電荷を伝導または流出するのに適切である程度
の抵抗値に、形成し得る。FED２００は、適切な電位
を、FED２００の外側にある接地電圧ソース（grounded
voltage sources）（図示せず）を介して、陰極２１
５、抽出ゲート電極２５０および陽極２８０に、印加す
ることで起動する。それによって電子エミッタ２７０か
ら電子放出が起こり、適切な加速度で陽極２８０の方向
に放出電子を導く。この実施例においては、電気的接続
が、電荷散逸層２５２の上に抽出ゲート電極２５０を形
成することによって、成されるので、陽イオン電流の反
流（図２の矢印２７７によって示される）は、その抽出
ゲート電極２５０に流れ込む。FED２００の製造は、ス
ピントチップ電界放出デバイスの標準的形成方法にて構
成され、さらに、電荷散逸層２５２を構成する物質の層
（例えば、ドーピングされていないアモルファスシリコ
ン）を、陰極２１５上に形成される誘電体層上に、堆積
させるデポジションの工程の追加により、構成される。
電荷散逸物質層は、スパッタリングまたはプラズマCVD
（PECVD）によって、100-5000オングストロームの範囲
内の厚さに堆積され得る。その後、抽出ゲート電極２５
０が、導体（例えば、モリブデン）から形成され、電荷
散逸物質層の上にパターニングされる。そして、エミッ
タウェル２６０が、電荷散逸物質層および誘電体層を選
択的にエッチングすることによって形成される。電子エ
ミッタ２７０が、当業界で知られた標準的なチップ製造
技術によってエミッタウェル２６０の中に形成される。
また、標準的なデポジションおよびパターニング技術が
採用され得る。
【０００７】図３には、本発明に従った、電界放出デバ
イス（FED）３００の断面図が図示されている。FED３０
０は、FED２００の構成要素から成り、同様に参照番号
が”３”で始まるよう付されている。この実施例として
は、電荷散逸層３５２を、複数の抽出ゲート電極３５０
の形成後、堆積させ、抽出ゲート電極３５０の部分を覆
う。それによって、そこでの電気的接触をもたらす。電
荷散逸層３５２を、複数のエミッタウェル３６０のエッ
チングの次に、蒸着によって堆積させる。このことは、
電荷散逸層３５２がその形成後に露出しているプロセス
ステップ数を、削減している。電荷散逸層３５２は、エ
ミッタウェル３６０の形成に使用されるマスク個別の形
状を使用することによりパターニングされ得る。他の実
施例としては、電荷散逸層のエッジの位置が抽出ゲート
電極のエッジで合せられる；例えば、エミッタウェルを
形成するのと同じマスクシーケンスで、ウェルのサイド
エッジの位置が合せられ、電荷散逸層がエッチングされ
る。このことは、一つのマスク工程を削除する。FED３
００の起動は、図２を参照して記述されたFED２００の
起動と同じである。電荷散逸層３５２は、誘電体層３４
０の誘電体主表面３４８上に気体の陽イオンの衝突を防
止し、それによって、電子の進行方向を変え、若しくは
結果として誘電体を破壊させる、誘電体表面の帯電を防
ぐ。
イス（FED）３００の断面図が図示されている。FED３０
０は、FED２００の構成要素から成り、同様に参照番号
が”３”で始まるよう付されている。この実施例として
は、電荷散逸層３５２を、複数の抽出ゲート電極３５０
の形成後、堆積させ、抽出ゲート電極３５０の部分を覆
う。それによって、そこでの電気的接触をもたらす。電
荷散逸層３５２を、複数のエミッタウェル３６０のエッ
チングの次に、蒸着によって堆積させる。このことは、
電荷散逸層３５２がその形成後に露出しているプロセス
ステップ数を、削減している。電荷散逸層３５２は、エ
ミッタウェル３６０の形成に使用されるマスク個別の形
状を使用することによりパターニングされ得る。他の実
施例としては、電荷散逸層のエッジの位置が抽出ゲート
電極のエッジで合せられる；例えば、エミッタウェルを
形成するのと同じマスクシーケンスで、ウェルのサイド
エッジの位置が合せられ、電荷散逸層がエッチングされ
る。このことは、一つのマスク工程を削除する。FED３
００の起動は、図２を参照して記述されたFED２００の
起動と同じである。電荷散逸層３５２は、誘電体層３４
０の誘電体主表面３４８上に気体の陽イオンの衝突を防
止し、それによって、電子の進行方向を変え、若しくは
結果として誘電体を破壊させる、誘電体表面の帯電を防
ぐ。
【０００８】図４には、本発明に従った、電界放出デバ
イス（FED）４００の断面図を図示する。FED４００はFE
D２００（図２）の構成要素から成り、同様に参照番号
が”４”で始まるよう付されている。さらに、FED４０
０は、本発明に従った、漏出誘電体層（leaky dielectr
ic layer）４５４から構成される。漏出誘電体層４５４
をFED４００の電荷散逸層４５２上に堆積させる。この
特定の実施例においては、電荷散逸層４５２が、誘電体
層４４０の誘電体主表面４４８を覆う。FED４００は、
図２を参考に記述されたFED２００の製造方法と同様な
方法で製造され、さらに電荷散逸層上に漏出誘電体の層
を堆積する工程が含まれる。漏出誘電体層４５４は、そ
の下の電荷散逸層４５２に向けて電流を伝導させる特性
を有する。漏出誘電体層４５４に適切な物質は、シリコ
ン窒化物（silicon nitride）またはシリコンオキシナ
イトライド（silicon oxynitride）から成り、そして、
被覆されている電荷散逸層４５２に電流を通過させるよ
うな、十分に漏洩し易い（leaky）他の誘電体物質でも
よい。漏出誘電体層４５４は、約500〜2000オングスト
ロームの範囲内の厚さであり；電荷散逸層４５２は約10
0〜5000オングストロームの範囲内の厚さである。漏出
誘電体層４５４を亘る縦方向の下向きへの電荷の伝導
は、電流経路の断面積に対する電流経路の長さの割合に
よって与えられるべきものである。この実施例において
は、電荷散逸層４５２は、FED４００の複数の抽出ゲー
ト電極４５０とオーム接触していない。漏出誘電体層４
５４は、衝突電荷を縦方向に通過させ、その漏出誘電体
層４５４内での横方向の伝導は無視できる。このこと
は、抽出ゲート電極４５０間の電力損失が非常に小さく
なるという利益をもたらす。図４に図示するように、FE
D４００から電荷を流し出すために、電荷散逸層４５２
は、FED４００の外部の電気的接地コンタクト（grounde
d electrical contact）４５３に、独立して接続してお
り、それによって、表面電荷の独立した伝導経路を提供
する。表面電荷の伝導経路は、電荷散逸層４５２と抽出
ゲート電極４５０との間の漏出誘電体層４５４を亘る縦
方向に発生すると考えられ：正電荷は、漏出誘電体層４
５４に受け取られ、そして電荷散逸層４５２に受け取ら
れるように縦方向下向きに伝導し、それから、電荷散逸
層４５２を横方向に、電荷散逸層４５２の抽出ゲート電
極４５０の下にある部分へ向かって伝導し、そして、漏
出誘電体層４５４を亘って縦方向上向きに、抽出ゲート
電極４５０へ向かって伝導する。このように、電荷散逸
層４５２と抽出ゲート電極４５０との間の電気的接触
は、それらの間に漏出誘電体層４５４を供給することに
よって確立する。抽出ゲート電極４５０へのこの伝導経
路は、電気的接地コンタクト４５３が省略され得るよう
に十分に確保し得る（may be sufficient）。電荷散逸
層４５２は、抽出ゲート電極４５０間にオーム接触をも
たらさないので、そのシート抵抗値は、図２および３を
参考に記述された実施例のシート抵抗値より低くければ
よい。このように、より幅の広い範囲の物質が電荷散逸
層４５２を形成するよう採用され得る（例えば、アモル
ファスシリコン、酸化スズ、酸化銅および導電セラミッ
ク）。それにより、物質が、その薄膜の特性（例えば、
密着性、ストレスおよびプロセス適合性）によって選択
させる。しかし、電荷散逸層４５２の容量性帯電（capa
citive charging）を制限するために、電荷散逸層４５
２の高抵抗値を維持することが望まれ、それによって、
電荷散逸層４５２の追加に関連する追加的な容量性帯電
力（additional capacitive charging power）が制限さ
れる。
イス（FED）４００の断面図を図示する。FED４００はFE
D２００（図２）の構成要素から成り、同様に参照番号
が”４”で始まるよう付されている。さらに、FED４０
０は、本発明に従った、漏出誘電体層（leaky dielectr
ic layer）４５４から構成される。漏出誘電体層４５４
をFED４００の電荷散逸層４５２上に堆積させる。この
特定の実施例においては、電荷散逸層４５２が、誘電体
層４４０の誘電体主表面４４８を覆う。FED４００は、
図２を参考に記述されたFED２００の製造方法と同様な
方法で製造され、さらに電荷散逸層上に漏出誘電体の層
を堆積する工程が含まれる。漏出誘電体層４５４は、そ
の下の電荷散逸層４５２に向けて電流を伝導させる特性
を有する。漏出誘電体層４５４に適切な物質は、シリコ
ン窒化物（silicon nitride）またはシリコンオキシナ
イトライド（silicon oxynitride）から成り、そして、
被覆されている電荷散逸層４５２に電流を通過させるよ
うな、十分に漏洩し易い（leaky）他の誘電体物質でも
よい。漏出誘電体層４５４は、約500〜2000オングスト
ロームの範囲内の厚さであり；電荷散逸層４５２は約10
0〜5000オングストロームの範囲内の厚さである。漏出
誘電体層４５４を亘る縦方向の下向きへの電荷の伝導
は、電流経路の断面積に対する電流経路の長さの割合に
よって与えられるべきものである。この実施例において
は、電荷散逸層４５２は、FED４００の複数の抽出ゲー
ト電極４５０とオーム接触していない。漏出誘電体層４
５４は、衝突電荷を縦方向に通過させ、その漏出誘電体
層４５４内での横方向の伝導は無視できる。このこと
は、抽出ゲート電極４５０間の電力損失が非常に小さく
なるという利益をもたらす。図４に図示するように、FE
D４００から電荷を流し出すために、電荷散逸層４５２
は、FED４００の外部の電気的接地コンタクト（grounde
d electrical contact）４５３に、独立して接続してお
り、それによって、表面電荷の独立した伝導経路を提供
する。表面電荷の伝導経路は、電荷散逸層４５２と抽出
ゲート電極４５０との間の漏出誘電体層４５４を亘る縦
方向に発生すると考えられ：正電荷は、漏出誘電体層４
５４に受け取られ、そして電荷散逸層４５２に受け取ら
れるように縦方向下向きに伝導し、それから、電荷散逸
層４５２を横方向に、電荷散逸層４５２の抽出ゲート電
極４５０の下にある部分へ向かって伝導し、そして、漏
出誘電体層４５４を亘って縦方向上向きに、抽出ゲート
電極４５０へ向かって伝導する。このように、電荷散逸
層４５２と抽出ゲート電極４５０との間の電気的接触
は、それらの間に漏出誘電体層４５４を供給することに
よって確立する。抽出ゲート電極４５０へのこの伝導経
路は、電気的接地コンタクト４５３が省略され得るよう
に十分に確保し得る（may be sufficient）。電荷散逸
層４５２は、抽出ゲート電極４５０間にオーム接触をも
たらさないので、そのシート抵抗値は、図２および３を
参考に記述された実施例のシート抵抗値より低くければ
よい。このように、より幅の広い範囲の物質が電荷散逸
層４５２を形成するよう採用され得る（例えば、アモル
ファスシリコン、酸化スズ、酸化銅および導電セラミッ
ク）。それにより、物質が、その薄膜の特性（例えば、
密着性、ストレスおよびプロセス適合性）によって選択
させる。しかし、電荷散逸層４５２の容量性帯電（capa
citive charging）を制限するために、電荷散逸層４５
２の高抵抗値を維持することが望まれ、それによって、
電荷散逸層４５２の追加に関連する追加的な容量性帯電
力（additional capacitive charging power）が制限さ
れる。
【０００９】本発明に従った、電界放出デバイスは、ス
ピントチップ以外の電子エミッタから構成され得る。他
の電子エミッタは、エッジエミッタ（edge emitters）
および表面または薄膜エミッタ（これらに制限せず）か
ら構成され得る。エッジエミッタおよび表面エミッタは
電界放出物質（例えば、ダイヤモンドに近い炭素（diam
ond-like carbon）、非結晶ダイヤモンドに近い炭素（n
on-crystalline diamond-like carbon）、ダイヤモンド
および窒化アルミニウムを含む炭素を基礎とした薄膜
（carbon-based films））から形成し得る。本発明に従
い、これら電界放出デバイス内部の全誘電体表面（デバ
イスのアクティブ要素によって占められていない誘電体
表面）が、電荷散逸層によって被覆され、それにより、
誘電体表面が正に帯電するのを防止する。同様に、本発
明に従った、電界放出デバイスが、トライオードとは異
なる電極配置（例えば、ダイオード、テトロード（tetr
ode））からも構成され得る。本発明に従った、電荷散
逸層はまた、電子エミッタの配列のうちの最も外側の電
子エミッタに隣接する誘電体表面上にも形成され得る；
このような周辺の誘電体面は、デバイスの電極の部分を
構成しない、しかしそれにもかかわらず、その誘電体面
は、隣接した電界放出によって放出された電子の軌道を
歪曲させる表面帯電に敏感である。電荷をよそへ伝導す
るために、周辺の誘電体表面上の電荷散逸層は、ゲート
電極へもしくは電界放出デバイスの外部にある電気的接
地コンタクトへ亘っている。
ピントチップ以外の電子エミッタから構成され得る。他
の電子エミッタは、エッジエミッタ（edge emitters）
および表面または薄膜エミッタ（これらに制限せず）か
ら構成され得る。エッジエミッタおよび表面エミッタは
電界放出物質（例えば、ダイヤモンドに近い炭素（diam
ond-like carbon）、非結晶ダイヤモンドに近い炭素（n
on-crystalline diamond-like carbon）、ダイヤモンド
および窒化アルミニウムを含む炭素を基礎とした薄膜
（carbon-based films））から形成し得る。本発明に従
い、これら電界放出デバイス内部の全誘電体表面（デバ
イスのアクティブ要素によって占められていない誘電体
表面）が、電荷散逸層によって被覆され、それにより、
誘電体表面が正に帯電するのを防止する。同様に、本発
明に従った、電界放出デバイスが、トライオードとは異
なる電極配置（例えば、ダイオード、テトロード（tetr
ode））からも構成され得る。本発明に従った、電荷散
逸層はまた、電子エミッタの配列のうちの最も外側の電
子エミッタに隣接する誘電体表面上にも形成され得る；
このような周辺の誘電体面は、デバイスの電極の部分を
構成しない、しかしそれにもかかわらず、その誘電体面
は、隣接した電界放出によって放出された電子の軌道を
歪曲させる表面帯電に敏感である。電荷をよそへ伝導す
るために、周辺の誘電体表面上の電荷散逸層は、ゲート
電極へもしくは電界放出デバイスの外部にある電気的接
地コンタクトへ亘っている。
【００１０】図５には、本発明に従った、電界放出デバ
イス（FED）５００の部分的斜視図を図示している。FED
５００は、ガラス板から成る支持基板５１０から構成さ
れ、そのガラスには片面に複数の平行に伸延した第１溝
（first plurality of elongated parallel grooves）
（以下”第１溝”と呼ぶ）が（例えば、ダイヤモンドソ
ー（diamond saw）を使用することによって）形成さ
れ、対向面には、複数の平行に伸延した第２溝（以下”
第２溝”と呼ぶ）が、一般に第１溝に対して垂直に形成
されている。第１溝および第２溝は複数の開口５１４を
決定する。このようにして、複数の伸延された第１構成
材（first plurality of elongated members）（以下”
第１構成材”と呼ぶ）５１２が第１面に構成され、複数
の伸延された第２構成材（以下”第２構成材”と呼ぶ）
５１３が、その板の対向面に形成される。隣接する平行
な第１構成材５１２の相向かい合う表面は、モリブデン
または複数の抽出ゲート電極５５０を形成するための他
の適切な金属を用いた標準的な方向性のあるデポジショ
ン技術の使用により、選択的にパターニングされる。エ
ッジ電子エミッタ５７０が、第１構成材５１２の上側表
面上に形成される。各エッジ電子エミッタ５７０の上に
陰極５１５をデポジションする。その陰極５１５はモリ
ブデンまたは他の適切な導電体の層から構成される。図
２に関連した記述と同様な方策にて、選択的にエッジ電
子エミッタ５７０をアドレスするため、適当な電位が、
陰極５１５および抽出ゲート電極５５０に印加される。
電子が、エッジ電子エミッタ５７０のうちのアドレスさ
れた部分から放出され、陽極５８０に向かって引きつけ
られる。その陽極５８０は、100〜10,000Vの範囲の正電
位を印加するための電圧ソース（voltage source）に結
合され得る。本発明に従い、FED５００のアクティブ要
素のデポジションの前に、電荷散逸層５５２が、支持基
板５１０の全誘電体主表面５４８上に、ブランケットコ
ーティング（blancket coating）のようにデポジション
される。誘電体主表面５４８は、FED５００のアクティ
ブ要素（FED５００の中央部分に存在する）と、エッジ
電子エミッタ５７０の最も外側に接近している複数のFE
D５００にある誘電体表面との間の露出した誘電体表面
から構成される。電荷散逸層５５２は、ドーピングされ
ていないアモルファスシリコンまたは１０9〜１０12Ω
／sqの範囲内のシート抵抗を有する他の抵抗物質から構
成される。支持基板５１０を電荷散逸物質でブランケッ
トコーティングした後、抽出ゲート電極５５０がデポジ
ションされ、続いて、エッジ電子エミッタ５７０が形成
され、その後、陰極５１５がデポジションされる。支持
基板５１０およびFED５００の製造のより詳細な説明
が、”Edge Electron Emitters for an array of FED
S”という表題の米国特許出願（出願番号08／489,017
出願日 6／8 1995）に開示されている。その出願
は、本願出願人に譲渡され、本明細書にも参考として組
込まれている。この実施例においては、電荷散逸層５５
２は、電荷散逸層５５２と抽出ゲート電極５５０との間
に電気的接触をもたらすことによって、FED５００の外
部の電気的接地コンタクト（図示せず）と接続してい
る。その電荷はまた、電荷散逸層５５２と陰極５１５と
の間の電気的接触をもたらすことによって、流出する。
この電気的接続は、例えば、所定の部分にあるエッジ電
子エミッタ５７０の範囲を越えるように、陰極５１５の
覆っている範囲を拡大し、陰極５１５を電荷散逸層５５
２に接続することによって、達成することができる。例
えば、各陰極５１５のエンド部分５１６が、エッジ電子
エミッタ５７０の範囲を越えて存在し、複数のFED５０
０にある電荷散逸層５５２の部分と電気的接触を成す。
漏出誘電体層が電荷散逸層５５２上に追加的に位置付け
られれば、電荷散逸層５５２は、図４を参照してなされ
た記述と同様な方策にて電気的接地コンタクトに独立し
て接触することができる。それによって、表面電荷の独
立伝導経路が供給される。
イス（FED）５００の部分的斜視図を図示している。FED
５００は、ガラス板から成る支持基板５１０から構成さ
れ、そのガラスには片面に複数の平行に伸延した第１溝
（first plurality of elongated parallel grooves）
（以下”第１溝”と呼ぶ）が（例えば、ダイヤモンドソ
ー（diamond saw）を使用することによって）形成さ
れ、対向面には、複数の平行に伸延した第２溝（以下”
第２溝”と呼ぶ）が、一般に第１溝に対して垂直に形成
されている。第１溝および第２溝は複数の開口５１４を
決定する。このようにして、複数の伸延された第１構成
材（first plurality of elongated members）（以下”
第１構成材”と呼ぶ）５１２が第１面に構成され、複数
の伸延された第２構成材（以下”第２構成材”と呼ぶ）
５１３が、その板の対向面に形成される。隣接する平行
な第１構成材５１２の相向かい合う表面は、モリブデン
または複数の抽出ゲート電極５５０を形成するための他
の適切な金属を用いた標準的な方向性のあるデポジショ
ン技術の使用により、選択的にパターニングされる。エ
ッジ電子エミッタ５７０が、第１構成材５１２の上側表
面上に形成される。各エッジ電子エミッタ５７０の上に
陰極５１５をデポジションする。その陰極５１５はモリ
ブデンまたは他の適切な導電体の層から構成される。図
２に関連した記述と同様な方策にて、選択的にエッジ電
子エミッタ５７０をアドレスするため、適当な電位が、
陰極５１５および抽出ゲート電極５５０に印加される。
電子が、エッジ電子エミッタ５７０のうちのアドレスさ
れた部分から放出され、陽極５８０に向かって引きつけ
られる。その陽極５８０は、100〜10,000Vの範囲の正電
位を印加するための電圧ソース（voltage source）に結
合され得る。本発明に従い、FED５００のアクティブ要
素のデポジションの前に、電荷散逸層５５２が、支持基
板５１０の全誘電体主表面５４８上に、ブランケットコ
ーティング（blancket coating）のようにデポジション
される。誘電体主表面５４８は、FED５００のアクティ
ブ要素（FED５００の中央部分に存在する）と、エッジ
電子エミッタ５７０の最も外側に接近している複数のFE
D５００にある誘電体表面との間の露出した誘電体表面
から構成される。電荷散逸層５５２は、ドーピングされ
ていないアモルファスシリコンまたは１０9〜１０12Ω
／sqの範囲内のシート抵抗を有する他の抵抗物質から構
成される。支持基板５１０を電荷散逸物質でブランケッ
トコーティングした後、抽出ゲート電極５５０がデポジ
ションされ、続いて、エッジ電子エミッタ５７０が形成
され、その後、陰極５１５がデポジションされる。支持
基板５１０およびFED５００の製造のより詳細な説明
が、”Edge Electron Emitters for an array of FED
S”という表題の米国特許出願（出願番号08／489,017
出願日 6／8 1995）に開示されている。その出願
は、本願出願人に譲渡され、本明細書にも参考として組
込まれている。この実施例においては、電荷散逸層５５
２は、電荷散逸層５５２と抽出ゲート電極５５０との間
に電気的接触をもたらすことによって、FED５００の外
部の電気的接地コンタクト（図示せず）と接続してい
る。その電荷はまた、電荷散逸層５５２と陰極５１５と
の間の電気的接触をもたらすことによって、流出する。
この電気的接続は、例えば、所定の部分にあるエッジ電
子エミッタ５７０の範囲を越えるように、陰極５１５の
覆っている範囲を拡大し、陰極５１５を電荷散逸層５５
２に接続することによって、達成することができる。例
えば、各陰極５１５のエンド部分５１６が、エッジ電子
エミッタ５７０の範囲を越えて存在し、複数のFED５０
０にある電荷散逸層５５２の部分と電気的接触を成す。
漏出誘電体層が電荷散逸層５５２上に追加的に位置付け
られれば、電荷散逸層５５２は、図４を参照してなされ
た記述と同様な方策にて電気的接地コンタクトに独立し
て接触することができる。それによって、表面電荷の独
立伝導経路が供給される。
【００１１】図６には、FED５００（図５）のエッジ電
子エミッタ５７０の部分的拡大図を図示している。エッ
ジ電子エミッタ５７０は安全抵抗層（ballasting laye
r）５７２、電子放出層５７４および電界成形層（field
shaper layer）から構成される。まず、誘電体スペー
サ層（dielectric spacer layer）５７１が、第１構成
材５１２の上側表面に存在する電荷散逸層５５２上にデ
ポジションされる。誘電体スペーサ層５７１は、例えば
シリコン酸化物のような誘電体物質から成り、その誘電
体物質はPECVDによってデポジションされ得る。誘電体
スペーサ層５７１は、抽出ゲート電極５５０と陰極５１
５との間の距離を決定し、その間のショートを防止す
る。次に、安全抵抗層５７２が、誘電体スペーサ層５７
１上にデポジションされ、その安全抵抗層５７２は、ド
ープされたアモルファスシリコンから成る。そして、電
子放出層５７４は、安全抵抗層５７２上に形成され、電
子放出エッジ５７５をを決定する。電子放出層５７４
は、電子放出物質（例えば、ダイヤモンドに近いカーボ
ン、非結晶のダイヤモンドに近いカーボン、ダイヤモン
ド、窒化アルミニウム、約１eVより低い仕事関数を示す
他の物質）から構成される。その後、電界成形層５７６
が電子放出層５７４上に堆積される。その電界成形層５
７６は、ボロンがドープされているか、またはドープさ
れていないアモルファスシリコンから構成される。電界
成形層５７６は、電子放出エッジ５７５の領域内の電界
を成形するように機能する。
子エミッタ５７０の部分的拡大図を図示している。エッ
ジ電子エミッタ５７０は安全抵抗層（ballasting laye
r）５７２、電子放出層５７４および電界成形層（field
shaper layer）から構成される。まず、誘電体スペー
サ層（dielectric spacer layer）５７１が、第１構成
材５１２の上側表面に存在する電荷散逸層５５２上にデ
ポジションされる。誘電体スペーサ層５７１は、例えば
シリコン酸化物のような誘電体物質から成り、その誘電
体物質はPECVDによってデポジションされ得る。誘電体
スペーサ層５７１は、抽出ゲート電極５５０と陰極５１
５との間の距離を決定し、その間のショートを防止す
る。次に、安全抵抗層５７２が、誘電体スペーサ層５７
１上にデポジションされ、その安全抵抗層５７２は、ド
ープされたアモルファスシリコンから成る。そして、電
子放出層５７４は、安全抵抗層５７２上に形成され、電
子放出エッジ５７５をを決定する。電子放出層５７４
は、電子放出物質（例えば、ダイヤモンドに近いカーボ
ン、非結晶のダイヤモンドに近いカーボン、ダイヤモン
ド、窒化アルミニウム、約１eVより低い仕事関数を示す
他の物質）から構成される。その後、電界成形層５７６
が電子放出層５７４上に堆積される。その電界成形層５
７６は、ボロンがドープされているか、またはドープさ
れていないアモルファスシリコンから構成される。電界
成形層５７６は、電子放出エッジ５７５の領域内の電界
を成形するように機能する。
【００１２】図７には、図５で示されるのと同様なFED
５００の部分的断面図が示されており、さらに、FED５
００の内部での電子の放出を図示している。図７にて示
されているのは、第１構成材５１２のうちの一個および
陽極５８０の対向部分である。抽出ゲート電極５５０お
よび陰極５１５での適切な電圧におけるアプリケーショ
ン上では、電界がエッジ電子エミッタ５７０の領域に生
成される。それによって、電子が、エッジ電子エミッタ
５７０の電子放出エッジ５７５から引き出される。その
電子は、図７の矢印５９０によって示されるように、そ
こに印加される正電圧によって陽極５８０に向かって、
引き付けられる。抽出ゲート電極５５０および陰極５１
５によって保護されていない電荷散逸層５５２の部分
は、抽出ゲート電極５５０に向かってその抽出ゲート電
極５５０上に衝突する電荷を伝導する。それにより、そ
れらの所定の軌道とは異なる方向へ放出電子をそらせ、
制御不能な放出の原因となる表面電荷の蓄積を防止す
る。
５００の部分的断面図が示されており、さらに、FED５
００の内部での電子の放出を図示している。図７にて示
されているのは、第１構成材５１２のうちの一個および
陽極５８０の対向部分である。抽出ゲート電極５５０お
よび陰極５１５での適切な電圧におけるアプリケーショ
ン上では、電界がエッジ電子エミッタ５７０の領域に生
成される。それによって、電子が、エッジ電子エミッタ
５７０の電子放出エッジ５７５から引き出される。その
電子は、図７の矢印５９０によって示されるように、そ
こに印加される正電圧によって陽極５８０に向かって、
引き付けられる。抽出ゲート電極５５０および陰極５１
５によって保護されていない電荷散逸層５５２の部分
は、抽出ゲート電極５５０に向かってその抽出ゲート電
極５５０上に衝突する電荷を伝導する。それにより、そ
れらの所定の軌道とは異なる方向へ放出電子をそらせ、
制御不能な放出の原因となる表面電荷の蓄積を防止す
る。
【００１３】本発明の特定の実施例を示し、記述してき
たが、さらなる変更および改善が当業者に思い付くこと
であろう。ゆえに、本発明は個々で示された特定の形態
に限定されない。
たが、さらなる変更および改善が当業者に思い付くこと
であろう。ゆえに、本発明は個々で示された特定の形態
に限定されない。
【図１】従来における電界放出デバイスの断面図。
【図２】本発明に従った電界放出デバイスの実施例の断
面図。
面図。
【図３】本発明に従った電界放出デバイスの他の実施例
の断面図。
の断面図。
【図４】本発明に従った電界放出デバイスの他の実施例
の断面図。
の断面図。
【図５】本発明に従った電界放出デバイスの実施例の部
分的斜視図。
分的斜視図。
【図６】図５における電界放出デバイスの電界エミッタ
の拡大図。
の拡大図。
【図７】図５における電界放出デバイスの電界エミッタ
の部分的側面図。
の部分的側面図。
１００、２００、３００、４００、５００ 電界放出デ
バイス（FED） １１０、２１０、３１０、４１０、５１０ 支持基板 ５１２ 複数の伸延された第１構成材（第１構成材） ５１３ 複数の伸延された第２構成材（第２構成材） ５１４ 開口 １１５、２１５、３１５、４１５、５１５ 陰極 ５１６ 陰極５１５のエンド部分 １４０、２４０、３４０、４４０ 導電体層 １４５、２４５、３４５、４４５ 縦表面（誘電体層の
側面） １４７ 被覆部分 ２４８、３４８、４４８、５４８ 誘電体主表面 １４９ 誘電体主表面の露出部分 １５０、２５０、３５０、４５０、５５０ 抽出ゲート
電極 ２５２、３５２、４５２、５５２ 電荷散逸層 ４５３ 電気的接地コンタクト ４５４ 漏出誘電体層 １６０、２６０、３６０、４６０ エミッタウェル １６５、２６５、３６５、４６５ 内部空間領域 １７０、２７０、３７０、４７０、５７０ 電子エミッ
タ １７５、１７７、１７８、２７７、５９０ 矢印 １８０、２８０、３８０、４８０、５８０ 陽極
バイス（FED） １１０、２１０、３１０、４１０、５１０ 支持基板 ５１２ 複数の伸延された第１構成材（第１構成材） ５１３ 複数の伸延された第２構成材（第２構成材） ５１４ 開口 １１５、２１５、３１５、４１５、５１５ 陰極 ５１６ 陰極５１５のエンド部分 １４０、２４０、３４０、４４０ 導電体層 １４５、２４５、３４５、４４５ 縦表面（誘電体層の
側面） １４７ 被覆部分 ２４８、３４８、４４８、５４８ 誘電体主表面 １４９ 誘電体主表面の露出部分 １５０、２５０、３５０、４５０、５５０ 抽出ゲート
電極 ２５２、３５２、４５２、５５２ 電荷散逸層 ４５３ 電気的接地コンタクト ４５４ 漏出誘電体層 １６０、２６０、３６０、４６０ エミッタウェル １６５、２６５、３６５、４６５ 内部空間領域 １７０、２７０、３７０、４７０、５７０ 電子エミッ
タ １７５、１７７、１７８、２７７、５９０ 矢印 １８０、２８０、３８０、４８０、５８０ 陽極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ソン アメリカ合衆国アリゾナ州テンピ、イース ト・セクレタリアト・ドライブ1807 (72)発明者 ジェームス・イー・ジャスキー アメリカ合衆国アリゾナ州スコッツデー ル、イースト・マウンテン・ビュー12256 (72)発明者 ローレンス・エヌ・ドワルスキー アメリカ合衆国アリゾナ州スコッツデー ル、イースト・コチゼ・ドライブ9638 (72)発明者 スコット・ケイ・アジェノ アメリカ合衆国アリゾナ州フェニックス、 サウス・20ス・プレイス14803 (72)発明者 ロバート・ピー・ニー アメリカ合衆国アリゾナ州ギルバート、イ ースト・サンド・ドル・サークル1325
Claims (5)
- 【請求項１】 電界放出デバイス（２００、３００、４
００、５００）であって：支持基板（２１０、３１０、
４１０、５１０）；複数の電子エミッタ（２７０、３７
０、４７０、５７０）および複数の電極（２５０、２１
５、３５０、３１５、４５０、４１５、５５０、５１
５）から構成される複数のアクティブ要素であって、前
記複数の電極（２５０、２１５、３５０、３１５、４５
０、４１５、５５０、５１５）は、前記電子エミッタ
（２７０、３７０、４７０、５７０）からの電子の放出
が効果的になされるように複数の電子エミッタ（２７
０、３７０、４７０、５７０）に接近しており、支持基
板（２１０、３１０、４１０、５１０）によって支持さ
れている複数のアクティブ要素；前記複数の電子エミッ
タ（２７０、３７０、４７０、５７０）の一部分に対し
て、近くに位置付けられる誘電体主表面（２４８、３４
８、４４８、５４８）；前記誘電体主表面（２４８、３
４８、４４８、５４８）上に位置付けられる電荷散逸層
（２５２、３５２、４５２、５５２）であって、当該電
界放出デバイス（２００、３００、４００、５００）の
外部にある電気的接地コンタクトと動作可能に結合する
電荷散逸層（２５２、３５２、４５２、５５２）；およ
び前記支持基板（２１０、３１０、４１０、５１０）か
ら離間している陽極（２８０、３８０、４８０、５８
０）であって、前記複数の電子エミッタ（２７０、３７
０、４７０、５７０）から放出される電子を受け取るよ
うに位置付けられている陽極（２８０、３８０、４８
０、５８０）；から構成されることを特徴とする電界放
出デバイス（２００、３００、４００、５００）。 - 【請求項２】 電界放出デバイス（４００）であって：
支持基板（４１０）；複数の電子エミッタ（４７０）お
よび複数の電極（４５０、４１５）から構成される複数
のアクティブ要素であって、前記複数の電極（４５０、
４１５）は前記電子エミッタ（４７０）からの電子の放
出が効果的になされるように複数の電子エミッタ（４７
０）に接近しており、前記支持基板（４１０）によって
支持されている複数のアクティブ要素と；前記複数の電
子エミッタ（４７０）の一部分に対して、近くに位置付
けられる誘電体主表面（４４８）；前記誘電体主表面
（４４８）上に位置付けられる電荷散逸層（４５２）で
あって、当該電界放出デバイス（４００）の外部にある
電気的接地コンタクトと、動作可能に結合する電荷散逸
層（４５２）；前記電荷散逸層（４５２）上に位置付け
られる漏出誘電体層（４５４）；および前記支持基板
（４１０）から離間している陽極（４８０）であって、
前記複数の電子エミッタ（４７０）から放出される電子
を受け取るように位置付けられている陽極（４８０）；
から構成されることを特徴とする電界放出デバイス（４
００）。 - 【請求項３】 電界放射デバイス（２００、３００、４
００、５００）であって：支持基板（２１０、３１０、
４１０、５１０）；前記支持基板（２１０、３１０、４
１０、５１０）の第１部分上に形成される陰極（２１
５、３１５、４１５、５１５）；前記陰極（２１５、３
１５、４１５、５１５）に対して、近くに位置付けられ
る複数の電子エミッタ（２７０、３７０、４７０、５７
０）；前記電子エミッタ（２７０、３７０、４７０、５
７０）からの電子の放出が効果的になされるように、陰
極（２１５、３１５、４１５、５１５）と動作可能に位
置付けられる複数の抽出ゲート電極（２５０、３５０、
４５０、５５０）；前記複数の抽出ゲート電極（２５
０、３５０、４５０、５５０）の間に位置付けられる誘
電体主表面（２４８、３４８、４４８、５４８）；前記
誘電体主表面（２４８、３４８、４４８、５４８）上に
形成される電荷散逸層（２５２、３５２、４５２、５５
２）であって、当該電界放出デバイス（２００、３０
０、４００、５００）の外部にある電気的接地コンタク
トに動作可能に結合する電荷散逸層（２５２、３５２、
４５２、５５２）；および前記支持基板（２１０、３１
０、４１０、５１０）から離間している陽極（２８０、
３８０、４８０、５８０）であって、前記複数の電子エ
ミッタ（２７０、３７０、４７０、５７０）により放出
される電子を受け取るように位置付けられている陽極
（２８０、３８０、４８０、５８０）；から構成される
ことを特徴とする電界放射デバイス（２００、３００、
４００、５００）。 - 【請求項４】 電界放出デバイス（４００）であって：
支持基板（４１０）；前記支持基板（４１０）の第１部
分上に形成される陰極（４１５）；前記陰極（４１５）
に対して近くに位置付けられる複数の電子エミッタ（４
７０）；前記複数の電子エミッタ（４７０）からの電子
の放出が効果的になされるように、電極（４１５）と動
作可能に位置付けられる複数の抽出ゲート電極（４５
０）；前記複数の抽出ゲート電極間に位置付けられる誘
電体主表面（４４８）；前記誘電体主表面（４４８）上
に形成され、当該電界放出デバイス（４００）の外部に
ある電気的接地コンタクトに結合され得る電荷散逸層
（４５２）；前記電荷散逸層（４５２）上に位置付けら
れる漏出誘電体層（４５４）；および前記支持基板（４
１０）から離間している陽極（４８０）であって、前記
複数の電子エミッタ（４７０）から放出される電子を受
け取るように位置付けられている陽極（４８０）；から
構成されていることを特徴とする電界放出デバイス（４
００）。 - 【請求項５】 電界放出デバイス（２００、３００、４
００、５００）内部で露出した誘電体表面（２４８、３
４８、４４８、５４８）の帯電を防止する方法であっ
て：前記露出した誘電体表面（２４８、３４８、４４
８、５４８）上に電荷散逸層（２５２、３５２、４５
２、５５２）を供給する段階；前記電荷散逸層（２５
２、３５２、４５２、５５２）を、電界放出デバイス
（２００、３００、４００、５００）の外部にある電気
的接地コンタクトに、動作可能に結合する段階；から構
成されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/740,583 US5760535A (en) | 1996-10-31 | 1996-10-31 | Field emission device |
| US740583 | 1996-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10134701A true JPH10134701A (ja) | 1998-05-22 |
| JP4070853B2 JP4070853B2 (ja) | 2008-04-02 |
Family
ID=24977177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29487597A Expired - Fee Related JP4070853B2 (ja) | 1996-10-31 | 1997-10-13 | 電界放出デバイス |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5760535A (ja) |
| EP (1) | EP0840344A1 (ja) |
| JP (1) | JP4070853B2 (ja) |
| KR (1) | KR100546224B1 (ja) |
| CN (1) | CN1123032C (ja) |
| TW (1) | TW358958B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347232A (ja) * | 2004-05-31 | 2005-12-15 | Samsung Sdi Co Ltd | 電子放出素子 |
| US7180246B2 (en) | 2003-09-10 | 2007-02-20 | Hitachi Displays, Ltd. | Display device |
| US7239077B2 (en) | 2003-06-02 | 2007-07-03 | Hitachi Displays, Ltd. | Display device |
| JP2007311355A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Sdi Co Ltd | 発光装置及び表示装置 |
| US7417366B2 (en) | 2004-02-20 | 2008-08-26 | Hitachi Displays, Ltd. | Display device |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929560A (en) * | 1996-10-31 | 1999-07-27 | Motorola, Inc. | Field emission display having an ion shield |
| CN1252784C (zh) | 1997-03-14 | 2006-04-19 | 佳能株式会社 | 成像装置 |
| US6075323A (en) * | 1998-01-20 | 2000-06-13 | Motorola, Inc. | Method for reducing charge accumulation in a field emission display |
| US6031336A (en) * | 1998-06-17 | 2000-02-29 | Motorola, Inc. | Field emission display and method for the operation thereof |
| FR2784225B1 (fr) * | 1998-10-02 | 2001-03-09 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives comportant au moins une electrode de protection contre des emissions parasites |
| US6591283B1 (en) * | 1998-12-24 | 2003-07-08 | Stmicroelectronics N.V. | Efficient interpolator for high speed timing recovery |
| US6417627B1 (en) | 1999-02-03 | 2002-07-09 | Micron Technology, Inc. | Matrix-addressable display with minimum column-row overlap and maximum metal line-width |
| US20020163294A1 (en) * | 1999-02-17 | 2002-11-07 | Ammar Derraa | Methods of forming a base plate for a field emission display (fed) device, methods of forming a field emission display (fed) device,base plates for field emission display (fed) devices, and field emission display (fed) devices |
| US6373174B1 (en) * | 1999-12-10 | 2002-04-16 | Motorola, Inc. | Field emission device having a surface passivation layer |
| US6936972B2 (en) * | 2000-12-22 | 2005-08-30 | Ngk Insulators, Ltd. | Electron-emitting element and field emission display using the same |
| FR2828956A1 (fr) * | 2001-06-11 | 2003-02-28 | Pixtech Sa | Protection locale d'une grille d'ecran plat a micropointes |
| US6891319B2 (en) | 2001-08-29 | 2005-05-10 | Motorola, Inc. | Field emission display and methods of forming a field emission display |
| US7070472B2 (en) | 2001-08-29 | 2006-07-04 | Motorola, Inc. | Field emission display and methods of forming a field emission display |
| KR100918043B1 (ko) * | 2003-03-27 | 2009-09-18 | 삼성에스디아이 주식회사 | 정전하의 축적을 방지할 수 있는 전극 구조를 갖는 전계 방출 표시 장치 |
| US7429820B2 (en) * | 2004-12-07 | 2008-09-30 | Motorola, Inc. | Field emission display with electron trajectory field shaping |
| JP5280844B2 (ja) * | 2005-06-30 | 2013-09-04 | トムソン ライセンシング | 発光表示装置用の分割型導電性コーティング |
| US20080126216A1 (en) * | 2006-11-24 | 2008-05-29 | Mads Flensted-Jensen | Systems and methods for operating a business that provides telephony services to an enterprise |
| US8753974B2 (en) * | 2007-06-20 | 2014-06-17 | Micron Technology, Inc. | Charge dissipation of cavities |
| JP2010541185A (ja) * | 2007-10-05 | 2010-12-24 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | 電荷散逸層を備えたアンダー・ゲート電界放出トライオード |
| JP2010073470A (ja) * | 2008-09-18 | 2010-04-02 | Canon Inc | 画像表示装置 |
| KR20130100630A (ko) | 2012-03-02 | 2013-09-11 | 삼성전자주식회사 | 전자 방출 소자 및 이를 포함한 엑스선 발생 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235244A (en) * | 1990-01-29 | 1993-08-10 | Innovative Display Development Partners | Automatically collimating electron beam producing arrangement |
| FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
| US5173634A (en) * | 1990-11-30 | 1992-12-22 | Motorola, Inc. | Current regulated field-emission device |
| US5396150A (en) * | 1993-07-01 | 1995-03-07 | Industrial Technology Research Institute | Single tip redundancy method and resulting flat panel display |
| US5442193A (en) * | 1994-02-22 | 1995-08-15 | Motorola | Microelectronic field emission device with breakdown inhibiting insulated gate electrode |
| EP0696042B1 (en) * | 1994-08-01 | 1999-12-01 | Motorola, Inc. | Field emission device arc-suppressor |
| JP3070469B2 (ja) * | 1995-03-20 | 2000-07-31 | 日本電気株式会社 | 電界放射冷陰極およびその製造方法 |
| US5587628A (en) * | 1995-04-21 | 1996-12-24 | Kuo; Huei-Pei | Field emitter with a tapered gate for flat panel display |
| US6838138B1 (en) * | 1999-02-27 | 2005-01-04 | Yoshino Kogyosho Co., Ltd. | Synthetic resin container bearing label |
-
1996
- 1996-10-31 US US08/740,583 patent/US5760535A/en not_active Expired - Fee Related
-
1997
- 1997-09-20 TW TW086113690A patent/TW358958B/zh not_active IP Right Cessation
- 1997-10-13 JP JP29487597A patent/JP4070853B2/ja not_active Expired - Fee Related
- 1997-10-20 EP EP97118164A patent/EP0840344A1/en not_active Withdrawn
- 1997-10-24 KR KR1019970054932A patent/KR100546224B1/ko not_active IP Right Cessation
- 1997-10-30 CN CN97121265A patent/CN1123032C/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7239077B2 (en) | 2003-06-02 | 2007-07-03 | Hitachi Displays, Ltd. | Display device |
| US7180246B2 (en) | 2003-09-10 | 2007-02-20 | Hitachi Displays, Ltd. | Display device |
| US7417366B2 (en) | 2004-02-20 | 2008-08-26 | Hitachi Displays, Ltd. | Display device |
| JP2005347232A (ja) * | 2004-05-31 | 2005-12-15 | Samsung Sdi Co Ltd | 電子放出素子 |
| JP2007311355A (ja) * | 2006-05-19 | 2007-11-29 | Samsung Sdi Co Ltd | 発光装置及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5760535A (en) | 1998-06-02 |
| TW358958B (en) | 1999-05-21 |
| EP0840344A1 (en) | 1998-05-06 |
| CN1181613A (zh) | 1998-05-13 |
| JP4070853B2 (ja) | 2008-04-02 |
| CN1123032C (zh) | 2003-10-01 |
| KR100546224B1 (ko) | 2006-08-31 |
| KR19980033164A (ko) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4070853B2 (ja) | 電界放出デバイス | |
| JP3999276B2 (ja) | 電荷散逸型電界放射デバイス | |
| JP3235172B2 (ja) | 電界電子放出装置 | |
| US6204597B1 (en) | Field emission device having dielectric focusing layers | |
| US6607930B2 (en) | Method of fabricating a field emission device with a lateral thin-film edge emitter | |
| US5719406A (en) | Field emission device having a charge bleed-off barrier | |
| US5804909A (en) | Edge emission field emission device | |
| US6255771B1 (en) | Flashover control structure for field emitter displays and method of making thereof | |
| EP1240658B1 (en) | Field emission device having surface passivation layer | |
| JPH02299136A (ja) | 画像形成装置 | |
| KR20010084384A (ko) | 카본 나노튜브를 이용한 3전극 전계 방출 표시소자 | |
| US20060163996A1 (en) | Field emitters and devices | |
| US20070063629A1 (en) | Field emitters and devices | |
| KR101100821B1 (ko) | 전자 방출원 및 이를 구비한 전자 방출 소자 | |
| KR20060104656A (ko) | 전자 방출 소자 | |
| KR19990065410A (ko) | 전계 방출 소자 및 그 제조방법 | |
| KR20060124488A (ko) | 전자방출소자 및 그 제조방법 | |
| KR20070111813A (ko) | 전자 방출 소자 및 이를 구비한 전자 방출 디스플레이 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061004 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070905 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |