JP4067060B2 - 同調増幅器 - Google Patents
同調増幅器 Download PDFInfo
- Publication number
- JP4067060B2 JP4067060B2 JP53243697A JP53243697A JP4067060B2 JP 4067060 B2 JP4067060 B2 JP 4067060B2 JP 53243697 A JP53243697 A JP 53243697A JP 53243697 A JP53243697 A JP 53243697A JP 4067060 B2 JP4067060 B2 JP 4067060B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase shift
- oscillation
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010363 phase shift Effects 0.000 claims description 334
- 230000010355 oscillation Effects 0.000 claims description 258
- 239000003990 capacitor Substances 0.000 claims description 51
- 230000008859 change Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 239000000284 extract Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims 2
- 230000002194 synthesizing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 60
- 230000004048 modification Effects 0.000 description 30
- 238000012986 modification Methods 0.000 description 30
- 238000012546 transfer Methods 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
技術分野
本発明は、所定の周波数成分のみを通過させる同調増幅器に関する。
背景技術
同調回路として従来より能動素子およびリアクタンス素子を使用した各種の構成が提案され実用化されている。
例えばＬＣ共振を利用した従来の同調回路は、同調周波数を調整するとＬＣ回路に依存する利得が変化する。また、一般の同調回路は、入力される信号の中から所定の周波数成分を抽出するものであり、同調周波数における利得は１あるいはそれ以下となって、通常は信号振幅の減衰が生じるため、増幅が必要な場合には別に増幅回路を接続して信号振幅の増幅を行っていた。
【０００２】
発明の開示
本発明は、このような課題を解決するために考えられたものであり、その目的は出力振幅が安定し、しかも同調と同時に信号振幅の増幅が可能な同調増幅器を提供することにある。
本発明の同調増幅器は、出力を入力側に帰還させて閉ループを形成し所定周波数において発振動作を行う発振回路と、発振回路の出力振幅を制御する利得制御回路と、発振回路の閉ループの一部に信号を入力する入力回路とを備える。発振回路を発振させた状態で発振周波数近傍の信号を入力した場合に、入力される信号の周波数に発振出力が引き込まれる現象が確かめられており、所定の同調動作が行われる。特に、利得制御回路によって出力振幅が調整されるため、発振回路の発振周波数を可変して同調周波数を変えた場合であっても、利得変化が生じない。また、利得制御回路の応答速度を調整することにより、入力される交流信号としてＡＭ変調された信号やＦＭ変調された信号等の各種の信号に対する発振動作が可能となる。また、実際には発振回路の出力振幅を電源電圧よりもかなり小さく設定するとともに、入力される交流信号の振幅をこの発振振幅よりもかなり小さく設定したときに上述した発振動作が行われることが確認されており、入力される交流信号の振幅を基準に考えると数十ｄＢ程度の利得となって、発振動作と同時に信号振幅の増幅が可能となる。
【０００３】
また、本発明の同調増幅器は、上述した発振回路を電圧制御型発振回路としてＰＬＬ構成とすることにより、同調周波数を容易に安定させることができる。特に、上述した発振回路は、入力信号がない場合には所定の発振動作を行っているため、入力信号の有無にかかわらずＰＬＬ制御が可能となる。
【０００４】
発明を実施するための最良の形態
以下、本発明を適用した一の実施形態について、図面を参照しながら具体的に説明する。
本発明の特徴は、発振回路にごく弱い発振を行わせるとともに、この発振回路の一部にその発振周波数に近い周波数の信号を注入することにより、所定のＱおよび利得を有する同調動作を行わせることにある。
【０００５】
第１図は、一実施形態の同調増幅器の構成を示す図である。同図に示す同調増幅器１は、増幅回路１１および帰還回路１２を含む発振回路１０と、この発振回路１０に信号を入力する入力回路１４と、発振回路１０の出力振幅を制御する自動利得制御（ＡＧＣ）回路１６とを含んで構成される。
【０００６】
上述した発振回路１０は、発振回路の一般的な構成を有している。増幅回路１１と帰還回路１２によって閉ループが形成されており、これら増幅回路１１と帰還回路１２のいずれか一方あるいは全体に周波数選択特性を持たせるとともに、増幅回路１１の利得を調整することにより、上述した周波数選択特性に応じた所定周波数で発振動作が行われる。
【０００７】
なお、上述した発振回路１０は、一般には移相型、共振型あるいはその他の方式を用いた発振回路に大別される。移相型の発振回路は、さらにＣＲ型やＬＲ型あるいはこれらを組み合わせた発振回路に分類される。また、共振型の発振回路は、コルピッツ型やハートレー型等各種の方式を用いたものがある。
【０００８】
入力回路１４は、上述した増幅回路１１と帰還回路１２によって形成される閉ループに信号を入力するためのものである。例えば、この閉ループの一部に一方端が接続されたインピーダンス素子を介して、発振回路１０の外部から信号が入力される。
【０００９】
ＡＧＣ回路１６は、発振回路１０の出力振幅を一定に制御しており、例えば出力振幅の大小に応じて発振回路１０内の増幅回路１１の利得を制御することにより、この出力振幅がほぼ一定になるように制御する。
【００１０】
次に、上述した構成を有する同調増幅器の動作を説明する。なお、第１図に示した同調増幅器１を受信機に適用する場合を考えると、入力回路１４を介して発振回路１０に入力される信号としては、ＡＭ変調あるいはＦＭ変調等の各種の変調がかかった信号を考えることができる。
【００１１】
まず、入力回路１４を介して信号が入力されない状態について説明する。この場合には、発振回路１０内の増幅回路１１と帰還回路１２を含んで形成される閉ループの一部と入力回路１４内のインピーダンス素子とが切り離された状態と等価であり、単に発振回路１０にＡＧＣ回路１６が接続されて、所定の発振動作が行われる。例えば、発振回路１０の出力振幅が電源電圧の数十％以下に制御される。
【００１２】
したがって、例えばＦＭ受信機に適用した場合には、ＦＭ波を受信していない状態（搬送波がない状態）でも同調増幅器１からは所定周波数の正弦波信号が出力されており、スケルチ回路やミューティング回路が不要となる。また、ＡＭ受信機に適用した場合も同様であり、ＡＭ波を受信していない状態でも同調増幅器１からは所定周波数の正弦波信号が出力されており、この正弦波信号に対してＡＭ検波を行っても所定の直流成分が得られるだけであって雑音となることはない。
【００１３】
このように発振回路１０が所定の周波数で安定的に発振している状態において、入力回路１４を通して発振周波数に近い周波数を有する信号を入力すると、同調増幅器１において入力信号の中から発振周波数近傍の成分のみを抽出する発振動作が行われる。しかも、上述した発振周波数と入力信号の周波数が一致している場合には、小さな振幅（例えば発振出力の振幅の１／１０程度）の信号を入力した場合であっても、発振出力の振幅以上の同調出力が得られることが確かめられており、同調と同時に数十ｄＢ程度の増幅が可能となる。
【００１４】
また、ＡＧＣ回路１６によって制御する発振回路１０の発振出力の振幅と入力信号の振幅の比、あるいは入力信号の注入箇所を変えることにより、同調増幅器１のＱ、すなわち通過帯域幅を変えることができる。あるいは、上述した信号の振幅比を変える代わりに、入力回路１４内のインピーダンス素子の素子定数を変えるようにしてもよい。
【００１５】
また、上述した発振回路１０を発振周波数可変型の構成とすることにより、容易に同調周波数可変型の同調増幅器１を構成することができる。このとき、発振回路１０にはＡＧＣ回路１６が接続されてその発振振幅を一定に保っているため、周波数を可変した際に同調増幅器１の利得が急激に変化する等の不都合がなく、同調時に安定した利得が得られる。
【００１６】
なお、入力信号としてＡＭ変調された信号を考える場合には、音声等のＡＭ変調成分が重畳された所定周波数の搬送波を同調出力として取り出す必要があるため、ＡＧＣ回路１６によってこのＡＭ変調成分以下の周波数を有する振幅変化を抑えるようにＡＧＣの応答速度を調整する必要がある。
【００１７】
第２図は、第１図に示した同調増幅器１を含んだＰＬＬ（位相同期ループ）構成を示す図である。第１図に示した同調増幅器１内の発振回路１０を外部から印加される制御電圧に応じて発振周波数が変更可能な電圧制御型発振器とすることにより、容易に同調増幅器１をＰＬＬ制御することができる。すなわち、同調増幅器１内の発振回路１０、位相比較器（ＰＤ）２、チャージポンプ（ＣＰ）４、ローパスフィルタ（ＬＰＦ）５を含んだＰＬＬ構成とすることにより、同調増幅器１の同調出力の周波数を発振器（ＯＳＣ）３の発振周波数に容易に一致させることができる。
【００１８】
このように、同調増幅器１は発振回路１０の発振動作を利用して発振動作を行っているため、入力信号がない場合であってもこの発振出力を利用してＰＬＬ制御を行うことができる。
【００１９】
〔同調増幅器の第１の構成例〕
次に、移相型の発振回路１０を用いた場合の同調増幅器１の詳細構成について説明する。
【００２０】
第３図は、移相型の発振回路を用いた同調増幅器１の第１の構成例を示す回路図である。同図に示す同調増幅器１内部の入力回路１４は、一方端に入力端子２１が接続された入力抵抗２２を含んで構成され、入力端子２１には搬送波を変調した信号が入力される。帰還回路１２は、キャパシタ２３および抵抗２４からなるハイパスフィルタと、キャパシタ２５および抵抗２６からなるハイパスフィルタと、キャパシタ２７および抵抗２８からなるハイパスフィルタとを縦続接続して構成されている。
【００２１】
一方、増幅回路１１は、トランジスタ２９と、抵抗３０〜３３と、キャパシタ３４と、可変抵抗３５とを含んで構成されている。トランジスタ２９のベース端子には、帰還回路１２の出力端子が直流電流阻止用のキャパシタ３４を介して接続されるとともに、抵抗３０および３１の各一方端が接続されている。これら抵抗３０および３１は、トランジスタ２９にバイアスを与えるために設けられている。トランジスタ２９のコレクタ端子と正電源との間には抵抗３２が、エミッタ端子と接地端子との間には抵抗３３および可変抵抗３５が接続されている。可変抵抗３５の抵抗値は、ＡＧＣ回路１６から出力される制御電圧により変更可能とされている。以下では、可変抵抗３５をｐチャネル型のＦＥＴで構成する場合について説明する。
【００２２】
なお、可変抵抗３５に直列に接続されたキャパシタ３５Ａは直流電流阻止用であり、可変抵抗３５の抵抗値を変えたときに、トランジスタ２９の動作点を変えることなく増幅回路１１の利得を変えることができる。
【００２３】
ＡＧＣ回路１６は、トランジスタ３６と、抵抗３７〜４４と、キャパシタ４５〜４８と、ダイオード４９とを含んで構成されている。トランジスタ３６のベース端子には、キャパシタ４５および抵抗３７を介して増幅回路１１の出力端子が接続されるとともに、抵抗３８および３９の各一方端が接続されている。これら抵抗３８および３９は、トランジスタ３６にバイアスを与えるために設けられている。トランジスタ３６のコレクタ端子と正電源との間には抵抗４０が、エミッタ端子と接地端子との間には抵抗４１がそれぞれ接続されている。
【００２４】
以下、第３図に示す同調増幅器１の動作を説明する。帰還回路１２の入力電圧をＶi、出力電圧をＶoとし、キャパシタ２３、２５および２７の容量をＣ、抵抗２４、２６および２８の抵抗値をＲとすると、（１）式の関係が成り立つ。
【００２５】
Ｖo＝Ｖi・（ωＣＲ）3
／［（ωＣＲ）3−５ωＣＲ−ｊ{６（ωＣＲ）2−１}］ ・・・（１）
（１）式の虚数部がゼロの場合には、帰還回路１２の位相シフト量は１８０°になり、この場合の入力信号の周波数は（２）式のようになる。
【００２６】
ｆ＝１／２π√（６ＣＲ） ・・・（２）
第３図に示す増幅回路１１はエミッタ接地構成であり、トランジスタ２９のベース端子電圧の変化方向とコレクタ端子電圧の変化方向とは反対である。すなわち、増幅回路１１の位相シフト量は１８０°であり、帰還回路１２と増幅回路１１を合わせた位相シフト量の合計は、所定の周波数において３６０°になる。また、増幅回路１１の出力は帰還回路１２の入力側に帰還されており、帰還回路１２と増幅回路１１とを合わせた利得が１であれば、第３図の同調増幅器１は安定に発振する。
【００２７】
なお、第３図では、ハイパスフィルタを３段縦続接続しているが、縦続接続するハイパスフィルタの数は３段以上であってもよい。
【００２８】
（２）式で示す周波数の信号が帰還回路１２に入力されると、帰還回路１２の出力電圧Ｖoは（３）式のように約１／２９倍に減衰する。
【００２９】
Ｖo＝Ｖi×（１／√６）3／{（１／√６）3−５／√６｝
≒−０．０３４４Ｖi≒−１／２９ ・・・（３）
このため、増幅回路１１の電圧利得が２９倍あれば、同調増幅器１全体の利得は１になり、入力回路１４を介して信号が入力されなくても安定に発振する。同調増幅器１が所定の周波数で発振しているときに、発振周波数に近い周波数を有する信号が入力回路１４を介して入力されると、同調増幅器１は発振周波数近傍の成分のみを抽出する発振動作を行う。
【００３０】
一方、増幅回路１１の出力は、ＡＧＣ回路１６内部の直流電流阻止用のキャパシタ４５および抵抗３７を介してトランジスタ３６のベース端子に入力される。したがって、増幅回路１１の出力の交流成分のみがトランジスタ３６によって増幅される。この増幅出力はダイオード４９によって整流され、さらにキャパシタ４７、４８および抵抗４３によって構成される平滑回路を通すことにより所定の制御電圧がつくられる。このようなＡＧＣ回路１６の動作により、増幅回路１１の出力振幅が大きくなると制御電圧が高くなり、ｐチャネル型ＦＥＴで構成される可変抵抗３５の抵抗値を高い方に変化させて増幅回路１１の出力振幅を小さくし、反対に増幅回路１１の出力振幅が小さくなると制御電圧が低くなって可変抵抗３５の抵抗値を低い方に変化させて増幅回路１１の出力振幅を大きくするため、増幅回路１１の出力振幅はほぼ一定に保たれる。
【００３１】
次に、第３図の回路を実際に組んで実験した結果について説明する。なお、以下に説明する実験結果は、ＡＧＣ回路１６による振幅制御は行わずに発振回路１０を所定の振幅で発振させた同調増幅器１に関するものである。
【００３２】
入力回路１４に信号を入力しない状態での同調増幅器１の自己発振出力の振幅が約９００ｍＶの場合に、自己発振周波数と同一周波数で振幅が７５ｍＶの交流信号を入力端子２１に入力すると、同調増幅器１の出力振幅は約３Ｖppになった。したがって、この場合の利得GAINは、（４）式に示すように約３２ｄＢとなり、十分な利得が得られることがわかる。なお、電源電圧は９Ｖとした。
【００３３】
GAIN＝２０×ｌｏｇ（３／０．０７５）
＝２０×１．６０２＝３２．０４ ・・・（４）
第４図は、第３図に示した同調増幅器１の同調特性の測定結果を示す図である。横軸が入力信号の周波数を、縦軸が発振出力の振幅をそれぞれ示している。第４図に示すように、同調増幅器１は、自己発振周波数と同一の周波数成分をピーク点とする同調特性を有することがわかる。
【００３４】
一方、第５図および第６図はそれぞれ、入力回路１４の接続箇所を変えた場合の同調特性を示す図であり、第３図の接続箇所Ａ、Ｂに入力回路１４を接続した場合の同調特性がそれぞれ第５図、第６図に対応する。第５図、第６図に示すように、入力回路１４の接続箇所、すなわち信号の注入箇所を変えることでＱの値が変化し、入力信号の注入箇所が増幅回路１１から遠ざかるにつれてＱの値がより大きくなることがわかる。
【００３５】
したがって、スイッチ等を設けて入力回路１４の接続箇所を任意に変更可能にすれば、同調増幅器１を受信機に用いて受信周波数の選択性を向上させたい場合、例えば隣接する周波数に他局の周波数信号が存在する場合などはＱの値を大きくして選択性を向上させ、隣接する周波数に他局の周波数信号が存在しない場合にはＱの値を小さくして信号の再現性を向上させることが容易に行える。
【００３６】
なお、入力信号の接続箇所を変更する代わりに、入力抵抗２２の抵抗値を変えてもＱの値を変えることができる。したがって、抵抗値が変更可能な可変抵抗を入力抵抗２２の代わりに接続すれば、入力信号の接続箇所を変えるよりも容易にＱの値を調整できる。あるいは、入力信号の振幅とＡＧＣ回路１６で制御する増幅回路１１の出力振幅の比を変えることによってもＱの値を調整することができる。
【００３７】
第７図は、同調増幅器１の自己発振周波数と同一周波数で振幅が異なる信号を入力回路１４に入力した場合に出力振幅がどのように変化するかを示す図である。同図に示すように、入力回路１４に入力される信号の振幅が変化すると、同調増幅器１の出力振幅（単位はｄＢ）はほぼ線形に変化する。すなわち、本実施形態の同調増幅器１によれば、搬送波成分に含まれるＡＭ変調等による振幅変化を忠実に取り出すことができる。
【００３８】
〔同調増幅器の第２の構成例〕
第３図に示す同調増幅器１はＰＬＬ構成にすることを前提としていないが、第２図に示すようなＰＬＬ構成にしてもよい。第８図はＰＬＬ構成にした場合の同調増幅器の詳細構成を示す図である。同図に示す同調増幅器１Ａは、第３図に示した同調増幅器１と比べて、帰還回路１２内部の抵抗２４、２６、２８をそれぞれ可変抵抗６１、６２、６３に置き換えた点だけが異なる。これら可変抵抗６１、６２、６３の抵抗値は、第２図に示すローパスフィルタ５の出力に応じて変更され、これにより同調増幅器１Ａの発振出力の周波数は第２図に示す発振器３の発振周波数に一致するように制御される。
【００３９】
〔同調増幅器の第３の構成例〕
第３図に示す帰還回路１２は、ハイパスフィルタを３段縦続接続しているが、ハイパスフィルタの代わりにローパスフィルタを縦続接続してもよい。第９図は抵抗およびキャパシタからなるローパスフィルタを３段縦続接続して帰還回路１２を形成した例を示している。ローパスフィルタはハイパスフィルタとは反対に位相を遅らせる性質を有し、帰還回路１２全体の位相シフト量は所定の周波数において１８０°になる。したがって、ハイパスフィルタを縦続接続した場合と同様の周波数選択特性が得られる。
【００４０】
一方、第１０図は抵抗およびインダクタからなるハイパスフィルタを３段縦続接続した例、第１１図は抵抗およびインダクタからなるローパスフィルタを３段縦続接続した例を示している。いずれの場合も、位相の変化方向が互いに異なるものの、入力信号の周波数が所定の周波数のときに帰還回路１２全体の位相シフト量が１８０°になる点では共通し、第３図に示した帰還回路１２と置き換えが可能である。
【００４１】
なお、置き換えた場合に、縦続接続するハイパスフィルタあるいはローパスフィルタの段数も３段に限定されない。また、インダクタを含む帰還回路１２の全体を半導体基板上に形成した場合には、各インダクタのインダクタンスが極端に小さくなるため、発振回路１０の発振周波数、すなわち同調増幅器１の同調周波数が極めて高くなる。このような場合には、第３図に示す入力回路１４を入力抵抗２２の代わりにインダクタを用いて構成することが好ましい。
【００４２】
ところで、ＡＧＣ回路１６による振幅制御を行わない場合には、自己発振周波数と入力信号の周波数がわずかにずれた場合にビートが発生するが、このビートの発生はＡＧＣ回路１６による振幅制御を行うことで防止することができる。
【００４３】
〔同調増幅器の第４の構成例〕
第１２図は第３図に示す増幅回路１１と置き換え可能な増幅回路１１Ａの詳細構成を示す図である。同図に示す増幅回路１１Ａは、ＣＭＯＳインバータ５４と抵抗５５、５６とにより構成される。ＣＭＯＳインバータ５４は、その入出力間を抵抗５６を介して接続することによりアナログ増幅器として動作し、しかもそのときの利得は抵抗５５、５６の抵抗比に応じて定まる。抵抗５５、５６の各抵抗値をＲ55、Ｒ56とすると、増幅回路１１Ａの利得はＲ56／Ｒ55となるため、例えば抵抗Ｒ55あるいはＲ56に第３図に示した可変抵抗３５を並列接続し、この抵抗値をＡＧＣ回路１６の出力に応じて調整することにより、第３図に示した同調増幅器１と同様に、発振出力の振幅変動を抑制できる。
【００４４】
このように、第１２図に示す増幅回路１１Ａを用いて同調増幅器１を構成した場合には、ＣＭＯＳプロセスでの製造が可能となるため、製造工程が簡略化し、コストダウンが図れる。
【００４５】
〔発振回路の第１の変形例〕
第１３図は、発振回路の第１の変形例を示す回路図である。同図に示す発振回路１０Ａは、２つの移相回路１１０Ｃ、１３０Ｃと、分圧回路１６０と、帰還抵抗１７０とを含んで構成されている。移相回路１１０Ｃ、１３０Ｃはそれぞれ、入力される交流信号の位相を所定量ずつシフトさせるものであり、２つの移相回路１１０Ｃ、１３０Ｃを合わせた位相シフト量は所定の周波数において３６０°に設定される。分圧回路１６０は、後段の移相回路１３０Ｃの出力側に設けられ、抵抗１６２および抵抗１６４により構成される。
【００４６】
前段の移相回路１１０Ｃは、キャパシタ１１４と、抵抗１１６と、抵抗１１８、１２０、１２１、１２３とを含んで構成されている。オペアンプ１１２の反転入力端子には、抵抗１１８を介して交流信号が入力され、オペアンプ１１２の非反転入力端子には、キャパシタ１１４および抵抗１１６からなるＣＲ回路が接続されている。オペアンプ１１２の出力端には、抵抗１２１および抵抗１２３からなる分圧回路が接続され、分圧回路の分圧出力端とオペアンプ１１２の反転入力端子との間には抵抗１２０が接続されている。また、抵抗１１８と抵抗１２０の抵抗値は同じに設定されている。
【００４７】
このような構成を有する前段の移相回路１１０Ｃの伝達関数Ｋ1は、
Ｋ1＝−ａ1（１−Ｔ1ｓ）／（１＋Ｔ1ｓ） ・・・（５）
となる。Ｔ1は抵抗１１６とキャパシタ１１４からなるＣＲ回路の時定数、ｓ＝ｊω、ａ1は移相回路１１０Ｃの利得であってａ1＝（１＋Ｒ21／Ｒ23）＞１である。ただし、Ｒ21は抵抗１２１の抵抗値、Ｒ23は抵抗１２３の抵抗値である。
【００４８】
（５）式から明らかなように、移相回路１１０Ｃは全域通過回路であり、その出力電圧Ｅoの出力振幅は周波数に関係なく一定であって、位相シフト量φ1は入力信号の周波数に応じて１８０°から３６０°まで変化する。また、移相回路１１０Ｃは、Ｒ21およびＲ23の値を調整することにより１より大きな利得を得ることができる。
【００４９】
一方、第１３図に示す後段の移相回路１３０Ｃは、オペアンプ１３２と、キャパシタ１３４および抵抗１３６からなるＣＲ回路と、抵抗１４１および抵抗１４３からなる分圧回路と、抵抗１３８と、抵抗１４０とを含んで構成されている。移相回路１３０Ｃを構成する各回路素子は、キャパシタ１３４と抵抗１３６の接続の仕方が移相回路１１０Ｃと反対である他は移相回路１１０Ｃと同様に接続され、抵抗１３８と抵抗１４０の各抵抗値は同じに設定されている。
【００５０】
このような構成を有する後段の移相回路１３０Ｃの伝達関数Ｋ2は、
Ｋ2＝ａ2（１−Ｔ2ｓ）／（１＋Ｔ2ｓ） ・・・（６）
となる。Ｔ2はキャパシタ１３４と抵抗１３６からなるＣＲ回路の時定数、ｓ＝ｊω、ａ2は移相回路１３０Ｃの利得であってａ2＝（１＋Ｒ41／Ｒ43）＞１である。ただし、Ｒ41は抵抗１４１の抵抗値、Ｒ43は抵抗１４３の抵抗値である。
【００５１】
（６）式から明らかなように、移相回路１３０Ｃは全域通過回路であり、その出力電圧Ｅoの出力振幅は周波数に関係なく一定であって、位相シフト量φ2は入力信号の周波数に応じて０°から１８０°まで変化する。また、移相回路１３０Ｃは、Ｒ41およびＲ43の値を調整することにより１より大きな利得を得ることができる。
【００５２】
このようにして、２つの移相回路１１０Ｃ、１３０Ｃのそれぞれにおいて位相が所定量シフトされ、２つの移相回路１１０Ｃ、１３０Ｃを合わせた位相シフト量は所定の周波数において３６０°となる。したがって、２つの移相回路１１０Ｃ、１３０Ｃを含んで形成される閉ループのループゲインを１以上に設定することにより、この所定の周波数で発振回路１０Ａを発振させることができる。
【００５３】
また、後段の移相回路１３０Ｃの後段側には分圧回路１６０が接続されており、分圧回路１６０を構成する抵抗１６４には可変抵抗１６６が並列接続されている。この可変抵抗１６６は例えばｐチャネル型ＦＥＴのチャネル抵抗により形成され、このＦＥＴのゲート端子には第３図に示したＡＧＣ回路１６の出力端子が接続されている。これにより、例えば、第１３図に示す発振回路１０Ａの出力振幅が大きくなると、第３図に示したＡＧＣ回路１６から出力される制御電圧が高くなって、それに伴ってこのＦＥＴのゲート電圧も高くなる。このため、可変抵抗１６６の抵抗値が大きくなり、発振回路１０Ａの出力振幅を小さくする方向に制御される。
【００５４】
逆に、発振回路１０Ａの出力振幅が小さくなると、ＡＧＣ回路１６から出力される制御電圧が低下して可変抵抗１６６の抵抗値は小さくなり、発振回路１０Ａの出力振幅を大きくする方向に制御される。このような制御により、発振回路１０Ａの出力振幅は常に一定に維持される。
【００５５】
このように、第１３図に示す発振回路１０Ａは、分圧回路１６０を介して減衰した信号を帰還信号として用いるとともに、分圧回路１６０に入力する前の信号を発振回路１０Ａの出力として取り出すことにより、入力信号の中から所定の周波数成分のみを抽出する発振動作とともに、この抽出された信号に対する所定の増幅動作を行うことができる。しかも、分圧回路１６０の分圧比を、第３図に示したＡＧＣ回路１６の出力に応じて変更するため、発振回路の出力振幅をほぼ一定に維持できる。また、発振回路１０Ａは、オペアンプ、キャパシタおよび抵抗を組み合わせて構成しており、すべての構成素子を半導体基板上に形成することができる。
【００５６】
なお、第１３図では、帰還抵抗１７０と入力回路１４内の入力抵抗２２の抵抗値を固定にしているが、少なくとも一方の抵抗を可変抵抗に置き換えて、帰還抵抗１７０と入力抵抗２２の抵抗比を変更できるようにしてもよい。これにより、同調増幅器１のＱの調整が可能となる。
【００５７】
また、抵抗１１６あるいは１３６の少なくとも一方の抵抗を可変抵抗に置き換え、移相回路１１０Ｃあるいは１３０Ｃ内のＣＲ回路の時定数を変更できるようにしてもよい。抵抗１１６、１３６の少なくとも一方の抵抗値を連続的に変えることにより、発振周波数を連続的に変更できる。
【００５８】
なお、移相回路１１０Ｃと移相回路１３０Ｃを縦続接続する際には、各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。
【００５９】
なお、第１３図に示した発振回路１０Ａでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、移相回路１１０Ｃ内の分圧回路の分圧比と移相回路１３０Ｃ内の分圧回路の分圧比の少なくとも一つをＡＧＣ回路１６からの制御電圧に応じて変更してもよい。この場合には、移相回路１３０Ｃの後段の分圧回路１６０を省略し、移相回路１３０Ｃの出力を直接前段側に帰還してもよい。あるいは分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
【００６０】
また、第１３図に示した発振回路１０Ａでは、前段の移相回路１１０Ｃの前段に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路１１０Ｃの前段側とは限らず、例えば移相回路１１０Ｃと移相回路１３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【００６１】
〔発振回路の第２の変形例〕
第１３図に示した発振回路１０Ａは、各移相回路の内部にＣＲ回路を含んでいるが、ＣＲ回路の代わりにＬＲ回路を内部に含む移相回路を用いて発振回路を構成してもよい。
【００６２】
第１４図はＬＲ回路を含む移相回路の構成を示す回路図であり、第１３図に示した発振回路１０Ａの前段の移相回路１１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１１０Ｌは、第１３図に示した前段の移相回路１１０Ｃ内のキャパシタ１１４と抵抗１１６からなるＣＲ回路を、抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えたものである。その他の構成は移相回路１１０Ｃと同じであり、移相回路１１０Ｌの伝達関数および位相シフト量も移相回路１１０Ｃと同じである。
【００６３】
第１５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第１３図に示した発振回路１０Ａの後段の移相回路１３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１３０Ｌは、第１３図に示した後段の移相回路１３０Ｃ内のキャパシタ１３４と抵抗１３６からなるＣＲ回路を、抵抗１３６とインダクタ１３７からなるＬＲ回路に置き換えたものである。その他の構成は移相回路１３０Ｃと同じであり、移相回路１３０Ｌの伝達関数および位相シフト量も移相回路１３０Ｃと同じである。
【００６４】
このように、第１４図に示す移相回路１１０Ｌは第１３図に示す移相回路１１０Ｃに等価であり、第１５図に示す移相回路１３０Ｌは第１３図に示す移相回路１３０Ｃと等価であるため、第１３図に示した２つの移相回路１１０Ｃ、１３０Ｃのいずれか一方、あるいは両方を移相回路１１０Ｌ、移相回路１３０Ｌに置き換えることができる。移相回路１１０Ｃ、１３０Ｃの両方を移相回路１１０Ｌ、１３０Ｌに置き換えた場合には、同調増幅器全体を集積化することにより、発振周波数の高周波化が容易になる。
【００６５】
また、２つの移相回路１１０Ｃ、１３０Ｃのいずれか一方のみを移相回路１１０Ｌあるいは１３０Ｌに置き換えた場合であって、ＬＲ回路を構成するインダクタを含めて、あるいはこのインダクタを除く同調増幅器全体を集積化した場合には、温度変化による発振周波数の変動を防止する、いわゆる温度補償が可能となる。
【００６６】
なお、第１３図に示した移相回路１１０Ｃ、１３０Ｃの少なくとも一方を、第１４図あるいは第１５図に示した移相回路１１０Ｌ、１３０Ｌに置き換えた場合には、各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。
【００６７】
〔発振回路の第３の変形例〕
第１６図は、発振回路の第３の変形例を示す回路図である。同図に示す発振回路１０Ｂに含まれる前段の移相回路２１０Ｃは、内部に分圧回路を含んでいない代わりに、抵抗１１８′の抵抗値よりも抵抗１２０′の抵抗値を大きく設定することにより、移相回路２１０Ｃの利得を１より大きくしている。その他の構成は第１３図に示した移相回路１１０Ｃと同じであり、伝達関数および位相シフト量も移相回路１１０Ｃと基本的に同じである。
【００６８】
同様に、後段の移相回路２３０Ｃは、内部に分圧回路を含んでいない代わりに、抵抗１３８′の抵抗値よりも抵抗１４０′の抵抗値を大きく設定することにより、移相回路２３０Ｃの利得を１より大きくしている。その他の構成は第１３図に示した移相回路１３０Ｃと同じであり、伝達関数および位相シフト量も移相回路１３０Ｃと基本的に同じである。
【００６９】
移相回路２３０Ｃの出力は分圧回路１６０を介して前段側に帰還されており、また、分圧回路１６０を構成する抵抗１６４には可変抵抗１６６が並列接続されている。この可変抵抗１６６は例えばＦＥＴのチャネル抵抗により形成され、第３図に示したＡＧＣ回路１６から出力される制御電圧に応じてＦＥＴのゲート電圧が調整され、それに応じてＦＥＴのチャネル抵抗が変更される。
【００７０】
抵抗１１９および抵抗１３９は、移相回路２１０Ｃおよび２３０Ｃの利得の変動を抑えるために設けられており、抵抗１１９および１３９の抵抗値Ｒは、（７）式に従って設定するのが望ましい。ただし、（７）式では、抵抗１１８′の抵抗値をｒ、抵抗１２０′の抵抗値をｍｒとしている。
【００７１】
Ｒ＝ｍｒ／（ｍ−１）
なお、第１６図に示した発振回路１０Ｂは、２つの移相回路２１０Ｃ、２３０Ｃのそれぞれに抵抗１１９あるいは１３９を接続することにより、発振周波数を可変したときの振幅変動を防止したが、上述した抵抗１１９、１３９を取り除いて発振回路を構成することもできる。あるいは、抵抗１１９あるいは１３９の一方のみを取り除いて発振回路を構成してもよい。
【００７２】
なお、第１６図に示した発振回路１０Ｂでは、ＡＧＣ回路１６からの制御電圧に応じて分圧回路１６０の分圧比を変更しているが、抵抗１１８′および１２０′の抵抗比や、抵抗１３８′および１４０′の抵抗比の少なくとも一つをＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【００７３】
また、第１６図に示した発振回路１０Ｂでは、前段の移相回路２１０Ｃの前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路２１０Ｃの前段側とは限らず、例えば移相回路２１０Ｃと移相回路２３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【００７４】
〔発振回路の第４の変形例〕
第１６図に示す発振回路１０Ｂでは、各移相回路の内部にＣＲ回路を含む例を説明したが、ＣＲ回路の代わりにＬＲ回路を内部に含む移相回路を用いて発振回路を構成してもよい。
【００７５】
第１７図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第１６図に示した発振回路１０Ｂの前段の移相回路２１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２１０Ｌは、第１６図に示した前段の移相回路２１０Ｃ内のキャパシタ１１４と抵抗１１６からなるＣＲ回路を、抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えたものである。その他の構成は移相回路２１０Ｃと同じであり、移相回路２１０Ｌの伝達関数および位相シフト量も移相回路２１０Ｃと同じである。
【００７６】
一方、第１８図はＬＲ回路を含む移相回路の他の構成を示す回路図であり、第１６図に示した発振回路１０Ｂの後段の移相回路２３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２３０Ｌは、第１６図に示した後段の移相回路２３０Ｃ内の抵抗１３６とキャパシタ１３４からなるＣＲ回路を、インダクタ１３７と抵抗１３６からなるＬＲ回路に置き換えたものである。その他の構成は移相回路２３０Ｃと同じであり、移相回路２３０Ｌの伝達関数および位相シフト量も移相回路２３０Ｃと同じである。
【００７７】
このように、第１７図に示す移相回路２１０Ｌは第１６図に示す移相回路２１０Ｃと等価であり、第１８図に示す移相回路２３０Ｌは第１６図に示す移相回路２３０Ｃと等価であるため、第１６図に示した２つの移相回路２１０Ｃ、２３０Ｃのいずれか一方、あるいは両方を移相回路２１０Ｌ、２３０Ｌに置き換えることができる。
【００７８】
移相回路２１０Ｃ、２３０Ｃの両方を移相回路２１０Ｌ、２３０Ｌに置き換えた場合には、同調増幅器全体を集積化することにより発振周波数の高周波化が容易となる。また、２つの移相回路２１０Ｃ、２３０Ｃのいずれか一方を移相回路２１０Ｌあるいは２３０Ｌに置き換えた場合には、温度変化に対する発振周波数の変動を抑制することができる。
【００７９】
〔発振回路の第５の変形例〕
上述した発振回路の第１〜第４の変形例において、２つの移相回路を縦続接続して形成される閉ループの一部にトランジスタによるホロワ回路を接続してもよい。
【００８０】
第１９図は、発振回路の第５の変形例の構成を示す回路図である。同図に示す発振回路１０Ｃは、第１３図に示した発振回路１０Ａの前段の移相回路１１０Ｃのさらに前段にトランジスタによるホロワ回路５０を挿入したものである。
【００８１】
このホロワ回路５０は、ドレインが正電源Ｖddに、ソースが抵抗５３を介して負電源Ｖssにそれぞれ接続されたＦＥＴ５２を含んで構成されている。なお、ホロワ回路５０は、第１９図に示すようなソースホロワ回路で形成する他に、エミッタホロワ回路で形成してもよい。
【００８２】
このように、前段の移相回路１１０Ｃ等のさらに前段にトランジスタによるホロワ回路を縦続接続すれば、前段の移相回路１１０Ｃ等の入力インピーダンスに起因する損失を補うことができ、第１３図等に示した発振回路１０Ａ等と比較して、帰還抵抗１７０および入力抵抗２２の抵抗値を大きくすることができる。特に、発振回路１０Ｃ等を半導体基板上に集積化する場合には、帰還抵抗１７０等の抵抗値を小さくするには素子の占有面積を大きくしなければならないため、ホロワ回路を接続して帰還抵抗１７０等の抵抗値をある程度大きくするのが望ましい。
【００８３】
なお、第１９図に示した発振回路１０Ｃでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、移相回路１１０Ｃ内の分圧回路の分圧比と移相回路１３０Ｃ内の分圧回路の分圧比の少なくとも一つをＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【００８４】
また、第１９図に示した発振回路１０Ｃでは、前段の移相回路１１０Ｃの前段に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路１１０Ｃの前段側とは限らず、例えば移相回路１１０Ｃと移相回路１３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。この場合には、入力回路１４の次段の移相回路と入力回路１４との間に第１９図に示したホロワ回路５０を接続するのが望ましい。
【００８５】
〔発振回路の第６の変形例〕
第１３図に示した発振回路１０Ａでは、２つの移相回路１１０Ｃと１３０Ｃを合わせた位相シフト量を３６０°としているが、縦続接続された移相回路１１０Ｃと１３０Ｃに、位相をシフトさせない非反転回路を接続して発振回路を構成してもよい。
【００８６】
第２０図は、２つの移相回路の前段に非反転回路１５０を接続した発振回路１０Ｄの構成を示す回路図である。同図に示す発振回路１０Ｄ内部の移相回路３１０Ｃ、３３０Ｃは、オペアンプ１１２あるいは１３２の出力端子に分圧回路が接続されていない点を除いて第１３図に示した各移相回路１１０Ｃ、１３０Ｃと同じ構成を有しており、伝達関数および位相シフト量も移相回路１１０Ｃ、１３０Ｃと同じである。ただし、（５）式においてａ1＝１、（６）式においてａ2＝１となる。
【００８７】
非反転回路１５０は、非反転入力端子に交流信号が入力され反転入力端子が抵抗１５４を介して接地されたオペアンプ１５２と、このオペアンプ１５２の反転入力端子と出力端子との間に接続された抵抗１５６とにより構成されている。非反転回路１５０は、２つの抵抗１５４、１５６の抵抗比によって定まる所定の利得を有する。
【００８８】
２つの移相回路３１０Ｃ、３３０Ｃは利得がともに１となる。したがって、第２０図に示す発振回路１０Ｄでは、各移相回路で利得を稼ぐ代わりに、上述した非反転回路１５０の利得を１より大きな値に設定することにより、２つの移相回路３１０Ｃ、３３０Ｃを含んで形成される閉ループのループゲインを１以上にして所定の発振を行わせている。
【００８９】
なお、第２０図に示す発振回路１０Ｄでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、非反転回路１５０の利得をＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【００９０】
〔発振回路の第７の変形例〕
上述した発振回路１０Ａ、１０Ｂ、１０Ｃ、１０Ｄは、２つの移相回路による位相シフト量の合計が３６０°となる周波数で所定の発振動作を行っていたが、基本的に同じ動作を行う２つの移相回路を組み合わせて発振回路を構成し、２つの移相回路による位相シフト量の合計が１８０°となる周波数で所定の発振動作を行うようにしてもよい。
【００９１】
第２１図は発振回路の第７の変形例を示す回路図であって、第２０図に示した後段の移相回路３３０Ｃの代わりに移相回路３１０Ｃを接続し、非反転回路１５０の代わりに位相反転回路１８０を接続したものである。
【００９２】
位相反転回路１８０は、入力される交流信号が抵抗１８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ１８２と、このオペアンプ１８２の反転入力端子と出力端子との間に接続された抵抗１８６とにより構成されている。抵抗１８４を介してオペアンプ１８２の反転入力端子に交流信号が入力されると、オペアンプ１８２の出力端子からは位相が反転した逆相の信号が出力され、この逆相の信号が前段の移相回路３１０Ｃに入力される。また、この位相反転回路１８０は、２つの抵抗１８４、１８６の抵抗比によって定まる所定の増幅度を有しており、抵抗１８４の抵抗値より抵抗１８６の抵抗値を大きくすることにより１より大きな利得が得られる。
【００９３】
所定の周波数において、２つの移相回路３１０Ｃによって位相が１８０°シフトされ、しかも位相反転回路１８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となって所定の発振が維持される。
【００９４】
〔発振回路の第８の変形例〕
第２１図に示した発振回路１０Ｅは、２つの移相回路３１０Ｃを縦続接続する例を示したが、第２２図に示すように２つの移相回路３３０Ｃを縦続接続した場合も発振動作を行わせることができる。
【００９５】
第２２図に示す発振回路１０Ｆでは、所定の周波数において、２つの移相回路３３０Ｃによって位相が１８０°シフトされ、しかも位相反転回路１８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となって、所定の発振が維持される。
【００９６】
ところで、第２０図〜第２２図に示した発振回路１０Ｄ、１０Ｅ、１０Ｆは、いずれも２つの移相回路をＣＲ回路を含んで構成したが、ＬＲ回路を含んで構成するようにしてもよい。例えば、第２０図に示した発振回路１０Ｄにおいて、前段の移相回路３１０Ｃを第１４図に示した移相回路１１０Ｌから分圧回路を省略した移相回路に置き換えるか、あるいは後段の移相回路３３０Ｃを第１５図に示した移相回路１３０Ｌから分圧回路を省略した移相回路に置き換えてもよい。
【００９７】
なお、第２１図、第２２図に示した発振回路１０Ｅ、１０Ｆでは、第３図に示したＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、位相反転回路１８０の利得をＡＧＣ回路１６からの制御電圧に応じて変更してもよい。この場合には、移相回路１３０Ｃの後段の分圧回路１６０を省略し、移相回路１３０Ｃの出力を直接前段側に帰還してもよい。あるいは分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
【００９８】
また、第２０図〜第２２図に示した発振回路１０Ｄ、１０Ｅ、１０Ｆは、前段の移相回路の前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路の前段側とは限らず、例えば両移相回路の間に入力回路１４を接続して入力信号を注入してもよい。
【００９９】
なお、第２０図〜第２２図に示した非反転回路１５０や位相反転回路１８０の接続位置は、前段の移相回路の前段側に限定されず、各移相回路の間、あるいは後段の移相回路の後段側に接続してもよい。
【０１００】
〔発振回路の第９の変形例〕
上述した発振回路の第１〜第８の変形例はいずれも、移相回路の内部にオペアンプを含んでいるが、オペアンプの代わりにトランジスタを用いて移相回路を構成することも可能である。
【０１０１】
第２３図に示す発振回路１０Ｇは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路４１０Ｃ、４３０Ｃと、移相回路４３０Ｃの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路４５０と、非反転回路４５０の後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０とを含んで構成されている。
【０１０２】
第２３図に示す前段の移相回路４１０Ｃは、入力信号と同相および逆相の信号をＦＥＴ４１２によって生成しており、これら２つの信号をキャパシタ４１４あるいは抵抗４１６を介して合成して出力信号としている。
【０１０３】
この移相回路４１０Ｃの伝達関数は、キャパシタ４１４と抵抗４１６からなるＣＲ回路の時定数をＴ1とすると、（５）式に示したＫ1をそのまま適用でき（ただし、ａ1＜１）、位相シフト量も第１３図に示した移相回路１１０Ｃの位相シフト量と等しくなる。
【０１０４】
一方、第２３図に示す後段の移相回路４３０Ｃは、入力信号と同相および逆相の信号をＦＥＴ４３２によって生成しており、これら２つの信号を抵抗４３６あるいはキャパシタ４３４を介して合成して出力信号としている。
【０１０５】
この移相回路４３０Ｃの伝達関数は、キャパシタ４３４と抵抗４３６からなるＣＲ回路の時定数をＴ2とすると、（６）式に示したＫ2をそのまま適用でき（ただし、ａ2＜１）、位相シフト量も第１３図に示した移相回路１３０Ｃの位相シフト量と等しくなる。
【０１０６】
また、第２３図に示した非反転回路４５０は、ドレインと正電源との間に抵抗４５４が、ソースとアースとの間に抵抗４５６がそれぞれ接続されたＦＥＴ４５２と、ベースがＦＥＴ４５２のドレインに接続されているとともにコレクタが抵抗４６０を介してＦＥＴ４５２のソースに接続されたトランジスタ４５８と、ＦＥＴ４５２に適切なバイアス電圧を印加するための抵抗４６２とを含んで構成されている。
【０１０７】
ＦＥＴ４５２は、ゲートに交流信号が入力されると、逆相の信号をドレインから出力する。また、トランジスタ４５８は、ベースにこの逆相の信号が入力されると、さらに位相を反転した信号、すなわちＦＥＴ４５２のゲートに入力された信号の位相を基準に考えると同相の信号をコレクタから出力し、この信号が非反転回路４５０から出力される。
【０１０８】
２つの移相回路４１０Ｃ、４３０Ｃの全体により、所定の周波数において位相シフト量の合計が３６０°となり、このとき、非反転回路４５０の利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１０９】
なお、非反転回路４５０の後段には分圧回路１６０が接続されており、抵抗１６４に並列接続された可変抵抗１６６の抵抗値をＡＧＣ回路１６から出力される制御電圧に応じて調整することにより振幅制御を行っているが、非反転回路４５０内の抵抗４６０等の抵抗値を変更することで、非反転回路４５０の利得を調整してもよい。
【０１１０】
また、第２３図に示した発振回路１０Ｇでは、前段の移相回路４１０Ｃの前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路４１０Ｃの前段側とは限らず、例えば移相回路４１０Ｃと移相回路４３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【０１１１】
〔発振回路の第１０の変形例〕
第２３図に示した発振回路１０Ｇは、各移相回路４１０Ｃ、４３０Ｃの内部にＣＲ回路を含んでいるが、ＣＲ回路の代わりに抵抗とインダクタからなるＬＲ回路を含む移相回路を用いて発振回路を構成することも可能である。
【０１１２】
第２４図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第２３図に示した発振回路１０Ｇの前段の移相回路４１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４１０Ｌは、第２３図に示した前段の移相回路４１０Ｃ内のキャパシタ４１４と抵抗４１６からなるＣＲ回路を、抵抗４１６とインダクタ４１７からなるＬＲ回路に置き換えた構成を有し、抵抗４１８と抵抗４２０の各抵抗値は同じ値に設定されている。なお、インダクタ４１７とＦＥＴ４１２のドレインとの間に挿入されたキャパシタ４１９は直流電流阻止用である。
【０１１３】
第２５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第２３図に示した発振回路１０Ｇの後段の移相回路４３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４３０Ｌは、第２３図に示した後段の移相回路４３０Ｃ内のキャパシタ４３４と抵抗４３６からなるＣＲ回路を、抵抗４３６とインダクタ４３７からなるＬＲ回路に置き換えた構成を有しており、抵抗４３８と抵抗４４０の各抵抗値は同じ値に設定されている。なお、抵抗４３６とＦＥＴ４３２のドレインとの間に挿入されたキャパシタ４３９は直流電流阻止用である。
【０１１４】
このように、第２３図に示した２つの移相回路４１０Ｃおよび４３０Ｃのいずれか一方、あるいは両方を第２４図、第２５図に示した移相回路４１０Ｌ、４３０Ｌに置き換えることができる。
【０１１５】
〔発振回路の第１１の変形例〕
第２３図では、位相シフト方向の異なる２つの移相回路４１０Ｃ、４３０Ｃを縦続接続しているが、２つの移相回路４１０Ｃあるいは２つの移相回路４３０Ｃを縦続接続することによっても発振動作が可能である。
【０１１６】
第２６図は、移相回路４１０Ｃを２段縦続接続した発振回路１０Ｈの回路図であり、第１１の変形例が示されている。また、第２７図は移相回路４３０Ｃを２段縦続接続した発振回路１０Ｊの回路図である。
【０１１７】
発振回路１０Ｈ、１０Ｊに含まれる位相反転回路４８０は、ドレインと正電源との間に抵抗４８４が、ソースとアースとの間に抵抗４８６がそれぞれ接続されたＦＥＴ４８２と、ＦＥＴ４８２のゲートに所定のバイアス電圧を印加する抵抗４８８とを含んで構成されている。また、位相反転回路４８０は、２つの抵抗４８４、４８６の抵抗比によって定まる所定の利得を有する。
【０１１８】
２つの移相回路４１０Ｃあるいは２つの移相回路４３０Ｃの全体により、所定の周波数において位相シフト量の合計は１８０°となり、このとき位相反転回路４８０の利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１１９】
ところで、第２３図、第２６図、第２７図に示した発振回路１０Ｇ、１０Ｈ、１０Ｊは、２つの移相回路と非反転回路、あるいは２つの移相回路と位相反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の発振動作を行うようになっている。したがって、位相シフト量だけに着目すると、３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１２０】
また、上述した発振回路１０Ｈ、１０Ｊは、移相回路内部にＣＲ回路を含む例を示したが、ＬＲ回路を内部に含む移相回路を縦続接続して発振回路を構成してもよい。
【０１２１】
なお、第２６図、第２７図に示した発振回路１０Ｈ、１０Ｊでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、ＡＧＣ回路１６からの制御電圧に応じて位相反転回路４８０内の抵抗４６０等の抵抗値を変更して位相反転回路４８０の利得を調整してもよい。
【０１２２】
また、発振回路１０Ｈ、１０Ｊでは、前段の移相回路の前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路の前段側とは限らず、例えば前段の移相回路と後段の移相回路の間に入力回路１４を接続して入力信号を注入してもよい。
【０１２３】
〔発振回路の第１２の変形例〕
第２８図は、発振回路の第１２の変形例を示す回路図である。同図に示す発振回路１０Ｋは、入力される交流信号の位相を変えずに出力する非反転回路５５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路５１０Ｃ、５３０Ｃと、後段の移相回路５３０Ｃのさらに後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０とを含んで構成されている。
【０１２４】
なお、非反転回路５５０は、バッファ回路として機能するものであり、この非反転回路５５０を省略して発振回路を構成してもよい。
【０１２５】
第２８図に示す前段の移相回路５１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５１２と、移相回路５１０Ｃに入力された信号の位相を所定量シフトさせて差動増幅器５１２の非反転入力端子に入力するキャパシタ５１４および抵抗５１６（これらのキャパシタ５１４、抵抗５１６により第２の直列回路が構成される）と、入力信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５１２の反転入力端子に入力する抵抗５１８および５２０（これら２つの抵抗５１８、５２０により第１の直列回路が構成される）とを含んで構成されている。
【０１２６】
この移相回路５１０Ｃの伝達関数は、キャパシタ５１４と抵抗５１６からなるＣＲ回路の時定数をＴ1とすると、上述した（５）式に示したＫ1をそのまま適用することができ、位相シフト量も第１３図に示した移相回路１１０Ｃ等の位相シフト量と等しくなる。
【０１２７】
一方、第２８図に示す後段の移相回路５３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５３２と、移相回路５３０Ｃに入力された信号の位相を所定量シフトさせて差動増幅器５３２の非反転入力端子に入力する抵抗５３６およびキャパシタ５３４（これらの抵抗５３６、キャパシタ５３４により第２の直列回路が構成される）と、入力信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５３２の反転入力端子に入力する抵抗５３８および５４０（これら２つの抵抗５３８、５４０により第１の直列回路が構成される）とを含んで構成されている。
【０１２８】
この移相回路５３０Ｃの伝達関数は、抵抗５３６とキャパシタ５３４からなるＣＲ回路の時定数をＴ2とすると、（６）式に示したＫ2をそのまま適用することができ、位相シフト量も第１３図に示した移相回路１３０Ｃ等の位相シフト量と等しくなる。
【０１２９】
移相回路５１０Ｃ、５３０Ｃの全体により所定の周波数において位相シフト量の合計は３６０°となり、このとき移相回路５１０Ｃ、５３０Ｃの少なくとも一方の利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１３０】
なお、第２８図に示した発振回路１０Ｋでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、ＡＧＣ回路１６からの制御電圧に基づいて、差動増幅器５１２、５３２および非反転回路５５０の少なくとも一つの増幅度を変更してもよい。
【０１３１】
また、第２８図に示した発振回路１０Ｋでは、前段の移相回路５１０Ｃの前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路５１０Ｃの前段側とは限らず、例えば移相回路５１０Ｃと移相回路５３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【０１３２】
〔発振回路の第１３の変形例〕
第２８図に示した発振回路１０Ｋは、各移相回路５１０Ｃ、５３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて発振回路を構成することもできる。
【０１３３】
第２９図は、ＬＲ回路を含む移相回路の他の構成を示す回路図である。同図に示す移相回路５１０Ｌは、第２８図に示した移相回路５１０Ｃ内のキャパシタ５１４と抵抗５１６からなるＣＲ回路を、抵抗５１６とインダクタ５１７からなるＬＲ回路に置き換えた構成を有している。
【０１３４】
第３０図は、ＬＲ回路を含む移相回路の他の構成を示す回路図である。同図に示す移相回路５３０Ｌは、第２８図に示した移相回路５３０Ｃ内の抵抗５３６とキャパシタ５３４からなるＣＲ回路を、インダクタ５３７と抵抗５３６からなるＬＲ回路に置き換えた構成を有している。
【０１３５】
このように、第２８図に示した２つの移相回路５１０Ｃおよび５３０Ｃのいずれか一方、あるいは両方を第２９図、第３０図に示した移相回路５１０Ｌ、５３０Ｌに置き換えることができる。
【０１３６】
〔発振回路の第１４の変形例〕
第２８図では、位相シフト方向の異なる２つの移相回路５１０Ｃ、５３０Ｃを縦続接続しているが、２つの移相回路５１０Ｃあるいは２つの移相回路５３０Ｃを縦続接続することによっても発振動作が可能である。
【０１３７】
第３１図は、移相回路５１０Ｃを２つ縦続接続して構成した発振回路１０Ｌの回路図であり、第１４の変形例が示されている。また、第３２図は移相回路５３０Ｃを２つ用いて構成した発振回路１０Ｍの回路図である。
【０１３８】
２つの移相回路５１０Ｃあるいは５３０Ｃの全体により所定の周波数において位相シフト量の合計が１８０°となり、このとき２つの移相回路５１０Ｃ、５３０Ｃ、位相反転回路５８０の少なくとも１つの利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１３９】
ところで、第２３図、第２６図、第２７図に示した発振回路１０Ｇ、１０Ｈ、１０Ｊは、２つの移相回路と非反転回路、あるいは２つの移相回路と位相反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の発振動作を行うようになっている。したがって、位相シフト量だけに着目すると、３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１４０】
なお、第３１図、第３２図に示した発振回路１０Ｌ、１０Ｍでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、差動増幅器５１２、５３２および位相反転回路５８０の少なくとも一つの増幅度を、ＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【０１４１】
また、第３１図、第３２図に示した発振回路１０Ｌ、１０Ｍでは、前段の移相回路の前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路の前段側とは限らず、例えば後段の移相回路と後段の移相回路の間に入力回路１４を接続して入力信号を注入してもよい。
【０１４２】
なお、第２８図、第３１図、第３２図に示した発振回路１０Ｋ、１０Ｌ、１０Ｍは、ＣＲ回路を内部に含む移相回路を縦続接続しているが、少なくとも一つの移相回路についてはＬＲ回路を内部に含んで構成してもよい。
【０１４３】
〔その他の変形例〕
第１３図以降に説明した各種の発振回路を第２図に示したＰＬＬ構成の同調増幅器１で用いる場合には、例えば移相回路１１０Ｃ等の内部に含まれる抵抗１１６を可変抵抗に置き換え、この可変抵抗の抵抗値を第２図に示したローパスフィルタ５の出力に応じて変更すればよい。具体的には、可変抵抗をＦＥＴのチャネル抵抗で形成し、このＦＥＴのゲート電圧を第２図に示したローパスフィルタ５の出力に応じて制御する。あるいは、抵抗１１６は固定抵抗のままで、後段の移相回路１３０Ｃ等の内部の抵抗１３６等をＦＥＴによって形成した可変抵抗に置き換えてもよい。
【０１４４】
あるいは、前段および後段の移相回路内部にそれぞれ可変抵抗を設けてもよい。この場合には、双方の移相回路の各位相シフト量を同時に可変するため、全体の発振周波数の変化量、すなわち発振周波数の可変範囲を大きく設定できる利点がある。
【０１４５】
また、抵抗１１６や抵抗１３６の抵抗値は固定のままで、キャパシタ１１４等の静電容量を変化させることにより全体の発振周波数を変えるようにしてもよい。例えば、２つの移相回路の少なくとも一方に含まれるキャパシタ１１４等を可変容量素子に置き換えてこの静電容量を可変することにより、各移相回路による位相シフト量を変化させて発振周波数を変えることができる。さらに具体的には、上述した可変容量素子を、アノード・カソード間に印加する逆バイアス電圧が変更可能な可変容量ダイオードによって、あるいはゲート電圧によってゲート容量が変更可能なＦＥＴによって形成することができる。なお、上述した可変容量素子に印加する逆バイアス電圧を可変するには、この可変容量素子と直列に直流電流阻止用のキャパシタを接続すればよい。
【０１４６】
なお、第１３図以降に示した各種の発振回路を構成する２つの移相回路の接続順序を左右逆にしてもよい。
【０１４７】
また、第１３図〜第２２図に示した各種の発振回路は、オペアンプを用いた移相回路１１０Ｃ等を用いることにより高い安定度を実現しているが、本実施形態の移相回路１１０Ｃ等のような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため所定の増幅度を有する差動増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
【０１４８】
第３３図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動増幅器として動作する。同図に示す差動増幅器は、ＦＥＴにより構成された差動入力段１００と、この差動入力段１００に定電流を与える定電流回路１０２と、定電流回路１０２に所定のバイアス電圧を与えるバイアス回路１０４と、差動入力段１００に接続された出力アンプ１０６とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動増幅器を用いて構成した発振回路１０Ａ等の発振周波数の上限を高くすることができる。
【０１４９】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５０】
例えば、第２図に示したＰＬＬ構成の説明では、同調増幅器１内の発振回路１０を制御電圧に応じて発振周波数が可変できるものとしたが、制御電流に応じて発振周波数が変更可能な発振回路を用いる場合には、制御電圧を制御電流に変換すればよい。
【０１５１】
また、移相型の発振回路の具体例としては、第３図に示した回路の他に、ツインＴ型ＣＲ発振回路、ブリッジＴアクティブＢＰＦに正帰還をかけた発振回路、ウィーンブリッジ発振回路等がある。
産業上の利用可能性
上述したように本発明によれば、発振回路を発振させた状態で信号を入力した場合に、入力される信号の周波数に発振出力が引き込まれて所定の発振動作が行われる。特に、利得制御回路によって出力振幅が調整されるため、発振回路の発振周波数を可変して発振周波数を変えた場合であっても、利得変化が生じない。また、利得制御回路の応答速度を調整することにより、入力される交流信号としてＡＭ変調された信号やＦＭ変調された信号等の各種の信号に対する発振動作が可能となる。また、発振動作と同時に信号振幅の増幅が可能となる。
【０１５２】
また、上述した発振回路を電圧制御型発振回路としてＰＬＬ構成とすることにより、発振周波数を容易に安定させることができる。特に、上述した発振回路は、入力信号がない場合には所定の発振動作を行っているため、入力信号の有無にかかわらずＰＬＬ制御が可能となる。
【図面の簡単な説明】
第１図は、本発明を適用した一実施形態の同調増幅器の構成を示す図、
第２図は、第１図に示した同調増幅器をＰＬＬ制御するための構成を示す図、
第３図は、移相型の発振回路を用いた同調増幅器の第１の構成例を示す回路図、
第４図は、第３図に示した同調増幅器の同調特性の測定結果を示す図、
第５図は、第３図の接続箇所Ａに入力回路を接続した場合の同調特性を示す図、
第６図は、第３図の接続箇所Ｂに入力回路を接続した場合の同調特性を示す図、
第７図は、同調増幅器の自己発振周波数と同一周波数で振幅が異なる信号を入力回路に入力した場合に出力振幅がどのように変化するかを示す図、
第８図は、ＰＬＬ構成にした場合の同調増幅器の詳細構成を示す図、
第９図は、抵抗およびキャパシタからなるローパスフィルタを３段縦続接続して帰還回路を形成した例を示す図、
第１０図は、抵抗およびインダクタからなるハイパスフィルタを３段縦続接続した例を示す図、
第１１図は、抵抗およびインダクタからなるローパスフィルタを３段縦続接続した例を示す図、
第１２図は、第３図に示す増幅回路と置き換え可能な増幅回路の詳細構成を示す図、
第１３図は、発振回路の第１の変形例を示す回路図、
第１４図は、第１３図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第１５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第１６図は、発振回路の第３の変形例を示す回路図、
第１７図は、第１６図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第１８図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第１９図は、２つの移相回路の前段にトランジスタによるホロワ回路を接続した発振回路の構成を示す回路図、
第２０図は、２つの移相回路の前段に非反転回路を接続した発振回路の構成を示す回路図、
第２１図は、移相回路３１０Ｃを縦続接続した発振回路の構成を示す回路図、
第２２図は、移相回路３３０Ｃを縦続接続した発振回路の構成を示す回路図、
第２３図は、トランジスタを含む移相回路を縦続接続した発振回路の構成を示す回路図、
第２４図は、第２３図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第２５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第２６図は、移相回路４１０Ｃを２段縦続接続した発振回路の構成を示す回路図、
第２７図は、移相回路４３０Ｃを２段縦続接続した発振回路の構成を示す回路図、
第２８図は、発振回路の変形例を示す回路図、
第２９図は、第２８図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第３０図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第３１図は、移相回路５１０Ｃを２段縦続接続した発振回路の回路図、
第３２図は、移相回路５３０Ｃを２段縦続接続した発振回路の回路図、
第３３図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図である。
技術分野
本発明は、所定の周波数成分のみを通過させる同調増幅器に関する。
背景技術
同調回路として従来より能動素子およびリアクタンス素子を使用した各種の構成が提案され実用化されている。
例えばＬＣ共振を利用した従来の同調回路は、同調周波数を調整するとＬＣ回路に依存する利得が変化する。また、一般の同調回路は、入力される信号の中から所定の周波数成分を抽出するものであり、同調周波数における利得は１あるいはそれ以下となって、通常は信号振幅の減衰が生じるため、増幅が必要な場合には別に増幅回路を接続して信号振幅の増幅を行っていた。
【０００２】
発明の開示
本発明は、このような課題を解決するために考えられたものであり、その目的は出力振幅が安定し、しかも同調と同時に信号振幅の増幅が可能な同調増幅器を提供することにある。
本発明の同調増幅器は、出力を入力側に帰還させて閉ループを形成し所定周波数において発振動作を行う発振回路と、発振回路の出力振幅を制御する利得制御回路と、発振回路の閉ループの一部に信号を入力する入力回路とを備える。発振回路を発振させた状態で発振周波数近傍の信号を入力した場合に、入力される信号の周波数に発振出力が引き込まれる現象が確かめられており、所定の同調動作が行われる。特に、利得制御回路によって出力振幅が調整されるため、発振回路の発振周波数を可変して同調周波数を変えた場合であっても、利得変化が生じない。また、利得制御回路の応答速度を調整することにより、入力される交流信号としてＡＭ変調された信号やＦＭ変調された信号等の各種の信号に対する発振動作が可能となる。また、実際には発振回路の出力振幅を電源電圧よりもかなり小さく設定するとともに、入力される交流信号の振幅をこの発振振幅よりもかなり小さく設定したときに上述した発振動作が行われることが確認されており、入力される交流信号の振幅を基準に考えると数十ｄＢ程度の利得となって、発振動作と同時に信号振幅の増幅が可能となる。
【０００３】
また、本発明の同調増幅器は、上述した発振回路を電圧制御型発振回路としてＰＬＬ構成とすることにより、同調周波数を容易に安定させることができる。特に、上述した発振回路は、入力信号がない場合には所定の発振動作を行っているため、入力信号の有無にかかわらずＰＬＬ制御が可能となる。
【０００４】
発明を実施するための最良の形態
以下、本発明を適用した一の実施形態について、図面を参照しながら具体的に説明する。
本発明の特徴は、発振回路にごく弱い発振を行わせるとともに、この発振回路の一部にその発振周波数に近い周波数の信号を注入することにより、所定のＱおよび利得を有する同調動作を行わせることにある。
【０００５】
第１図は、一実施形態の同調増幅器の構成を示す図である。同図に示す同調増幅器１は、増幅回路１１および帰還回路１２を含む発振回路１０と、この発振回路１０に信号を入力する入力回路１４と、発振回路１０の出力振幅を制御する自動利得制御（ＡＧＣ）回路１６とを含んで構成される。
【０００６】
上述した発振回路１０は、発振回路の一般的な構成を有している。増幅回路１１と帰還回路１２によって閉ループが形成されており、これら増幅回路１１と帰還回路１２のいずれか一方あるいは全体に周波数選択特性を持たせるとともに、増幅回路１１の利得を調整することにより、上述した周波数選択特性に応じた所定周波数で発振動作が行われる。
【０００７】
なお、上述した発振回路１０は、一般には移相型、共振型あるいはその他の方式を用いた発振回路に大別される。移相型の発振回路は、さらにＣＲ型やＬＲ型あるいはこれらを組み合わせた発振回路に分類される。また、共振型の発振回路は、コルピッツ型やハートレー型等各種の方式を用いたものがある。
【０００８】
入力回路１４は、上述した増幅回路１１と帰還回路１２によって形成される閉ループに信号を入力するためのものである。例えば、この閉ループの一部に一方端が接続されたインピーダンス素子を介して、発振回路１０の外部から信号が入力される。
【０００９】
ＡＧＣ回路１６は、発振回路１０の出力振幅を一定に制御しており、例えば出力振幅の大小に応じて発振回路１０内の増幅回路１１の利得を制御することにより、この出力振幅がほぼ一定になるように制御する。
【００１０】
次に、上述した構成を有する同調増幅器の動作を説明する。なお、第１図に示した同調増幅器１を受信機に適用する場合を考えると、入力回路１４を介して発振回路１０に入力される信号としては、ＡＭ変調あるいはＦＭ変調等の各種の変調がかかった信号を考えることができる。
【００１１】
まず、入力回路１４を介して信号が入力されない状態について説明する。この場合には、発振回路１０内の増幅回路１１と帰還回路１２を含んで形成される閉ループの一部と入力回路１４内のインピーダンス素子とが切り離された状態と等価であり、単に発振回路１０にＡＧＣ回路１６が接続されて、所定の発振動作が行われる。例えば、発振回路１０の出力振幅が電源電圧の数十％以下に制御される。
【００１２】
したがって、例えばＦＭ受信機に適用した場合には、ＦＭ波を受信していない状態（搬送波がない状態）でも同調増幅器１からは所定周波数の正弦波信号が出力されており、スケルチ回路やミューティング回路が不要となる。また、ＡＭ受信機に適用した場合も同様であり、ＡＭ波を受信していない状態でも同調増幅器１からは所定周波数の正弦波信号が出力されており、この正弦波信号に対してＡＭ検波を行っても所定の直流成分が得られるだけであって雑音となることはない。
【００１３】
このように発振回路１０が所定の周波数で安定的に発振している状態において、入力回路１４を通して発振周波数に近い周波数を有する信号を入力すると、同調増幅器１において入力信号の中から発振周波数近傍の成分のみを抽出する発振動作が行われる。しかも、上述した発振周波数と入力信号の周波数が一致している場合には、小さな振幅（例えば発振出力の振幅の１／１０程度）の信号を入力した場合であっても、発振出力の振幅以上の同調出力が得られることが確かめられており、同調と同時に数十ｄＢ程度の増幅が可能となる。
【００１４】
また、ＡＧＣ回路１６によって制御する発振回路１０の発振出力の振幅と入力信号の振幅の比、あるいは入力信号の注入箇所を変えることにより、同調増幅器１のＱ、すなわち通過帯域幅を変えることができる。あるいは、上述した信号の振幅比を変える代わりに、入力回路１４内のインピーダンス素子の素子定数を変えるようにしてもよい。
【００１５】
また、上述した発振回路１０を発振周波数可変型の構成とすることにより、容易に同調周波数可変型の同調増幅器１を構成することができる。このとき、発振回路１０にはＡＧＣ回路１６が接続されてその発振振幅を一定に保っているため、周波数を可変した際に同調増幅器１の利得が急激に変化する等の不都合がなく、同調時に安定した利得が得られる。
【００１６】
なお、入力信号としてＡＭ変調された信号を考える場合には、音声等のＡＭ変調成分が重畳された所定周波数の搬送波を同調出力として取り出す必要があるため、ＡＧＣ回路１６によってこのＡＭ変調成分以下の周波数を有する振幅変化を抑えるようにＡＧＣの応答速度を調整する必要がある。
【００１７】
第２図は、第１図に示した同調増幅器１を含んだＰＬＬ（位相同期ループ）構成を示す図である。第１図に示した同調増幅器１内の発振回路１０を外部から印加される制御電圧に応じて発振周波数が変更可能な電圧制御型発振器とすることにより、容易に同調増幅器１をＰＬＬ制御することができる。すなわち、同調増幅器１内の発振回路１０、位相比較器（ＰＤ）２、チャージポンプ（ＣＰ）４、ローパスフィルタ（ＬＰＦ）５を含んだＰＬＬ構成とすることにより、同調増幅器１の同調出力の周波数を発振器（ＯＳＣ）３の発振周波数に容易に一致させることができる。
【００１８】
このように、同調増幅器１は発振回路１０の発振動作を利用して発振動作を行っているため、入力信号がない場合であってもこの発振出力を利用してＰＬＬ制御を行うことができる。
【００１９】
〔同調増幅器の第１の構成例〕
次に、移相型の発振回路１０を用いた場合の同調増幅器１の詳細構成について説明する。
【００２０】
第３図は、移相型の発振回路を用いた同調増幅器１の第１の構成例を示す回路図である。同図に示す同調増幅器１内部の入力回路１４は、一方端に入力端子２１が接続された入力抵抗２２を含んで構成され、入力端子２１には搬送波を変調した信号が入力される。帰還回路１２は、キャパシタ２３および抵抗２４からなるハイパスフィルタと、キャパシタ２５および抵抗２６からなるハイパスフィルタと、キャパシタ２７および抵抗２８からなるハイパスフィルタとを縦続接続して構成されている。
【００２１】
一方、増幅回路１１は、トランジスタ２９と、抵抗３０〜３３と、キャパシタ３４と、可変抵抗３５とを含んで構成されている。トランジスタ２９のベース端子には、帰還回路１２の出力端子が直流電流阻止用のキャパシタ３４を介して接続されるとともに、抵抗３０および３１の各一方端が接続されている。これら抵抗３０および３１は、トランジスタ２９にバイアスを与えるために設けられている。トランジスタ２９のコレクタ端子と正電源との間には抵抗３２が、エミッタ端子と接地端子との間には抵抗３３および可変抵抗３５が接続されている。可変抵抗３５の抵抗値は、ＡＧＣ回路１６から出力される制御電圧により変更可能とされている。以下では、可変抵抗３５をｐチャネル型のＦＥＴで構成する場合について説明する。
【００２２】
なお、可変抵抗３５に直列に接続されたキャパシタ３５Ａは直流電流阻止用であり、可変抵抗３５の抵抗値を変えたときに、トランジスタ２９の動作点を変えることなく増幅回路１１の利得を変えることができる。
【００２３】
ＡＧＣ回路１６は、トランジスタ３６と、抵抗３７〜４４と、キャパシタ４５〜４８と、ダイオード４９とを含んで構成されている。トランジスタ３６のベース端子には、キャパシタ４５および抵抗３７を介して増幅回路１１の出力端子が接続されるとともに、抵抗３８および３９の各一方端が接続されている。これら抵抗３８および３９は、トランジスタ３６にバイアスを与えるために設けられている。トランジスタ３６のコレクタ端子と正電源との間には抵抗４０が、エミッタ端子と接地端子との間には抵抗４１がそれぞれ接続されている。
【００２４】
以下、第３図に示す同調増幅器１の動作を説明する。帰還回路１２の入力電圧をＶi、出力電圧をＶoとし、キャパシタ２３、２５および２７の容量をＣ、抵抗２４、２６および２８の抵抗値をＲとすると、（１）式の関係が成り立つ。
【００２５】
Ｖo＝Ｖi・（ωＣＲ）3
／［（ωＣＲ）3−５ωＣＲ−ｊ{６（ωＣＲ）2−１}］ ・・・（１）
（１）式の虚数部がゼロの場合には、帰還回路１２の位相シフト量は１８０°になり、この場合の入力信号の周波数は（２）式のようになる。
【００２６】
ｆ＝１／２π√（６ＣＲ） ・・・（２）
第３図に示す増幅回路１１はエミッタ接地構成であり、トランジスタ２９のベース端子電圧の変化方向とコレクタ端子電圧の変化方向とは反対である。すなわち、増幅回路１１の位相シフト量は１８０°であり、帰還回路１２と増幅回路１１を合わせた位相シフト量の合計は、所定の周波数において３６０°になる。また、増幅回路１１の出力は帰還回路１２の入力側に帰還されており、帰還回路１２と増幅回路１１とを合わせた利得が１であれば、第３図の同調増幅器１は安定に発振する。
【００２７】
なお、第３図では、ハイパスフィルタを３段縦続接続しているが、縦続接続するハイパスフィルタの数は３段以上であってもよい。
【００２８】
（２）式で示す周波数の信号が帰還回路１２に入力されると、帰還回路１２の出力電圧Ｖoは（３）式のように約１／２９倍に減衰する。
【００２９】
Ｖo＝Ｖi×（１／√６）3／{（１／√６）3−５／√６｝
≒−０．０３４４Ｖi≒−１／２９ ・・・（３）
このため、増幅回路１１の電圧利得が２９倍あれば、同調増幅器１全体の利得は１になり、入力回路１４を介して信号が入力されなくても安定に発振する。同調増幅器１が所定の周波数で発振しているときに、発振周波数に近い周波数を有する信号が入力回路１４を介して入力されると、同調増幅器１は発振周波数近傍の成分のみを抽出する発振動作を行う。
【００３０】
一方、増幅回路１１の出力は、ＡＧＣ回路１６内部の直流電流阻止用のキャパシタ４５および抵抗３７を介してトランジスタ３６のベース端子に入力される。したがって、増幅回路１１の出力の交流成分のみがトランジスタ３６によって増幅される。この増幅出力はダイオード４９によって整流され、さらにキャパシタ４７、４８および抵抗４３によって構成される平滑回路を通すことにより所定の制御電圧がつくられる。このようなＡＧＣ回路１６の動作により、増幅回路１１の出力振幅が大きくなると制御電圧が高くなり、ｐチャネル型ＦＥＴで構成される可変抵抗３５の抵抗値を高い方に変化させて増幅回路１１の出力振幅を小さくし、反対に増幅回路１１の出力振幅が小さくなると制御電圧が低くなって可変抵抗３５の抵抗値を低い方に変化させて増幅回路１１の出力振幅を大きくするため、増幅回路１１の出力振幅はほぼ一定に保たれる。
【００３１】
次に、第３図の回路を実際に組んで実験した結果について説明する。なお、以下に説明する実験結果は、ＡＧＣ回路１６による振幅制御は行わずに発振回路１０を所定の振幅で発振させた同調増幅器１に関するものである。
【００３２】
入力回路１４に信号を入力しない状態での同調増幅器１の自己発振出力の振幅が約９００ｍＶの場合に、自己発振周波数と同一周波数で振幅が７５ｍＶの交流信号を入力端子２１に入力すると、同調増幅器１の出力振幅は約３Ｖppになった。したがって、この場合の利得GAINは、（４）式に示すように約３２ｄＢとなり、十分な利得が得られることがわかる。なお、電源電圧は９Ｖとした。
【００３３】
GAIN＝２０×ｌｏｇ（３／０．０７５）
＝２０×１．６０２＝３２．０４ ・・・（４）
第４図は、第３図に示した同調増幅器１の同調特性の測定結果を示す図である。横軸が入力信号の周波数を、縦軸が発振出力の振幅をそれぞれ示している。第４図に示すように、同調増幅器１は、自己発振周波数と同一の周波数成分をピーク点とする同調特性を有することがわかる。
【００３４】
一方、第５図および第６図はそれぞれ、入力回路１４の接続箇所を変えた場合の同調特性を示す図であり、第３図の接続箇所Ａ、Ｂに入力回路１４を接続した場合の同調特性がそれぞれ第５図、第６図に対応する。第５図、第６図に示すように、入力回路１４の接続箇所、すなわち信号の注入箇所を変えることでＱの値が変化し、入力信号の注入箇所が増幅回路１１から遠ざかるにつれてＱの値がより大きくなることがわかる。
【００３５】
したがって、スイッチ等を設けて入力回路１４の接続箇所を任意に変更可能にすれば、同調増幅器１を受信機に用いて受信周波数の選択性を向上させたい場合、例えば隣接する周波数に他局の周波数信号が存在する場合などはＱの値を大きくして選択性を向上させ、隣接する周波数に他局の周波数信号が存在しない場合にはＱの値を小さくして信号の再現性を向上させることが容易に行える。
【００３６】
なお、入力信号の接続箇所を変更する代わりに、入力抵抗２２の抵抗値を変えてもＱの値を変えることができる。したがって、抵抗値が変更可能な可変抵抗を入力抵抗２２の代わりに接続すれば、入力信号の接続箇所を変えるよりも容易にＱの値を調整できる。あるいは、入力信号の振幅とＡＧＣ回路１６で制御する増幅回路１１の出力振幅の比を変えることによってもＱの値を調整することができる。
【００３７】
第７図は、同調増幅器１の自己発振周波数と同一周波数で振幅が異なる信号を入力回路１４に入力した場合に出力振幅がどのように変化するかを示す図である。同図に示すように、入力回路１４に入力される信号の振幅が変化すると、同調増幅器１の出力振幅（単位はｄＢ）はほぼ線形に変化する。すなわち、本実施形態の同調増幅器１によれば、搬送波成分に含まれるＡＭ変調等による振幅変化を忠実に取り出すことができる。
【００３８】
〔同調増幅器の第２の構成例〕
第３図に示す同調増幅器１はＰＬＬ構成にすることを前提としていないが、第２図に示すようなＰＬＬ構成にしてもよい。第８図はＰＬＬ構成にした場合の同調増幅器の詳細構成を示す図である。同図に示す同調増幅器１Ａは、第３図に示した同調増幅器１と比べて、帰還回路１２内部の抵抗２４、２６、２８をそれぞれ可変抵抗６１、６２、６３に置き換えた点だけが異なる。これら可変抵抗６１、６２、６３の抵抗値は、第２図に示すローパスフィルタ５の出力に応じて変更され、これにより同調増幅器１Ａの発振出力の周波数は第２図に示す発振器３の発振周波数に一致するように制御される。
【００３９】
〔同調増幅器の第３の構成例〕
第３図に示す帰還回路１２は、ハイパスフィルタを３段縦続接続しているが、ハイパスフィルタの代わりにローパスフィルタを縦続接続してもよい。第９図は抵抗およびキャパシタからなるローパスフィルタを３段縦続接続して帰還回路１２を形成した例を示している。ローパスフィルタはハイパスフィルタとは反対に位相を遅らせる性質を有し、帰還回路１２全体の位相シフト量は所定の周波数において１８０°になる。したがって、ハイパスフィルタを縦続接続した場合と同様の周波数選択特性が得られる。
【００４０】
一方、第１０図は抵抗およびインダクタからなるハイパスフィルタを３段縦続接続した例、第１１図は抵抗およびインダクタからなるローパスフィルタを３段縦続接続した例を示している。いずれの場合も、位相の変化方向が互いに異なるものの、入力信号の周波数が所定の周波数のときに帰還回路１２全体の位相シフト量が１８０°になる点では共通し、第３図に示した帰還回路１２と置き換えが可能である。
【００４１】
なお、置き換えた場合に、縦続接続するハイパスフィルタあるいはローパスフィルタの段数も３段に限定されない。また、インダクタを含む帰還回路１２の全体を半導体基板上に形成した場合には、各インダクタのインダクタンスが極端に小さくなるため、発振回路１０の発振周波数、すなわち同調増幅器１の同調周波数が極めて高くなる。このような場合には、第３図に示す入力回路１４を入力抵抗２２の代わりにインダクタを用いて構成することが好ましい。
【００４２】
ところで、ＡＧＣ回路１６による振幅制御を行わない場合には、自己発振周波数と入力信号の周波数がわずかにずれた場合にビートが発生するが、このビートの発生はＡＧＣ回路１６による振幅制御を行うことで防止することができる。
【００４３】
〔同調増幅器の第４の構成例〕
第１２図は第３図に示す増幅回路１１と置き換え可能な増幅回路１１Ａの詳細構成を示す図である。同図に示す増幅回路１１Ａは、ＣＭＯＳインバータ５４と抵抗５５、５６とにより構成される。ＣＭＯＳインバータ５４は、その入出力間を抵抗５６を介して接続することによりアナログ増幅器として動作し、しかもそのときの利得は抵抗５５、５６の抵抗比に応じて定まる。抵抗５５、５６の各抵抗値をＲ55、Ｒ56とすると、増幅回路１１Ａの利得はＲ56／Ｒ55となるため、例えば抵抗Ｒ55あるいはＲ56に第３図に示した可変抵抗３５を並列接続し、この抵抗値をＡＧＣ回路１６の出力に応じて調整することにより、第３図に示した同調増幅器１と同様に、発振出力の振幅変動を抑制できる。
【００４４】
このように、第１２図に示す増幅回路１１Ａを用いて同調増幅器１を構成した場合には、ＣＭＯＳプロセスでの製造が可能となるため、製造工程が簡略化し、コストダウンが図れる。
【００４５】
〔発振回路の第１の変形例〕
第１３図は、発振回路の第１の変形例を示す回路図である。同図に示す発振回路１０Ａは、２つの移相回路１１０Ｃ、１３０Ｃと、分圧回路１６０と、帰還抵抗１７０とを含んで構成されている。移相回路１１０Ｃ、１３０Ｃはそれぞれ、入力される交流信号の位相を所定量ずつシフトさせるものであり、２つの移相回路１１０Ｃ、１３０Ｃを合わせた位相シフト量は所定の周波数において３６０°に設定される。分圧回路１６０は、後段の移相回路１３０Ｃの出力側に設けられ、抵抗１６２および抵抗１６４により構成される。
【００４６】
前段の移相回路１１０Ｃは、キャパシタ１１４と、抵抗１１６と、抵抗１１８、１２０、１２１、１２３とを含んで構成されている。オペアンプ１１２の反転入力端子には、抵抗１１８を介して交流信号が入力され、オペアンプ１１２の非反転入力端子には、キャパシタ１１４および抵抗１１６からなるＣＲ回路が接続されている。オペアンプ１１２の出力端には、抵抗１２１および抵抗１２３からなる分圧回路が接続され、分圧回路の分圧出力端とオペアンプ１１２の反転入力端子との間には抵抗１２０が接続されている。また、抵抗１１８と抵抗１２０の抵抗値は同じに設定されている。
【００４７】
このような構成を有する前段の移相回路１１０Ｃの伝達関数Ｋ1は、
Ｋ1＝−ａ1（１−Ｔ1ｓ）／（１＋Ｔ1ｓ） ・・・（５）
となる。Ｔ1は抵抗１１６とキャパシタ１１４からなるＣＲ回路の時定数、ｓ＝ｊω、ａ1は移相回路１１０Ｃの利得であってａ1＝（１＋Ｒ21／Ｒ23）＞１である。ただし、Ｒ21は抵抗１２１の抵抗値、Ｒ23は抵抗１２３の抵抗値である。
【００４８】
（５）式から明らかなように、移相回路１１０Ｃは全域通過回路であり、その出力電圧Ｅoの出力振幅は周波数に関係なく一定であって、位相シフト量φ1は入力信号の周波数に応じて１８０°から３６０°まで変化する。また、移相回路１１０Ｃは、Ｒ21およびＲ23の値を調整することにより１より大きな利得を得ることができる。
【００４９】
一方、第１３図に示す後段の移相回路１３０Ｃは、オペアンプ１３２と、キャパシタ１３４および抵抗１３６からなるＣＲ回路と、抵抗１４１および抵抗１４３からなる分圧回路と、抵抗１３８と、抵抗１４０とを含んで構成されている。移相回路１３０Ｃを構成する各回路素子は、キャパシタ１３４と抵抗１３６の接続の仕方が移相回路１１０Ｃと反対である他は移相回路１１０Ｃと同様に接続され、抵抗１３８と抵抗１４０の各抵抗値は同じに設定されている。
【００５０】
このような構成を有する後段の移相回路１３０Ｃの伝達関数Ｋ2は、
Ｋ2＝ａ2（１−Ｔ2ｓ）／（１＋Ｔ2ｓ） ・・・（６）
となる。Ｔ2はキャパシタ１３４と抵抗１３６からなるＣＲ回路の時定数、ｓ＝ｊω、ａ2は移相回路１３０Ｃの利得であってａ2＝（１＋Ｒ41／Ｒ43）＞１である。ただし、Ｒ41は抵抗１４１の抵抗値、Ｒ43は抵抗１４３の抵抗値である。
【００５１】
（６）式から明らかなように、移相回路１３０Ｃは全域通過回路であり、その出力電圧Ｅoの出力振幅は周波数に関係なく一定であって、位相シフト量φ2は入力信号の周波数に応じて０°から１８０°まで変化する。また、移相回路１３０Ｃは、Ｒ41およびＲ43の値を調整することにより１より大きな利得を得ることができる。
【００５２】
このようにして、２つの移相回路１１０Ｃ、１３０Ｃのそれぞれにおいて位相が所定量シフトされ、２つの移相回路１１０Ｃ、１３０Ｃを合わせた位相シフト量は所定の周波数において３６０°となる。したがって、２つの移相回路１１０Ｃ、１３０Ｃを含んで形成される閉ループのループゲインを１以上に設定することにより、この所定の周波数で発振回路１０Ａを発振させることができる。
【００５３】
また、後段の移相回路１３０Ｃの後段側には分圧回路１６０が接続されており、分圧回路１６０を構成する抵抗１６４には可変抵抗１６６が並列接続されている。この可変抵抗１６６は例えばｐチャネル型ＦＥＴのチャネル抵抗により形成され、このＦＥＴのゲート端子には第３図に示したＡＧＣ回路１６の出力端子が接続されている。これにより、例えば、第１３図に示す発振回路１０Ａの出力振幅が大きくなると、第３図に示したＡＧＣ回路１６から出力される制御電圧が高くなって、それに伴ってこのＦＥＴのゲート電圧も高くなる。このため、可変抵抗１６６の抵抗値が大きくなり、発振回路１０Ａの出力振幅を小さくする方向に制御される。
【００５４】
逆に、発振回路１０Ａの出力振幅が小さくなると、ＡＧＣ回路１６から出力される制御電圧が低下して可変抵抗１６６の抵抗値は小さくなり、発振回路１０Ａの出力振幅を大きくする方向に制御される。このような制御により、発振回路１０Ａの出力振幅は常に一定に維持される。
【００５５】
このように、第１３図に示す発振回路１０Ａは、分圧回路１６０を介して減衰した信号を帰還信号として用いるとともに、分圧回路１６０に入力する前の信号を発振回路１０Ａの出力として取り出すことにより、入力信号の中から所定の周波数成分のみを抽出する発振動作とともに、この抽出された信号に対する所定の増幅動作を行うことができる。しかも、分圧回路１６０の分圧比を、第３図に示したＡＧＣ回路１６の出力に応じて変更するため、発振回路の出力振幅をほぼ一定に維持できる。また、発振回路１０Ａは、オペアンプ、キャパシタおよび抵抗を組み合わせて構成しており、すべての構成素子を半導体基板上に形成することができる。
【００５６】
なお、第１３図では、帰還抵抗１７０と入力回路１４内の入力抵抗２２の抵抗値を固定にしているが、少なくとも一方の抵抗を可変抵抗に置き換えて、帰還抵抗１７０と入力抵抗２２の抵抗比を変更できるようにしてもよい。これにより、同調増幅器１のＱの調整が可能となる。
【００５７】
また、抵抗１１６あるいは１３６の少なくとも一方の抵抗を可変抵抗に置き換え、移相回路１１０Ｃあるいは１３０Ｃ内のＣＲ回路の時定数を変更できるようにしてもよい。抵抗１１６、１３６の少なくとも一方の抵抗値を連続的に変えることにより、発振周波数を連続的に変更できる。
【００５８】
なお、移相回路１１０Ｃと移相回路１３０Ｃを縦続接続する際には、各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。
【００５９】
なお、第１３図に示した発振回路１０Ａでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、移相回路１１０Ｃ内の分圧回路の分圧比と移相回路１３０Ｃ内の分圧回路の分圧比の少なくとも一つをＡＧＣ回路１６からの制御電圧に応じて変更してもよい。この場合には、移相回路１３０Ｃの後段の分圧回路１６０を省略し、移相回路１３０Ｃの出力を直接前段側に帰還してもよい。あるいは分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
【００６０】
また、第１３図に示した発振回路１０Ａでは、前段の移相回路１１０Ｃの前段に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路１１０Ｃの前段側とは限らず、例えば移相回路１１０Ｃと移相回路１３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【００６１】
〔発振回路の第２の変形例〕
第１３図に示した発振回路１０Ａは、各移相回路の内部にＣＲ回路を含んでいるが、ＣＲ回路の代わりにＬＲ回路を内部に含む移相回路を用いて発振回路を構成してもよい。
【００６２】
第１４図はＬＲ回路を含む移相回路の構成を示す回路図であり、第１３図に示した発振回路１０Ａの前段の移相回路１１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１１０Ｌは、第１３図に示した前段の移相回路１１０Ｃ内のキャパシタ１１４と抵抗１１６からなるＣＲ回路を、抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えたものである。その他の構成は移相回路１１０Ｃと同じであり、移相回路１１０Ｌの伝達関数および位相シフト量も移相回路１１０Ｃと同じである。
【００６３】
第１５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第１３図に示した発振回路１０Ａの後段の移相回路１３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１３０Ｌは、第１３図に示した後段の移相回路１３０Ｃ内のキャパシタ１３４と抵抗１３６からなるＣＲ回路を、抵抗１３６とインダクタ１３７からなるＬＲ回路に置き換えたものである。その他の構成は移相回路１３０Ｃと同じであり、移相回路１３０Ｌの伝達関数および位相シフト量も移相回路１３０Ｃと同じである。
【００６４】
このように、第１４図に示す移相回路１１０Ｌは第１３図に示す移相回路１１０Ｃに等価であり、第１５図に示す移相回路１３０Ｌは第１３図に示す移相回路１３０Ｃと等価であるため、第１３図に示した２つの移相回路１１０Ｃ、１３０Ｃのいずれか一方、あるいは両方を移相回路１１０Ｌ、移相回路１３０Ｌに置き換えることができる。移相回路１１０Ｃ、１３０Ｃの両方を移相回路１１０Ｌ、１３０Ｌに置き換えた場合には、同調増幅器全体を集積化することにより、発振周波数の高周波化が容易になる。
【００６５】
また、２つの移相回路１１０Ｃ、１３０Ｃのいずれか一方のみを移相回路１１０Ｌあるいは１３０Ｌに置き換えた場合であって、ＬＲ回路を構成するインダクタを含めて、あるいはこのインダクタを除く同調増幅器全体を集積化した場合には、温度変化による発振周波数の変動を防止する、いわゆる温度補償が可能となる。
【００６６】
なお、第１３図に示した移相回路１１０Ｃ、１３０Ｃの少なくとも一方を、第１４図あるいは第１５図に示した移相回路１１０Ｌ、１３０Ｌに置き換えた場合には、各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。
【００６７】
〔発振回路の第３の変形例〕
第１６図は、発振回路の第３の変形例を示す回路図である。同図に示す発振回路１０Ｂに含まれる前段の移相回路２１０Ｃは、内部に分圧回路を含んでいない代わりに、抵抗１１８′の抵抗値よりも抵抗１２０′の抵抗値を大きく設定することにより、移相回路２１０Ｃの利得を１より大きくしている。その他の構成は第１３図に示した移相回路１１０Ｃと同じであり、伝達関数および位相シフト量も移相回路１１０Ｃと基本的に同じである。
【００６８】
同様に、後段の移相回路２３０Ｃは、内部に分圧回路を含んでいない代わりに、抵抗１３８′の抵抗値よりも抵抗１４０′の抵抗値を大きく設定することにより、移相回路２３０Ｃの利得を１より大きくしている。その他の構成は第１３図に示した移相回路１３０Ｃと同じであり、伝達関数および位相シフト量も移相回路１３０Ｃと基本的に同じである。
【００６９】
移相回路２３０Ｃの出力は分圧回路１６０を介して前段側に帰還されており、また、分圧回路１６０を構成する抵抗１６４には可変抵抗１６６が並列接続されている。この可変抵抗１６６は例えばＦＥＴのチャネル抵抗により形成され、第３図に示したＡＧＣ回路１６から出力される制御電圧に応じてＦＥＴのゲート電圧が調整され、それに応じてＦＥＴのチャネル抵抗が変更される。
【００７０】
抵抗１１９および抵抗１３９は、移相回路２１０Ｃおよび２３０Ｃの利得の変動を抑えるために設けられており、抵抗１１９および１３９の抵抗値Ｒは、（７）式に従って設定するのが望ましい。ただし、（７）式では、抵抗１１８′の抵抗値をｒ、抵抗１２０′の抵抗値をｍｒとしている。
【００７１】
Ｒ＝ｍｒ／（ｍ−１）
なお、第１６図に示した発振回路１０Ｂは、２つの移相回路２１０Ｃ、２３０Ｃのそれぞれに抵抗１１９あるいは１３９を接続することにより、発振周波数を可変したときの振幅変動を防止したが、上述した抵抗１１９、１３９を取り除いて発振回路を構成することもできる。あるいは、抵抗１１９あるいは１３９の一方のみを取り除いて発振回路を構成してもよい。
【００７２】
なお、第１６図に示した発振回路１０Ｂでは、ＡＧＣ回路１６からの制御電圧に応じて分圧回路１６０の分圧比を変更しているが、抵抗１１８′および１２０′の抵抗比や、抵抗１３８′および１４０′の抵抗比の少なくとも一つをＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【００７３】
また、第１６図に示した発振回路１０Ｂでは、前段の移相回路２１０Ｃの前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路２１０Ｃの前段側とは限らず、例えば移相回路２１０Ｃと移相回路２３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【００７４】
〔発振回路の第４の変形例〕
第１６図に示す発振回路１０Ｂでは、各移相回路の内部にＣＲ回路を含む例を説明したが、ＣＲ回路の代わりにＬＲ回路を内部に含む移相回路を用いて発振回路を構成してもよい。
【００７５】
第１７図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第１６図に示した発振回路１０Ｂの前段の移相回路２１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２１０Ｌは、第１６図に示した前段の移相回路２１０Ｃ内のキャパシタ１１４と抵抗１１６からなるＣＲ回路を、抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えたものである。その他の構成は移相回路２１０Ｃと同じであり、移相回路２１０Ｌの伝達関数および位相シフト量も移相回路２１０Ｃと同じである。
【００７６】
一方、第１８図はＬＲ回路を含む移相回路の他の構成を示す回路図であり、第１６図に示した発振回路１０Ｂの後段の移相回路２３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２３０Ｌは、第１６図に示した後段の移相回路２３０Ｃ内の抵抗１３６とキャパシタ１３４からなるＣＲ回路を、インダクタ１３７と抵抗１３６からなるＬＲ回路に置き換えたものである。その他の構成は移相回路２３０Ｃと同じであり、移相回路２３０Ｌの伝達関数および位相シフト量も移相回路２３０Ｃと同じである。
【００７７】
このように、第１７図に示す移相回路２１０Ｌは第１６図に示す移相回路２１０Ｃと等価であり、第１８図に示す移相回路２３０Ｌは第１６図に示す移相回路２３０Ｃと等価であるため、第１６図に示した２つの移相回路２１０Ｃ、２３０Ｃのいずれか一方、あるいは両方を移相回路２１０Ｌ、２３０Ｌに置き換えることができる。
【００７８】
移相回路２１０Ｃ、２３０Ｃの両方を移相回路２１０Ｌ、２３０Ｌに置き換えた場合には、同調増幅器全体を集積化することにより発振周波数の高周波化が容易となる。また、２つの移相回路２１０Ｃ、２３０Ｃのいずれか一方を移相回路２１０Ｌあるいは２３０Ｌに置き換えた場合には、温度変化に対する発振周波数の変動を抑制することができる。
【００７９】
〔発振回路の第５の変形例〕
上述した発振回路の第１〜第４の変形例において、２つの移相回路を縦続接続して形成される閉ループの一部にトランジスタによるホロワ回路を接続してもよい。
【００８０】
第１９図は、発振回路の第５の変形例の構成を示す回路図である。同図に示す発振回路１０Ｃは、第１３図に示した発振回路１０Ａの前段の移相回路１１０Ｃのさらに前段にトランジスタによるホロワ回路５０を挿入したものである。
【００８１】
このホロワ回路５０は、ドレインが正電源Ｖddに、ソースが抵抗５３を介して負電源Ｖssにそれぞれ接続されたＦＥＴ５２を含んで構成されている。なお、ホロワ回路５０は、第１９図に示すようなソースホロワ回路で形成する他に、エミッタホロワ回路で形成してもよい。
【００８２】
このように、前段の移相回路１１０Ｃ等のさらに前段にトランジスタによるホロワ回路を縦続接続すれば、前段の移相回路１１０Ｃ等の入力インピーダンスに起因する損失を補うことができ、第１３図等に示した発振回路１０Ａ等と比較して、帰還抵抗１７０および入力抵抗２２の抵抗値を大きくすることができる。特に、発振回路１０Ｃ等を半導体基板上に集積化する場合には、帰還抵抗１７０等の抵抗値を小さくするには素子の占有面積を大きくしなければならないため、ホロワ回路を接続して帰還抵抗１７０等の抵抗値をある程度大きくするのが望ましい。
【００８３】
なお、第１９図に示した発振回路１０Ｃでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、移相回路１１０Ｃ内の分圧回路の分圧比と移相回路１３０Ｃ内の分圧回路の分圧比の少なくとも一つをＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【００８４】
また、第１９図に示した発振回路１０Ｃでは、前段の移相回路１１０Ｃの前段に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路１１０Ｃの前段側とは限らず、例えば移相回路１１０Ｃと移相回路１３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。この場合には、入力回路１４の次段の移相回路と入力回路１４との間に第１９図に示したホロワ回路５０を接続するのが望ましい。
【００８５】
〔発振回路の第６の変形例〕
第１３図に示した発振回路１０Ａでは、２つの移相回路１１０Ｃと１３０Ｃを合わせた位相シフト量を３６０°としているが、縦続接続された移相回路１１０Ｃと１３０Ｃに、位相をシフトさせない非反転回路を接続して発振回路を構成してもよい。
【００８６】
第２０図は、２つの移相回路の前段に非反転回路１５０を接続した発振回路１０Ｄの構成を示す回路図である。同図に示す発振回路１０Ｄ内部の移相回路３１０Ｃ、３３０Ｃは、オペアンプ１１２あるいは１３２の出力端子に分圧回路が接続されていない点を除いて第１３図に示した各移相回路１１０Ｃ、１３０Ｃと同じ構成を有しており、伝達関数および位相シフト量も移相回路１１０Ｃ、１３０Ｃと同じである。ただし、（５）式においてａ1＝１、（６）式においてａ2＝１となる。
【００８７】
非反転回路１５０は、非反転入力端子に交流信号が入力され反転入力端子が抵抗１５４を介して接地されたオペアンプ１５２と、このオペアンプ１５２の反転入力端子と出力端子との間に接続された抵抗１５６とにより構成されている。非反転回路１５０は、２つの抵抗１５４、１５６の抵抗比によって定まる所定の利得を有する。
【００８８】
２つの移相回路３１０Ｃ、３３０Ｃは利得がともに１となる。したがって、第２０図に示す発振回路１０Ｄでは、各移相回路で利得を稼ぐ代わりに、上述した非反転回路１５０の利得を１より大きな値に設定することにより、２つの移相回路３１０Ｃ、３３０Ｃを含んで形成される閉ループのループゲインを１以上にして所定の発振を行わせている。
【００８９】
なお、第２０図に示す発振回路１０Ｄでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、非反転回路１５０の利得をＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【００９０】
〔発振回路の第７の変形例〕
上述した発振回路１０Ａ、１０Ｂ、１０Ｃ、１０Ｄは、２つの移相回路による位相シフト量の合計が３６０°となる周波数で所定の発振動作を行っていたが、基本的に同じ動作を行う２つの移相回路を組み合わせて発振回路を構成し、２つの移相回路による位相シフト量の合計が１８０°となる周波数で所定の発振動作を行うようにしてもよい。
【００９１】
第２１図は発振回路の第７の変形例を示す回路図であって、第２０図に示した後段の移相回路３３０Ｃの代わりに移相回路３１０Ｃを接続し、非反転回路１５０の代わりに位相反転回路１８０を接続したものである。
【００９２】
位相反転回路１８０は、入力される交流信号が抵抗１８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ１８２と、このオペアンプ１８２の反転入力端子と出力端子との間に接続された抵抗１８６とにより構成されている。抵抗１８４を介してオペアンプ１８２の反転入力端子に交流信号が入力されると、オペアンプ１８２の出力端子からは位相が反転した逆相の信号が出力され、この逆相の信号が前段の移相回路３１０Ｃに入力される。また、この位相反転回路１８０は、２つの抵抗１８４、１８６の抵抗比によって定まる所定の増幅度を有しており、抵抗１８４の抵抗値より抵抗１８６の抵抗値を大きくすることにより１より大きな利得が得られる。
【００９３】
所定の周波数において、２つの移相回路３１０Ｃによって位相が１８０°シフトされ、しかも位相反転回路１８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となって所定の発振が維持される。
【００９４】
〔発振回路の第８の変形例〕
第２１図に示した発振回路１０Ｅは、２つの移相回路３１０Ｃを縦続接続する例を示したが、第２２図に示すように２つの移相回路３３０Ｃを縦続接続した場合も発振動作を行わせることができる。
【００９５】
第２２図に示す発振回路１０Ｆでは、所定の周波数において、２つの移相回路３３０Ｃによって位相が１８０°シフトされ、しかも位相反転回路１８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となって、所定の発振が維持される。
【００９６】
ところで、第２０図〜第２２図に示した発振回路１０Ｄ、１０Ｅ、１０Ｆは、いずれも２つの移相回路をＣＲ回路を含んで構成したが、ＬＲ回路を含んで構成するようにしてもよい。例えば、第２０図に示した発振回路１０Ｄにおいて、前段の移相回路３１０Ｃを第１４図に示した移相回路１１０Ｌから分圧回路を省略した移相回路に置き換えるか、あるいは後段の移相回路３３０Ｃを第１５図に示した移相回路１３０Ｌから分圧回路を省略した移相回路に置き換えてもよい。
【００９７】
なお、第２１図、第２２図に示した発振回路１０Ｅ、１０Ｆでは、第３図に示したＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、位相反転回路１８０の利得をＡＧＣ回路１６からの制御電圧に応じて変更してもよい。この場合には、移相回路１３０Ｃの後段の分圧回路１６０を省略し、移相回路１３０Ｃの出力を直接前段側に帰還してもよい。あるいは分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
【００９８】
また、第２０図〜第２２図に示した発振回路１０Ｄ、１０Ｅ、１０Ｆは、前段の移相回路の前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路の前段側とは限らず、例えば両移相回路の間に入力回路１４を接続して入力信号を注入してもよい。
【００９９】
なお、第２０図〜第２２図に示した非反転回路１５０や位相反転回路１８０の接続位置は、前段の移相回路の前段側に限定されず、各移相回路の間、あるいは後段の移相回路の後段側に接続してもよい。
【０１００】
〔発振回路の第９の変形例〕
上述した発振回路の第１〜第８の変形例はいずれも、移相回路の内部にオペアンプを含んでいるが、オペアンプの代わりにトランジスタを用いて移相回路を構成することも可能である。
【０１０１】
第２３図に示す発振回路１０Ｇは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路４１０Ｃ、４３０Ｃと、移相回路４３０Ｃの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路４５０と、非反転回路４５０の後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０とを含んで構成されている。
【０１０２】
第２３図に示す前段の移相回路４１０Ｃは、入力信号と同相および逆相の信号をＦＥＴ４１２によって生成しており、これら２つの信号をキャパシタ４１４あるいは抵抗４１６を介して合成して出力信号としている。
【０１０３】
この移相回路４１０Ｃの伝達関数は、キャパシタ４１４と抵抗４１６からなるＣＲ回路の時定数をＴ1とすると、（５）式に示したＫ1をそのまま適用でき（ただし、ａ1＜１）、位相シフト量も第１３図に示した移相回路１１０Ｃの位相シフト量と等しくなる。
【０１０４】
一方、第２３図に示す後段の移相回路４３０Ｃは、入力信号と同相および逆相の信号をＦＥＴ４３２によって生成しており、これら２つの信号を抵抗４３６あるいはキャパシタ４３４を介して合成して出力信号としている。
【０１０５】
この移相回路４３０Ｃの伝達関数は、キャパシタ４３４と抵抗４３６からなるＣＲ回路の時定数をＴ2とすると、（６）式に示したＫ2をそのまま適用でき（ただし、ａ2＜１）、位相シフト量も第１３図に示した移相回路１３０Ｃの位相シフト量と等しくなる。
【０１０６】
また、第２３図に示した非反転回路４５０は、ドレインと正電源との間に抵抗４５４が、ソースとアースとの間に抵抗４５６がそれぞれ接続されたＦＥＴ４５２と、ベースがＦＥＴ４５２のドレインに接続されているとともにコレクタが抵抗４６０を介してＦＥＴ４５２のソースに接続されたトランジスタ４５８と、ＦＥＴ４５２に適切なバイアス電圧を印加するための抵抗４６２とを含んで構成されている。
【０１０７】
ＦＥＴ４５２は、ゲートに交流信号が入力されると、逆相の信号をドレインから出力する。また、トランジスタ４５８は、ベースにこの逆相の信号が入力されると、さらに位相を反転した信号、すなわちＦＥＴ４５２のゲートに入力された信号の位相を基準に考えると同相の信号をコレクタから出力し、この信号が非反転回路４５０から出力される。
【０１０８】
２つの移相回路４１０Ｃ、４３０Ｃの全体により、所定の周波数において位相シフト量の合計が３６０°となり、このとき、非反転回路４５０の利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１０９】
なお、非反転回路４５０の後段には分圧回路１６０が接続されており、抵抗１６４に並列接続された可変抵抗１６６の抵抗値をＡＧＣ回路１６から出力される制御電圧に応じて調整することにより振幅制御を行っているが、非反転回路４５０内の抵抗４６０等の抵抗値を変更することで、非反転回路４５０の利得を調整してもよい。
【０１１０】
また、第２３図に示した発振回路１０Ｇでは、前段の移相回路４１０Ｃの前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路４１０Ｃの前段側とは限らず、例えば移相回路４１０Ｃと移相回路４３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【０１１１】
〔発振回路の第１０の変形例〕
第２３図に示した発振回路１０Ｇは、各移相回路４１０Ｃ、４３０Ｃの内部にＣＲ回路を含んでいるが、ＣＲ回路の代わりに抵抗とインダクタからなるＬＲ回路を含む移相回路を用いて発振回路を構成することも可能である。
【０１１２】
第２４図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第２３図に示した発振回路１０Ｇの前段の移相回路４１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４１０Ｌは、第２３図に示した前段の移相回路４１０Ｃ内のキャパシタ４１４と抵抗４１６からなるＣＲ回路を、抵抗４１６とインダクタ４１７からなるＬＲ回路に置き換えた構成を有し、抵抗４１８と抵抗４２０の各抵抗値は同じ値に設定されている。なお、インダクタ４１７とＦＥＴ４１２のドレインとの間に挿入されたキャパシタ４１９は直流電流阻止用である。
【０１１３】
第２５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第２３図に示した発振回路１０Ｇの後段の移相回路４３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４３０Ｌは、第２３図に示した後段の移相回路４３０Ｃ内のキャパシタ４３４と抵抗４３６からなるＣＲ回路を、抵抗４３６とインダクタ４３７からなるＬＲ回路に置き換えた構成を有しており、抵抗４３８と抵抗４４０の各抵抗値は同じ値に設定されている。なお、抵抗４３６とＦＥＴ４３２のドレインとの間に挿入されたキャパシタ４３９は直流電流阻止用である。
【０１１４】
このように、第２３図に示した２つの移相回路４１０Ｃおよび４３０Ｃのいずれか一方、あるいは両方を第２４図、第２５図に示した移相回路４１０Ｌ、４３０Ｌに置き換えることができる。
【０１１５】
〔発振回路の第１１の変形例〕
第２３図では、位相シフト方向の異なる２つの移相回路４１０Ｃ、４３０Ｃを縦続接続しているが、２つの移相回路４１０Ｃあるいは２つの移相回路４３０Ｃを縦続接続することによっても発振動作が可能である。
【０１１６】
第２６図は、移相回路４１０Ｃを２段縦続接続した発振回路１０Ｈの回路図であり、第１１の変形例が示されている。また、第２７図は移相回路４３０Ｃを２段縦続接続した発振回路１０Ｊの回路図である。
【０１１７】
発振回路１０Ｈ、１０Ｊに含まれる位相反転回路４８０は、ドレインと正電源との間に抵抗４８４が、ソースとアースとの間に抵抗４８６がそれぞれ接続されたＦＥＴ４８２と、ＦＥＴ４８２のゲートに所定のバイアス電圧を印加する抵抗４８８とを含んで構成されている。また、位相反転回路４８０は、２つの抵抗４８４、４８６の抵抗比によって定まる所定の利得を有する。
【０１１８】
２つの移相回路４１０Ｃあるいは２つの移相回路４３０Ｃの全体により、所定の周波数において位相シフト量の合計は１８０°となり、このとき位相反転回路４８０の利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１１９】
ところで、第２３図、第２６図、第２７図に示した発振回路１０Ｇ、１０Ｈ、１０Ｊは、２つの移相回路と非反転回路、あるいは２つの移相回路と位相反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の発振動作を行うようになっている。したがって、位相シフト量だけに着目すると、３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１２０】
また、上述した発振回路１０Ｈ、１０Ｊは、移相回路内部にＣＲ回路を含む例を示したが、ＬＲ回路を内部に含む移相回路を縦続接続して発振回路を構成してもよい。
【０１２１】
なお、第２６図、第２７図に示した発振回路１０Ｈ、１０Ｊでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、ＡＧＣ回路１６からの制御電圧に応じて位相反転回路４８０内の抵抗４６０等の抵抗値を変更して位相反転回路４８０の利得を調整してもよい。
【０１２２】
また、発振回路１０Ｈ、１０Ｊでは、前段の移相回路の前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路の前段側とは限らず、例えば前段の移相回路と後段の移相回路の間に入力回路１４を接続して入力信号を注入してもよい。
【０１２３】
〔発振回路の第１２の変形例〕
第２８図は、発振回路の第１２の変形例を示す回路図である。同図に示す発振回路１０Ｋは、入力される交流信号の位相を変えずに出力する非反転回路５５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路５１０Ｃ、５３０Ｃと、後段の移相回路５３０Ｃのさらに後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０とを含んで構成されている。
【０１２４】
なお、非反転回路５５０は、バッファ回路として機能するものであり、この非反転回路５５０を省略して発振回路を構成してもよい。
【０１２５】
第２８図に示す前段の移相回路５１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５１２と、移相回路５１０Ｃに入力された信号の位相を所定量シフトさせて差動増幅器５１２の非反転入力端子に入力するキャパシタ５１４および抵抗５１６（これらのキャパシタ５１４、抵抗５１６により第２の直列回路が構成される）と、入力信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５１２の反転入力端子に入力する抵抗５１８および５２０（これら２つの抵抗５１８、５２０により第１の直列回路が構成される）とを含んで構成されている。
【０１２６】
この移相回路５１０Ｃの伝達関数は、キャパシタ５１４と抵抗５１６からなるＣＲ回路の時定数をＴ1とすると、上述した（５）式に示したＫ1をそのまま適用することができ、位相シフト量も第１３図に示した移相回路１１０Ｃ等の位相シフト量と等しくなる。
【０１２７】
一方、第２８図に示す後段の移相回路５３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５３２と、移相回路５３０Ｃに入力された信号の位相を所定量シフトさせて差動増幅器５３２の非反転入力端子に入力する抵抗５３６およびキャパシタ５３４（これらの抵抗５３６、キャパシタ５３４により第２の直列回路が構成される）と、入力信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５３２の反転入力端子に入力する抵抗５３８および５４０（これら２つの抵抗５３８、５４０により第１の直列回路が構成される）とを含んで構成されている。
【０１２８】
この移相回路５３０Ｃの伝達関数は、抵抗５３６とキャパシタ５３４からなるＣＲ回路の時定数をＴ2とすると、（６）式に示したＫ2をそのまま適用することができ、位相シフト量も第１３図に示した移相回路１３０Ｃ等の位相シフト量と等しくなる。
【０１２９】
移相回路５１０Ｃ、５３０Ｃの全体により所定の周波数において位相シフト量の合計は３６０°となり、このとき移相回路５１０Ｃ、５３０Ｃの少なくとも一方の利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１３０】
なお、第２８図に示した発振回路１０Ｋでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、ＡＧＣ回路１６からの制御電圧に基づいて、差動増幅器５１２、５３２および非反転回路５５０の少なくとも一つの増幅度を変更してもよい。
【０１３１】
また、第２８図に示した発振回路１０Ｋでは、前段の移相回路５１０Ｃの前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路５１０Ｃの前段側とは限らず、例えば移相回路５１０Ｃと移相回路５３０Ｃの間に入力回路１４を接続して入力信号を注入してもよい。
【０１３２】
〔発振回路の第１３の変形例〕
第２８図に示した発振回路１０Ｋは、各移相回路５１０Ｃ、５３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて発振回路を構成することもできる。
【０１３３】
第２９図は、ＬＲ回路を含む移相回路の他の構成を示す回路図である。同図に示す移相回路５１０Ｌは、第２８図に示した移相回路５１０Ｃ内のキャパシタ５１４と抵抗５１６からなるＣＲ回路を、抵抗５１６とインダクタ５１７からなるＬＲ回路に置き換えた構成を有している。
【０１３４】
第３０図は、ＬＲ回路を含む移相回路の他の構成を示す回路図である。同図に示す移相回路５３０Ｌは、第２８図に示した移相回路５３０Ｃ内の抵抗５３６とキャパシタ５３４からなるＣＲ回路を、インダクタ５３７と抵抗５３６からなるＬＲ回路に置き換えた構成を有している。
【０１３５】
このように、第２８図に示した２つの移相回路５１０Ｃおよび５３０Ｃのいずれか一方、あるいは両方を第２９図、第３０図に示した移相回路５１０Ｌ、５３０Ｌに置き換えることができる。
【０１３６】
〔発振回路の第１４の変形例〕
第２８図では、位相シフト方向の異なる２つの移相回路５１０Ｃ、５３０Ｃを縦続接続しているが、２つの移相回路５１０Ｃあるいは２つの移相回路５３０Ｃを縦続接続することによっても発振動作が可能である。
【０１３７】
第３１図は、移相回路５１０Ｃを２つ縦続接続して構成した発振回路１０Ｌの回路図であり、第１４の変形例が示されている。また、第３２図は移相回路５３０Ｃを２つ用いて構成した発振回路１０Ｍの回路図である。
【０１３８】
２つの移相回路５１０Ｃあるいは５３０Ｃの全体により所定の周波数において位相シフト量の合計が１８０°となり、このとき２つの移相回路５１０Ｃ、５３０Ｃ、位相反転回路５８０の少なくとも１つの利得を調整してループゲインを１以上にすることにより、所定の発振動作が維持される。
【０１３９】
ところで、第２３図、第２６図、第２７図に示した発振回路１０Ｇ、１０Ｈ、１０Ｊは、２つの移相回路と非反転回路、あるいは２つの移相回路と位相反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の発振動作を行うようになっている。したがって、位相シフト量だけに着目すると、３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【０１４０】
なお、第３１図、第３２図に示した発振回路１０Ｌ、１０Ｍでは、ＡＧＣ回路１６から出力される制御電圧に応じて分圧回路１６０の分圧比を変更しているが、差動増幅器５１２、５３２および位相反転回路５８０の少なくとも一つの増幅度を、ＡＧＣ回路１６からの制御電圧に応じて変更してもよい。
【０１４１】
また、第３１図、第３２図に示した発振回路１０Ｌ、１０Ｍでは、前段の移相回路の前段側に入力回路１４を接続して入力信号を注入しているが、入力信号の注入箇所は前段の移相回路の前段側とは限らず、例えば後段の移相回路と後段の移相回路の間に入力回路１４を接続して入力信号を注入してもよい。
【０１４２】
なお、第２８図、第３１図、第３２図に示した発振回路１０Ｋ、１０Ｌ、１０Ｍは、ＣＲ回路を内部に含む移相回路を縦続接続しているが、少なくとも一つの移相回路についてはＬＲ回路を内部に含んで構成してもよい。
【０１４３】
〔その他の変形例〕
第１３図以降に説明した各種の発振回路を第２図に示したＰＬＬ構成の同調増幅器１で用いる場合には、例えば移相回路１１０Ｃ等の内部に含まれる抵抗１１６を可変抵抗に置き換え、この可変抵抗の抵抗値を第２図に示したローパスフィルタ５の出力に応じて変更すればよい。具体的には、可変抵抗をＦＥＴのチャネル抵抗で形成し、このＦＥＴのゲート電圧を第２図に示したローパスフィルタ５の出力に応じて制御する。あるいは、抵抗１１６は固定抵抗のままで、後段の移相回路１３０Ｃ等の内部の抵抗１３６等をＦＥＴによって形成した可変抵抗に置き換えてもよい。
【０１４４】
あるいは、前段および後段の移相回路内部にそれぞれ可変抵抗を設けてもよい。この場合には、双方の移相回路の各位相シフト量を同時に可変するため、全体の発振周波数の変化量、すなわち発振周波数の可変範囲を大きく設定できる利点がある。
【０１４５】
また、抵抗１１６や抵抗１３６の抵抗値は固定のままで、キャパシタ１１４等の静電容量を変化させることにより全体の発振周波数を変えるようにしてもよい。例えば、２つの移相回路の少なくとも一方に含まれるキャパシタ１１４等を可変容量素子に置き換えてこの静電容量を可変することにより、各移相回路による位相シフト量を変化させて発振周波数を変えることができる。さらに具体的には、上述した可変容量素子を、アノード・カソード間に印加する逆バイアス電圧が変更可能な可変容量ダイオードによって、あるいはゲート電圧によってゲート容量が変更可能なＦＥＴによって形成することができる。なお、上述した可変容量素子に印加する逆バイアス電圧を可変するには、この可変容量素子と直列に直流電流阻止用のキャパシタを接続すればよい。
【０１４６】
なお、第１３図以降に示した各種の発振回路を構成する２つの移相回路の接続順序を左右逆にしてもよい。
【０１４７】
また、第１３図〜第２２図に示した各種の発振回路は、オペアンプを用いた移相回路１１０Ｃ等を用いることにより高い安定度を実現しているが、本実施形態の移相回路１１０Ｃ等のような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため所定の増幅度を有する差動増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
【０１４８】
第３３図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動増幅器として動作する。同図に示す差動増幅器は、ＦＥＴにより構成された差動入力段１００と、この差動入力段１００に定電流を与える定電流回路１０２と、定電流回路１０２に所定のバイアス電圧を与えるバイアス回路１０４と、差動入力段１００に接続された出力アンプ１０６とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動増幅器を用いて構成した発振回路１０Ａ等の発振周波数の上限を高くすることができる。
【０１４９】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１５０】
例えば、第２図に示したＰＬＬ構成の説明では、同調増幅器１内の発振回路１０を制御電圧に応じて発振周波数が可変できるものとしたが、制御電流に応じて発振周波数が変更可能な発振回路を用いる場合には、制御電圧を制御電流に変換すればよい。
【０１５１】
また、移相型の発振回路の具体例としては、第３図に示した回路の他に、ツインＴ型ＣＲ発振回路、ブリッジＴアクティブＢＰＦに正帰還をかけた発振回路、ウィーンブリッジ発振回路等がある。
産業上の利用可能性
上述したように本発明によれば、発振回路を発振させた状態で信号を入力した場合に、入力される信号の周波数に発振出力が引き込まれて所定の発振動作が行われる。特に、利得制御回路によって出力振幅が調整されるため、発振回路の発振周波数を可変して発振周波数を変えた場合であっても、利得変化が生じない。また、利得制御回路の応答速度を調整することにより、入力される交流信号としてＡＭ変調された信号やＦＭ変調された信号等の各種の信号に対する発振動作が可能となる。また、発振動作と同時に信号振幅の増幅が可能となる。
【０１５２】
また、上述した発振回路を電圧制御型発振回路としてＰＬＬ構成とすることにより、発振周波数を容易に安定させることができる。特に、上述した発振回路は、入力信号がない場合には所定の発振動作を行っているため、入力信号の有無にかかわらずＰＬＬ制御が可能となる。
【図面の簡単な説明】
第１図は、本発明を適用した一実施形態の同調増幅器の構成を示す図、
第２図は、第１図に示した同調増幅器をＰＬＬ制御するための構成を示す図、
第３図は、移相型の発振回路を用いた同調増幅器の第１の構成例を示す回路図、
第４図は、第３図に示した同調増幅器の同調特性の測定結果を示す図、
第５図は、第３図の接続箇所Ａに入力回路を接続した場合の同調特性を示す図、
第６図は、第３図の接続箇所Ｂに入力回路を接続した場合の同調特性を示す図、
第７図は、同調増幅器の自己発振周波数と同一周波数で振幅が異なる信号を入力回路に入力した場合に出力振幅がどのように変化するかを示す図、
第８図は、ＰＬＬ構成にした場合の同調増幅器の詳細構成を示す図、
第９図は、抵抗およびキャパシタからなるローパスフィルタを３段縦続接続して帰還回路を形成した例を示す図、
第１０図は、抵抗およびインダクタからなるハイパスフィルタを３段縦続接続した例を示す図、
第１１図は、抵抗およびインダクタからなるローパスフィルタを３段縦続接続した例を示す図、
第１２図は、第３図に示す増幅回路と置き換え可能な増幅回路の詳細構成を示す図、
第１３図は、発振回路の第１の変形例を示す回路図、
第１４図は、第１３図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第１５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第１６図は、発振回路の第３の変形例を示す回路図、
第１７図は、第１６図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第１８図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第１９図は、２つの移相回路の前段にトランジスタによるホロワ回路を接続した発振回路の構成を示す回路図、
第２０図は、２つの移相回路の前段に非反転回路を接続した発振回路の構成を示す回路図、
第２１図は、移相回路３１０Ｃを縦続接続した発振回路の構成を示す回路図、
第２２図は、移相回路３３０Ｃを縦続接続した発振回路の構成を示す回路図、
第２３図は、トランジスタを含む移相回路を縦続接続した発振回路の構成を示す回路図、
第２４図は、第２３図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第２５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第２６図は、移相回路４１０Ｃを２段縦続接続した発振回路の構成を示す回路図、
第２７図は、移相回路４３０Ｃを２段縦続接続した発振回路の構成を示す回路図、
第２８図は、発振回路の変形例を示す回路図、
第２９図は、第２８図に示した移相回路の変形例で、ＬＲ回路を含む移相回路の構成を示す回路図、
第３０図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第３１図は、移相回路５１０Ｃを２段縦続接続した発振回路の回路図、
第３２図は、移相回路５３０Ｃを２段縦続接続した発振回路の回路図、
第３３図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図である。
Claims (26)
- 出力を入力側に帰還させて閉ループを形成し、所定周波数において発振動作を行う発振回路と、
前記発振回路の出力振幅を制御する利得制御回路と、
前記発振回路の閉ループの一部に振幅変調がかかった信号を入力する入力回路と、
を備え、前記入力回路によって入力される信号の中から前記発振回路の発振周波数近傍の周波数成分を抽出するとともに、この周波数成分の信号に含まれる振幅変調成分の増幅を行い、前記利得制御回路の応答速度が前記振幅変調成分以下の周波数を有する振幅変化を抑えるように調整されていることを特徴とする同調増幅器。 - 前記発振回路は制御電圧に応じて発振周波数が設定される電圧制御型発振回路であり、前記電圧制御型発振回路を含むＰＬＬ構成とすることにより、同調周波数を安定させることを特徴とする請求項１記載の同調増幅器。
- 前記発振回路は、少なくとも一方が周波数選択特性を有する増幅回路と帰還回路をループ状に接続することにより形成され、
前記発振回路は、前記周波数選択特性に応じて設定される所定周波数において発振動作を行うことを特徴とする請求項１記載の同調増幅器。 - 前記帰還回路は、前記入力回路によって入力される信号の周波数が所定周波数のときに、この信号の位相を１８０°シフトさせ、
前記増幅回路は、前記帰還回路から出力される信号を反転増幅して出力することを特徴とする請求項３記載の同調増幅器。 - 前記帰還回路は、キャパシタあるいはインダクタによるリアクタンス素子と抵抗とを含むローパスフィルタを複数段縦続接続して構成されることを特徴とする請求項４記載の同調増幅器。
- 前記帰還回路は、キャパシタあるいはインダクタによるリアクタンス素子と抵抗とを含むハイパスフィルタを複数段縦続接続して構成されることを特徴とする請求項４記載の同調増幅器。
- 前記増幅回路は、ＣＭＯＳのインバータ回路を含んで構成されることを特徴とする請求項３記載の同調増幅器。
- 前記増幅回路は、前記インバータ回路の入力端子に直列に接続された第１の抵抗と、前記インバータの入出力端子間に接続された第２の抵抗とを有し、前記利得制御回路の出力に応じて前記第１および第２の抵抗の抵抗比を変更可能としたことを特徴とする請求項７記載の同調増幅器。
- 前記発振回路は、出力が入力側に帰還された差動増幅器を含む２つの移相回路をループ状に接続して構成され、前記２つの移相回路のいずれかの出力を発振信号として出力することを特徴とする請求項１記載の同調増幅器。
- 前記縦続接続された２つの移相回路の少なくとも一方は、反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子および出力端子の間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含んでおり、前記第３の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求項９記載の同調増幅器。
- 前記縦続接続された２つの移相回路の少なくとも一方は、反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含んでおり、前記第３の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求項９記載の同調増幅器。
- 前記縦続接続された２つの移相回路の少なくとも一方は、反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に接続された第２の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第３の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第４の抵抗とで構成され前記第１の抵抗の他方端に接続された直列回路とを含んでおり、前記第４の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求項９記載の同調増幅器。
- 前記発振回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は縦続接続された２つの移相回路によって形成される閉ループの一部に挿入され、
前記発振回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の周波数で発振動作を行うことを特徴とする請求項９記載の同調増幅器。 - 前記発振回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は縦続接続された２つの移相回路によって形成される閉ループの一部に挿入され、
前記発振回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の周波数で発振動作を行うことを特徴とする請求項９記載の同調増幅器。 - 前記入力回路の次段に接続される前記移相回路と前記入力回路との間にトランジスタによるホロワ回路を挿入することを特徴とする請求項９記載の同調増幅器。
- 縦続接続された２つの前記移相回路によって形成される閉ループの一部に第２の分圧回路を挿入し、
前記発振回路は、前記第２の分圧回路に入力される交流信号を発振信号として出力することを特徴とする請求項９記載の同調増幅器。 - 前記発振回路は、キャパシタあるいはインダクタによるリアクタンス素子と抵抗とで構成される直列回路をそれぞれ含む２つの移相回路と、入力される交流信号の位相を変えずに増幅して出力する非反転回路とを備えており、
前記２つの移相回路および前記非反転回路はループ状に接続され、
前記２つの移相回路の少なくとも一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、この変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを含むことを特徴とする請求項１記載の同調増幅器。 - 前記発振回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の周波数で発振動作を行うことを特徴とする請求項１７記載の同調増幅器。
- 前記縦続接続された２つの移相回路および前記非反転回路によって形成される閉ループの一部に分圧回路を挿入し、
前記発振回路は、前記分圧回路に入力される交流信号を発振信号として出力することを特徴とする請求項１７記載の同調増幅器。 - 前記発振回路は、キャパシタあるいはインダクタによるリアクタンス素子と抵抗とで構成される直列回路をそれぞれ含む２つの移相回路と、入力される交流信号の位相を反転増幅して出力する位相反転回路とを備えており、
前記２つの移相回路および前記位相反転回路はループ状に接続され、
前記２つの移相回路の少なくとも一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、この変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを含むことを特徴とする請求項１記載の同調増幅器。 - 前記発振回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の周波数で発振動作を行うことを特徴とする請求項２０記載の同調増幅器。
- 前記縦続接続された２つの移相回路および前記位相反転回路によって形成される閉ループの一部に分圧回路を挿入し、
前記発振回路は、前記分圧回路に入力される交流信号を発振信号として出力することを特徴とする請求項２０記載の同調増幅器。 - 前記発振回路に含まれる前記２つの移相回路の少なくとも一方は、抵抗値がほぼ等しい第１および第２の抵抗により構成される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とにより構成される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子および前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含んでおり、前記第１および第２の直列回路の一端にそれぞれ交流信号を入力したことを特徴とする請求項９記載の同調増幅器。
- 前記発振回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される閉ループの一部に挿入され、
前記発振回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の周波数で発振動作を行うことを特徴とする請求項２３記載の同調増幅器。 - 前記発振回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される閉ループの一部に挿入され、
前記発振回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の周波数で発振動作を行うことを特徴とする請求項２３記載の同調増幅器。 - 前記縦続接続された２つの移相回路によって形成される閉ループの一部に分圧回路を挿入し、
前記発振回路は、前記分圧回路に入力される交流信号を発振信号として出力することを特徴とする請求項２３記載の同調増幅器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8337096 | 1996-03-12 | ||
| JP11700796 | 1996-04-15 | ||
| PCT/JP1997/000761 WO1997034368A1 (fr) | 1996-03-12 | 1997-03-11 | Amplificateur d'accord |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4067060B2 true JP4067060B2 (ja) | 2008-03-26 |
Family
ID=26424408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53243697A Expired - Fee Related JP4067060B2 (ja) | 1996-03-12 | 1997-03-11 | 同調増幅器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6087901A (ja) |
| EP (1) | EP0887923A4 (ja) |
| JP (1) | JP4067060B2 (ja) |
| KR (1) | KR100372873B1 (ja) |
| CN (1) | CN1084963C (ja) |
| AU (1) | AU2233997A (ja) |
| TW (1) | TW379479B (ja) |
| WO (1) | WO1997034368A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7639015B2 (en) * | 2003-07-18 | 2009-12-29 | Mks Instruments, Inc. | Methods and systems for stabilizing an amplifier |
| US8461842B2 (en) * | 2003-07-18 | 2013-06-11 | Mks Instruments, Inc. | Methods and systems for stabilizing an amplifier |
| US7382197B2 (en) * | 2006-09-08 | 2008-06-03 | Intel Corporation | Adaptive tuning circuit to maximize output signal amplitude for an amplifier |
| US20100056096A1 (en) * | 2008-08-29 | 2010-03-04 | Sony Ericsson Mobile Communications Ab | Method for driving a ground reference on a signal path, control circuit for driving a ground reference on a signal path, and mobile device |
| WO2019205155A1 (zh) * | 2018-04-28 | 2019-10-31 | 深圳市华讯方舟微电子科技有限公司 | 温度补偿电路 |
| US20220231644A1 (en) * | 2019-06-07 | 2022-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN113765490B (zh) * | 2021-08-17 | 2023-11-10 | 上海卫星装备研究所 | 用于感应同步器输出端的前置放大电路及感应同步器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1248356A (en) * | 1970-03-23 | 1971-09-29 | Derek Alfred Levell | Improvements in and relating to electronic oscillators and selective amplifiers |
| JPS63142906A (ja) * | 1986-12-05 | 1988-06-15 | Sony Corp | 発振回路 |
| JPH0759105A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | トラップフィルタとこのトラップフィルタを用いた色輪郭強調回路 |
| WO1995031036A1 (fr) * | 1994-05-10 | 1995-11-16 | Takeshi Ikeda | Amplificateur accorde |
| WO1995034953A1 (fr) * | 1994-06-13 | 1995-12-21 | Takeshi Ikeda | Amplificateur accorde |
| AU3087395A (en) * | 1994-08-05 | 1996-03-04 | Takeshi Ikeda | Tuning amplifier |
| JPH0974318A (ja) * | 1995-03-31 | 1997-03-18 | Ikeda Takeshi | 受信機 |
-
1997
- 1997-03-10 TW TW86102921A patent/TW379479B/zh not_active IP Right Cessation
- 1997-03-11 AU AU22339/97A patent/AU2233997A/en not_active Abandoned
- 1997-03-11 US US09/142,311 patent/US6087901A/en not_active Expired - Fee Related
- 1997-03-11 WO PCT/JP1997/000761 patent/WO1997034368A1/ja active IP Right Grant
- 1997-03-11 EP EP97905481A patent/EP0887923A4/en not_active Withdrawn
- 1997-03-11 CN CN97193007A patent/CN1084963C/zh not_active Expired - Fee Related
- 1997-03-11 KR KR10-1998-0705249A patent/KR100372873B1/ko not_active IP Right Cessation
- 1997-03-11 JP JP53243697A patent/JP4067060B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0887923A1 (en) | 1998-12-30 |
| CN1084963C (zh) | 2002-05-15 |
| US6087901A (en) | 2000-07-11 |
| EP0887923A4 (en) | 2004-03-17 |
| WO1997034368A1 (fr) | 1997-09-18 |
| CN1213465A (zh) | 1999-04-07 |
| TW379479B (en) | 2000-01-11 |
| KR100372873B1 (ko) | 2003-04-21 |
| AU2233997A (en) | 1997-10-01 |
| KR19990077113A (ko) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026883B2 (en) | Feedback loop for LC VCO | |
| US7239209B2 (en) | Serially RC coupled quadrature oscillator | |
| US7088188B2 (en) | Differential oscillator | |
| US6943637B2 (en) | Voltage controlled oscillator circuit for a low power electronic device | |
| ElSayed et al. | Low-phase-noise LC quadrature VCO using coupled tank resonators in a ring structure | |
| US20050046500A1 (en) | Tunable frequency, low phase noise and low thermal drift oscillator | |
| US8198945B2 (en) | Quadrature oscillator with high linearity | |
| JP4067060B2 (ja) | 同調増幅器 | |
| US6362698B1 (en) | Low impedance clamping buffer for an LC tank VCO | |
| JPH11507493A (ja) | 発振器 | |
| JP2000236218A (ja) | 発振器および電圧制御型発振器 | |
| CA2143427A1 (en) | Monolithically integrated, tunable resonant circuit and circuit arrangement formed therefrom | |
| US6060956A (en) | Variable capacitance circuit | |
| EP0669721B1 (en) | Oscillator, synthesizer tuner circuit and AM synchronous detect circuit employing the oscillator | |
| US5731745A (en) | High frequency oscillator circuits operable as frequency modulators and demodulators | |
| JPS6096001A (ja) | 電圧制御発振器 | |
| US20020130726A1 (en) | Low phase-noise integrated voltage controlled oscillator | |
| KR100350400B1 (ko) | 동조제어방식 | |
| JP3798078B2 (ja) | 同調制御方式 | |
| CN112886928A (zh) | 正交振荡器电路系统及含正交振荡器电路系统的电路系统 | |
| US6873198B2 (en) | Tunable quadrature phase shifter | |
| US6788160B2 (en) | Oscillator circuit connected to a voltage source providing a substantially constant supply voltage | |
| JP3798077B2 (ja) | 同調制御方式 | |
| US6304150B1 (en) | Double-clamped delay stage and voltage controlled oscillator | |
| JP3628408B2 (ja) | 同調制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071129 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |