KR19990077113A - 동조증폭기 - Google Patents

동조증폭기 Download PDF

Info

Publication number
KR19990077113A
KR19990077113A KR1019980705249A KR19980705249A KR19990077113A KR 19990077113 A KR19990077113 A KR 19990077113A KR 1019980705249 A KR1019980705249 A KR 1019980705249A KR 19980705249 A KR19980705249 A KR 19980705249A KR 19990077113 A KR19990077113 A KR 19990077113A
Authority
KR
South Korea
Prior art keywords
circuit
resistor
oscillation
abnormal
signal
Prior art date
Application number
KR1019980705249A
Other languages
English (en)
Other versions
KR100372873B1 (ko
Inventor
츄토무 나카니시
아키라 오카모토
Original Assignee
이케다 타케시
가부시키 가이샤 티.아이.에프.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이케다 타케시, 가부시키 가이샤 티.아이.에프. filed Critical 이케다 타케시
Publication of KR19990077113A publication Critical patent/KR19990077113A/ko
Application granted granted Critical
Publication of KR100372873B1 publication Critical patent/KR100372873B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Amplifiers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

동조증폭기(1)는 증폭회로(11) 및 귀환회로(12)를 포함하는 발진회로(10)와, 이 발진회로(10)에 신호를 입력하는 입력회로(14)와, 발진회로(10)의 출력 진폭을 제어하는 자동 이득 제어(AGC) 회로(16)를 포함하여 구성된다. 입력회로(14)를 통해 신호를 발진회로(10)에 입력시킬 때 발진회로(10)의 발진 주파수 부근의 주파수를 갖는 신호만을 통과시키는 동조 동작이 가능해진다.

Description

동조증폭기
동조 회로로서 종래 부터 능동 소자 및 리액턴스 소자를 사용하는 각종 구성이 제안되어 실용화되고 있다.
예를 들어, LC 공진을 이용한 종래의 동조회로는 동조 주파수를 조정하면 LC 회로에 의존하는 이득이 변화된다. 또한, 일반 동조회로는 입력되는 신호 중에서 소정의 주파수 성분을 추출하는 것으로, 동조 주파수에서의 이득은 1 혹은 그 이하가 되어 일반적으로 신호진폭의 감쇠가 발생하기 때문에, 증폭이 필요한 경우에는 별도로 증폭 회로를 접속하여 신호진폭의 증폭을 행하고 있다.
본 발명은 소정의 주파수 성분만을 통과시키는 동조증폭기에 관한 것이다.
도 1은 본 발명을 적용한 일 실시형태의 동조증폭기의 구성을 나타낸 도면,
도 2는 도 1에 도시한 동조증폭기를 PLL 제어하기 위한 구성을 나타낸 도면,
도 3은 이상형의 발진회로를 이용한 동조증폭기의 제 1 구성예를 나타낸 회로도,
도 4는 도 3에 도시한 동조증폭기의 동조특성의 측정결과를 나타낸 도면,
도 5는 도 3의 접속개소 A에 입력회로를 접속한 경우의 동조특성을 나타낸 도면,
도 6은 도 3의 접속개소 B에 입력회로를 접속한 경우의 동조특성을 나타낸 도면,
도 7은 동조증폭기의 자기 발진주파수와 동일 주파수에서 진폭이 다른 신호를 입력회로에 입력한 경우에 출력진폭이 어떻게 변화하는지를 나타낸 도면,
도 8은 PLL 구성으로 한 경우의 동조증폭기의 상세 구성을 나타낸 도면,
도 9는 저항 및 캐패시터로 이루어진 로우패스 필터를 3단 종속 접속하여 귀환회로를 형성한 예를 나타낸 도면,
도 10은 저항 및 인덕터로 이루어진 하이패스 필터를 3단 종속 접속한 예를 나타낸 도면,
도 11은 저항 및 인덕터로 이루어진 로우패스 필터를 3단 종속 접속한 예를 나타낸 도면,
도 12는 도 3에 도시한 증폭회로와 치환 가능한 증폭회로의 상세 구성을 나타낸 도면,
도 13은 발진회로의 제 1 변형예를 나타낸 회로도,
도 14는 도 13에 도시한 이상회로의 변형예로, LR회로를 포함하는 이상회로의 구성을 나타낸 회로도,
도 15는 LR 회로를 포함하는 이상회로의 다른 구성을 나타낸 회로도,
도 16은 발진회로의 제 3 변형예를 나타낸 회로도,
도 17은 도 16에 나타낸 이상회로의 변형예로, LR 회로를 포함하는 이상회로의 구성을 나타낸 회로도,
도 18은 LR 회로를 포함하는 이상회로의 다른 구성을 나타낸 회로도,
도 19는 2개의 이상회로의 전단에 트랜지스터에 따른 플로어 회로를 접속한 발진회로의 구성을 나타낸 회로도,
도 20은 2개의 이상회로의 전단에 비반전 회로를 접속한 발진회로의 구성을 나타낸 회로도,
도 21은 이상회로(310C)를 종속 접속한 발진회로의 구성을 나타낸 회로도,
도 22는 이상회로(330C)를 종속 접속한 발진회로의 구성을 나타낸 회로도,
도 23은 트랜지스터를 포함하는 이상회로를 종속 접속한 발진회로의 구성을 나타낸 회로도,
도 24는 도 23에 도시한 이상회로의 변형예로, LR 회로를 포함하는 이상회로의 구성을 나타낸 회로도,
도 25는 LR 회로를 포함하는 이상회로의 다른 구성을 나타낸 회로도,
도 26은 이상회로(410C)를 2단 종속 접속한 발진회로의 구성을 나타낸 회로도,
도 27은 이상회로(430C)를 2단 종속 접속한 발진회로의 구성을 나타낸 회로도,
도 28은 발진회로의 변형예를 나타낸 회로도,
도 29는 도 28에 도시한 이상회로의 변형예로, LR 회로를 포함하는 이상회로의 구성을 나타낸 회로도,
도 30은 LR 회로를 포함하는 이상회로의 다른 구성을 나타낸 회로도,
도 31은 이상회로(510C)를 2단 종속 접속한 발진회로의 회로도,
도 32는 이상회로(530C)를 2단 종속 접속한 발진회로의 회로도,
도 33은 오피앰프의 구성 중에서 이상회로의 동작에 필요한 부분을 추출한 회로도이다.
발명의 개시
본 발명은 이와 같은 과제를 해결하기 위한 것으로, 출력 진폭이 안정되고, 동조와 동시에 신호진폭의 증폭이 가능한 동조증폭기를 제공하는 것을 목적으로 하고 있다.
본 발명의 동조증폭기는, 출력을 입력측으로 귀환시켜 폐루프를 형성하고 소정 주파수에서 발진동작을 행하는 발진회로와, 발진회로의 출력진폭을 제어하는 이득 제어회로와, 발진회로의 폐루프 일부에 신호를 입력하는 입력회로를 구비한다. 발진회로를 발진시킨 상태에서 발진 주파수 부근의 신호를 입력한 경우에, 입력되는 신호의 주파수에 발진 출력이 인입되는 현상이 확인되고 있어 소정의 동조 동작이 행해진다. 특히 이득 제어회로에 의해 출력진폭이 조정되기 때문에 발진회로의 발진 주파수를 가변시켜 동조 주파수를 바꾼 경우일지라도 이득 변화가 발생하지 않는다. 또한, 이득 제어 회로의 응답속도를 조정함으로써 입력되는 교류신호로서 AM 변조된 신호나 FM 변조된 신호 등의 각종 신호에 대한 발진동작이 가능해진다. 또한, 실제로는 발진회로의 출력진폭을 전원 전압보다도 상당히 작게 설정하고, 또한 입력되는 교류신호의 진폭을 이 발진진폭보다도 상당히 작게 설정했을 때에 상술한 발진동작이 행해지는 것이 확인되고 있으며, 입력되는 교류신호의 진폭을 기준으로 하면 수십 dB정도의 이득이 되어 발진동작과 동시에 신호진폭의 증폭이 가능해진다.
또한, 본 발명의 동조증폭기는 상술한 발진회로를 전압제어형 발진회로로서 PLL 구성으로 함으로써, 동조 주파수를 용이하게 안정시킬 수 있다. 특히, 상술한 발진회로는 입력신호가 없는 경우에는 소정의 발진동작을 행하고 있기 때문에 입력 신호의 유무에 상관없이 PLL 제어가 가능해진다.
이하, 본 발명을 적용한 일 실시형태에 대해 도면을 참조하면서 구체적으로 설명한다.
본 발명의 특징은 발진회로에 극히 약한 발진을 행하게 하고, 동시에 이 발진회로의 일부에 그 발진 주파수에 가까운 주파수의 신호를 주입함으로써, 소정의 Q 및 이득을 갖는 동조동작을 행하게 하는 것에 있다.
도 1은 일 실시형태의 동조증폭기의 구성을 나타내는 도면이다. 동도에 도시된 동조증폭기(1)는 증폭회로(11) 및 귀환회로(12)를 포함하는 발진회로(10)와, 이 발진회로(10)로 신호를 입력하는 입력회로(14)와, 발진회로(10)의 출력진폭을 제어하는 자동 이득 제어(AGC) 회로(16)를 포함하여 구성된다.
상술한 발진회로(10)는 발진회로의 일반적인 구성을 갖고 있다. 증폭회로(11)와 귀환회로(12)에 의해 폐루프가 형성되어 있으며, 이들 증폭회로(11)와 귀환 회로(12) 중 어느 하나 또는 전체에 주파수 선택 특성을 갖게 함과 함께 증폭회로(11)의 이득을 조정함으로써 상술한 주파수 선택 특성에 따른 소정 주파수에서 발진동작이 행해진다.
또한, 상술한 발진회로(10)는 일반적으로는 이상형(移相型), 공진형 또는 그 밖의 방식을 이용한 발진회로로 크게 나눌 수 있다. 이상형의 발진회로는 다시 CR형이나 LR형 또는 이들을 조합한 발진회로로 분류된다. 또한, 공진형의 발진회로는 콜피츠형이나 하트레이형 등 각종 방식을 사용한 것이 있다.
입력회로(14)는 상술한 증폭회로(11)와 귀환회로(12)에 의해 형성되는 폐루프에 신호를 입력하기 위한 것이다. 예를 들면, 이 폐루프의 일부에 일측단이 접속돤 임피던스 소자를 통해서 발진회로(10)의 외부로부터 신호가 입력된다.
AGC 회로(16)는 발진회로(10)의 출력진폭을 일정하게 제어하고 있으며, 예를 들면 출력진폭의 대소(大小)에 따라 발진회로(10)내의 증폭회로(11)의 이득을 제어함으로써 이 출력진폭이 거의 일정해지도록 제어한다.
이하, 상술한 구성을 갖는 동조증폭기의 동작을 설명한다. 도 1에 나타낸 동조증폭기(1)를 수신기에 적용하는 경우를 고려하면, 입력회로(14)를 통해 발진 회로(10)에 입력되는 신호로서는 AM 변조 또는 FM 변조 등의 각종 변조가 행해진 신호를 생각할 수 있다.
먼저, 입력회로(14)를 통해 신호가 입력되지 않는 상태에 대해 설명한다. 이 경우에는 발진회로(10)내의 증폭회로(11)와 귀환회로(12)를 포함하여 형성되는 폐루프의 일부와 입력회로(14)내의 임피던스 소자가 서로 떨어진 상태나 마찬가지이며, 단순히 발진회로(10)에 AGC 회로(16)가 접속되어 소정의 발진동작이 행해진다. 예를 들면, 발진회로(10)의 출력진폭이 전원전압의 수십 % 이하로 제어된다.
따라서, 예를 들면 FM 수신기에 적용한 경우에는 FM파를 수신하지 않은 상태(반송파가 없는 상태)에서도 동조증폭기(1)로부터는 소정 주파수의 정현파 신호가 출력되고 있으며, 스켈치 회로나 뮤팅 회로가 불필요해진다. 또한, AM 수신기에 적용한 경우도 마찬가지로, AM파를 수신하지 않은 상태에서도 동조증폭기(1)로 부터는 소정 주파수의 정현파 신호가 출력되고 있으며, 이 정현파 신호에 대해 AM 검파를 행하더라도 소정의 직류 성분만을 얻을 수 있을 뿐으로 잡음이 되는 일은 없다.
이와 같이 발진회로(10)가 소정의 주파수로 안정적으로 발진하고 있는 상태에서, 입력회로(14)를 통해 발진 주파수에 가까운 주파수를 갖는 신호를 입력하면, 동조증폭기(1)에서 입력신호 중 발진 주파수 부근의 성분만을 추출하는 발진동작이 행해진다. 게다가, 상술한 발진 주파수와 입력 신호의 주파수가 일치한 경우에는 작은 진폭(예를 들면 발진 출력진폭의 1/10 정도)의 신호를 입력한 경우일지라도, 발진출력의 진폭 이상의 동조출력을 얻을 수 있음이 확인되고 있으며, 동조와 동시에 수십 dB정도의 증폭이 가능해진다.
또한, AGC 회로(16)에 의해 제어하는 발진회로(10)의 발진출력의 진폭과 입력신호의 진폭 비, 또는 입력신호의 주입 개소(箇所)를 바꿈으로써, 동조증폭기(1)의 Q, 즉 통과 대역폭을 바꿀 수 있다. 혹은, 상술한 신호의 진폭비를 바꾸는 대신에, 입력회로(14) 내의 임피던스 소자의 소자 상수를 바꾸도록 할 수도 있다.
또한, 상술한 발진회로(10)를 발진 주파수 가변형의 구성으로 함으로써, 용이하게 동조 주파수 가변형의 동조증폭기(1)를 구성할 수 있다. 이 때, 발진회로(10)에는 AGC 회로(16)가 접속되어 그 발진진폭을 일정하게 유지하고 있기 때문에, 주파수를 가변할 때에 동조증폭기(1)의 이득이 급격하게 변화하는 등의 결함이 없고, 동조시에 안정된 이득을 얻을 수 있다.
또한, 입력신호로서 AM 변조된 신호를 고려한 경우에는, 음성 등의 AM 변조 성분이 중첩된 소정 주파수의 반송파를 동조출력으로서 취출할 필요가 있기 때문에, AGC 회로(16)에 의해 이 AM 변조 성분 이하의 주파수를 갖는 진폭 변화를 억제하도록 AGC의 응답 속도를 조정할 필요가 있다.
도 2는 도 1에 도시한 동조증폭기(1)를 포함한 PLL(위상 동기 루프) 구성을 나타낸 도면이다. 도 1에 도시한 동조증폭기(1) 내의 발진회로(10)로서 외부로부터 인가되는 제어전압에 따라 발진 주파수가 변경 가능한 전압 제어형 발진기를 사용함으로써, 용이하게 동조증폭기(1)를 PLL 제어할 수 있다. 즉, 동조증폭기(1)내의 발진회로(10), 위상비교기(PD; 2), 차지펌프(CP; 4), 로우패스 필터(LPF; 5)를 포함한 PLL 구성으로 함으로써, 동조증폭기(1)의 동조출력의 주파수를 발진기(OSC ;3)의 발진 주파수에 용이하게 일치시킬 수 있다.
이와 같이, 동조증폭기(1)는 발진회로(10)의 발진 동작을 이용하여 발진 동작을 행하고 있기 때문에, 입력신호가 없는 경우일지라도 이 발진 출력을 이용하여 PLL 제어를 행할 수 있다.
[동조증폭기의 제 1 구성예]
이하, 이상형의 발진회로(10)를 이용한 경우의 동조증폭기(1)의 상세 구성에 대해 설명한다.
도 3은 이상형의 발진 회로를 이용한 동조증폭기(1)의 제 1 구성예를 나타낸 회로도이다. 동도에 도시한 동조증폭기(1) 내부의 입력회로(14)는 일측단에 입력단자(21)가 접속된 입력저항(22)을 포함하여 구성되고, 입력단자(21)에는 반송파를 변조한 신호가 입력된다. 귀환회로(12)는 캐패시터(23) 및 저항(24)으로 이루어진 하이패스 필터와, 캐패시터(25) 및 저항(26)으로 이루어진 하이패스 필터와, 캐패시터(27) 및 저항(28)으로 이루어진 하이패스 필터를 종속접속하여 구성되어 있다.
한편, 증폭회로(11)는 트랜지스터(29)와, 저항(30 내지 33)과, 캐패시터(34)와, 가변저항(35)을 포함하여 구성되어 있다. 트랜지스터(29)의 베이스 단자에는 귀환회로(12)의 출력단자가 직류 전류 저지용 캐패시터(34)를 통해 접속되어 있고, 동시에 저항(30 및 31)의 각 일측단이 접속되어 있다. 이들 저항(30 및 31)은 트랜지스터(29)에 바이어스를 부여하기 위해 형성되어 있다. 트랜지스터(29)의 콜렉터 단자와 정전원(正電源) 사이에는 저항(32)이, 에미터 단자와 접지단자 사이에는 저항(33) 및 가변 저항(35)이 접속되어 있다. 가변저항(35)의 저항값은 AGC 회로(16)로부터 출력되는 제어전압에 의해 변경가능하게 되어 있다. 이하에서는 가변 저항(35)을 p채널형의 FET로 구성하는 경우에 대해 설명한다.
또한, 가변저항(35)에 직렬로 접속된 캐패시터(35A)는 직류전류 저지용으로, 가변 저항(35)의 저항값을 바꾸었을 때에 트랜지스터(29)의 동작점을 바꾸지 않고 증폭회로(11)의 이득을 바꿀 수 있다.
AGC 회로(16)는 트랜지스터(36)와, 저항(37∼44)과, 캐패시터(45∼48)와, 다이오드(49)를 포함하여 구성되어 있다. 트랜지스터(36)의 베이스 단자에는 캐패시터(45) 및 저항(37)을 통해 증폭회로(11)의 출력단자가 접속되어 있고, 동시에 저항(38 및 39)의 각 일측단이 접속되어 있다. 이들 저항(38 및 39)은 트랜지스터(36)에 바이어스를 부여하기 위해 설치되어 있다. 트랜지스터(36)의 콜렉터 단자와 정전원 사이에는 저항(40)이, 에미터 단자와 접지단자 사이에는 저항(41)이 각각 접속되어 있다.
이하, 도 3에 도시한 동조증폭기(1)의 동작을 설명한다. 귀환회로(12)의 입력전압을 Vi, 출력전압을 Vo로 하고, 캐패시터(23, 25 및 27)의 용량을 C, 저항(24, 26 및 28)의 저항값을 R이라 하면, 수학식 1의 관계가 성립한다.
수학식 1의 허수부가 제로일 경우에는 귀환회로(12)의 위상 쉬프트량은 180°가 되고, 이 경우 입력신호의 주파수는 수학식 2와 같이 된다.
도 3에 도시한 증폭회로(11)는 에미터 접지구성으로, 트랜지스터(29)의 베이스 단자 전압의 변화방향과 콜렉터 단자 전압의 변화방향은 반대이다. 즉, 증폭 회로(11)의 위상 쉬프트량은 180°이며, 귀환회로(12)와 증폭회로(11)를 합친 위상 쉬프트량의 합계는 소정의 주파수에서 360°가 된다. 또한, 증폭회로(11)의 출력은 귀환회로(12)의 입력측에 귀환되어 있으며, 귀환회로(12)와 증폭회로(11)를 합친 이득이 1이면, 도 3의 동조증폭기(1)는 안정적으로 발진한다.
또한, 도 3에서는 하이패스 필터를 3단 종속 접속하고 있지만, 종속 접속하는 하이패스 필터의 수는 3단 이상이라도 상관없다.
수학식 2에 나타낸 주파수의 신호가 귀환회로(12)에 입력되면, 귀환회로(12)의 출력전압 Vo은 수학식 3과 같이 약 1/29배로 감쇠된다.
이 때문에, 증폭회로(11)의 전압 이득이 29배이면, 동조증폭기(1) 전체의 이득은 1이 되어 입력회로(14)를 통해 신호가 입력되지 않아도 안정적으로 발진한다. 동조증폭기(1)가 소정의 주파수로 발진하고 있을 때에, 발진 주파수에 가까운 주파수를 갖는 신호가 입력회로(14)를 통해 입력되면, 동조증폭기(1)는 발진 주파수 부근의 성분만을 추출하는 발진동작을 실시한다.
한편, 증폭회로(11)의 출력은 AGC 회로(16) 내의 직류전류 저지용 캐패시터(45) 및 저항(37)을 통해 트랜지스터(36)의 베이스 단자에 입력된다. 따라서, 증폭 회로(11) 출력의 교류성분만이 트랜지스터(36)에 의해 증폭된다. 이 증폭출력은 다이오드(49)에 의해 정류되고, 또한 캐패시터(47, 48) 및 저항(43)에 의해 구성되는 평활회로를 통과함으로써 소정의 제어전압이 만들어진다. 이와 같은 AGC회로(16)의 동작에 의해 증폭회로(11)의 출력진폭이 커지면 제어전압이 높아지게 되어, p채널형 FET로 구성되는 가변저항(35)의 저항값을 높은 쪽으로 변화시켜 증폭회로(11)의 출력진폭을 작게 하고, 반대로 증폭회로(11)의 출력진폭이 작아 지면 제어전압이 낮아지게 되어 가변저항(35)의 저항값을 낮은 쪽으로 변화시켜서 증폭회로(11)의 출력진폭을 크게 하기 때문에 증폭회로(11)의 출력진폭은 거의 일정하게 유지된다.
이어, 도 3의 회로를 실제로 조립하여 실험한 결과에 대해 설명한다. 또한, 이하에 설명하는 실험결과는 AGC 회로(16)에 따른 진폭제어는 하지 않고 발진회로(10)를 소정의 진폭으로 발진시킨 동조증폭기(1)에 관한 것이다.
입력회로(14)에 신호를 입력하지 않은 상태에서 동조증폭기(1)의 자기 발진 출력의 진폭이 약 900mV일 경우에, 자기 발진 주파수와 동일 주파수에서 진폭이 75mV인 교류신호를 입력단자(21)에 입력하면, 동조증폭기(1)의 출력진폭은 약 3Vpp가 된다. 따라서, 이 경우 이득(GAIN)은 수학식 4에 도시한 바와 같이 약 32dB이 되어 충분한 이득이 얻어짐을 알 수 있다. 또한, 전원 전압은 9V로 한다.
GAIN=20×log(3/0.075)=20×1.602=32.04
도 4는 도 3에 도시한 동조증폭기(1)의 동조 특성 측정결과를 나타낸 도면이다. 가로축이 입력신호의 주파수를, 세로축이 발진출력의 진폭을 각각 나타내고 있다. 도 4에 도시한 바와 같이, 동조증폭기(1)는 자기 발진 주파수와 동일한 주파수 성분을 정점으로 하는 동조 특성을 갖는 것을 알 수 있다.
한편, 도 5 및 도 6 은 입력회로(14)의 접속개소를 바꾼 경우의 동조특성을 각각 나타낸 도면으로, 도 3의 접속개소 A, B에 입력회로(14)를 접속한 경우의 동조특성이 각각 도 5, 도 6에 대응한다. 도 5, 도 6에 도시한 바와 같이, 입력회로(14)의 접속개소, 즉 신호의 주입개소를 바꿈으로서 Q값이 변화하고, 입력신호의 주입개소가 증폭회로(11)로부터 멀어짐에 따라 Q값이 보다 커지는 것을 알수 있다.
따라서, 스위치 등을 설치하여 입력회로(14)의 접속개소를 임의로 변경 가능하게 하면, 동조증폭기(1)를 수신기에 사용하여 수신 주파수의 선택성을 향상시키고 싶은 경우, 예를 들면 인접하는 주파수에 타국(他局)의 주파수 신호가 존재할 경우 등에는 Q값을 크게 하여 선택성을 향상시키고, 인접하는 주파수에 타국의 주파수 신호가 존재하지 않을 경우에는 Q값을 작게 하여 신호의 재현성을 용이하게 향상시킬 수 있다.
또한, 입력신호의 접속개소를 변경하는 대신에, 입력저항(22)의 저항값을 바꾸더라도 Q값을 바꿀 수 있다. 따라서, 저항값이 변경 가능한 가변저항을 입력저항(22) 대신에 접속하면, 입력신호의 접속개소를 바꾸는 것보다도 용이하게 Q값을 조정할 수 있다. 혹은, 입력신호의 진폭과 AGC 회로(16)에서 제어하는 증폭회로(11)의 출력진폭의 비를 바꿈으로 인해서도 Q값을 조정할 수 있다.
도 7은 동조증폭기(1)의 자기 발진 주파수와 동일 주파수에서 진폭이 다른 신호를 입력회로(14)에 입력한 경우에 출력진폭이 어떻게 변화하는지를 나타낸 도면이다. 동도에 도시한 바와 같이, 입력회로(14)에 입력되는 신호의 진폭이 변화하면, 동조증폭기(1)의 출력진폭(단위는 dB)은 거의 선형으로 변화한다. 즉, 본 실시형태의 동조증폭기(1)에 따르면, 반송파 성분에 포함되는 AM 변조 등에 따른 진폭 변화를 충실하게 취출할 수 있다.
[동조증폭기의 제 2 구성예]
도 3에 도시한 동조증폭기(1)는 PLL 구성으로 하는 것을 전제로 하고 있지 않지만, 도 2에 도시한 바와 같은 PLL 구성으로 하여도 된다. 도 8은 PLL 구성으로 한 경우의 동조증폭기의 상세 구성을 나타낸 도면이다. 동도에 도시한 동조증폭기(1A)는 도 3에 도시한 동조증폭기(1)에 비해, 귀환회로(12) 내부의 저항(24, 26, 28)을 각각 가변 저항(61, 62, 63)으로 치환한 점만이 다르다. 이들 가변저항(61, 62, 63)의 저항값은 도 2에 도시한 로우패스 필터(5)의 출력에 따라 변경되며, 이에 따라 동조증폭기(1A)의 발진출력의 주파수는 도 2에 도시한 발진기(3)의 발진 주파수에 일치하도록 제어된다.
[동조증폭기의 제 3 구성예]
도 3에 도시한 귀환회로(12)는 하이 패스 필터를 3단 종속 접속하고 있지만, 하이패스 필터 대신에 로우 패스 필터를 종속 접속하여도 좋다. 도 9는 저항 및 캐패시터로 이루어진 로우 패스 필터를 3단 종속 접속하여 귀환회로(12)를 형성한 예를 나타내고 있다. 로우 패스 필터는 하이 패스 필터와는 반대로 위상을 지연시키는 성질을 가지며, 귀환회로(12) 전체의 위상 쉬프트량은 소정의 주파수에서 180°가 된다. 따라서, 하이 패스 필터를 종속 접속한 경우와 거의 유사한 주파수 선택 특성을 얻을 수 있다.
한편, 도 10은 저항 및 인덕터로 이루어진 하이 패스 필터를 3단 종속 접속한 예, 도 11은 저항 및 인덕터로 이루어진 로우 패스 필터를 3단 종속 접속한 예를 나타내고 있다. 어느 경우든지, 위상의 변화 방향이 서로 다르기는 하지만, 입력신호의 주파수가 소정의 주파수일 때에 귀환회로(12) 전체의 위상 쉬프트량이 180°가 되는 점에서는 공통이며, 도 3에 도시한 귀환회로(12)와 치환이 가능하다.
또한, 치환한 경우에, 종속 접속하는 하이 패스 필터 혹은 로우 패스 필터의 단수도 3단으로 한정되지 않는다. 또, 인덕터를 포함하는 귀환회로(12) 전체를 반도체 기판 상에 형성한 경우에는, 각 인덕터의 인덕턴스가 극단적으로 작아지기 때문에 발진회로(10)의 발진 주파수, 즉 동조증폭기(1)의 동조 주파수가 매우 높아진다. 이와 같은 경우에는 도 3에 도시한 입력회로(14)를 입력저항(22) 대신에 인덕터를 이용하여 구성하는 것이 바람직하다.
그런데, AGC 회로(16)에 의한 진폭 제어를 하지 않는 경우에는 자기 발진 주파수와 입력신호의 주파수가 약간 어긋난 경우에 비트가 발생하지만, 이 비트 발생은 AGC 회로(16)에 따른 진폭 제어를 함으로써 방지할 수 있다.
[동조증폭기의 제 4 구성예]
도 12는 도 3에 도시한 증폭회로(11)와 치환 가능한 증폭회로(11A)의 상세 구성을 나타낸 도면이다. 동도에 도시한 증폭 회로(11A)는 CMOS 인버터(54)와 저항(55, 56)에 의해 구성된다. CMOS 인버터(54)는 그 입출력간을 저항(56)을 통해 접속함으로써 아날로그 증폭기로서 동작하고, 게다가 그 때의 이득은 저항(55, 56)의 저항비에 따라 결정된다. 저항(55, 56)의 각 저항값을 R55, R56으로 하면, 증폭회로(11A)의 이득은 R56/R55가 되기 때문에, 예를 들면 저항(R55 또는 R56)에 도 3에 도시한 가변저항(35)을 병렬 접속하고, 이 저항값을 AGC 회로(16)의 출력에 따라 조정함으로써 도 3에 도시한 동조증폭기(1)와 마찬가지로 발진 출력의 진폭 변동을 억제할 수 있다.
이와 같이, 도 12에 도시한 증폭회로(11A)를 사용하여 동조증폭기(1)를 구성한 경우에는, CMOS 프로세스에서의 제조가 가능해지기 때문에, 제조공정을 간략화할 수 있고, 코스트 다운을 도모할 수 있다.
[발진회로의 제 1 변형예]
도 13은 발진회로의 제1 변형예를 나타낸 회로도이다. 동도3에 도시한 발진회로(10A)는 2개의 이상회로(110C, 130C)와, 분압회로(160)와, 귀환저항(170)을 포함하여 구성되어 있다. 이상회로(110C, 130C)는 각각 입력되는 교류신호의 위상을 소정량씩 쉬프트시키는 것으로, 2개의 이상회로(110C, 130C)를 합친 위상 쉬프트량은 소정의 주파수에서 360°로 설정된다. 분압회로(160)는 후단의 이상회로(130C)의 출력측에 형성되고, 저항(162) 및 저항(164)에 의해 구성된다.
전단의 이상회로(110C)는 캐패시터(114)와, 저항(116)과, 저항(118, 120, 121, 123)을 포함하여 구성되어 있다. 오피앰프(112)의 반전 입력단자에는 저항(118)을 통해 교류신호가 입력되고, 오피앰프(112)의 비반전 입력단자에는 캐패시터(114) 및 저항(116)으로 이루어진 CR 회로가 접속되어 있다. 오피앰프(112)의 출력단에는 저항(121) 및 저항(123)으로 이루어진 분압회로가 접속되고, 분압회로의 분압 출력단과 오피앰프(112)의 반전 입력단자와의 사이에는 저항(120)이 접속되어 있다. 또한, 저항(118)과 저항(120)의 저항값은 동일하게 설정되어 있다.
이와 같은 구성을 갖는 전단의 이상회로(110C)의 전달함수 K1은,
K1=-a1(1-T1s)/(1+T1s)
이 된다. T1은 저항(116)과 캐패시터(114)로 이루어진 CR 회로의 시정수, s=jω, a1은 이상회로(110C)의 이득으로 a1=(1+R21/R23)>1이다. 단, R21은 저항(121)의 저항값, R23은 저항(123)의 저항값이다.
수학식 5식에서 알 수 있듯이, 이상회로(110C)는 전역 통과 회로이며, 그 출력전압(Eo)의 출력진폭은 주파수에 관계없이 일정하고, 위상 쉬프트량(ψ1)은 입력 신호의 주파수에 따라 180°에서 360°까지 변화한다. 또한, 이상회로(110C)는 R21 및 R23의 값을 조정함으로써 1보다 큰 이득을 얻을 수 있다.
한편, 도 13에 도시한 후단의 이상회로(130C)는 오피앰프(132)와, 캐패시터(134) 및 저항(136)으로 이루어진 CR 회로와, 저항(141) 및 저항(143)으로 이루어진 분압회로와, 저항(138)과, 저항(140)을 포함하여 구성되어 있다. 이상회로(130C)를 구성하는 각 회로 소자는, 캐패시터(134)와 저항(136)의 접속방법이 이상회로(110C)와 반대인 것 외에는 이상회로(110C)와 마찬가지로 접속되고, 저항(138)과 저항(140)의 각 저항값은 동일하게 설정되어 있다.
이와 같은 구성을 갖는 후단의 이상회로(130C)의 전달함수 K2는,
K2=a2(1-T2s)/(1+T2s)
가 된다. T2는 캐패시터(134)와 저항(136)으로 이루어진 CR 회로의 시정수, s=jω, a2는 이상회로(130C)의 이득으로 a2=(1+R41/R43)>1이다. 단, R41은 저항(141)의 저항값, R43은 저항(143)의 저항값이다.
수학식 6식에서 알 수 있듯이, 이상회로(130C)는 전역 통과 회로이며, 그 출력전압(Eo)의 출력진폭은 주파수에 관계없이 일정하고, 위상 쉬프트량(ψ2)은 입력 신호의 주파수에 따라 0°에서 180°까지 변화한다. 또, 이상회로(130C)는 R41 및 R43의 값을 조정함으로써 1보다 큰 이득을 얻을 수 있다.
이와 같이 해서, 2개의 이상회로(110C, 130C)의 각각에서 위상이 소정량 쉬프트되고, 2개의 이상회로(110C, 130C)를 합친 위상 쉬프트량은 소정의 주파수에서 360°가 된다. 따라서, 2개의 이상회로(110C, 130C)를 포함하여 형성되는 폐루프의 루프 게인을 1 이상으로 설정함으로써 이 소정의 주파수로 발진회로(10A)를 발진시킬 수 있다.
또, 후단의 이상회로(130C)의 후단측에는 분압회로(160)가 접속되어 있으며, 분압회로(160)를 구성하는 저항(164)에는 가변저항(166)이 병렬 접속되어 있다. 이 가변저항(166)은 예를 들면 p채널형 FET의 채널 저항에 의해 형성되고, 이 FET의 게이트 단자에는 도 3에 도시한 AGC 회로(16)의 출력단자가 접속되어 있다. 이에 따라, 예를 들면 도 13에 도시한 발진회로(10A)의 출력 진폭이 커지면, 도 3에 도시한 AGC 회로(16)에서 출력되는 제어전압이 높아지고, 이에 따라 이 FET의 게이트 전압도 높아지게 된다. 이 때문에 가변저항(166)의 저항값이 커지게 되고, 발진회로(10A)의 출력 진폭을 작게 하는 방향으로 제어된다.
역으로, 발진회로(10A)의 출력 진폭이 작아 지면, AGC 회로(16)에서 출력되는 제어전압이 저하되어 가변저항(166)의 저항값은 작아지게 되고, 발진회로(10A)의 출력 진폭을 크게 하는 방향으로 제어된다. 이와 같은 제어에 의해 발진회로(10A)의 출력 진폭은 항상 일정하게 유지된다.
이와 같이, 도 13에 도시한 발진회로(10A)는 분압회로(160)를 통해 감쇠된 신호를 귀환신호로서 사용함과 동시에 분압회로(160)에 입력하기 전의 신호를 발진 회로(10A)의 출력으로서 취출함으로써, 입력신호 중에서 소정의 주파수 성분만을 추출하는 발진동작과 함께, 이 추출된 신호에 대한 소정의 증폭동작을 행할 수 있다. 게다가, 분압회로(160)의 분압비를 도 3에 도시한 AGC 회로(16)의 출력에 따라 변경하기 때문에, 발진회로의 출력 진폭을 거의 일정하게 유지할 수 있다. 또, 발진회로(10A)는 오피앰프, 캐패시터 및 저항을 조합하여 구성하고 있으며, 모든 구성 소자를 반도체 기판상에 형성할 수 있다.
또한, 도 13에서는 귀환저항(170)과 입력회로(14)내의 입력저항(22)의 저항값을 고정하고 있지만, 적어도 하나의 저항을 가변저항으로 치환하여 귀환저항(170)과 입력저항(22)의 저항비를 변경할 수 있도록 하여도 된다. 이에 따라, 동조증폭기(1)의 Q의 조정이 가능해진다.
또, 저항(116 혹은 136) 중 적어도 하나를 가변저항으로 치환하여 이상회로(110C 혹은 130C)내의 CR 회로의 시정수를 변경할 수 있도록 하여도 된다. 저항(116, 136) 중 적어도 하나의 저항값을 연속적으로 바꿈으로써 발진 주파수를 연속적으로 변경할 수 있다.
또한, 이상회로(110C)와 이상회로(130C)를 종속 접속할 때에는, 각 이상회로내의 오피앰프(112 혹은 132)의 출력단에 접속된 분압회로 중, 어느 하나의 분압 회로를 생략하거나, 혹은 분압비를 1로 설정할 수도 있다.
또한, 도 13에 나타낸 발진회로(10A)에서는 AGC 회로(16)에서 출력되는 제어 전압에 따라 분압회로(160)의 분압비를 변경하고 있지만, 이상회로(110C) 내의 분압회로의 분압비와 이상회로(130C)내의 분압회로의 분압비 중 적어도 하나를 AGC 회로(16)의 제어전압에 따라 변경하여도 좋다. 이 경우에는 이상회로(130C) 후단의 분압회로(160)를 생략하고, 이상회로(130C)의 출력을 직접 전단측으로 귀환하여도 된다. 혹은 분압회로(160)내 저항(162)의 저항값을 극히 작은 값으로 해서 분압비를 1로 설정하여도 된다.
또, 도 13에 도시한 발진회로(10A)에서는 전단 이상회로(110C)의 전단에 입력회로(14)를 접속하여 입력신호를 주입하고 있지만, 입력신호의 주입개소는 전단 의 이상회로(110C)의 전단측으로만 한정되는 것이 아니며, 예를 들어 이상회로(110C)와 이상회로(130C) 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다.
[발진회로의 제 2 변형예]
도 13에 도시한 발진회로(10A)는, 각 이상회로의 내부에 CR 회로를 포함하고 있지만, CR 회로 대신에 LR 회로를 내부에 포함하는 이상회로를 이용하여 발진회로를 구성하여도 된다.
도 14는 LR 회로를 포함하는 이상회로의 구성을 나타내는 회로도이며, 도 13에 도시한 발진회로(10A) 전단의 이상회로(110C)와 치환 가능한 구성이 도시되어 있다. 동도에 도시한 이상회로(110L)는 도 13에 도시한 전단의 이상회로(110C) 내의 캐패시터(114)와 저항(116)으로 이루어진 CR 회로를, 저항(116)과 인덕터(117)로 이루어진 LR 회로로 치환한 것이다. 그 밖의 구성은 이상회로(110C)와 같으며, 이상회로(110L)의 전달함수 및 위상 쉬프트량도 이상회로(110C)와 같다.
도 15는 LR 회로를 포함하는 이상회로의 다른 구성을 나타낸 회로도이며, 도 13에 도시한 발진회로(10A)의 후단의 이상회로(130C)와 치환 가능한 구성이 도시되어 있다. 동도3에 도시한 이상회로(130L)는 도 13에 도시한 후단의 이상회로(130C)내의 캐패시터(134)와 저항(136)으로 이루어진 CR 회로를, 저항(136)과 인덕터(137)로 이루어진 LR 회로로 치환한 것이다. 그 밖의 구성은 이상회로(130C)와 같으며, 이상회로(130L)의 전달함수 및 위상 쉬프트량도 이상회로(130C)와 같다.
이와 같이 도 14에 도시한 이상회로(110L)는 도 13에 도시한 이상회로(110C)와 등가(等價)의 것이며, 도 15에 도시한 이상회로(130L)는 도 13에 도시한 이상회로(130C)와 등가의 것이기 때문에, 도 13에 도시한 2개의 이상회로(110C, 130C)중 어느 한쪽, 또는 양쪽을 이상회로(110L), 이상회로(130L)로 치환할 수 있다. 이상회로(110C, 130C)의 양쪽 모두를 이상회로(110L, 130)로 치환한 경우에는 동조증폭기 전체를 집적화함으로써, 발진 주파수의 고주파화가 용이해진다.
또한, 2개의 이상회로(110C, 130C) 중 어느 하나만을 이상회로(110L 혹은 130L)로 치환한 경우로서, LR 회로를 구성하는 인덕터를 포함하거나, 혹은 이 인덕터를 제외한 동조증폭기 전체를 집적화한 경우에는 온도 변화에 따른 발진 주파수의 변동을 방지하는 소위 온도 보상이 가능해진다.
또한, 도 13에 도시한 이상회로(110C, 130C) 중 적어도 하나를 도 14 또는 도 15에 도시한 이상회로(110L, 130L)로 치환한 경우에는, 각 이상회로 내의 오피앰프(112 혹은 132)의 출력단에 접속된 분압회로중 어느 하나의 분압회로를 생략하거나, 혹은 분압비를 1로 설정하여도 된다.
[발진회로의 제 3 변형예]
도 16은 발진회로의 제 3 변형예를 나타낸 회로도이다. 동도에 도시한 발진 회로(10B)에 포함되는 전단의 이상회로(210C)는 내부에 분압회로를 포함하고 있지 않은 대신에, 저항(118′)의 저항값보다도 저항(120′)의 저항값을 크게 설정함으로써 이상회로(210C)의 이득을 1 보다 크게 하고 있다. 그 밖의 구성은 도 13에 도시한 이상회로(110C)와 같으며, 전달함수 및 위상 쉬프트량도 이상회로(110C)와 기본적으로 같다.
마찬가지로, 후단의 이상회로(230C)는 내부에 분압회로를 포함하고 있지 않은 대신에, 저항(138′)의 저항값보다도 저항(140′)의 저항값을 크게 설정함으로써 이상회로(230C)의 이득을 1 보다 크게 하고 있다. 그 밖의 구성은 도 13에 도시한 이상회로(130C)와 동일하며, 전달함수 및 위상 쉬프트량도 이상회로(130C)와 기본적으로 같다.
이상회로(230C)의 출력은 분압회로(160)를 통해 전단측에 귀환되어 있으며, 또, 분압회로(160)를 구성하는 저항(164)에는 가변저항(166)이 병렬 접속되어 있다. 이 가변저항(166)은 예를 들어 FET의 채널 저항에 의해 형성되며, 도 13에 도시한 AGC 회로(16)에서 출력되는 제어전압에 따라 FET의 게이트 전압이 조정되고, 그에 따라 FET의 채널 저항이 변경된다.
저항(119) 및 저항(139)은 이상회로(210C 및 230C)의 이득 변동을 억제하기 위해 형성되어 있으며, 저항(119 및 139)의 저항값 R은 수학식 7에 따라 설정하는 것이 바람직하다. 단, 수학식 7에서는 저항(118′)의 저항값을 r, 저항(120′)의 저항값을 mr이라 한다.
R=mr/(m-1)
또한, 도 16에 도시한 발진회로(10B)는 2개의 이상회로(210C, 230C)의 각각에 저항(119 혹은 139)을 접속함으로써, 발진 주파수 가변시의 진폭 변동을 방지하였지만, 상술한 저항(119, 139)을 제거하고 발진회로를 구성할 수도 있다. 또는 저항(119 혹은 139)의 어느 하나만을 제거하고 발진회로를 구성할 수도 있다.
또한, 도 16에 도시한 발진회로(10B)에서는 AGC 회로(16)에서 출력되는 제어 전압에 따라 분압회로(160)의 분압비를 변경하고 있지만, 저항(118′및 120′)의 저항비나, 저항(138′및 140′)의 저항비 중 적어도 하나를 AGC 회로(16)의 제어 전압에 따라 변경할 수도 있다.
그리고, 도 16에 도시한 발진회로(10B)에서는 전단의 이상회로(210C)의 전단측에 입력회로(14)를 접속하여 입력신호를 주입하고 있지만, 입력신호의 주입 개소는 전단의 이상회로(210C)의 전단측으로만 한정되는 것이 아니며, 예를 들면 이상회로(210C)와 이상회로(230C) 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다.
[발진회로의 제 4 변형예]
도 16에 도시한 발진회로(10B)에서는 각 이상회로의 내부에 CR 회로를 포함하는 예를 설명하였는데, CR 회로 대신에 LR 회로를 내부에 포함하는 이상회로를 이용하여 발진회로를 구성할 수도 있다.
도 17은 LR 회로를 포함하는 이상회로의 구성을 나타내는 회로도로, 도 16에 나타낸 발진회로(10B)의 전단에 위치한 이상회로(210C)로 치환 가능한 구성이 도시되어 있다. 도 17에 도시한 이상회로(210L)는 도 16에 도시한 전단의 이상회로(210C) 내의 캐패시터(114)와 저항(116)으로 이루어진 CR 회로를, 저항(116)과 인덕터(117)로 이루어진 LR 회로로 치환한 것이다. 그 밖의 구성은 이상회로(210C)와 같으며, 이상회로(210L)의 전달함수 및 위상 쉬프트량도 이상회로(210C)와 같다.
한편, 도 18은 LR 회로를 포함하는 이상회로의 다른 구성을 나타내는 회로도로, 도 16에 도시한 발진회로(10B)의 후단의 이상회로(230C)와 치환 가능한 구성이 도시되어 있다. 동도에 도시한 이상회로(230L)는 도 16에 도시한 후단의 이상회로(230C) 내의 저항(136)과 캐패시터(134)로 이루어진 CR 회로를, 인덕터(137)와 저항(136)으로 이루어진 LR 회로로 치환한 것이다. 그 밖의 구성은 이상회로(230C)와 같으며, 이상회로(230L)의 전달함수 및 위상 쉬프트량도 이상회로(230C)와 같다.
이와 같이, 도 17에 도시한 이상회로(210L)는 도 16에 도시한 이상회로(210C)와 등가이며, 도 18에 도시한 이상회로(230L)는 도 16에 도시한 이상회로(230C)와 등가이기 때문에, 도 16에 도시한 2개의 이상회로(210C, 230C) 중 어느 한 쪽 또는 양쪽을 이상회로(210L, 230L)로 치환할 수 있다.
이상회로(210C, 230C)의 양쪽 모두를 이상회로(210L, 230L)로 치환한 경우에는 동조증폭기 전체를 집적화함으로써 발진 주파수의 고주파화가 용이해진다. 또한, 2개의 이상회로 (210C, 230C) 중 어느 하나를 이상회로(210L 또는 230L)로 치환한 경우에는 온도 변화에 대한 발진 주파수의 변동을 제어할 수 있다.
[발진회로의 제 5 변형예]
상술한 발진회로의 제 1∼제 4 변형예에 있어서, 2개의 이상회로를 종속 접속하여 형성되는 폐루프의 일부에 트랜지스터에 따른 플로어 회로를 접속할 수도 있다.
도 19는 발진회로의 제 5 변형예의 구성을 나타낸 회로도이다. 동도에 나타낸 발진회로(10C)는 도 13에 도시한 발진회로(10A)의 전단의 이상회로(110)의 보다 더 전단에 트랜지스터에 따른 플로어 회로(50)를 삽입한 것이다.
이 플로어 회로(50)는 드레인이 정전원(Vdd)에 접속되고 소오스가 저항(53)을 통해 부전원(Vss)에 접속된 FET(52)를 포함하여 구성되어 있다. 또한 플로어 회로(50)는 도 19에 도시한 바와 같은 소오스 플로어 회로로 형성하는 것 외에, 에미터 플로어 회로로 형성할 수도 있다.
이와 같이 전단의 이상회로(110C) 등보다 더 전단에 트랜지스터에 따른 플로어 회로를 종속 접속하면, 전단의 이상회로(110C) 등의 입력 임피던스에 기인하는 손실을 보충할 수 있으며, 도 13 등에 나타낸 발진회로(10A) 등과 비교하여 귀환 저항(170) 및 입력저항(22)의 저항값을 크게 할 수 있다. 특히, 발진회로(10C) 등을 반도체 기판상에 집적화하는 경우에는 귀환저항(170) 등의 저항값을 작게 하기 위해서는 소자의 점유면적을 크게 해야하기 때문에, 플로어 회로를 접속하여 귀환 저항(170) 등의 저항값을 어느 정도 크게 하는 것이 바람직하다.
또한, 도 19에 도시한 발진회로(110C)에서는 AGC 회로(16)에서 출력되는 제어전압에 따라 분압회로(160)의 분압비를 변경하고 있지만, 이상회로(110C)내의 분압회로의 분압비와 이상회로(130C) 내의 분압회로의 분압비 중 적어도 하나를 AGC 회로(16)로부터의 제어전압에 따라 변경할 수도 있다.
또, 도 19에 도시한 발진회로(10C)에서는 전단의 이상회로(110C)의 전단에 입력회로(14)를 접속하여 입력신호를 주입하고 있지만, 입력신호의 주입개소는 전단의 이상회로(110C)의 전단측으로만 한정되는 것이 아니며, 예를 들면 이상회로(110C)와 이상회로(130C) 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다. 이 경우에는 입력회로(14)의 다음 단의 이상회로와 입력회로(14) 사이에 도 19에 도시한 플로어 회로(50)를 접속하는 것이 바람직하다.
[발진회로의 제 6 실시예]
도 13에 도시한 발진회로(10A)에서는 2개의 이상회로(110C와 130C)를 합친 위상 쉬프트량을 360°로 하고 있지만, 종속 접속된 이상회로(110C와 130C)에 위상을 쉬프트시키지 않는 비반전 회로를 접속하여 발진회로를 구성할 수도 있다.
도 20은 2개의 이상회로의 전단에 비반전 회로(150)를 접속한 발진회로(10D)의 구성을 나타낸 회로도이다. 동도에 도시한 발진회로(10D) 내부의 이상회로(310C, 330C)는 오피앰프(112 또는 132)의 출력단자에 분압회로가 접속되어 있지 않는 점을 제외하고는 도 13에 도시한 각 이상회로(110C, 130C)와 같은 구성을 갖고 있으며, 전달함수 및 위상 쉬프트량도 이상회로(110C, 130C)와 같다. 단, 수학식 5에서 a1=1, 수학식 6에서 a2=1이 된다.
비반전 회로(150)는 비반전 입력단자에 교류신호가 입력되고 반전 입력단자가 저항(154)을 통해 접지된 오피앰프(152)와, 이 오피앰프(152)의 반전 입력단자와 출력단자 사이에 접속된 저항(156)으로 구성되어 있다. 비반전 회로(150)는 2개의 저항(154, 156)의 저항비에 따라 정해지는 소정의 이득을 갖는다.
2개의 이상회로(310C, 330C)는 이득이 모두 1이 된다. 따라서, 도 20에 나타난 발진회로(10D)에서는 각 이상회로에서 이득을 얻기 위해, 상술한 비반전 회로(150)의 이득을 1 보다 큰 값으로 설정함으로써, 2개의 이상회로(310C, 330C)를 포함하여 형성되는 폐루프의 루프게인을 1이상으로 하여 소정의 발진을 행하고 있다.
또한, 도 20에 도시한 발진회로(10D)에서는 AGC 회로(16)에서 출력되는 제어 전압에 따라 분압회로(160)의 분압비를 변경하고 있지만, 비반전 회로(150)의 이득을 AGC 회로(16)의 제어전압에 따라 변경할 수도 있다.
[발진회로의 제 7 변형예]
상술한 발진 회로(10A, 10B, 10C, 10D)는 2개의 이상회로에 따른 위상 쉬프트량의 합계가 360°가 되는 주파수에서 소정의 발진동작을 하고 있지만, 기본적으로 같은 동작을 행하는 2개의 이상회로를 조합하여 발진회로를 구성하고, 2개의 이상회로에 따른 위상 쉬프트량의 합계가 180°가 되는 주파수에서 소정의 발진동작을 행하도록 할 수도 있다.
도 21은 발진회로의 제 7 변형예를 나타내는 회로도로, 도 20에 도시한 후단의 이상회로(330C) 대신에 이상회로(310C)를 접속하고, 비반전 회로(150) 대신에 위상반전 회로(180)를 접속한 것이다.
위상반전 회로(180)는 입력되는 교류신호가 저항(184)을 통해 반전 입력단자에 입력됨과 함께 비반전 입력단자가 접지된 오피앰프(182)와, 이 오피앰프(182)의 반전 입력단자와 출력단자 사이에 접속된 저항(186)으로 구성되어 있다. 저항(184)을 통해 오피앰프(182)의 반전 입력단자에 교류신호가 입력되면, 오피앰프(182)의 출력단자로부터는 위상이 반전된 역상의 신호가 출력되고, 이 역상의 신호가 전단의 이상회로(310C)에 입력된다. 또, 이 위상반전 회로(180)는 2개의 저항(184, 186)의 저항비에 따라 결정되는 소정의 증폭도를 갖고 있으며, 저항(184)의 저항값보다 저항(186)의 저항값을 크게 함으로써 1 보다 큰 이득을 얻을 수 있다.
소정의 주파수에 있어서, 2개의 이상회로(310C)에 의해 위상이 180° 쉬프트되고, 게다가 위상반전 회로(180)에 의해 위상이 반전되기 때문에, 위상이 한바퀴 돌아 전체로서 위상 쉬프트량이 360°가 되어 소정의 발진이 유지된다.
[발진회로의 제 8 변형예]
도 21에 도시한 발진회로(10E)는 2개의 이상회로(310C)를 종속 접속하는 예를 나타냈는데, 도 22에 도시한 바와 같이 2개의 이상회로(330C)를 종속 접속한 경우도 발진 동작을 행하게 할 수도 있다.
도 22에 도시한 발진회로(10F)는 소정의 주파수에서, 2개의 이상회로(330C)에 의해 위상이 180° 쉬프트되고, 또한 위상반전 회로(180)에 의해 위상이 반전되기 때문에, 위상이 한 바퀴 돌아 전체로서 위상 쉬프트량이 360°가 되어 소정의 발진이 유지된다.
그런데, 도 20∼도 22에 도시한 발진 회로(10D, 10E, 10F)는 어느 것이나 2개의 이상회로를 CR 회로를 포함하여 구성하였는데, LR 회로를 포함하여 구성하도록 할 수도 있다. 예를 들면, 도 20에 도시한 발진회로(10D)에 있어서, 전단의 이상회로(310C)를 도 14에 도시한 이상회로(110L)에서 분압회로를 생략한 이상회로로 치환하거나, 혹은 후단의 이상회로(330C)를 도 15에 도시한 이상회로(130L)에서 분압회로를 생략한 이상회로로 치환할 수도 있다.
또한, 도 21, 도 22에 도시한 발진 회로(10E, 10F)에서는 도 3에 도시한 AGC 회로(16)로부터 출력되는 제어전압에 따라 분압회로(160)의 분압비를 변경하고 있는데, 위상반전 회로(180)의 이득을 AGC 회로(16)로 부터의 제어전압에 따라 변경할 수도 있다. 이 경우에는 이상회로(130C)의 후단의 분압회로(160)를 생략하고, 이상회로(130C)의 출력을 직접 전단측으로 귀환할 수도 있다. 혹은 분압회로(160)내의 저항(162)의 저항값을 극히 작은 값으로 해서 분압비를 1로 설정할 수도 있다.
또, 도 20∼도 22에 도시한 발진회로(10D, 10E, 10F)는 전단의 이상회로의 전단측에 입력회로(14)를 접속하여 입력신호를 주입하고 있지만, 입력신호의 주입 개소는 전단의 이상회로의 전단측으로만 한정되는 것이 아니며, 예를 들면 양 이상회로 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다.
또한, 도 20∼도 22에 도시한 비반전 회로(150)나 위상반전 회로(180)의 접속위치는 전단의 이상회로의 전단측으로만 한정되는 것이 아니고, 각 이상회로 사이, 또는 후단 이상회로의 후단측에 접속할 수도 있다.
[발진회로의 제 9 변형예]
상술한 발진회로의 제 1∼제 8 변형예는 어느 것이나, 이상회로의 내부에 오피앰프를 포함하고 있지만, 오피앰프 대신에 트랜지스터를 이용하여 이상회로를 구성하는 것도 가능하다.
도 23에 도시한 발진회로(10G)는 각각이 입력되는 교류신호의 위상을 소정량 쉬프트시킴으로서 소정의 주파수에서 합계 360°의 위상 쉬프트를 행하는 2개의 이상회로(410C, 430C)와, 이상회로(430C)의 출력신호의 위상을 바꾸지 않고 소정의 증폭도로 증폭하여 출력하는 비반전 회로(450)와, 비반전 회로(450)의 후단에 설치된 저항(162 및 164)으로 이루어진 분압회로(160)와 귀환저항(170)을 포함하여 구성되어 있다.
도 23에 도시한 전단의 이상회로(410C)는 입력신호와 동상 및 역상의 신호를 FET(412)에 의해 생성하고 있으며, 이들 2개의 신호를 캐패시터(414 또는 416)를 통해 합성하여 출력신호로 하고 있다.
이 이상회로(410)의 전달함수는, 캐패시터(414)와 저항(416)으로 이루어진 CR 회로의 시정수를 T1로 하면, 수학식 5에 나타낸 K1을 그 대로 적용할 수 있으며(단, a1<1), 위상 쉬프트량도 도 13에 도시한 이상회로(110C)의 위상 쉬프트량과 같아진다.
한편, 도 23에 도시한 후단의 이상회로(430C)는 입력신호와 동상 및 역상의 신호를 FET(432)에 의해 생성하고 있으며, 이들 2개의 신호를 저항(436) 또는 캐패시터(434)를 통해 합성하여 출력 신호로 하고 있다.
이 이상회로(430C)의 전달함수는, 캐패시터(434)와 저항(436)으로 이루어진 CR 회로의 시정수를 T2로 하면, 수학식 6에 나타낸 K2를 그대로 적용할 수 있으며(단, a2<1), 위상 쉬프트량도 도 13에 도시한 이상회로(130C)의 위상 쉬프트량과 같아진다.
또, 도 23에 도시한 비반전 회로(450)는 드레인과 정전원 사이에 저항(454)이, 소오스와 드레인 사이에 저항(456)이 각각 접속된 FET(452)와, 베이스가 FET(452)의 드레인에 접속되어 있음과 동시에 콜렉터가 저항(460)을 통해 FET(452)의 소오스에 접속된 트랜지스터(458)와, FET(452)에 적절한 바이어스 전압을 인가하기 위한 저항(462)을 포함하여 구성되어 있다.
FET(452)는 게이트에 교류신호가 입력되면, 역상의 신호를 드레인으로부터 출력한다. 또, 트랜지스터(458)는 베이스에 이 역상이 신호가 입력되면, 다시 위상을 반전시킨 신호, 즉 FET(452)의 게이트에 입력된 신호의 위상을 기준으로 하면 동상의 신호를 콜렉터에서 출력하고, 이 신호가 비반전 회로(450)로부터 출력된다.
2개의 이상회로(410C, 430C)의 전체에 의해, 소정의 주파수에서 위상 쉬프트량의 합계가 360°가 되며, 이때 비반전 회로(450)의 이득을 조정하여 루프 게인을 1 이상으로 함으로써 소정의 발진동작이 유지된다.
또한, 비반전 회로(450)의 후단에는 분압회로(160)가 접속되어 있으며, 저항(164)에 병렬 접속된 가변저항(166)의 저항값을 AGC 회로(16)에서 출력되는 제어 전압에 따라 조정함으로써 진폭제어를 하고 있는데, 비반전 회로(450)내의 저항(460) 등의 저항값을 변경함으로써, 비반전 회로(450)의 이득을 조정할 수도 있다.
또, 도 23에 도시한 발진회로(10G)에서는 전단의 이상회로(410C)의 전단측에 입력회로(14)를 접속하여 입력신호를 주입하고 있지만, 입력신호의 주입개소는 전단의 이상회로(410C)의 전단측으로만 한정되는 것이 아니며, 예를 들어 이상회로(410C)와 이상회로(430C) 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다.
[발진회로의 제 10 변형예]
도 23에 도시한 발진회로(10G)는 각 이상회로(410C, 430C)의 내부에 CR 회로를 포함하고 있지만, CR 회로 대신에 저항과 인덕터로 이루어진 LR 회로를 포함하는 이상회로를 이용하여 발진회로를 구성할 수도 있다.
도 24는 LR 회로를 포함하는 이상회로의 구성을 나타낸 회로도로, 도 23에 도시한 발진회로(10G)의 전단의 이상회로(410C)로 치환 가능한 구성이 도시되어 있다. 동도에 도시한 이상회로(410L)는 도 23에 도시한 전단의 이상회로(410C) 내의 캐패시터(414)와 저항(416)으로 이루어진 CR 회로를, 저항(416)과 인덕터(417)로 이루어진 LR 회로로 치환시킨 구성을 가지며, 저항(418)과 저항(420)의 각 저항값은 같은 값으로 설정되어 있다. 또한, 인덕터(417)와 FET(412)의 드레인 사이에 삽입된 캐패시터(419)는 직류전류 저지용이다.
도 25는 LR 회로를 포함하는 이상회로의 다른 구성을 나타낸 회로도로, 도 23에 나타낸 발진회로(10G)의 후단에 위치한 이상회로(430C)로 치환 가능한 구성이 도시되어 있다. 동도에 도시한 이상회로(430L)는 도 23에 도시한 후단의 이상회로(430C) 내의 캐패시터(434)와 저항(436)으로 이루어진 CR 회로를, 저항(436)과 인덕터(437)로 이루어진 LR 회로로 치환한 구성을 갖고 있으며, 저항(438)과 저항(440)의 각 저항값은 같은 값으로 설정되어 있다. 또한, 저항(436)과 FET(432)의 드레인 사이에 삽입된 캐패시터(439)는 직류전류 저지용이다.
이와 같이 도 23에 도시한 2개의 이상회로(410C 및 430C) 중 어느 한쪽 또는 양쪽을 도 24, 도 25에 도시한 이상회로(410L, 430L)로 치환할 수 있다.
[발진회로의 제 11 변형예]
도 23에서는 위상 쉬프트 방향이 다른 2개의 이상회로(410C, 430C)를 종속 접속하고 있지만, 2개의 이상회로(410C) 또는 2개의 이상회로(430C)를 종속 접속함으로써도 발진동작이 가능하다.
도 26은 이상회로(410C)를 2단 종속 접속한 발진회로(10H)의 회로도로, 도 11의 변형예가 도시되어 있다. 또, 도 27은 이상회로(430C)를 2단 종속 접속한 발진회로(10J)의 회로도이다.
발진회로(10H, 10J)에 포함되는 위상반전 회로(480)는 드레인과 정전원 사이에 저항(484)이, 소오스와 어스 사이에 저항(486)이 각각 접속된 FET(482)와, FET(482)의 게이트에 소정의 바이어스 전압을 인가하는 저항(488)을 포함하여 구성되어 있다. 또, 위상반전 회로(480)는 2개의 저항(484, 486)의 저항비에 따라 결정되는 소정의 이득을 갖는다.
2개의 이상회로(410C) 또는 2개의 이상회로(430C) 전체에 의해, 소정의 주파수에서 위상 쉬프트량의 합계는 180°가 되며, 이 때 위상반전 회로(480)의 이득을 조정하여 루프 게인을 1 이상으로 함으로써 소정의 발진 동작이 유지된다.
그런데, 도 23, 도 26, 도 27에 도시한 발진 회로(10G, 10H, 10J)는 2개의 이상회로와 비반전 회로, 또는 2개의 이상회로와 위상반전 회로에 의해 구성되어 있으며, 접속된 3개의 회로 전체에 의해 소정 주파수에서 위상 쉬프트량을 합계 360°로 함으로써 소정의 발진 동작을 하도록 되어 있다. 따라서, 위상 쉬프트량에만 주목하면, 3개의 회로를 어떤 순서로 접속할 지에 대해서는 어느 정도 자유도가 있으며, 필요에 따라 접속 순서를 결정할 수 있다.
또, 상술한 발진 회로(10H, 10J)는 이상회로 내부에 CR 회로를 포함하는 예를 나타냈지만, LR 회로를 내부에 포함하는 이상회로를 종속 접속하여 발진회로를 구성할 수도 있다.
또한, 도 26, 도 27에 도시한 발진회로(10H, 10J)에서는 AGC 회로(16)에서 출력되는 제어전압에 따라 분압회로(160)의 분압비를 변경하고 있지만, AGC 회로(16)으로부터의 제어전압에 따라 위상반전 회로(480)내의 저항(460) 등의 저항값을 변경하여 위상 반전 회로(480)의 이득을 조정할 수도 있다.
또, 발진회로(10H, 10J)에서는 전단의 이상회로의 전단측에 입력회로(14)를 접속하여 입력신호를 주입하고 있지만, 입력신호의 주입개소는 전단의 이상회로의 전단측으로만 한정되는 것이 아니며, 예를 들면 이상회로와 후단의 이상회로 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다.
[발진회로의 제 12 변형예]
도 28은 발진회로의 제 12 변형예를 나타낸 회로도이다. 동도에 도시한 발진회로(10K)는 입력되는 교류신호의 위상을 바꾸지 않고 출력하는 비반전 회로(550)와, 각각이 입력신호의 위상을 소정량 쉬프트시킴으로서 소정의 주파수에서 합계 360°의 위상 쉬프트를 행하는 2개의 이상회로(510C, 530C)와, 후단의 이상회로(530)보다 더 후단에 형성된 저항(162 및 164)으로 이루어진 분압회로(160)와, 귀환 저항(170)을 포함하여 구성되어 있다.
또한, 비반전 회로(550)는 버퍼 회로로서 기능하는 것으로, 이 비반전 회로(550)를 생략하고 발진회로를 구성할 수도 있다.
도 28에 도시한 전단의 이상회로(510C)는 2입력의 차분전압을 소정의 증폭도로 증폭하여 출력하는 차동증폭기(512)와, 이상회로(510C)에 입력된 신호의 위상을 소정량 쉬프트시켜 차동증폭기(512)의 비반전 입력 단자에 입력하는 캐패시터(514) 및 저항(514 및 516 : 이들 캐패시터(514), 저항(516)에 의해 제 2 직렬회로가 구성된다)과, 입력신호의 위상을 바꾸지 않고 그 전압레벨을 약 1/2로 분압하여 차동증폭기(512)의 반전 입력단자에 입력하는 저항(518 및 520 : 이들 2개의 저항(518, 520)에 의해 제 1 직렬회로가 구성된다)을 포함하여 구성되어 있다.
이 이상회로(510C)의 전달함수는, 캐패시터(514)와 저항(516)으로 이루어진 CR 회로의 시정수를 T1로 하면, 상술한 수학식 5에 나타낸 K1을 그 대로 적용할 수 있으며, 위상 쉬프트량도 도 13에 도시한 이상회로(110C) 등의 위상 쉬프트량과 같아진다.
한편, 도 28에 도시한 후단의 이상회로(530C)는 2입력의 차분전압을 소정의 증폭도로 증폭하여 출력하는 차동증폭기(532)와, 이상회로(530C)에 입력된 신호의 위상을 소정량 쉬프트시켜 차동증폭기9532)이 비반전 입력단자에 입력하는 저항(536) 및 캐패시터(534 : 이들 저항(536), 캐패시터(534)에 의해 제 2 직렬회로가 구성된다)와, 입력신호의 위상을 바꾸지 않고 그 전압 레벨을 약 1/2로 분압하여 차동증폭기(532)의 반전 입력단자에 입력하는 저항(538) 및 (540 : 이들 2개의 저항(538, 540)에 의해 제 1 직렬회로가 구성된다)을 포함하여 구성되어 있다.
이 이상회로(530C)의 전달함수는, 저항(536)과 캐패시터(534)로 이루어진 CR 회로의 시정수를 T2로 하면, 수학식 6에 나타낸 K2를 그대로 적용할 수 있고, 위상 쉬프트량도 도 13에 도시한 이상회로(130C) 등의 위상 쉬프트량과 같아진다.
이상회로(510C, 530C) 전체에 의해 소정의 주파수에서 위상 쉬프트량의 합계는 360°가 되고, 이때 이상회로(510C, 530C) 중 적어도 하나의 이득을 조정하여 루프 게인을 1 이상으로 함으로써 소정의 발진동작이 유지된다.
또한, 도 28에 도시한 발진회로(10K)에서는 AGC 회로(16)에서 출력되는 제어 전압에 따라 분압회로(160)의 분압비를 변경하고 있지만, AGC 회로(16)로 부터의 제어전압에 따라, 차동증폭기(512, 532) 및 비반전 회로(550) 중 적어도 하나의 증폭도를 변경할 수도 있다.
또, 도 28에 도시한 발진회로(10K)에서는 전단의 이상회로(510C)의 전단측에 입력회로(14)를 접속하여 입력신호를 주입하고 있지만, 입력신호의 주입개소는 전단의 이상회로(510C)의 전단측으로만 한정되는 것이 아니고, 예를 들면 이상회로(510C)와 이상회로(530C) 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다.
[발진회로의 제 13 변형예]
도 28에 도시한 발진회로(10K)는 각 이상회로(510C, 530C)를 CR 회로를 포함하여 구성하였는데, CR 회로를 저항과 인덕터로 이루어진 LR 회로로 치환한 이상회로를 이용하여 발진회로를 구성할 수도 있다.
도 29는 LR 회로를 포함하는 이상회로의 다른 구성을 나타내는 회로도이다. 동도에 도시한 이상회로(510L)는 도 28에 도시한 이상회로(510C) 내의 캐패시터(514)와 저항(516)으로 이루어진 CR 회로를, 저항(516)과 인덕터(517)로 이루어진 LR 회로로 치환한 구성을 갖고 있다.
도 30은 LR 회로를 포함하는 이상회로의 다른 구성을 나타내는 회로도이다. 동도에 도시된 이상회로(530L)는 도 28에 도시한 이상회로(530C) 내의 저항(536)과 캐패시터(534)로 이루어진 CR 회로를, 인덕터(537)와 저항(536)으로 이루어진 LR 회로로 치환한 구성을 갖고 있다.
이와 같이 도 28에 도시한 2개의 이상회로(510C 및 530C) 중 어느 한쪽 또는 양쪽을 도 29, 도 30에 도시한 이상회로(510L, 530L)로 치환할 수 있다.
[발진회로의 제 14 변형예]
도 28에서는 위상 쉬프트 방향이 다른 2개의 이상회로(510C, 530C)를 종속 접속하고 있지만, 2개의 이상회로(510C) 또는 2개의 이상회로(530C)를 종속 접속함으로써도 발진 동작이 가능하다.
도 31은 이상회로(510C)를 2개 종속 접속하여 구성한 발진회로(10L)의 회로도로, 제 14 변형예가 도시되어 있다. 또, 도 32는 이상회로(530C)를 2개 사용하여 구성한 발진회로(10M)의 회로도이다.
2개의 이상회로(510C 또는 530C) 전체에 의해 소정의 주파수에서 위상 쉬프트량의 합계가 180°가 되고, 이 때 2개의 이상회로(510C, 530C), 위상반전 회로(580) 중 적어도 하나의 이득을 조정하여 루프 게인을 1 이상으로 함으로써 소정의 발진동작이 유지된다.
그런데, 도 23, 도 26, 도 27에 도시한 발진 회로(10G, 10H, 10J)는 2개의 이상회로와 비반전 회로, 또는 2개의 이상회로와 위상반전 회로에 의해 구성되어 있으며, 접속된 3개의 회로 전체에 의해 소정의 주파수에서 위상 쉬프트량을 합계 360°로 함으로써 소정의 발진 동작을 행하도록 되어 있다. 따라서, 위상 쉬프트량만에 주목하면, 3개의 회로를 어떠한 순서로 접속할지에 대해서는 어느 정도의 자유도가 있어 필요에 따라 접속 순서를 결정할 수 있다.
또한, 도 31, 도 32에 도시한 발진회로(10L, 10M)에서는 AGC 회로(16)에서 출력되는 제어전압에 따라 분압회로(160)의 분압비를 변경하고 있는데, 차동증폭기(512, 532) 및 위상반전 회로(580) 중 적어도 하나의 증폭도를 AGC 회로(16)의 제어전압에 따라 변경할 수도 있다.
또, 도 31, 도 32에 도시한 발진 회로(10L, 10M)에서는 전단의 이상회로의 전단측에 입력회로(14)를 접속하여 입력신호를 주입하고 있는데, 입력신호의 주입 개소는 전단의 이상회로의 전단측으로만 한정되는 것이 아니고, 예를 들면 후단의 이상회로와 후단의 이상회로 사이에 입력회로(14)를 접속하여 입력신호를 주입할 수도 있다.
또한, 도 28, 도 31, 도 32에 도시한 발진 회로(10K, 10L, 10M)는 CR 회로를 내부에 포함하는 이상회로를 종속 접속하고 있지만, 적어도 하나의 이상회로에 대해서는 LR 회로를 내부에 포함하여 구성할 수도 있다.
[그 밖의 변형예]
도 13 이후에 설명된 각종 발진회로를 도 2에 도시한 PLL 구성의 동조증폭기(1)에서 사용하는 경우에는, 예를 들면 이상회로(110C) 등의 내부에 포함되는 저항(116)을 가변저항으로 치환하고, 이 가변저항의 저항값을 도 2에 나타낸 로우 패스 필터(5)의 출력에 따라 변경하면 된다. 구체적으로는, 가변저항을 FET의 채널 저항으로 형성하고, 이 FET의 게이트 전압을 도 2에 도시한 로우 패스 필터(5)의 출력에 따라 제어한다. 또는 저항(116)은 고정 저항인 채로, 후단의 이상회로(130C) 등의 내부 저항(136) 등을 FET에 의해 가변 저항으로 치환할 수도 있다.
또는, 전단 및 후단의 이상회로 내부에 각각 가변 저항을 형성할 수도 있다. 이 경우에는 쌍방의 이상회로의 각 위상 쉬프트량을 동시에 가변하기 위해 전체의 발진 주파수의 변화량, 즉 발진 주파수의 가변 범위를 크게 설정할 수 있는 이점이 있다.
또, 저항(116)이나 저항(136)의 저항값은 고정된 채로, 캐패시터(114) 등의 정전용량을 변화시킴으로써 전체의 발진 주파수를 바꾸도록 할 수도 있다. 예를 들면, 2개의 이상회로 중 적어도 하나에 포함되는 캐패시터(114) 등을 가변용량 소자로 치환하여 이 정전용량을 가변함으로써 각 이상회로에 따른 위상 쉬프트량을 변화시켜 발진 주파수를 바꿀 수 있다. 더 구체적으로는 상술한 가변용량 소자를 애노드·캐소드 간에 인가하는 역 바이어스 전압을 변경할 수 있는 가변용량 다이오드에 의해 또는 게이트 전압에 의해 게이트 용량을 변경할 수 있는 FET에 의해 형성할 수 있다. 또한, 상술한 가변용량 소자에 인가하는 역 바이어스 전압을 가변하기 위해서는 이 가변용량 소자와 직렬로 직류전류 저지용의 캐패시터를 접속할 수 있다.
또한, 도 13 이후에 나타낸 각종 발진회로를 구성하는 2개의 이상회로의 접속 순서를 좌우 역으로 해도 된다.
또, 도 13 ∼도 22에 나타낸 각종 발진회로는 오피앰프를 이용한 이상회로(110C) 등을 사용함으로써 높은 안정도를 실현하고 있는데, 본 실시형태의 이상회로(110C) 등과 같은 사용방법을 취하는 경우에는 오프 셋 전압이나 전압 이득은 그다지 고성능의 것이 요구되지 않기 때문에 소정의 증폭도를 갖는 차동증폭기를 각 이상회로 내의 오피앰프 대신에 사용하도록 할 수도 있다.
도 33은 오피앰프의 구성 중에서 이상회로의 동작에 필요한 부분을 추출한 회로도로, 전체가 소정의 증폭도를 갖는 차동증폭기로서 동작한다. 동도에 나타낸 차동증폭기는 FET에 의해 구성된 차동입력단(100)과, 이 차동입력단(100)에 정전류(定電流)를 인가하는 정전류 회로(102)와, 정전류회로(102)에 소정의 바이어스 전압을 인가하는 바이어스 회로(104)와, 차동입력단(100)에 접속된 출력 앰프(106)에 의해 구성되어 있다. 동도에 도시한 바와 같이, 실제 오피앰프에 포함되어 있는 전압 이득을 얻기 위한 다단 증폭회로를 생략하여, 차동증폭기의 구성을 간략화하고 광대역화를 도모할 수 있다. 이와 같이 회로의 간략화를 행함으로써, 동작 주파수의 상한을 높게 할 수 있기 때문에 그 만큼 이 차동증폭기를 이용하여 구성한 발진 회로(10A) 등의 발진 주파수의 상한(上限)을 높게 할 수 있다.
또한, 본 발명은 상기 실시 형태에 한정되는 것이 아니고, 본 발명의 요지의 범위 내에서 여러 변형 실시가 가능하다.
예를 들면, 도 2에 도시한 PLL 구성의 설명에서는 동조증폭기(1) 내의 발진 회로(10)를 제어전압에 따라 발진 주파수가 가변 가능한 것으로 하였지만, 제어전류에 따라 발진 주파수가 변경 가능한 발진회로를 이용하는 경우에는 제어전압을 제어전류로 변환하면 된다.
또, 이상형 발진회로의 구체적인 예로서는 도 3에 도시한 회로 이외에, 트윈T형 CR 발진 회로, 브릿지 T 액티브 BPF에 정귀환(正歸還)을 건 발진회로, 윈 브릿지(wien bridge) 발진 회로 등이 있다.
상술한 바와 같이 본 발명에 따르면, 발진회로를 발진시킨 상태에서 신호를 입력한 경우에, 입력되는 신호의 주파수에 발진출력이 인입되어 소정의 발진동작이 행해진다. 특히, 이득 제어 회로에 의해 출력 진폭이 조정되기 때문에 발진회로의 발진 주파수를 가변시켜 발진 주파수를 바꾼 경우일지라도 이득 변화가 발생하지 않는다. 또, 이득 제어 회로의 응답 속도를 조정함으로써 입력되는 교류신호로서 AM 변조된 신호나 FM 변조된 신호 등의 각종 신호에 대한 발진 동작이 가능해진다. 또, 발진 동작과 동시에 신호 진폭의 증폭이 가능해진다.
또, 상술한 발진회로로서 전압 제어형 발진회로를 사용하여 PLL 구성으로 함으로써, 발진 주파수를 용이하게 안정시킬 수 있다. 특히, 상술한 발진회로는 입력 신호가 없는 경우에는 소정의 발진 동작을 행하고 있기 때문에, 입력신호의 유무에 상관없이 PLL 제어가 가능해진다.

Claims (34)

  1. 출력을 입력측으로 귀환시켜 폐루프를 형성하고, 소정 주파수에서 발진 동작을 행하는 발진회로와,
    상기 발진회로의 출력 진폭을 제어하는 이득 제어 회로와,
    상기 발진회로의 폐루프 일부에 신호를 입력하는 입력회로와,
    를 구비하여, 상기 입력회로에 의해 입력되는 신호 중에서 상기 발진회로의 발진 주파수 부근의 주파수 성분을 추출하는 발진 동작을 행하는 것을 특징으로 하는 동조증폭기.
  2. 상기 발진회로는 제어전압에 따라 발진 주파수가 설정되는 전압 제어형 발진 회로로서, 상기 전압 제어형 발진회로를 포함하는 PLL 구성으로 함으로써, 동조 주파수를 안정시키는 것을 특징으로 하는 청구범위 제 1 항 기재의 동조증폭기.
  3. 상기 발진회로는 적어도 하나가 주파수 선택 특성을 갖는 증폭회로와 귀환 회로를 루프 형상으로 접속함으로써 형성되고,
    상기 발진회로는 상기 주파수 선택 특성에 따라 설정되는 소정 주파수에서 발진 동작을 행하는 것을 특징으로 하는 청구범위 제 1 항 기재의 동조증폭기.
  4. 상기 귀환회로는 상기 입력회로에 의해 입력되는 신호의 주파수가 소정 주파수일 때에 이 신호의 위상을 180°쉬프트시키고,
    상기 증폭회로는 상기 귀환회로에서 출력되는 신호를 반전 증폭하여 출력하는 것을 특징으로 하는 청구범위 제 3 항 기재의 동조증폭기.
  5. 상기 귀환회로는 캐패시터 또는 인덕터로 이루어진 리액턴스 소자와 저항을 포함하는 로우 패스 필터를 복수단 종속 접속하여 구성되는 것을 특징으로 하는 청구범위 제 4 항 기재의 동조증폭기.
  6. 상기 귀환회로는 캐패시터 또는 인덕터로 이루어진 리액턴스 소자와 저항을 포함하는 하이 패스 필터를 복수단 종속 접속하여 구성되는 것을 특징으로 하는 청구범위 제 4 항 기재의 동조증폭기.
  7. 상기 증폭회로는 CMOS의 인버터 회로를 포함하여 구성되는 것을 특징으로 하는 청구범위 제 3 항 기재의 동조증폭기.
  8. 상기 증폭회로는 상기 인버터 회로의 입력단자에 직렬로 접속된 제 1 저항과, 상기 인버터의 입출력 단자 사이에 접속된 제 2 저항을 가지며, 상기 이득 제어 회로의 출력에 따라 상기 제 1 및 제 2 저항의 저항비를 변경 가능하게 한 것을 특징으로 하는 청구범위 제 7 항 기재의 동조증폭기.
  9. 상기 발진회로는 출력이 입력측에 귀환된 차동증폭기를 포함하는 2개의 이상회로를 루프 형상으로 접속하여 구성되고, 상기 2개의 이상회로 중 어느 하나의 출력을 발진 신호로서 출력하는 것을 특징으로 하는 청구범위 제 1 항 기재의 동조증폭기.
  10. 상기 종속 접속된 2개의 이상회로 중 적어도 하나는 반전 입력단자에 제 1 저항의 일측단이 접속되고 상기 제 1 저항을 통해 교류신호가 입력되는 차동증폭기와, 상기 차동증폭기의 반전 입력단자 및 출력단자 사이에 접속된 제 2 저항과, 캐패시터 또는 인덕터로 이루어진 리액턴스 소자와 제 3 저항으로 구성되고 상기 제 1 저항의 타측단에 접속된 직렬회로를 포함하고 있으며, 상기 제 3 저항 및 상기 리액턴스 소자의 접속부를 상기 차동증폭기의 비반전 입력단자에 접속한 것을 특징으로 하는 청구범위 제 9 항 기재의 동조증폭기.
  11. 상기 종속 접속된 2개의 이상회로 중 적어도 하나는 반전 입력단자에 제 1 저항의 일측단이 접속되고 상기 제 1 저항을 통해 교류신호가 입력되는 차동증폭기와, 상기 차동증폭기의 출력단자에 접속된 제 1 분압회로와, 상기 제 1 분압회로의 출력단과 상기 차동증폭기의 반전 입력단자 사이에 접속된 제 2 저항과, 캐패시터 혹은 인덕터로 이루어진 리액턴스 소자와 제 3 저항으로 구성되고 상기 제 1 저항의 타측단에 접속된 직렬 회로를 포함하고 있으며, 상기 제 3 저항 및 상기 리액턴스 소자의 접속부를 상기 차동증폭기의 비반전 입력단자에 접속한 것을 특징으로 하는 청구범위 제 9 항 기재의 동조증폭기.
  12. 상기 종속 접속된 2개의 이상회로 중 적어도 하나는, 반전 입력단자에 제 1 저항의 일측단이 접속되고 상기 제 1 저항을 통해 교류신호가 입력되는 차동증폭기와, 상기 차동증폭기의 반전 입력단자와 출력단자 사이에 접속된 제 2 저항과, 일측단이 상기 차동증폭기의 반전 입력단자에 접속되고 타측단이 접지된 제 3 저항과, 캐패시터 또는 인덕터로 이루어진 리액턴스 소자와 제 4 저항으로 구성되고 상기 제 1 저항의 타측단에 접속된 직렬회로를 포함하고 있으며, 상기 제 4 저항 및 상기 리액턴스 소자의 접속부를 상기 차동증폭기의 비반전 입력단자에 접속한 것을 특징으로 하는 청구범위 제 12 항 기재의 동조증폭기.
  13. 상기 발진회로는 입력되는 교류신호의 위상을 바꾸지 않고 출력하는 비반전 회로를 구비하고 있으며, 상기 비반전 회로는 종속 접속된 2개의 이상회로에 의해 형성되는 폐루프의 일부에 삽입되고,
    상기 발진회로는 상기 종속 접속된 2개의 이상회로 전체에 의해 위상 쉬프트량의 합계가 360°가 되는 주파수 부근의 주파수에서 발진 동작을 행하는 것을 특징으로 하는 청구범위 제 9 항 기재의 동조증폭기.
  14. 상기 발진회로는, 입력되는 교류신호의 위상을 반전시켜 출력하는 위상 반전 회로를 구비하고 있으며, 상기 위상 반전 회로는 종속 접속된 2개의 이상회로에 의해 형성되는 폐루프의 일부에 삽입되고,
    상기 발진회로는 상기 종속 접속된 2개의 이상회로 전체에 의해 위상 쉬프트량의 합계가 180°가 되는 주파수 부근의 주파수에서 발진 동작을 행하는 것을 특징으로 하는 청구범위 제 9 항 기재의 동조증폭기.
  15. 상기 입력회로의 다음 단에 접속되는 상기 이상회로와 상기 입력회로 사이에 트랜지스터로 이루어진 플로어 회로를 삽입하는 것을 특징으로 하는 청구범위 제 9 항 기재의 동조증폭기.
  16. 종속 접속된 2개의 상기 이상회로에 의해 형성되는 폐루프의 일부에 제 2 분압회로를 삽입하고,
    상기 발진회로는 상기 제 2 분압회로에 입력되는 교류신호를 발진신호로서 출력하는 것을 특징으로 하는 청구범위 제 9 항 기재의 동조증폭기.
  17. 상기 발진회로는 캐패시터 또는 인덕터로 이루어진 리액턴스 소자와 저항으로 구성되는 직렬회로를 각각 포함하는 2개의 이상회로와, 입력되는 교류신호의 위상을 바꾸지 않고 증폭하여 출력하는 비반전 회로를 구비하고 있으며,
    상기 2개의 이상회로 및 상기 비반전 회로는 루프 형상으로 접속되고,
    상기 2개의 이상회로 중 적어도 하나는 입력된 교류신호를 동상 및 역상의 교류신호로 변환하여 출력하는 변환수단과, 이 변환수단에 의해 변환된 하나의 교류신호를 상기 직렬회로의 일측단을 통해, 다른 교류신호를 상기 직렬회로의 타측단을 통해 합성하는 합성수단을 포함하는 것을 특징으로 하는 청구범위 제 1 항 기재의 동조증폭기.
  18. 상기 발진회로는 상기 종속 접속된 2개의 이상회로 전체에 의해 위상 쉬프트량의 합계가 360°가 되는 주파수 부근의 주파수에서 발진 동작을 행하는 것을 특징으로 하는 청구범위 제 17 항 기재의 동조증폭기.
  19. 상기 종속 접속된 2개의 이상회로 및 상기 비반전 회로에 의해 형성되는 폐루프의 일부에 분압회로를 삽입하고,
    상기 발진회로는 상기 분압회로에 입력되는 교류 신호를 발진신호로서 출력하는 것을 특징으로 하는 청구범위 제 17 항 기재의 동조증폭기.
  20. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 분압회로의 분압비를 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 19 항 기재의 동조증폭기.
  21. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 비반전 회로의 이득을 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 17 항 기재의 동조증폭기.
  22. 상기 발진회로는 캐패시터 또는 인덕터로 이루어진 리액턴스 소자와 저항으로 구성되는 직렬회로를 각각 포함하는 2개의 이상회로와, 입력되는 교류신호의 위상을 반전 증폭하여 출력하는 위상 반전 회로를 구비하고 있으며,
    상기 2개의 이상회로 및 상기 위상 반전 회로는 루프 형상으로 접속되고,
    상기 2개의 이상회로 중 적어도 하나는 입력된 교류신호를 동상 및 역상의 교류신호로 변환하여 출력하는 변환수단과, 이 변환수단에 의해 변환된 하나의 교류신호를 상기 직렬회로의 일측단을 통해, 다른 교류신호를 상기 직렬회로의 타측단을 통해 합성하는 합성수단을 포함하는 것을 특징으로 하는 청구범위 제 1 항 기재의 동조증폭기.
  23. 상기 발진회로는 상기 종속 접속된 2개의 이상회로 전체에 의해 위상 쉬프트량의 합계가 180°가 되는 주파수 부근의 주파수에서 발진 동작을 행하는 것을 특징으로 하는 청구범위 제 22 항 기재의 동조증폭기.
  24. 상기 종속 접속된 2개의 이상회로 및 상기 위상 반전 회로에 의해 형성되는 폐루프의 일부에 분압회로를 삽입하고,
    상기 발진회로는 상기 분압회로에 입력되는 교류신호를 발진신호로서 출력하는 것을 특징으로 하는 청구범위 제 22 항 기재의 동조증폭기.
  25. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 분압회로의 분압비를 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 24 항 기재의 동조증폭기.
  26. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 위상 반전 회로의 이득을 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 22 항 기재의 동조증폭기.
  27. 상기 발진회로에 포함되는 상기 2개의 이상회로 중 적어도 하나는 저항값이 거의 같은 제 1 및 제 2 저항에 의해 구성되는 제 1 직렬 회로와, 캐패시터 또는 인덕터로 이루어진 리액턴스 소자와 제 3 저항에 의해 구성되는 제 2 직렬 회로와, 상기 제 1 직렬 회로를 구성하는 상기 제 1 및 제 2 저항 접속점의 전위와 상기 제2 직렬 회로를 구성하는 상기 리액턴스 소자 및 상기 제 3 저항 접속점의 전위와의 차분을 소정의 증폭도로 증폭하여 출력하는 차동증폭기를 포함하고 있으며, 제 1 및 제 2 직렬회로의 일단에 각각 교류신호를 입력하는 것을 특징으로 하는 청구범위 제 9 항 기재의 동조증폭기.
  28. 상기 발진회로는 입력되는 교류신호의 위상을 바꾸지 않고 출력하는 비반전 회로를 구비하고 있으며, 상기 비반전 회로는 상기 종속 접속된 2개의 이상회로에 의해 형성되는 폐루프의 일부에 삽입되고,
    상기 발진회로는 상기 종속 접속된 2개의 이상회로 전체에 의해 위상 쉬프트량의 합계가 360°가 되는 주파수 부근의 주파수에서 발진 동작을 행하는 것을 특징으로 하는 청구범위 제 27 항 기재의 동조증폭기.
  29. 상기 발진회로는 입력되는 교류신호의 위상을 반전시켜 출력하는 위상 반전 회로를 구비하고 있고, 상기 위상 반전 회로는 상기 종속 접속된 2개의 이상회로에 의해 형성되는 폐루프의 일부에 삽입되고,
    상기 발진회로는 상기 종속 접속된 2개의 이상회로 전체에 의해 위상 쉬프트량의 합계가 180°가 되는 주파수 부근의 주파수에서 발진 동작을 행하는 것을 특징으로 하는 청구범위 제 27 항 기재의 동조증폭기.
  30. 상기 종속 접속된 2개의 이상회로에 의해 형성되는 폐루프의 일부에 분압회로를 삽입하고,
    상기 발진회로는 상기 분압회로에 입력되는 교류신호를 발진신호로서 출력하는 것을 특징으로 하는 청구범위 제 27 항 기재의 동조증폭기.
  31. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 분압회로의 분압비를 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 30 항 기재의 동조증폭기.
  32. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 차동증폭기의 이득을 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 27 항 기재의 동조증폭기.
  33. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 비반전 회로의 이득을 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 28 항 기재의 동조증폭기.
  34. 상기 발진회로의 출력 진폭이 거의 일정하게 유지되도록 상기 위상 반전 회로의 이득을 상기 이득 제어 회로의 출력에 따라 조정하는 것을 특징으로 하는 청구범위 제 29 항 기재의 동조증폭기.
KR10-1998-0705249A 1996-03-12 1997-03-11 동조증폭기 KR100372873B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8337096 1996-03-12
JP8-083370 1996-03-12
JP11700796 1996-04-15
JP8-117007 1996-04-15

Publications (2)

Publication Number Publication Date
KR19990077113A true KR19990077113A (ko) 1999-10-25
KR100372873B1 KR100372873B1 (ko) 2003-04-21

Family

ID=26424408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0705249A KR100372873B1 (ko) 1996-03-12 1997-03-11 동조증폭기

Country Status (8)

Country Link
US (1) US6087901A (ko)
EP (1) EP0887923A4 (ko)
JP (1) JP4067060B2 (ko)
KR (1) KR100372873B1 (ko)
CN (1) CN1084963C (ko)
AU (1) AU2233997A (ko)
TW (1) TW379479B (ko)
WO (1) WO1997034368A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8461842B2 (en) * 2003-07-18 2013-06-11 Mks Instruments, Inc. Methods and systems for stabilizing an amplifier
US7639015B2 (en) * 2003-07-18 2009-12-29 Mks Instruments, Inc. Methods and systems for stabilizing an amplifier
US7382197B2 (en) * 2006-09-08 2008-06-03 Intel Corporation Adaptive tuning circuit to maximize output signal amplitude for an amplifier
US20100056096A1 (en) * 2008-08-29 2010-03-04 Sony Ericsson Mobile Communications Ab Method for driving a ground reference on a signal path, control circuit for driving a ground reference on a signal path, and mobile device
WO2019205155A1 (zh) * 2018-04-28 2019-10-31 深圳市华讯方舟微电子科技有限公司 温度补偿电路
CN113765490B (zh) * 2021-08-17 2023-11-10 上海卫星装备研究所 用于感应同步器输出端的前置放大电路及感应同步器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1248356A (en) * 1970-03-23 1971-09-29 Derek Alfred Levell Improvements in and relating to electronic oscillators and selective amplifiers
JPS63142906A (ja) * 1986-12-05 1988-06-15 Sony Corp 発振回路
JPH0759105A (ja) * 1993-08-12 1995-03-03 Toshiba Corp トラップフィルタとこのトラップフィルタを用いた色輪郭強調回路
CN1062996C (zh) * 1994-05-10 2001-03-07 池田毅 调谐放大器
US5886580A (en) * 1994-06-13 1999-03-23 Ikeda; Takeshi Tuned amplifier
AU3087395A (en) * 1994-08-05 1996-03-04 Takeshi Ikeda Tuning amplifier
JPH0974318A (ja) * 1995-03-31 1997-03-18 Ikeda Takeshi 受信機

Also Published As

Publication number Publication date
TW379479B (en) 2000-01-11
JP4067060B2 (ja) 2008-03-26
KR100372873B1 (ko) 2003-04-21
EP0887923A1 (en) 1998-12-30
AU2233997A (en) 1997-10-01
CN1213465A (zh) 1999-04-07
EP0887923A4 (en) 2004-03-17
CN1084963C (zh) 2002-05-15
WO1997034368A1 (fr) 1997-09-18
US6087901A (en) 2000-07-11

Similar Documents

Publication Publication Date Title
US7026883B2 (en) Feedback loop for LC VCO
US10454419B2 (en) Hybrid resonator based voltage controlled oscillator (VCO)
CA2162469C (en) Low noise oscillators and tracking filters
US6542724B1 (en) Method and apparatus for performing image signal rejection
EP1583220A1 (en) An oscillating circuit having a noise reduction circuit
JP4182178B2 (ja) 発振器
EP0787382B1 (en) A second generation low noise microwave voltage controlled oscillator
US6362698B1 (en) Low impedance clamping buffer for an LC tank VCO
US6747499B2 (en) Tunable quadrature phase shifter using an all-pass circuit
US6060956A (en) Variable capacitance circuit
KR19990077113A (ko) 동조증폭기
US6297706B1 (en) Single stage voltage controlled ring oscillator
KR100350400B1 (ko) 동조제어방식
US20020130726A1 (en) Low phase-noise integrated voltage controlled oscillator
US6873198B2 (en) Tunable quadrature phase shifter
US6545554B1 (en) Differential oscillator
JP3798078B2 (ja) 同調制御方式
JP3798077B2 (ja) 同調制御方式
EP2636145B1 (en) An oscillator circuit with feedback
KR100350399B1 (ko) 동조제어방식
KR100340692B1 (ko) 광대역 가변특성을 갖는 저잡음 전류제어 발진기
JPH08256035A (ja) フィルタ回路
JPH09252233A (ja) 同調制御方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060116

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee