JPH09252233A

JPH09252233A - 同調制御方式

Info

Publication number: JPH09252233A
Application number: JP3758396A
Authority: JP
Inventors: Takeshi Ikeda; 毅池田; Akira Okamoto; 明岡本
Original assignee: Individual
Current assignee: Individual
Priority date: 1996-01-08
Filing date: 1996-01-31
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】集積化に適しており、集積化した場合であっ
ても同調周波数の変動を防止することができる同調制御
方式を提供すること。【解決手段】この同調制御方式が適用される同調機構
は、制御電圧に応じて同調周波数が変更可能な同調増幅
器１、位相比較器、チャージポンプおよびローパスフィ
ルタを含んだ位相同期ループとなっている。同調増幅器
１は、縦続接続された移相回路１０Ｃ、３０Ｃおよび分
圧回路６０と、帰還抵抗７０および入力抵抗７４からな
る加算回路とを含んで構成され、２つの移相回路１０Ｃ
および３０Ｃの全体による位相シフト量が３６０°とな
る周波数で所定の同調動作を行う。移相回路１０Ｃに含
まれる可変抵抗１６の抵抗値をローパスフィルタの出力
電圧に応じて変化させることにより、同調増幅器１の同
調周波数が一定に制御される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、設定された所定の
周波数信号のみを通過させる同調制御方式に関する。

【０００２】

【従来の技術および発明が解決しようとする課題】同調
増幅器として従来より能動素子およびリアクタンス素子
を使用した各種の増幅回路が提案され実用化されてい
る。

【０００３】例えばＬＣ共振を利用した従来の同調増幅
器は、同調周波数を調整するとＬＣ回路に依存するＱと
利得が変化し、最大減衰量を調整すると同調周波数や同
調周波数での利得が変化する。

【０００４】このように、従来の同調増幅器において
は、同調周波数、同調周波数における利得、最大減衰量
を互いに干渉しあうことなく調整することは極めて困難
であった。また、同調周波数および最大減衰量を調整し
得る同調増幅器を集積回路によって形成することは困難
であった。

【０００５】また、同調増幅器に含まれるインダクタ以
外の構成を半導体基板上に形成したとしても、抵抗やキ
ャパシタの各素子定数が製造ロット毎、あるいは使用温
度等によってばらつくため、安定した同調周波数を得る
ことは難しく、実用的でなかった。

【０００６】本発明は、このような点に鑑みて創作され
たものであり、その目的は集積化に適しており、集積化
した場合であっても同調周波数の変動を防止することが
できる同調制御方式を提供することにある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、本発明の同調制御方式は、後段の移相回路から
出力された帰還信号と入力信号とを加算して前段の移相
回路に入力する同調増幅器を備え、同調増幅器を含む同
調制御方式全体の構成を、一般的に発振器の周波数制御
に用いられているＰＬＬ構成と同様の構成としたため、
同調周波数の変動を防止でき、安定した同調出力が得ら
れる。

【０００８】また、請求項２の同調制御方式は、キャパ
シタあるいはインダクタによるリアクタンス素子と第３
の抵抗とで構成される直列回路を同調増幅器の内部に設
けるため、制御電圧に応じて直列回路の時定数を変更す
ることで、同調周波数を変更できる。

【０００９】また、請求項３の同調制御方式は、さらに
各移相回路内の差動入力増幅器の出力端子に第１の分圧
回路を接続するため、各移相回路の利得を１より大きく
できる。

【００１０】また、請求項４の同調制御方式は、移相回
路内に分圧回路を設ける代わりに、一方端が差動入力増
幅器の反転入力端子に接続され他方端が接地された第３
の抵抗を設ける。第１の抵抗の抵抗値よりも第２の抵抗
の抵抗値を大きくすることにより、分圧回路を設けなく
ても、移相回路の利得を１より大きくできる。

【００１１】また、請求項５の同調制御方式は、請求項
２〜４の移相回路を任意に組み合わせて同調増幅器を構
成する。

【００１２】また、請求項６、７の同調制御方式は、直
列回路を構成する抵抗およびリアクタンス素子の接続の
仕方を、縦続接続された２つの移相回路において反対あ
るいは同じにするため、双方の移相回路を合わせた位相
シフト量が所定の周波数で３６０°になる。

【００１３】また、請求項８の同調制御方式は、縦続接
続された２つの移相回路によって形成される帰還ループ
の一部に非反転回路を挿入するため、非反転回路の利得
を調整することで、同調増幅器のループゲインをほぼ１
に設定できる。

【００１４】また、請求項９、１０の同調制御方式は、
２つの移相回路によって形成される帰還ループの一部に
位相反転回路を挿入するため、位相シフト方向が等しい
同一タイプの移相回路を縦続接続して同調増幅器を構成
できる。

【００１５】また、請求項１１の同調制御方式は、前段
の移相回路のさらに前段にトランジスタによるホロワ回
路を接続しており、前段の移相回路の入力部分で生じる
損失を低減することができる。

【００１６】また、請求項１２の同調制御方式は、縦続
接続された２つの移相回路によって形成される帰還ルー
プの一部に第３の分圧回路を接続し、分圧前の信号を同
調出力としているため、同調増幅器の利得を１以上に設
定することができる。

【００１７】また、請求項１３の同調制御方式は、同調
増幅器内に含まれる２つの移相回路内の直列回路を構成
する抵抗の少なくとも一方を、制御電圧により抵抗値を
変更できる可変抵抗により形成するため、同調周波数を
簡易に変更できる。

【００１８】また、請求項１４の同調制御方式は、移相
回路内の差動入力増幅器を演算増幅器で構成するため、
同調増幅器の動作の安定度を増すことができる。

【００１９】

【発明の実施の形態】以下、本発明の同調制御方式を適
用した一実施形態の同調機構について、図面を参照しな
がら具体的に説明する。

【００２０】図１は、一実施形態の同調機構の構成を示
す図である。同図に示す同調機構は、同調増幅器１、位
相比較器（ＰＤ）２、発振器（ＯＳＣ）３、チャージポ
ンプ（ＣＰ）４およびローパスフィルタ（ＬＰＦ）５を
含んで構成されている。

【００２１】同調増幅器１は、印加される制御電圧に応
じて同調周波数が設定される電圧制御型の回路であり、
入力信号の中から同調周波数近傍のものだけを選択して
出力する。この同調増幅器１の詳細構成および動作につ
いては後述する。

【００２２】位相比較器２は、２入力の位相および周波
数比較を行うものであり、一方の入力端Ａには同調増幅
器１から出力される所定周波数の信号が、他方の入力端
子Ｂには発振器３から出力される所定周波数の信号（基
準周波数信号）がそれぞれ入力されている。また、位相
比較器２は、２つの出力端Ｘ、Ｙを有している。

【００２３】例えば、位相比較器２の２入力の周波数が
等しい場合には、この２つの出力端Ｘ、Ｙのそれぞれか
らは、入力信号に同期したパルス幅の等しいパルスが交
互に出力される。また、一方の入力端Ａに入力される信
号の周波数の方が、他方の入力端Ｂに入力される発振器
３の出力周波数よりも高い場合には、２つの入力端に入
力される信号の周波数の差に応じて、一方の出力端Ｘの
出力のパルス幅が他方の出力端Ｙの出力のパルス幅より
も広くなる。反対に、一方の入力端Ａに入力される信号
の周波数の方が、他方の入力端Ｂに入力される発振器３
の出力周波数よりも低い場合には、２つの入力端に入力
される信号の周波数の差に応じて、一方の出力端Ｙの出
力のパルス幅が他方の出力端Ｘの出力のパルス幅よりも
広くなる。

【００２４】発振器３は、一定に制御したい同調周波数
と周波数が等しい基準周波数信号を発生する。発振器３
の出力波形は、歪みの少ない正弦波である必要はなく矩
形波あるいは歪んだ正弦波であってもよい。また、同調
周波数の安定化を図る場合には、発振器３の構成を、水
晶振動子を用いたＰＬＬ（位相同期ループ）構成とする
ことが好ましい。

【００２５】図２は、ＰＬＬ構成の発振器３の一例を示
す図である。同図に示す発振器３は、安定した周波数の
基準信号ｆｒを発生する発振器（ＯＳＣ）３００と、こ
の基準信号ｆｒと帰還信号の位相および周波数比較を行
う位相比較器（ＰＤ）３０２と、位相比較器３０２によ
る比較結果に応じて出力電圧が変化するチャージポンプ
（ＣＰ）３０４と、チャージポンプ３０４の出力から高
周波成分を除去するローパスフィルタ（ＬＰＦ）３０６
と、ローパスフィルタ３０６の出力電圧に応じて発振周
波数が制御される電圧制御型発振器（ＶＣＯ）３０８
と、電圧制御型発振器３０８の出力に対して任意の分周
比Ｎ（Ｎは整数）の分周動作を行う分周器３１０とを含
んで構成されている。

【００２６】発振器３００は、例えば水晶振動子に生じ
る微小振動を増幅して９ｋＨｚの基準信号ｆｒを発生さ
せている。また、分周器３１０は、例えば外部からのデ
ータ入力により分周比Ｎが任意に設定可能なプログラマ
ブルカウンタによって構成されており、分周比Ｎを１ず
つ連続的に変化させることができる。したがって、この
分周器３１０の分周比Ｎを変化させたときに、電圧制御
型発振器３０８からは９ｋＨｚ間隔のステップ状の基準
周波数信号が出力される。

【００２７】図１に示すチャージポンプ４は、内部にコ
ンデンサを有しており、このコンデンサの充放電を位相
比較器２の２つの出力端Ｘ、Ｙから出力される２種類の
パルス列に応じて行っている。例えば、位相比較器２の
出力端Ｘからパルスが出力されたときにそのパルス幅に
対応する時間だけ放電が行われ、出力端Ｙからパルスが
出力されたときにそのパルス幅に対応する時間だけ充電
が行われる。

【００２８】すなわち、同調増幅器１の出力信号と発振
器３から出力される信号の周波数が等しい場合には、位
相比較器２の２つの出力端Ｘ、Ｙのそれぞれからは、周
期およびそれぞれのパルス幅が等しいパルス出力が交互
に出力されるため、チャージポンプ４に内蔵されたコン
デンサに対する充電量と放電量が等しくなり、チャージ
ポンプ４の出力電圧の平均レベルは所定の値が維持され
る。これに対し、位相比較器２の２入力の周波数が異な
る場合には、位相比較器２の２つの出力端Ｘ、Ｙのそれ
ぞれから出力されるパルス列のパルス幅に差が生じるた
め、チャージポンプ４に内蔵されたコンデンサに対する
充放電のバランスがくずれ、充電過多あるいは放電過多
の状態となり、チャージポンプ４の出力電圧の平均レベ
ルが一方向に変化する。

【００２９】ローパスフィルタ５は、チャージポンプ４
の出力から高周波成分を除去して直流成分のみを取り出
すものであり、この直流成分は同調周波数を設定する制
御電圧として同調増幅器１に印加される。

【００３０】上述したように、チャージポンプ４の出力
は位相比較器２の２入力の周波数が異なる間は一方向に
電圧が変化する。したがって、発振器３の出力周波数が
同調増幅器１の同調周波数と異なる場合には、ローパス
フィルタ５の出力電圧が高い方にあるいは低い方に変化
する。同調増幅器１ではこの制御電圧の変化に応じて同
調周波数が変化し、発振器３の出力周波数と一致したと
きにローパスフィルタ５の出力電圧の変化も停止し、以
後一定の同調周波数が維持される。

【００３１】〔同調増幅器の第１の構成例〕図３は、上
述した同調増幅器１の詳細構成を示す回路図である。同
図に示す同調増幅器１は、それぞれが入力される交流信
号の位相を所定量シフトさせることにより所定の周波数
において合計で３６０°の位相シフトを行う２つの移相
回路１０Ｃ、３０Ｃと、後段の移相回路３０Ｃの出力側
に設けられた抵抗６２および６４からなる分圧回路６０
と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は
帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているもの
とする）のそれぞれを介することにより分圧回路６０の
分圧出力（帰還信号）と入力端子９０に入力される信号
（入力信号）とを所定の割合で加算する加算回路とを含
んで構成されている。

【００３２】図４は、図３に示した前段の移相回路１０
Ｃの構成を抜き出して示したものである。同図に示す前
段の移相回路１０Ｃは、差動入力増幅器の一種であるオ
ペアンプ１２と、入力端２４に入力された交流信号の位
相を所定量シフトさせてオペアンプ１２の非反転入力端
子に入力する可変抵抗１６およびキャパシタ１４と、入
力端２４とオペアンプ１２の反転入力端子との間に挿入
された抵抗１８と、オペアンプ１２の出力端子に接続さ
れて分圧回路を構成する抵抗２１および２３と、この分
圧回路とオペアンプ１２の反転入力端子との間に接続さ
れた抵抗２０とを含んで構成されている。

【００３３】このような構成を有する移相回路１０Ｃに
おいて、抵抗１８と抵抗２０の抵抗値が同じに設定され
ている。また、可変抵抗１６は外部からの制御電圧に応
じて抵抗値が変更可能であり、例えば、図３に示すよう
にＦＥＴのチャネルを抵抗体として用い、制御端子９４
を介して外部から供給される制御電圧をゲートに印加す
ることにより抵抗値が設定されるようになっている。

【００３４】図４に示す入力端２４に所定の交流信号が
入力されると、オペアンプ１２の非反転入力端子には、
キャパシタ１４の両端に現れる電圧ＶC1が印加される。
また、抵抗１８の両端には、可変抵抗１６の両端に現れ
る電圧ＶR1と同じ電圧ＶR1が現れる。２つの抵抗１８、
２０には同じ電流Ｉが流れ、しかも、上述したように抵
抗１８と抵抗２０の各抵抗値が等しいので、抵抗２０の
両端にも電圧ＶR1が現れる。オペアンプ１２の反転入力
端子（電圧ＶC1）を基準にして考えると、抵抗１８の両
端電圧ＶR1をベクトル的に加算したものが入力電圧Ｅi
に、抵抗２０の両端電圧ＶR1をベクトル的に減算したも
のが抵抗２１と抵抗２３の接続点の電圧（分圧出力）Ｅ
o ′になる。

【００３５】図５は、前段の移相回路１０Ｃの入出力電
圧とキャパシタ等に現れる電圧との関係を示すベクトル
図である。

【００３６】上述したように、オペアンプ１２の非反転
入力端子に印加される電圧ＶC1を基準に考えると、入力
電圧Ｅi と分圧電圧Ｅo ′とは電圧ＶR1を合成する方向
が異なるだけでありその絶対値は等しくなる。したがっ
て、入力電圧Ｅi と分圧出力Ｅo ′の大きさと位相の関
係は、入力電圧Ｅi および分圧出力Ｅo ′を斜辺とし、
電圧ＶR1の２倍を底辺とする二等辺三角形で表すことが
でき、分圧出力Ｅo ′の振幅は周波数に関係なく入力信
号の振幅と同じであって、位相シフト量は図５に示すφ
1 で表されることがわかる。この位相シフト量φ1 は、
周波数に応じて０°から１８０°まで変化する。

【００３７】また、移相回路１０Ｃの出力端２６はオペ
アンプ１２の出力端子に接続されているため、抵抗２１
の抵抗値をＲ21、抵抗２３の抵抗値をＲ23とすると、出
力電圧Ｅo と上述した分圧出力Ｅo ′との間には、抵抗
２０の抵抗値に対してＲ21、Ｒ23が十分小さいときはＥ
o ＝（１＋Ｒ21／Ｒ23）Ｅo ′の関係がある。したがっ
て、Ｒ21およびＲ23の値を調整することにより１より大
きな利得が得られ、しかも図５に示すように周波数が変
化しても出力電圧Ｅo の振幅が一定であり、位相のみを
所定量シフトすることができる。

【００３８】同様に、図６は図３に示した後段の移相回
路３０Ｃの構成を抜き出して示したものである。同図に
示す後段の移相回路３０Ｃは、差動入力増幅器の一種で
あるオペアンプ３２と、入力端４４に入力された信号の
位相を所定量シフトさせてオペアンプ３２の非反転入力
端子に入力するキャパシタ３４および抵抗３６と、入力
端４４とオペアンプ３２の反転入力端子との間に挿入さ
れた抵抗３８と、オペアンプ３２の出力端子に接続され
て分圧回路を構成する抵抗４１および４３と、この分圧
回路とオペアンプ３２の反転入力端子との間に接続され
た抵抗４０とを含んで構成されている。

【００３９】このような構成を有する移相回路３０Ｃに
おいて、抵抗３８と抵抗４０の抵抗値が同じに設定され
ている。

【００４０】図６に示した入力端４４に所定の交流信号
が入力されると、オペアンプ３２の非反転入力端子に
は、抵抗３６の両端に現れる電圧ＶR2が印加される。ま
た、抵抗３８の両端には、キャパシタ３４の両端に現れ
る電圧ＶC2と同じ電圧ＶC2が現れる。２つの抵抗３８、
４０には同じ電流Ｉが流れ、しかも、上述したように抵
抗３８と抵抗４０の各抵抗値が等しいので、抵抗４０の
両端にも電圧ＶC2が現れる。オペアンプ３２の反転入力
端子（電圧ＶR2）を基準にして考えると、抵抗３８の両
端電圧ＶC2をベクトル的に加算したものが入力電圧Ｅi
に、抵抗４０の両端電圧ＶC2をベクトル的に減算したも
のが抵抗４１と抵抗４３の接続点の電圧（分圧出力）Ｅ
o ′になる。

【００４１】図７は、後段の移相回路３０Ｃの入出力電
圧とキャパシタ等に現れる電圧との関係を示すベクトル
図である。

【００４２】上述したように、オペアンプ３２の非反転
入力端子に印加される電圧ＶR2を基準に考えると、入力
電圧Ｅi と分圧出力Ｅo ′とは電圧ＶC2を合成する方向
が異なるだけでありその絶対値は等しくなる。したがっ
て、入力電圧Ｅi と分圧出力Ｅo ′の大きさと位相の関
係は、入力電圧Ｅi および分圧出力Ｅo ′を斜辺とし、
電圧ＶC2の２倍を底辺とする二等辺三角形で表すことが
でき、分圧出力Ｅo ′の振幅は周波数に関係なく入力信
号の振幅と同じであって、位相シフト量は図７に示すφ
2 で表されることがわかる。この位相シフト量φ2 は、
周波数に応じて１８０°から３６０°まで変化する。

【００４３】また、移相回路３０Ｃの出力端４６はオペ
アンプ３２の出力端子に接続されているため、抵抗４１
の抵抗値をＲ41、抵抗４３の抵抗値をＲ43とすると、出
力電圧Ｅo と上述した分圧出力Ｅo ′との間には、抵抗
４０の抵抗値に対してＲ41、Ｒ43が十分小さいときはＥ
o ＝（１＋Ｒ41／Ｒ43）Ｅo ′の関係がある。したがっ
て、Ｒ41およびＲ43の値を調整することにより１より大
きな利得が得られ、しかも図７に示すように周波数が変
化しても出力電圧Ｅo の振幅が一定であり、位相のみを
所定量シフトすることができる。

【００４４】このようにして、２つの移相回路１０Ｃ、
３０Ｃのそれぞれにおいて位相が所定量シフトされ、図
５および図７に示すように、同調増幅器１全体での位相
シフト量は所定の周波数において３６０°となる。

【００４５】また、後段の移相回路３０Ｃの出力は、出
力端子９２から同調増幅器１の出力として取り出される
とともに、この移相回路３０Ｃの出力を分圧回路６０を
通した信号が帰還抵抗７０を介して前段の移相回路１０
Ｃの入力側に帰還されている。そして、この帰還された
信号と入力抵抗７４を介して入力される信号とが加算さ
れ、この加算された信号が前段の移相回路１０Ｃに入力
される。

【００４６】このように、２つの移相回路１０Ｃ、３０
Ｃによって所定の周波数における位相シフト量の合計が
３６０°となり、このとき２つの移相回路１０Ｃ、３０
Ｃ、分圧回路６０および帰還抵抗７０による帰還ループ
のオープンループゲインを１以下に設定することによ
り、上述した所定の周波数成分の信号のみを通過させる
同調動作が行われる。

【００４７】また、同調増幅器１の出力端子９２から
は、分圧回路６０に入力される前の移相回路３０Ｃの出
力が取り出されているため、同調増幅器１自体に利得を
持たせることができ、同調動作と同時に信号振幅の増幅
が可能となる。

【００４８】図８は、上述した構成を有する２つの移相
回路１０Ｃ、３０Ｃおよび分圧回路６０の全体を伝達関
数Ｋ1 を有する回路に置き換えたシステム図であり、伝
達関数Ｋ1 を有する回路と並列に抵抗Ｒ0 を有する帰還
抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ
0 ）を有する入力抵抗７４が接続されている。図９は、
図８に示すシステムをミラーの定理によって変換したシ
ステム図であり、変換後のシステム全体の伝達関数Ａ
は、Ａ＝Ｖo ／Ｖi ＝Ｋ1 ／｛ｎ（１−Ｋ1 ）＋１｝・・・(1) で表すことができる。

【００４９】前段の移相回路１０Ｃの伝達関数Ｋ2 は、
可変抵抗１６とキャパシタ１４からなるＣＲ回路の時定
数をＴ₁（可変抵抗１６の抵抗値をＲ、キャパシタ１４
の静電容量をＣとするとＴ₁＝ＣＲ）とすると、Ｋ2 ＝ａ₁（１−Ｔ₁ｓ）／（１＋Ｔ₁ｓ）・・・(2) となる。ここで、ｓ＝ｊωであり、ａ₁は移相回路１０
Ｃの利得であってａ₁＝（１＋Ｒ21／Ｒ23）＞１であ
る。

【００５０】また、後段の移相回路３０Ｃの伝達関数Ｋ
3 は、キャパシタ３４と抵抗３６からなるＣＲ回路の時
定数をＴ₂（キャパシタ３４の静電容量をＣ、抵抗３６
の抵抗値をＲとするとＴ₂＝ＣＲ）とすると、Ｋ3 ＝−ａ₂（１−Ｔ₂ｓ）／（１＋Ｔ₂ｓ）・・・(3) となる。ここで、ａ₂は移相回路３０Ｃの利得であって
ａ₂＝（１＋Ｒ41／Ｒ43）＞１である。

【００５１】分圧回路６０を介することによって信号振
幅が１／ａ₁ａ₂に減衰するものとすると、２つの移相
回路１０Ｃ、３０Ｃと分圧回路６０を縦続接続した場合
の全体の伝達関数Ｋ1 は、Ｋ1 ＝−｛１＋（Ｔｓ）²−２Ｔｓ｝／｛１＋（Ｔｓ）²＋２Ｔｓ｝・・・(4) となる。なお、上述した（４）式においては、計算を簡
単なものとするために、各移相回路の時定数Ｔ₁、Ｔ₂
をともにＴとした。この（４）式を上述した（１）式に
代入すると、Ａ＝−｛１＋（Ｔｓ）²−２Ｔｓ｝／〔（２ｎ＋１）｛１＋（Ｔｓ）²｝＋２Ｔｓ〕＝−｛１／（２ｎ＋１）｝〔｛１＋（Ｔｓ）²−２Ｔｓ｝／｛１＋（Ｔｓ）²＋２Ｔｓ／（２ｎ＋１）｝〕・・・(5) となる。

【００５２】この（５）式によれば、ω＝０（直流の領
域）のときにＡ＝−１／（２ｎ＋１）となって、最大減
衰量を与えることがわかる。また、ω＝∞のときにもＡ
＝−１／（２ｎ＋１）となって、最大減衰量を与えるこ
とがわかる。さらに、ω＝１／Ｔの同調点（各移相回路
の時定数が異なる場合には、ω＝１／√（Ｔ₁・Ｔ₂）
の同調点）においてはＡ＝１であって帰還抵抗７０と入
力抵抗７４の抵抗比ｎに無関係であることがわかる。換
言すれば、図１０に示すように、ｎの値を変化させても
同調点がずれることなく、かつ同調点の減衰量も変化し
ない。

【００５３】しかも、前段の移相回路１０Ｃ内の可変抵
抗１６の抵抗値を変えることにより、移相回路１０Ｃに
含まれるＣＲ回路の時定数を変化させることができ、同
調周波数ωをある範囲で任意に変化させることができ
る。

【００５４】ところで、上述した図８において、伝達関
数Ｋ1 で示される全域通過回路が入力インピーダンスを
有する場合、帰還抵抗７０とこの全域通過回路の入力イ
ンピーダンスによる分圧回路が形成されるため、全域通
過回路を含む帰還ループのオープンループゲインは伝達
関数Ｋ1 の絶対値より小さくなる。全域通過回路の入力
インピーダンスとは、前段の移相回路１０Ｃの入力イン
ピーダンスであり、オペアンプ１２の入力抵抗１８に可
変抵抗１６とキャパシタ１４からなるＣＲ回路の直列イ
ンピーダンスが並列に接続されて形成される入力インピ
ーダンスに他ならない。したがって、全域通過回路の入
力インピーダンスによる帰還ループのオープンループゲ
インの損失を補償するには、全域通過回路自体の利得を
１以上に設定することが必要である。

【００５５】例えば、移相回路１０Ｃに含まれる抵抗２
１、２３による分圧回路を無視して考える（分圧比が１
の場合であって、上述した（２）式におけるａ₁が１の
場合を考える）と、移相回路１０Ｃは、（２）式によれ
ば、入力された周波数に応じて利得が１倍のホロワ回路
から利得が−１倍の反転増幅器としての範囲で動作しな
ければならないので、抵抗１８と２０の抵抗比を１以外
にすることは好ましくない。なぜなら、抵抗１８、２０
の各抵抗値をＲ18、Ｒ20とすると、移相回路１０Ｃが反
転増幅器として動作するときの利得は−Ｒ20／Ｒ18であ
るが、ホロワ回路として動作する場合の利得は抵抗１８
と抵抗２０の抵抗比にかかわらず常に１であるから、抵
抗１８と抵抗２０の抵抗比が１でない場合には、移相回
路１０Ｃが動作する全領域において、その入出力間の位
相だけが変化し、出力振幅が変化しない理想条件が満足
できなくなるからである。

【００５６】移相回路１０Ｃの出力側に抵抗２１と抵抗
２３からなる分圧回路を付加し、この分圧回路を介して
オペアンプ１２の反転入力端子への帰還を施すことによ
り、抵抗１８と抵抗２０の抵抗比を１に保持したまま移
相回路１０Ｃの利得を１以上に設定することが可能とな
る。同様に、移相回路３０Ｃの出力側に抵抗４１と抵抗
４３からなる分圧回路を付加し、この分圧回路を介して
オペアンプ３２の反転入力端子への帰還を施すことによ
り、抵抗３８と抵抗４０の抵抗比を１に保持したまま移
相回路３０Ｃの利得を１以上に設定することが可能とな
る。

【００５７】なお、（２）式あるいは（３）式から図
５、図７に示したφ1 （入力電圧Ｅiを基準として時計
回り方向に０°≦φ1 ≦１８０°）、φ2 （入力電圧Ｅ
i を基準として時計回り方向に１８０°≦φ2 ≦３６０
°）を求めると、 φ1 ＝ｔａｎ｛２ωＴ₁／（１−ω²Ｔ₁ ²）｝・・・(6) φ2 ＝ｔａｎ｛２ωＴ₂／（１−ω²Ｔ₂ ²）｝・・・(7) となる。

【００５８】例えばＴ₁＝Ｔ₂（＝Ｔ）の場合には、ω
＝１／Ｔのときに２つの移相回路１０Ｃ、３０Ｃによる
位相シフト量の合計が３６０°となって上述した同調動
作が行われ、このときφ1 ＝９０°、φ2 ＝２７０°と
なる。

【００５９】このように、上述した同調増幅器１によれ
ば、入力抵抗７４の抵抗値を可変して帰還抵抗７０と入
力抵抗７４の抵抗比ｎを変えても同調周波数および同調
時の利得が一定であり、最大減衰量のみを変化させるこ
とができる。なお、帰還抵抗７０と入力抵抗７４の抵抗
比を変えるには、少なくとも一方を可変抵抗によって形
成すればよい。

【００６０】また、移相回路１０Ｃ内のＣＲ回路を構成
する可変抵抗の抵抗値を変えることにより、このＣＲ回
路の時定数を変化させることができるため、１／√（Ｔ
₁Ｔ₂）によって算出される同調周波数ωもある範囲で
可変することができる。

【００６１】また、最大減衰量は、帰還抵抗７０と入力
抵抗７４の抵抗比ｎによって決定されるため、移相回路
１０Ｃ内のＣＲ回路を構成する可変抵抗１６の抵抗値を
変えて同調周波数を変えた場合であっても、この最大減
衰量に影響を与えることはなく、同調周波数や最大減衰
量を互いに干渉しあうことなく調整することができる。

【００６２】また、移相回路１０Ｃ内の抵抗１８と抵抗
２０の抵抗値を同じ値に設定するとともに移相回路３０
Ｃ内の抵抗３８と抵抗４０の抵抗値を同じ値に設定して
いるため、同調周波数を変えた際の振幅変動を防止で
き、ほぼ一定の振幅を有する同調出力を得ることができ
る。

【００６３】特に、同調出力の振幅変動を抑えたことに
より、上述した抵抗比ｎを大きくして同調増幅器１のＱ
の値を大きくすることができる。すなわち、オープンル
ープゲインに周波数依存性があると、利得の低い周波数
では抵抗比ｎを大きくしてもＱが上がらず、利得の高い
周波数ではオープンループゲインが１を越えて発振する
ことがある。したがって、振幅変動が大きい場合には、
このような発振を防止するために抵抗比ｎをあまり大き
な値に設定することができず、同調増幅器１のＱの値も
小さくなる。反対に、移相回路１０Ｃ、３０Ｃ内に分圧
回路を接続して同調増幅器１の同調出力の振幅変動を抑
えることにより、抵抗比ｎを大きく設定することができ
るため、同調増幅器１のＱの値を大きくすることができ
る。

【００６４】また、移相回路３０Ｃの後段に分圧回路６
０を接続して、この分圧回路６０による分圧出力を帰還
信号として用いるとともに分圧前の信号を同調増幅器１
の出力として取り出すことにより、同調動作と同時に信
号の増幅を行うことができる。

【００６５】また、上述した同調増幅器１は、オペアン
プ、キャパシタ、抵抗等を組み合わせて構成しており、
どの構成素子も半導体基板上に形成することができるこ
とから、同調周波数および最大減衰量を調整し得る同調
増幅器１の全体を半導体基板上に形成して集積回路とす
ることも容易である。

【００６６】このように、上述した同調機構に含まれる
同調増幅器１は、外部からの制御電圧に応じて同調周波
数が設定可能であって、同調周波数を変化させた場合で
あっても出力振幅を一定にできる。また、同調増幅器１
を含む同調機構全体を、一般的に発振器の周波数制御に
用いられているＰＬＬ構成とほぼ同等の位相同期ループ
構成としたため、同調周波数の変動を確実に防止でき、
周波数の安定した同調出力を得ることができる。

【００６７】また、発振器３で発生する基準信号の周波
数を変えることにより、この基準信号の周波数に追随し
て同調周波数を変化させることができるため、複数の受
信周波数を有するラジオ受信機等に上述した同調制御方
式を適用することもできる。この場合には、同調周波数
を任意に、しかも正確に変化させることができるため、
従来の受信機の多くが採用しているスーパーヘテロダイ
ン方式を用いずに受信機を構成できる。

【００６８】また、図１に示した同調機構のほとんどは
半導体基板上に形成することが可能であり、半導体基板
上に形成した各素子の素子定数が製造ロットあるいは使
用温度等によって変化した場合であっても、同調増幅器
１の同調周波数を正確に所定の周波数に合わせることが
できる。

【００６９】また、上述した図４の移相回路１０Ｃと図
６の移相回路３０Ｃを縦続接続する場合に、各移相回路
内のオペアンプ１２あるいは３２の出力端に接続された
分圧回路のうち、いずれか一方の分圧回路を省略しても
よい。あるいは、双方の分圧回路を省略し、抵抗１８お
よび２０の抵抗比と、抵抗３８および４０の抵抗比とを
調整することにより、同調増幅器１全体での利得が１以
上になるようにしてもよい。

【００７０】〔同調増幅器の第２の構成例〕図１に示し
た同調機構に含まれる同調増幅器１は各移相回路１０
Ｃ、３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を
抵抗とインダクタからなるＬＲ回路に置き換えた移相回
路を用いて同調増幅器を構成することもできる。

【００７１】図１１は、ＬＲ回路を含む移相回路の他の
構成を示す回路図であり、図３に示した同調増幅器１の
前段の移相回路１０Ｃと置き換え可能な構成が示されて
いる。同図に示す移相回路１０Ｌは、図４に示した移相
回路１０Ｃ内のキャパシタ１４と可変抵抗１６からなる
ＣＲ回路を、可変抵抗１６とインダクタ１７からなるＬ
Ｒ回路に置き換えた構成を有しており、抵抗１８と抵抗
２０の各抵抗値が同じ値に設定されている。

【００７２】したがって、上述した移相回路１０Ｌの入
出力電圧等の関係は、図１２のベクトル図に示すよう
に、図５に示した電圧ＶC1を可変抵抗１６の両端電圧Ｖ
R3に、図５に示した電圧ＶR1をインダクタ１７の両端電
圧ＶL1にそれぞれ置き換えて考えることができる。

【００７３】また、図１１に示した移相回路１０Ｌの伝
達関数は、インダクタ１７と可変抵抗１６からなるＬＲ
回路の時定数をＴ₁（インダクタ１７のインダクタンス
をＬ、可変抵抗１６の抵抗値をＲとするとＴ₁＝Ｌ／
Ｒ）とすると、（２）式に示したＫ2 をそのまま適用で
き、図１２に示す位相シフト量φ3 も上述した（６）式
に示したφ1 と同じになる。

【００７４】このように、図１１に示す移相回路１０Ｌ
は、図４に示した移相回路１０Ｃと位相シフト量φ3 お
よび位相のシフト方向が同じであるため、移相回路１０
Ｃを移相回路１０Ｌに置き換えることも可能である。

【００７５】ところで、移相回路１０Ｃを含んで同調増
幅器１を構成したときに、図３に示す制御端子９４に印
加する制御電圧を低くして可変抵抗１６の抵抗値を大き
くした場合には、電圧ＶR1が大きくなることから、図５
から明らかなように位相シフト量φ1 が増大する。この
ため、同調増幅器１においては、２つの移相回路を合わ
せた位相シフト量が３６０°になるように、同調周波数
が低くなる。一方、移相回路１０Ｌを含んで同調増幅器
１を構成したときに、上述した制御電圧を低くして可変
抵抗１６の抵抗値を大きくした場合には、電圧ＶR3が大
きくなることから、図１２から明らかなように位相シフ
ト量φ3 が減少する。このため、同調増幅器１において
は、２つの位相回路を合わせた位相シフト量φ3 が３６
０°になるように、同調周波数が高くなる。

【００７６】このように、同調増幅器１の内部に、移相
回路１０Ｃを含む場合と、移相回路１０Ｌを含む場合で
は、同調周波数の制御方向が反対になるため、図１に示
す同調機構において単に移相回路１０Ｃを移相回路１０
Ｌに置き換えただけでは、同調周波数は安定しない。し
たがって、移相回路１０Ｃを移相回路１０Ｌに置き換え
る場合には、図１に示す位相比較器２の入力端Ａ、Ｂと
同調増幅器１および発振器３との接続を逆にするか、あ
るいは位相比較器２の出力端Ｘ、Ｙとチャージポンプ４
との接続とを逆にする必要がある。

【００７７】このように、図３に示す移相回路１０Ｃ
は、位相比較器２の入力端子Ａ、Ｂあるいは出力端子
Ｘ、Ｙの接続を一部変更することにより、移相回路１０
Ｌに置き換えが可能である。また、図１１に示した抵抗
１８と２０の各抵抗値は同じ値に設定されているため、
同調周波数を可変した際の振幅変動がなく、ほぼ一定の
同調出力を得ることができる。

【００７８】図１３は、ＬＲ回路を含む移相回路の他の
構成を示す回路図であり、図３に示した同調増幅器１の
後段の移相回路３０Ｃと置き換え可能な構成が示されて
いる。同図に示す移相回路３０Ｌは、図６に示した後段
の移相回路３０Ｃ内のキャパシタ３４と可変抵抗３６か
らなるＣＲ回路を、抵抗３６とインダクタ３７からなる
ＬＲ回路に置き換えた構成を有しており、抵抗３８と抵
抗４０の各抵抗値は同じ値に設定されている。

【００７９】したがって、上述した移相回路３０Ｌの入
出力電圧等の関係は、図１４のベクトル図に示すよう
に、図７に示した電圧ＶR2をインダクタ３７の両端電圧
ＶL2に、図７に示した電圧ＶC2を抵抗３６の両端電圧Ｖ
R4にそれぞれ置き換えて考えることができる。

【００８０】また、図１３に示す移相回路３０Ｌの伝達
関数は、抵抗３６とインダクタ３７からなるＬＲ回路の
時定数をＴ₂（抵抗３６の抵抗値をＲ、インダクタ３７
のインダクタンスをＬとするとＴ₂＝Ｌ／Ｒ）とする
と、（３）式に示したＫ3 をそのまま適用でき、図１４
に示す位相シフト量φ4 も上述した（７）式に示したφ
2 と同じになる。

【００８１】このように、図１３に示す移相回路３０Ｌ
は、図６に示した移相回路３０Ｃと基本的に等価であ
り、図６に示した移相回路３０Ｃから図１３に示した移
相回路３０Ｌへの置き換えが可能であることがわかる。
また、図１３に示した抵抗３８と４０の各抵抗値は同じ
値に設定されているため、同調周波数を可変した際の振
幅変動がなく、ほぼ一定の同調出力を得ることができ
る。

【００８２】また、図３に示した２つの移相回路１０Ｃ
および３０Ｃのいずれか一方、あるいは両方を図１０、
１２に示した移相回路１０Ｌ、３０Ｌに置き換えてもよ
い。２つの移相回路１０Ｃ、３０Ｃの両方を移相回路１
０Ｌ、３０Ｌに置き換えた場合には、同調増幅器全体を
集積化することにより同調周波数の高周波化が容易とな
る。

【００８３】また、２つの移相回路１０Ｃ、３０Ｃのい
ずれか一方のみを移相回路１０Ｌあるいは３０Ｌに置き
換えた場合であって、ＬＲ回路を構成するインダクタを
含めて、あるいはこのインダクタを除く同調回路全体を
集積化した場合には、温度変化による同調周波数の変動
を防止する、いわゆる温度補償が可能となる。

【００８４】上述した図１１の移相回路１０Ｌと図１３
の移相回路３０Ｌを縦続接続する場合に、各移相回路内
のオペアンプ１２あるいは３２の出力端に接続された分
圧回路のうち、いずれか一方の分圧回路を省略してもよ
い。あるいは、双方の分圧回路を省略し、抵抗１８およ
び２０の抵抗比と、抵抗３８および４０の抵抗比とを調
整することにより、同調増幅器１全体での利得が１以上
になるようにしてもよい。

【００８５】〔同調増幅器の第３の構成例〕図１５は、
同調増幅器の第３の構成例を示す回路図である。同図に
示す同調増幅器１Ａは、それぞれが入力される交流信号
の位相を所定量シフトさせることにより所定の周波数に
おいて合計で３６０°の位相シフトを行う２つの移相回
路１１０Ｃ、１３０Ｃと、帰還抵抗７０および入力抵抗
７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵
抗値を有しているものとする）のそれぞれを介すること
により後段の移相回路１３０Ｃの出力（帰還信号）と入
力端子９０に入力される信号（入力信号）とを所定の割
合で加算する加算回路とを含んで構成されている。

【００８６】図２に示した同調増幅器１においては、前
段の移相回路１０Ｃ内の抵抗１８と抵抗２０の各抵抗値
を同じに設定することで、入力される交流信号の周波数
が変わったときの振幅変化を抑え、オペアンプ１２の出
力側に抵抗２１と２３による分圧回路を接続すること
で、移相回路１０Ｃの利得を１より大きな値に設定して
いる。これに対し、図１５に示す同調増幅器１Ａに含ま
れる前段の移相回路１１０Ｃは、上述した抵抗２１、２
３による分圧回路を用いずに、抵抗１８′の抵抗値より
も抵抗２０′の抵抗値を大きく設定することにより、移
相回路１１０Ｃの利得を１より大きな値に設定してい
る。

【００８７】後段の移相回路１３０Ｃについても同様で
あり、抵抗３８′の抵抗値よりも抵抗４０′の抵抗値を
大きく設定することで、移相回路１３０Ｃの利得を１よ
り大きな値に設定している。また、移相回路１３０Ｃの
出力端子には、帰還抵抗７０、出力端子９２および抵抗
７８が接続されている。

【００８８】なお、図１５に示す同調増幅器１Ａにおい
ては、後段の移相回路１３０Ｃのさらに後段に分圧回路
を接続し、その分圧出力を帰還抵抗７０を介して帰還さ
せるようにしてもよい。

【００８９】ところで、上述したように、各抵抗の値を
設定して移相回路の利得を１より大きな値にすると、入
力される信号の周波数に応じて利得変動が生じる。例え
ば、前段の移相回路１１０Ｃについて考えると、入力信
号の周波数が低い場合には移相回路１１０Ｃはボルテー
ジホロワ回路となるためこのときの利得は１倍となるの
に対し、周波数が高い場合には移相回路１１０Ｃは反転
増幅器となるためこのときの利得は−ｍ倍（ｍは抵抗２
０′と抵抗１８′の抵抗比）となり、入力信号の周波数
が変化したときに移相回路１１０Ｃの利得も変化して出
力信号の振幅変動が生じる。

【００９０】このような振幅変動は、オペアンプ１２の
反転入力端子に抵抗２２を接続して、入力信号の周波数
が低い場合と高い場合の利得を一致させることにより抑
えることができる。具体的には、抵抗１８′の抵抗値を
ｒ、抵抗２０′の抵抗値をｍｒとすると、抵抗２２の抵
抗値をｍｒ／（ｍ−１）に設定することにより、入力信
号の周波数が０と無限大のときの移相回路１１０Ｃの各
利得を一致させることができる。同様に、移相回路１３
０Ｃについてもオペアンプ３２の反転入力端子に所定の
抵抗値を有する抵抗４２を接続することにより、出力信
号の振幅変動を抑えることができる。なお、抵抗２２お
よび抵抗４２の一方端はグランドレベル以外の固定電位
に接続してもよい。

【００９１】このように、同調増幅器１Ａを分圧回路を
有しない２つの移相回路１１０Ｃ、１３０Ｃを用いて構
成することもでき、また、同調増幅器１を含む同調機構
全体を、一般的に発振器の周波数制御に用いられている
ＰＬＬ構成とほぼ同等の位相同期ループ構成としたた
め、同調周波数の変動を確実に防止でき、周波数の安定
した同調出力を得ることができる。具体的には、このよ
うな同調機構によって容易に同調周波数の変動を防止で
き、周波数が安定した同調出力を得ることができる。ス
ーパーヘテロダイン方式を用いることなく受信機を構成
することができる。また、半導体基板上に形成した各素
子の素子定数が製造ロットあるいは使用温度等によって
変化した場合であっても同調周波数を正確に所定の周波
数に合わせることができる。

【００９２】〔同調増幅器の第４の構成例〕図１５に示
す同調増幅器１Ａでは、移相回路１１０Ｃおよび１３０
Ｃ内にＣＲ回路を含む例を説明したが、ＣＲ回路の代わ
りにＬＲ回路を含む場合にも、同様の移相回路を構成で
きる。

【００９３】図１６は、ＬＲ回路を含む移相回路の構成
を示す回路図であり、図１５に示した同調増幅器１Ａの
前段の移相回路１１０Ｃと置き換え可能な構成が示され
ている。同図に示す移相回路１１０Ｌは、図１５に示し
た前段の移相回路１１０Ｃ内のキャパシタ１４と可変抵
抗１６からなるＣＲ回路を、可変抵抗１６とインダクタ
１７からなるＬＲ回路に置き換えた構成を有している。

【００９４】なお、前述したように、移相回路１１０Ｃ
と移相回路１１０Ｌでは、可変抵抗１６の制御電圧を変
更したときの位相シフト方向が反対であるため、単に図
１５に示す同調増幅器１Ａ内の移相回路１１０Ｃを移相
回路１１０Ｌに置き換えただけでは、同調周波数は安定
せず、図１に示す位相比較器２の入力端Ａ、Ｂと同調増
幅器１および発振器３との接続を逆にするか、あるいは
位相比較器２の出力端Ｘ、Ｙとチャージポンプ４との接
続とを逆にする必要がある。

【００９５】また、図１７はＬＲ回路を含む移相回路の
他の構成を示す回路図であり、図１５に示した同調増幅
器１Ａの後段の移相回路１３０Ｃと置き換え可能な構成
が示されている。同図に示す移相回路１３０Ｌは、図１
５に示した後段の移相回路１３０Ｃ内の抵抗３６とキャ
パシタ３４からなるＣＲ回路を、インダクタ３７と抵抗
３６からなるＬＲ回路に置き換えた構成を有している。

【００９６】図１６に示した移相回路１１０Ｌおよび図
１７に示した移相回路１３０Ｌのそれぞれは、図１５に
示した移相回路１１０Ｃおよび１３０Ｃと等価であり、
図１５に示した同調増幅器１Ａにおいて、前段の移相回
路１１０Ｃを図１６に示した移相回路１１０Ｌに、後段
の移相回路１３０Ｃを図１７に示した移相回路１３０Ｌ
にそれぞれ置き換えることが可能である。２つの移相回
路１１０Ｃ、１３０Ｃのそれぞれを移相回路１１０Ｌ、
１３０Ｌに置き換えた場合には、同調増幅器全体を集積
化することにより同調周波数の高周波化が容易となる。
また、２つの移相回路１１０Ｃ、１３０Ｃのいずれか一
方、あるいは両方を移相回路１１０Ｌあるいは１３０Ｌ
に置き換えるようにしてもよい。この場合には、温度変
化に対する同調周波数の変動を抑制する効果がある。

【００９７】ところで、図１５に示した同調増幅器１Ａ
は、２つの移相回路１１０Ｃ、１３０Ｃのそれぞれに抵
抗２２あるいは４２を接続することにより、同調周波数
を可変したときの振幅変動を防止したが、周波数の可変
範囲が狭い場合には振幅変動も少なくなるため上述した
抵抗２２、４２を取り除いて同調増幅器を構成すること
もできる。あるいは、一方の抵抗２２あるいは４２のみ
を取り除いて同調増幅器を構成することもできる。

【００９８】上述した同調増幅器の第１〜第４の構成例
において、２つの移相回路１０Ｃおよび３０Ｃ等を含む
全域通過回路と帰還抵抗７０からなる帰還ループのオー
プンループゲインの損失は、前段の移相回路１０Ｃ等の
入力インピーダンスに起因するものであるから、この入
力インピーダンスに起因する損失の発生を抑えるため
に、前段の移相回路１０Ｃ等のさらに前段にトランジス
タによるホロワ回路を挿入し、帰還される信号をこのホ
ロワ回路を介して前段の移相回路１０Ｃ等に入力するよ
うにしてもよい。

【００９９】このように、前段の移相回路１０Ｃ等のさ
らに前段にトランジスタによるホロワ回路を縦続接続す
れば、図２等に示した同調増幅器１等と比較して、帰還
抵抗７０および入力抵抗７４の抵抗値を高く設定するこ
とができる。特に、同調増幅器１等を半導体基板上に集
積化するような場合には、帰還抵抗７０等の抵抗値を小
さくしようとすると素子の占有面積を大きくしなければ
ならないため、ある程度抵抗値が大きい方が好ましく、
ホロワ回路を接続する意義がある。

【０１００】〔同調増幅器の第５の構成例〕図２に示し
た同調増幅器１では、２つの移相回路１０Ｃと３０Ｃを
合わせた位相シフト量を３６０°としているが、縦続接
続された移相回路１０Ｃと３０Ｃに、位相をシフトさせ
ない非反転回路を接続して同調増幅器を構成してもよ
い。

【０１０１】図１８は、２つの移相回路の前段に非反転
回路５０を接続した同調増幅器１Ｂの構成を示す回路図
である。同図に示すように、同調増幅器１Ｂは、図４に
示した移相回路１０Ｃから抵抗２１および２３を省いた
構成を有する移相回路２１０Ｃと、図６に示した移相回
路３０Ｃから抵抗４１および４３を省いた構成を有する
移相回路２３０Ｃと、移相回路２１０Ｃの前段に接続さ
れた非反転回路５０と、抵抗６２および６４からなる分
圧回路６０と、帰還抵抗７０および入力抵抗７４からな
る加算回路とで構成される。

【０１０２】このように、各移相回路２１０Ｃ、２３０
Ｃは、オペアンプ１２あるいは３２の出力端子に接続さ
れた分圧回路を省いた以外は図３に示した各移相回路１
０Ｃ、３０Ｃと同様であり、入出力電圧の関係や位相シ
フト量については、上述した図５あるいは図７をそのま
ま適用することができる。

【０１０３】非反転回路５０は、反転入力端子が抵抗５
４を介して接地されているとともに、この反転入力端子
と出力端子との間に抵抗５６が接続されたオペアンプ５
２により構成されており、２つの抵抗５４、５６の抵抗
比によって定まる所定の増幅度を有する。

【０１０４】移相回路２１０Ｃは、抵抗１８および２０
の各抵抗値が同じであるため、利得が１となる。同様
に、移相回路２３０Ｃも抵抗３８および４０の各抵抗値
が同じであるため、利得が１となる。したがって、上述
した同調増幅器１Ｂでは、各移相回路で利得を稼ぐ代わ
りに、上述した非反転回路５０の利得を１より大きな値
に設定している。

【０１０５】このような構成を有する非反転回路５０
は、入力信号の位相を変えずに出力しており、この増幅
度を調整することにより、分圧回路６０による信号振幅
の減衰や帰還ループで生じる損失を補うことが容易とな
る。また、非反転回路５０は、上述したトランジスタに
よるホロワ回路と同様に、前段の移相回路２１０Ｃのさ
らに前段に接続されたバッファとしても機能する。

【０１０６】なお、図１８に示す非反転回路５０は、図
３や図１５に示した同調増幅器１、１Ａの前段等に接続
してもよい。

【０１０７】〔同調増幅器の第６の構成例〕上述した各
同調増幅器１、１Ａ、１Ｂは、２つの移相回路による位
相シフト量の合計が３６０°となる周波数で所定の同調
動作を行っていたが、基本的に同じ動作を行う２つの移
相回路を組み合わせて同調増幅器を構成することによ
り、２つの移相回路による位相シフト量の合計が１８０
°となる周波数で所定の同調動作を行うようにしてもよ
い。

【０１０８】図１９は同調増幅器の第６の構成例を示す
回路図であって、図１８の後段の移相回路２３０Ｃの代
わりに移相回路２１０Ｃ′を接続し、非反転回路５０の
代わりに位相反転回路８０を接続したものである。後段
の移相回路２１０Ｃ′は、可変抵抗１６の代わりに抵抗
値が固定の抵抗１５が接続されている他は、前段の移相
回路２１０Ｃと同じ構成を有している。

【０１０９】位相反転回路８０は、入力される交流信号
が抵抗８４を介して反転入力端子に入力されるとともに
非反転入力端子が接地されたオペアンプ８２と、このオ
ペアンプ８２の反転入力端子と出力端子との間に接続さ
れた抵抗８６とにより構成されている。抵抗８４を介し
てオペアンプ８２の反転入力端子に交流信号が入力され
ると、オペアンプ８２の出力端子からは位相が反転した
逆相の信号が出力され、この逆相の信号が前段の移相回
路２１０Ｃに入力される。また、この位相反転回路８０
は、２つの抵抗８４、８６の抵抗比によって定まる所定
の増幅度を有しており、抵抗８４の抵抗値より抵抗８６
の抵抗値を大きくすることにより１より大きな利得が得
られる。

【０１１０】ところで、上述したように、２つの移相回
路２１０Ｃおよび２１０Ｃ′のそれぞれは、入力信号の
周波数ωが０から∞まで変化するに従って、入力電圧Ｅ
i を基準として時計回り方向に０°から１８０°まで位
相がシフトする。例えば、２つの移相回路２１０Ｃおよ
び２１０Ｃ′内のＣＲ回路の時定数が同じであると仮定
し、これをＴとおくと、ω＝１／Ｔの周波数では２つの
移相回路２１０Ｃおよび２１０Ｃ′のそれぞれにおける
位相シフト量が９０°となる。したがって、２つの移相
回路２１０Ｃおよび２１０Ｃ′の全体によって位相が１
８０°シフトされ、しかも２つの移相回路２１０Ｃおよ
び２１０Ｃ′の前段に接続された位相反転回路８０によ
って位相が反転されるため、全体として、位相が一巡し
て位相シフト量が３６０°となる信号が後段の移相回路
２１０Ｃ′から出力される。

【０１１１】また、上述した同調増幅器１Ｃでは、各移
相回路で利得を稼ぐ代わりに、上述した位相反転回路８
０の利得を１より大きな値に設定しており、分圧回路６
０による信号振幅の減衰や帰還ループで生じる損失を補
うことが容易となる。

【０１１２】〔同調増幅器の第７の構成例〕図１９に示
した同調増幅器１Ｃは、移相回路２１０Ｃおよび２１０
Ｃ′を縦続接続する例を示したが、図１８に示した移相
回路２３０Ｃおよび２３０Ｃ′を縦続接続した場合も同
調動作を行わせることができる。

【０１１３】図２０は、同調増幅器の第７の構成例を示
す回路図であって、図１９の移相回路２１０Ｃおよび２
１０Ｃ′の代わりに、移相回路２３０Ｃ′および２３０
Ｃを縦続接続したものである。前段の移相回路２３０
Ｃ′は、抵抗３６の代わりに可変抵抗３５が接続されて
いる他は、後段の移相回路２３０Ｃと同じ構成を有して
いる。

【０１１４】図２０の各移相回路２３０Ｃおよび２３０
Ｃ′は、図７に示したように、入力信号の周波数ωが０
から∞まで変化するに従って、入力電圧Ｅi を基準とし
て時計回り方向に１８０°から３６０°まで位相がシフ
トする。例えば、２つの移相回路２３０Ｃ′および２３
０Ｃ内のＣＲ回路の時定数が同じであると仮定し、これ
をＴとおくと、ω＝１／Ｔの周波数では、２つの移相回
路２３０Ｃ′および２３０Ｃのそれぞれにおける位相シ
フト量が２７０°となる。したがって、２つの移相回路
２１０Ｃ′および２１０Ｃの全体によって位相が１８０
°シフトされ、しかも２つの移相回路２３０Ｃ′および
２３０Ｃの前段に接続された位相反転回路８０によって
位相が反転されるため、全体として、位相が一巡して位
相シフト量が３６０°となる信号が後段の移相回路２３
０Ｃから出力される。

【０１１５】また、図１９に示した同調増幅器１Ｃと同
様に、上述した同調増幅器１Ｄでは、各移相回路で利得
を稼ぐ代わりに、上述した位相反転回路８０の利得を１
より大きな値に設定しており、分圧回路６０による信号
振幅の減衰や帰還ループで生じる損失を補うことが容易
となる。

【０１１６】また、図１８〜２０に示した同調増幅器１
Ｂ、１Ｃ、１Ｄは、いずれも２つの移相回路をＣＲ回路
を含んで構成したが、ＬＲ回路を含んで構成するように
してもよい。具体的には、図１８に示した同調増幅器１
Ｂにおいて、前段の移相回路２１０Ｃを図１６に示した
移相回路１１０Ｌから抵抗２２を省略した移相回路に置
き換えるか、あるいは後段の移相回路２３０Ｃを図１７
に示した移相回路１３０Ｌから抵抗４２を省略した移相
回路に置き換えてもよい。同様に、図１９に示した同調
増幅器１Ｃにおいて、前段の移相回路２１０Ｃを図１６
に示した移相回路１１０Ｌから抵抗２２を省略した移相
回路に置き換えるか、あるいは後段の移相回路２３０Ｃ
を図１６に示した移相回路１１０Ｌから抵抗２２を省略
した移相回路に置き換えて可変抵抗１６を抵抗値が固定
の抵抗とした移相回路に置き換えてもよい。同様に、図
２０に示した同調増幅器１Ｄにおいて、前段の移相回路
２３０Ｃ′を図１７に示した移相回路１３０Ｌから抵抗
４２を省略して抵抗３６を可変抵抗とした移相回路に置
き換えるか、あるいは後段の移相回路２３０Ｃを図１７
に示した移相回路１３０Ｌから抵抗４２を省略した移相
回路に置き換えてもよい。

【０１１７】なお、図１８〜２０に示した同調増幅器１
Ｂ、１Ｃ、１Ｄにおいて、信号振幅の増幅を行わずに同
調動作のみを行わせたい場合には、分圧回路６０を省略
すればよい。また、２つの移相回路内のオペアンプの少
なくとも一方の出力端に分圧回路を接続してもよい。例
えば、図１８の同調増幅器１Ｂにおいて、前段の移相回
路２１０Ｃ内のオペアンプ１２の出力端と、後段の移相
回路２３０Ｃ内のオペアンプ３２の出力端にそれぞれ分
圧回路を接続すれば、図３に示した同調増幅器１内の前
段の移相回路１０Ｃのさらに前段に非反転回路５０を接
続した構成と同じになる。

【０１１８】また、上述したホロワ回路、非反転回路お
よび位相反転回路の接続位置は、縦続接続された移相回
路のさらに前段側とは限らず、各移相回路の間、あるい
は後段の移相回路のさらに後段側に接続してもよい。

【０１１９】なお、本発明は上記実施形態に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。

【０１２０】例えば、上述した同調増幅器１等や局部発
振回路８等では、前段に移相回路１０Ｃや１１０Ｃや２
１０Ｃを、後段に３０Ｃや１３０Ｃや２３０Ｃをそれぞ
れ配置したが、２つの移相回路全体で入出力信号間の位
相シフト量が３６０°となればよいことから、前後を入
れ替えて前段に移相回路３０Ｃや１３０Ｃや２３０Ｃ
を、後段に移相回路１０Ｃや１１０Ｃや２１０Ｃをそれ
ぞれ配置して同調増幅器や局部発振回路を構成してもよ
い。すなわち、図４、図６、図１１、図１３、図１６お
よび図１７に示す各移相回路、あるいは図４、図６、図
１１および図１３に示す各移相回路から分圧回路を省略
した移相回路、あるいは図１６および図１７に示す各移
相回路から抵抗２２、４２を省略した移相回路のうち、
いずれか２つの移相回路を縦続接続して同調増幅器を構
成してもよい。

【０１２１】また、上述した同調増幅器１等に含まれる
移相回路１０Ｃ等には可変抵抗１６が含まれている。こ
の可変抵抗１６はさらに具体的には接合型あるいはＭＯ
Ｓ型の電界効果トランジスタ（ＦＥＴ）のチャネル抵抗
を利用して実現することができる。ＦＥＴのソース・ド
レイン間に形成されるチャネルを抵抗体として利用して
可変抵抗１６の代わりに使用すると、ゲート電圧を可変
に制御してこのチャネル抵抗をある範囲で任意に変化さ
せて各移相回路における位相シフト量を変えることがで
きる。

【０１２２】また、可変抵抗を１つのＦＥＴ、すなわち
ｐチャネルあるいはｎチャネルのＦＥＴによって構成す
る代わりに、ｐチャネルのＦＥＴとｎチャネルのＦＥＴ
とを並列接続して１つの可変抵抗を構成し、各ＦＥＴの
ゲートとサブストレート間に大きさが等しく極性が異な
るゲート電圧を印加して抵抗値を可変してもよい。２つ
のＦＥＴを組み合わせて可変抵抗を構成すれば、ＦＥＴ
の非線形領域の改善を行うことができるため、同調信号
の歪みを軽減できる。

【０１２３】また、上述した各実施形態において示した
移相回路１０Ｃ等は、キャパシタ１４等と直列に接続さ
れた可変抵抗１６等の抵抗値を変化させて位相シフト量
を変化させることにより全体の同調周波数を変えるよう
にしたが、キャパシタ１４等の静電容量を変化させるこ
とにより全体の同調周波数を変えるようにしてもよい。

【０１２４】例えば、２つの移相回路の中の少なくとも
一方に含まれるキャパシタ１４等を可変容量素子に置き
換えてこの静電容量を可変することにより、各移相回路
による移相シフト量を変化させて同調周波数を変えるこ
とができる。さらに具体的には、上述した可変容量素子
をアノード・カソード間に印加する逆バイアス電圧が変
更可能な可変容量ダイオードによって、あるいはゲート
電圧によってゲート容量が変更可能なＦＥＴによって形
成することができる。

【０１２５】なお、上述した可変容量素子に印加する逆
バイアス電圧を可変するには、この可変容量素子と直列
に直流電流阻止用のキャパシタを接続すればよい。

【０１２６】また、上述した同調増幅器１等では、帰還
インピーダンス素子として抵抗値が固定の帰還抵抗７０
を用い、入力インピーダンス素子として抵抗値が固定の
入力抵抗７４を用いるようにしたが、少なくとも一方の
抵抗を可変抵抗により構成して、同調増幅器１等におけ
る同調帯域幅を可変するようにしてもよい。

【０１２７】また、上述した各実施形態においては、オ
ペアンプを用いて移相回路１０Ｃ、３０Ｃ等を構成する
ことにより安定度の高い回路を構成することができる
が、上述した各実施形態のような使い方をする場合には
オフセット電圧や電圧利得はそれほど高性能なものが要
求されないため、所定の増幅度を有する差動入力増幅器
を各移相回路内のオペアンプの代わりに使用するように
してもよい。

【０１２８】図２１は、オペアンプの構成の中で各実施
形態の移相回路の動作に必要な部分を抽出した回路図で
あり、全体が所定の増幅度を有する差動入力増幅器とし
て動作する。同図に示す差動入力増幅器は、ＦＥＴによ
り構成された差動入力段１００と、この差動入力段１０
０に定電流を与える定電流回路１０２と、定電流回路１
０２に所定のバイアス電圧を与えるバイアス回路１０４
と、差動入力段１００に接続された出力アンプ１０６と
によって構成されている。同図に示すように、実際のオ
ペアンプに含まれている電圧利得を稼ぐための多段増幅
回路を省略して、差動入力増幅器の構成を簡略化し、広
帯域化を図ることができる。このように、回路の簡略化
を行うことにより、動作周波数の上限を高くすることが
できるため、その分この差動入力増幅器を用いて構成し
た同調増幅器の同調周波数の上限を高くすることができ
る。

【０１２９】

【発明の効果】以上の実施形態に基づく説明から明らか
なように、この発明の同調制御方式は、外部からの制御
電圧に応じて同調周波数が設定可能であって、同調周波
数を変化させた場合であっても出力振幅が一定な同調増
幅器を用い、同調増幅器を含めた同調制御方式全体の構
成を、一般的に発振器の周波数制御に用いられているＰ
ＬＬ構成と同様の構成としたため、同調周波数の変動を
確実に防止でき、周波数が安定した同調出力を得ること
ができる。

【０１３０】また、基準周波数信号の周波数を変えるこ
とにより、この周波数に追随して同調周波数を変化させ
ることができるため、複数の受信周波数を有するラジオ
受信機等に上述した同調制御方式を適用することもで
き、同調周波数を任意かつ正確に変化させることができ
る。

【０１３１】また、本発明の同調増幅器では、帰還イン
ピーダンス素子と入力インピーダンス素子のインピーダ
ンス比を可変することにより、同調周波数や同調時の利
得に影響を与えることなく、最大減衰量のみを変化させ
ることができる。

【０１３２】また、同調制御方式を適用した回路のほと
んどを半導体基板上に形成することが可能であり、半導
体基板上に形成した各素子の素子定数が製造ロットある
いは使用温度等によって変化した場合であっても、同調
増幅器の同調周波数を正確に所定の周波数に合わせるこ
とができる。

【図面の簡単な説明】

【図１】本発明の同調制御方式を適用した一の実施形態
である同調機構の構成を示す図である。

【図２】図１に示す同調機構に含まれる発振器の具体的
構成を示す図である。

【図３】図１に示した同調増幅器の詳細構成を示す回路
図である。

【図４】図３に示した前段の移相回路の構成を抜き出し
て示した図である。

【図５】前段の移相回路の入出力電圧とキャパシタ等に
現れる電圧との関係を示すベクトル図である。

【図６】図３に示した後段の移相回路の構成を抜き出し
て示した図である。

【図７】後段の移相回路の入出力電圧とキャパシタ等に
現れる電圧との関係を示すベクトル図である。

【図８】図３に示した２つの移相回路および分圧回路の
全体を伝達関数を有する回路に置き換えたシステム図で
ある。

【図９】図８に示すシステムをミラーの定理によって変
換したシステム図である。

【図１０】図３に示した同調増幅器の同調特性を示す図
である。

【図１１】ＬＲ回路を含む移相回路の構成を示す回路図
である。

【図１２】移相回路の入出力電圧とインダクタ等に現れ
る電圧との関係を示すベクトル図である。

【図１３】ＬＲ回路を含む移相回路の他の構成を示す回
路図である。

【図１４】移相回路の入出力電圧とインダクタ等に現れ
る電圧との関係を示すベクトル図である。

【図１５】同調増幅器の第３の構成例を示す回路図であ
る。

【図１６】ＬＲ回路を含む移相回路の構成を示す回路図
である。

【図１７】ＬＲ回路を含む移相回路の他の構成を示す回
路図である。

【図１８】２つの移相回路の前段に非反転回路を接続し
た同調増幅器の構成を示す回路図である。

【図１９】同調増幅器の第６の構成例を示す回路図であ
る。

【図２０】同調増幅器の第７の構成例を示す回路図であ
る。

【図２１】オペアンプの構成の中で各実施形態の移相回
路の動作に必要な部分を抽出した回路図である。

【符号の説明】

１同調増幅器２位相比較器（ＰＤ）３発振器（ＯＳＣ）４チャージポンプ（ＣＰ）５ローパスフィルタ（ＬＰＦ）１０Ｃ、３０Ｃ移相回路６０分圧回路７０帰還抵抗７４入力抵抗９０入力端子９２出力端子

Claims

【特許請求の範囲】

【請求項１】入力信号の中から制御電圧に応じて設定
される同調周波数近傍の信号を選択して出力する同調増
幅器と、所定の基準周波数信号と前記同調増幅器から出
力された同調信号との周波数比較を行う位相比較器と、
前記位相比較器による比較結果に応じた電圧を出力する
チャージポンプと、前記チャージポンプの出力から高周
波成分を除去して前記制御電圧として前記同調増幅器に
印加するローパスフィルタとを有する同調制御方式であ
って、前記同調増幅器は、出力が入力側に帰還された差動入力
増幅器を含む２つの移相回路を縦続接続して構成され、
後段の前記移相回路から出力された帰還信号と前記入力
信号とを加算して前段の前記移相回路に入力し、前記２
つの移相回路のいずれかの出力を前記同調信号として出
力することを特徴とする同調制御方式。
【請求項２】入力信号の中から制御電圧に応じて設定
される同調周波数近傍の信号を選択して出力する同調増
幅器と、所定の基準周波数信号と前記同調増幅器から出
力された同調信号との周波数比較を行う位相比較器と、
前記位相比較器による比較結果に応じた電圧を出力する
チャージポンプと、前記チャージポンプの出力から高周
波成分を除去して前記制御電圧として前記同調増幅器に
印加するローパスフィルタとを有する同調制御方式にお
いて、前記同調増幅器は、前記入力信号が一方端に入力される入力インピーダンス
素子と、帰還信号が一方端に入力される帰還インピーダ
ンス素子とを含んでおり、前記入力信号と前記帰還信号
とを加算する加算回路と、反転入力端子に第１の抵抗の一方端が接続され前記第１
の抵抗を介して交流信号が入力される差動入力増幅器
と、前記差動入力増幅器の反転入力端子および出力端子
の間に接続された第２の抵抗と、キャパシタあるいはイ
ンダクタによるリアクタンス素子と第３の抵抗とで構成
され前記制御電圧によって時定数が変更可能であって前
記第１の抵抗の他方端に接続された直列回路とを含み、
前記第３の抵抗および前記リアクタンス素子の接続部を
前記差動入力増幅器の非反転入力端子に接続した２つの
移相回路と、を備え、前記２つの移相回路のそれぞれを縦続接続し、
これら縦続接続された２つの移相回路のうち前段の前記
移相回路に対して前記加算回路によって加算された信号
を入力するとともに、後段の前記移相回路から出力され
た信号を前記帰還信号として前記帰還インピーダンス素
子の一方端に入力し、これら２つの移相回路のいずれか
の出力を前記同調信号として出力することを特徴とする
同調制御方式。
【請求項３】入力信号の中から制御電圧に応じて設定
される同調周波数近傍の信号を選択して出力する同調増
幅器と、所定の基準周波数信号と前記同調増幅器から出
力された同調信号との周波数比較を行う位相比較器と、
前記位相比較器による比較結果に応じた電圧を出力する
チャージポンプと、前記チャージポンプの出力から高周
波成分を除去して前記制御電圧として前記同調増幅器に
印加するローパスフィルタとを有する同調制御方式にお
いて、前記同調増幅器は、前記入力信号が一方端に入力される入力インピーダンス
素子と、帰還信号が一方端に入力される帰還インピーダ
ンス素子とを含んでおり、前記入力信号と前記帰還信号
とを加算する加算回路と、反転入力端子に第１の抵抗の一方端が接続され前記第１
の抵抗を介して交流信号が入力される差動入力増幅器
と、前記差動入力増幅器の出力端子に接続された第１の
分圧回路と、前記第１の分圧回路の出力端と前記差動入
力増幅器の反転入力端子との間に接続された第２の抵抗
と、キャパシタあるいはインダクタによるリアクタンス
素子と第３の抵抗とで構成され前記制御電圧によって時
定数が変更可能であって前記第１の抵抗の他方端に接続
された直列回路とを含み、前記第３の抵抗および前記リ
アクタンス素子の接続部を前記差動入力増幅器の非反転
入力端子に接続した２つの移相回路と、を備え、前記２つの移相回路のそれぞれを縦続接続し、
これら縦続接続された２つの移相回路のうち前段の前記
移相回路に対して前記加算回路によって加算された信号
を入力するとともに、後段の前記移相回路から出力され
た信号を前記帰還信号として前記帰還インピーダンス素
子の一方端に入力し、これら２つの移相回路のいずれか
の出力を前記同調信号として出力することを特徴とする
同調制御方式。
【請求項４】入力信号の中から制御電圧に応じて設定
される同調周波数近傍の信号を選択して出力する同調増
幅器と、所定の基準周波数信号と前記同調増幅器から出
力された同調信号との周波数比較を行う位相比較器と、
前記位相比較器による比較結果に応じた電圧を出力する
チャージポンプと、前記チャージポンプの出力から高周
波成分を除去して前記制御電圧として前記同調増幅器に
印加するローパスフィルタとを有する同調制御方式にお
いて、前記同調増幅器は、前記入力信号が一方端に入力される入力インピーダンス
素子と、帰還信号が一方端に入力される帰還インピーダ
ンス素子とを含んでおり、前記入力信号と前記帰還信号
とを加算する加算回路と、反転入力端子に第１の抵抗の一方端が接続され前記第１
の抵抗を介して交流信号が入力される差動入力増幅器
と、前記差動入力増幅器の反転入力端子と出力端子との
間に接続された第２の抵抗と、一方端が前記差動入力増
幅器の反転入力端子に接続され他方端が接地された第３
の抵抗と、キャパシタあるいはインダクタによるリアク
タンス素子と第４の抵抗とで構成され前記制御電圧によ
って時定数が変更可能であって前記第１の抵抗の他方端
に接続された直列回路とを含み、前記第４の抵抗および
前記リアクタンス素子の接続部を前記差動入力増幅器の
非反転入力端子に接続した２つの移相回路と、を備え、前記２つの移相回路のそれぞれを縦続接続し、
これら縦続接続された２つの移相回路のうち前段の前記
移相回路に対して前記加算回路によって加算された信号
を入力するとともに、後段の前記移相回路から出力され
た信号を前記帰還信号として前記帰還インピーダンス素
子の一方端に入力し、これら２つの移相回路のいずれか
の出力を前記同調信号として出力することを特徴とする
同調制御方式。
【請求項５】入力信号の中から制御電圧に応じて設定
された同調周波数近傍の信号を選択して出力する同調増
幅器と、所定の基準周波数信号と前記同調増幅器から出
力された同調信号との周波数比較を行う位相比較器と、
前記位相比較器による比較結果に応じた電圧を出力する
チャージポンプと、前記チャージポンプの出力から高周
波成分を除去して前記制御電圧として前記同調増幅器に
印加するローパスフィルタとを有する同調制御方式にお
いて、前記同調増幅器は、前記入力信号が一方端に入力される入力インピーダンス
素子と、帰還信号が一方端に入力される帰還インピーダ
ンス素子とを含んでおり、前記入力信号と前記帰還信号
とを加算する加算回路と、反転入力端子に第１の抵抗の一方端が接続され前記第１
の抵抗を介して交流信号が入力される差動入力増幅器
と、前記差動入力増幅器の反転入力端子および出力端子
の間に接続された第２の抵抗と、第３の抵抗およびキャ
パシタで構成され前記制御電圧によって時定数が変更可
能であって前記第１の抵抗の他方端に接続された直列回
路とを含み、前記第３の抵抗および前記キャパシタの接
続部を前記差動入力増幅器の非反転入力端子に接続した
第１の移相回路と、反転入力端子に第４の抵抗の一方端が接続され前記第４
の抵抗を介して交流信号が入力される差動入力増幅器
と、前記差動入力増幅器の出力端子に接続された第１の
分圧回路と、前記第１の分圧回路の出力端と前記差動入
力増幅器の反転入力端子との間に接続された第５の抵抗
と、第６の抵抗およびキャパシタで構成され前記制御電
圧によって時定数が変更可能であって前記第４の抵抗の
他方端に接続された直列回路とを含み、前記第６の抵抗
および前記キャパシタの接続部を前記差動入力増幅器の
非反転入力端子に接続した第２の移相回路と、反転入力端子に第７の抵抗の一方端が接続され前記第７
の抵抗を介して交流信号が入力される差動入力増幅器
と、前記差動入力増幅器の反転入力端子と出力端子との
間に接続された第８の抵抗と、一方端が前記差動入力増
幅器の反転入力端子に接続され他方端が接地された第９
の抵抗と、第１０の抵抗およびキャパシタで構成され前
記制御電圧によって時定数が変更可能であって前記第７
の抵抗の他方端に接続された直列回路とを含み、前記第
１０の抵抗および前記キャパシタの接続部を前記差動入
力増幅器の非反転入力端子に接続した第３の移相回路
と、反転入力端子に第１１の抵抗の一方端が接続され前記第
１１の抵抗を介して交流信号が入力される差動入力増幅
器と、前記差動入力増幅器の反転入力端子および出力端
子の間に接続された第１２の抵抗と、第１３の抵抗およ
びインダクタで構成され前記制御電圧によって時定数が
変更可能であって前記第１１の抵抗の他方端に接続され
た直列回路とを含み、前記第１３の抵抗および前記キャ
パシタの接続部を前記差動入力増幅器の非反転入力端子
に接続した第４の移相回路と、反転入力端子に第１４の抵抗の一方端が接続され前記第
１４の抵抗を介して交流信号が入力される差動入力増幅
器と、前記差動入力増幅器の出力端子に接続された第２
の分圧回路と、前記第２の分圧回路の出力端と前記差動
入力増幅器の反転入力端子との間に接続された第１５の
抵抗と、第１６の抵抗およびインダクタで構成され前記
制御電圧によって時定数が変更可能であって前記第１４
の抵抗の他方端に接続された直列回路とを含み、前記第
１６の抵抗および前記インダクタの接続部を前記差動入
力増幅器の非反転入力端子に接続した第５の移相回路
と、反転入力端子に第１７の抵抗の一方端が接続され前記第
１７の抵抗を介して交流信号が入力される差動入力増幅
器と、前記差動入力増幅器の反転入力端子と出力端子と
の間に接続された第１８の抵抗と、一方端が前記差動入
力増幅器の反転入力端子に接続され他方端が接地された
第１９の抵抗と、第２０の抵抗およびインダクタで構成
され前記制御電圧によって時定数が変更可能であって前
記第１７の抵抗の他方端に接続された直列回路とを含
み、前記第２０の抵抗および前記インダクタの接続部を
前記差動入力増幅器の非反転入力端子に接続した第６の
移相回路とのうち、いずれか２つの移相回路とを備え、
これら２つの移相回路を縦続接続し、これら縦続接続さ
れた２つの移相回路のうち前段の前記移相回路に対して
前記加算回路によって加算された信号を入力するととも
に、後段の前記移相回路から出力された信号を前記帰還
信号として前記帰還インピーダンス素子の一方端に入力
し、これら２つの移相回路のいずれかの出力を前記同調
信号として出力することを特徴とする同調制御方式。
【請求項６】請求項２〜５のいずれかにおいて、前記縦続接続された２つの移相回路内の双方の前記直列
回路に前記リアクタンス素子として前記キャパシタが含
まれている場合、あるいは双方の前記直列回路に前記リ
アクタンス素子として前記インダクタが含まれている場
合には、前記直列回路を構成する抵抗および前記リアク
タンス素子の接続の仕方を前記２つの移相回路において
反対にしたことを特徴とする同調制御方式。
【請求項７】請求項２〜５のいずれかにおいて、前記縦続接続された２つの移相回路内の一方の前記直列
回路に前記リアクタンス素子として前記キャパシタが含
まれ、他方の前記直列回路に前記リアクタンス素子とし
て前記インダクタが含まれている場合には、前記直列回
路を構成する抵抗および前記リアクタンス素子の接続の
仕方を前記２つの移相回路において同じにしたことを特
徴とする同調制御方式。
【請求項８】請求項１〜７のいずれかにおいて、前記縦続接続された２つの移相回路によって形成される
帰還ループの一部に、入力される交流信号の位相を変え
ずに出力する非反転回路を挿入することを特徴とする同
調制御方式。
【請求項９】請求項２〜５のいずれかにおいて、前記縦続接続された２つの移相回路によって形成される
帰還ループの一部に、入力される交流信号の位相を反転
して出力する位相反転回路を挿入し、前記縦続接続された２つの移相回路内の双方の前記直列
回路に前記キャパシタが含まれている場合には、前記直
列回路を構成する抵抗および前記キャパシタの接続の仕
方を前記２つの移相回路において同じにし、双方の前記
直列回路に前記インダクタが含まれている場合には、前
記直列回路を構成する抵抗および前記インダクタの接続
の仕方を前記２つの移相回路において同じにしたことを
特徴とする同調制御方式。
【請求項１０】請求項２〜５において、前記縦続接続された２つの移相回路によって形成される
帰還ループの一部に、入力される交流信号の位相を反転
して出力する位相反転回路を挿入し、前記縦続接続された２つの移相回路内の一方の前記直列
回路に前記リアクタンス素子として前記キャパシタが含
まれ、他方の前記直列回路に前記リアクタンス素子とし
て前記インダクタが含まれている場合には、前記直列回
路を構成する抵抗および前記リアクタンス素子の接続の
仕方を前記２つの移相回路において反対にしたことを特
徴とする同調制御方式。
【請求項１１】請求項１〜７のいずれかにおいて、前記２つの移相回路の前段にトランジスタによるホロワ
回路を接続することを特徴とする同調制御方式。
【請求項１２】請求項１〜１１のいずれかにおいて、前記縦続接続された２つの移相回路によって形成される
帰還ループの一部に第３の分圧回路を接続し、前記同調増幅器は、前記第３の分圧回路による分圧出力
に基づいて前記帰還信号を生成し、前記第３の分圧回路
に入力される交流信号を前記同調信号として出力するこ
とを特徴とする同調制御方式。
【請求項１３】請求項１〜１２のいずれかにおいて、前記縦続接続された２つの移相回路内の前記直列回路を
構成する抵抗の少なくとも一方を可変抵抗により形成
し、前記可変抵抗の抵抗値を前記制御電圧に応じて変え
ることで同調周波数を可変することを特徴とする同調制
御方式。
【請求項１４】請求項１〜１３のいずれかにおいて、前記差動入力増幅器は演算増幅器であることを特徴とす
る同調制御方式。
【請求項１５】請求項１〜１４のいずれかにおいて、構成部品を半導体基板上に一体形成したことを特徴とす
る同調制御方式。