JP4065820B2 - スパッタリング装置 - Google Patents

Description

本発明は、インピーダンスが広範囲に変化するスパッタリング負荷に対して、ほぼ一定の直流電力を供給するスパッタリング装置に関する。

この種の直流スパッタリング装置は、例えば薄膜形成装置として使用される。この場合、真空チャンバー内にアルゴンなどの不活性ガスを導入し、アルミニウム、銅、チタンなどからなるターゲット電極に数１００Ｖの負極性電圧を印加してプラズマ放電を発生させる。このプラズマ放電により、不活性ガスを正イオン化し、この正イオンを加速してターゲット表面に衝突させる。これにより、ターゲット材料を蒸発させ、この蒸気を半導体表面、光デスクなどの基板上に沈着させ、ターゲット材料からなる薄膜を基板上に形成する。

このようにガス中（または真空中）で、比較的低い電圧でプラズマ放電を発生させるスパッタリング装置では、ターゲットの材料や導入ガスの種類により、スパッタリング電圧が大きく変化する。例えば、一般的なスパッタリング電圧は、５００Ｖから１０００Ｖ程度まで、ほぼ２倍の電圧範囲で変化し、範囲内の各電圧において、同一の定格電力が要求される。すなわち、スパッタリング負荷のインピーダンスは約４倍の範囲で変化し、この広範にインピーダンスが変化するスパッタリング負荷に定電力を供給する必要がある。

図７は、１０ｋＷスパッタリング装置の出力特性の理想的な例を示している。この例では、負荷インピーダンスが２５Ωから１００Ωに約４倍変化している。定格電圧１０００Ｖで１００Ωの負荷に供給可能な電流は１０Ａであり、電圧５００Ｖでは２５Ωの負荷に２０Ａ供給できる。また、図７に示すように、この種の電源装置では、電流ゼロ付近で電圧が上昇する必要がある。スパッタリング装置では、プラズマ放電を開始するために、最初に定格電圧の１．５倍以上のトリガー電圧を印加する必要があるためである。

ところが、通常の電源装置の設計では、１０００Ｖ×１０Ａで電源を設計すると、回路方式により若干の差があるが５００Ｖでの最大電流も１０Ａ程度になる。このため、１０００Ｖと５００Ｖの両電圧でいずれも１０ｋＷをカバーするためには、１０００Ｖ×２０Ａ程度の大容量の電源装置を設計しなければならない。しかし、必要以上に大電力で設計されたコンバータは、変換回路の無効電流が増大して大きな損失を発生する。

図８は、従来の直流スパッタリング装置の一例を示す。直流電源４１は、例えば三相交流電源を整流する三相ブリッジ整流回路などである。直流電圧は高周波インバータ４２により高周波交流電圧に変換される。この高周波交流電圧は、トランス４３によりスパッタリングに適当な電圧に変換される。トランス４３の二次巻線４３２には、両端タップ４３３，４３４以外に中間タップ４３５が設けられ、必要な電圧に応じてタップ４３４，４３５がタップ切替器４３６により切替可能になっている。図では、中間タップ４３５に接続されている。選択されたタップからの交流電圧は、ブリッジ整流回路４４の交流入力端子に入力される。ブリッジ整流回路４４は変圧された高周波電圧を直流電圧に変換して、フィルターコンデンサ４５でリプル電圧を減少した負極電圧をスパッタリング負荷４６に給電する。スパッタリング負荷４６のハウジング４７は整流回路４４の正極側に接続され、かつ接地される。トランス４３は、商用電源電位とスパッタリング負荷４６とを絶縁する機能も有する。

この従来のスパッタリング装置では、スパッタリング負荷４６に導入されるガスおよびターゲット材料に応じて、予測されるスパッタリング負荷のインピーダンスの高低によりタップ４３４，４３５のいずれかを予め選択する。例えば６００Ｖ以下の低インピーダンス負荷材料では、中間タップ４３５を選択する。また成膜条件が変更され、９００Ｖ程度の高インピーダンス負荷が予測されるときは、図のように端部のタップ４３４を選択する。

しかし、放電開始後にガス温度が上昇するにつれ、スパッタリング負荷４６のインピーダンスも変化し、電圧が変化する。このため、変化後のインピーダンスに整合しないタップを選択した場合、定格電力が得られない電圧範囲に入り込み、所定のスパッタリング処理が得られない問題があった。

また、タップの切り替えを行う場合、安全を確保するために、必ず直流電源４１に入力されるＡＣ電源を遮断し、電源装置のカバーを外し、回路内のコンデンサの残留電荷を放電し、さらに放電完了を確認の上、タップの切り替えを行なわなければならず、非常に煩わしい作業が必要だった。電源装置の外から切り替えスイッチでタップを切り替える構造も可能ではあるが、装置の構造、特に絶縁構造および接点構造が複雑かつ高価となり、電源装置のコストアップを招く欠点があった。
特開２００１−３３５９２８号公報

本発明の課題は、トランスのタップを使用せずに、広いインピーダンス範囲のスパッタリング負荷に定格電力を供給できるスパッタリング装置を提供することにある。
本発明の他の課題は、スパッタリング負荷のインピーダンスが大きく変化しても、自動的にマッチングして定格電力を供給するスパッタリング装置を提供することにある。
本発明の他の課題は、例えば約４倍もの広い範囲でインピーダンスが変化するスパッタリング負荷に定格電力を供給できるスパッタリング装置を提供することである。

本発明のスパッタリング装置は、直流電源から入力される直流電圧を交流電圧に変換するインバータと、前記インバータからの交流電圧を変圧するマッチング回路と、前記マッチング回路により変圧された交流電圧を直流へ変換し、出力電力をスパッタリング負荷に供給する整流器とを具備し、前記マッチング回路は、前記インバータと前記整流器との間に設けられており、前記インバータからの交流電圧を変圧するトランスと、前記トランスの一次巻線および二次巻線の少なくとも一方と直列に設けられたインダクタンスと、前記整流器を介して前記スパッタリング負荷に対して並列に、前記インダクタンスと前記整流器との間に設けられたコンデンサとを有しており、前記インダクタンスと前記コンデンサとの共振動作により、定格電圧であるプラズマ放電電圧に比較して高電圧のプラズマ放電を開始させるトリガー電圧を発生させ、前記スパッタリング負荷に与える。

前記トランスの一次巻線と二次巻線との巻数比（二次巻線数／一次巻線数）は、前記スパッタリング負荷に求められる最高定格電圧と、前記直流電源の電圧との比（最高定格電圧／直流電源電圧）より小さくてもよい。

前記スパッタリング負荷に供給される電力を測定する電力検出装置を備え、前記電力検出装置からの信号により前記インバータをＰＷＭ制御してもよい。

前記インバータは、それぞれ逆並列ダイオードを有する２個の上アーム半導体スイッチおよび２個の下アーム半導体スイッチを有するブリッジインバータであり、前記電力検出装置によって検出した電力と設定電力との誤差信号に基づいて前記各アーム半導体スイッチをＰＷＭ制御することにより、スパッタリング負荷に供給する電力を定電力制御してもよい。

前記インバータは、それぞれ逆並列ダイオードを有する２個の上アーム半導体スイッチおよび２個の下アーム半導体スイッチを有するブリッジインバータであり、前記上アーム半導体スイッチおよび前記下アーム半導体スイッチのいずれか一方には常に一定のパルス幅（ＰＷＭ制御の最大パルス幅が好ましい）でオン信号を与え、前記上アーム半導体スイッチおよび前記下アーム半導体スイッチの他方には、前記電力検出装置によって検出した電力と設定電力との誤差信号に基づいてＰＷＭ制御されたオン信号を与えることにより、スパッタリング負荷に供給する電力を定電力制御してもよい。

前記トランスは、鉄心と、前記鉄心に互いに分離して設けられた一次巻線および二次巻線を有し、前記インダクタンスの少なくとも一部は、前記トランスのリーケージインダクタンスであってもよい。

前記トランスは、第１脚および第２脚を有する鉄心と、これら第１脚および第２脚にそれぞれ２分割して巻かれた一次巻線および二次巻線とを有し、前記インダクタンスの少なくとも一部は、前記トランスのリーケージインダクタンスであってもよい。

前記電力検出装置は、前記スパッタリング負荷に供給される電圧を計測する電圧センサと、前記スパッタリング負荷に供給される電流を計測する電流センサと、これらセンサが検出した電圧値および電流値を乗算して電力値を出力する乗算器とを備えていてもよい。
前記整流回路は倍圧整流回路であり、前記１次巻線と前記２次巻線との巻数比（二次巻線数／一次巻線数）が、前記スパッタリング負荷に求められる前記定格電圧と、前記直流電源の電圧との比の１／２（最高定格電圧／（２×直流電源電圧））より小さい。
前記直流電源の電圧をＥ（Ｖ）、スイッチング周波数をｆ（Ｈｚ）、前記巻数比をｎ、及び、前記トランスが供給する最大定格電圧をＩｍとして、前記インダクタンスの値が、ｎ×Ｅ／８（Ｉｍ×ｆ）以下である。

前記コンデンサの少なくとも一部は、前記トランスの前記一次巻線または前記二次巻線の浮遊分布容量であってもよい。
前記インダクタンスは、選定された巻数比と直流電源電圧において、定格最大電流を供給できる値に選定されていてもよい。
前記コンデンサは、選定されたインダクタンスによる電圧降下を補償して定格最大電圧を供給できる値に選定されていてもよい。

本発明によれば、トランス、インダクタンス、およびコンデンサの相互作用により広範囲で変化するスパッタリング負荷の全インピーダンス範囲に亘って、連続的に一定電力を供給することが可能である。

以下、図面を参照して本発明に係るスパッタリング装置の実施形態を説明する。ただし、本発明は以下の実施形態のみに限定されるものではなく、特許請求の範囲内において様々な変形が可能である。例えば、従来より周知の構成を付加してもよいし、実施形態の構成の一部を相互に置換してもよいし、各構成を従来より周知の構成と置換してもよい。

図１は本発明の第１実施形態を示す。直流電源１は限定されないが、例えば三相交流電源を整流した後、チョークコイルとコンデンサで平滑化した直流電圧を出力する三相ブリッジ整流回路である。直流電源１からの直流電圧は、インバータ２に供給される。この例のインバータ２は、４基の半導体スイッチＡ１〜Ａ４としてＭＯＳＦＥＴを使用したブリッジ型高周波インバータであり、直流電圧を高周波交流電圧に変換する。各半導体スイッチＡ１〜Ａ４には、逆並列ダイオードＢ１〜Ｂ４が並列に接続されている。ただし、半導体スイッチＡ１〜Ａ４としてＭＯＳＦＥＴを使用した場合には、ＭＯＳＦＥＴの寄生（内部）ダイオードを使用してもよい。その場合、逆並列ダイオードＢ１〜Ｂ４はＭＯＳＦＥＴと一体化される。半導体スイッチＡ１〜Ａ４としては、図示のＭＯＳＦＥＴ以外に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタなど他の素子も使用できる。インバータ２からの高周波交流電圧は、マッチング回路１０に入力される。マッチング回路１０はトランス３を有し、高周波交流電圧はトランス３の一次巻線３１に供給され、二次巻線３２から適当な電圧として出力される。

一次巻線３１と二次巻線３２の巻数比（二次巻線数／一次巻線数）をｎとする。ｎは後述するように、直流電源１の電圧とスパッタリング電圧から選定される。この例のトランス３は、一次巻線３１と二次巻線３２間の漏れインダクタンス、いわゆるリーケージインダクタンスが故意に生じるように作ったリーケージトランスである。図面ではインダクタンスLがトランス３から分離して記載されているが、この例ではリーケージインダクタンスをインダクタンスLとして利用している。したがって、インダクタンスLは別個の部品として設けられているのではなく、トランス３と一体化している。ただし、一次巻線３１と二次巻線３２間の漏れインダクタンスが殆ど生じない低リーケージトランスを使用し、インダクタンスLとして二次巻線３２と直列にコイルを配置することも可能であるし、あるいは、一次巻線３１と二次巻線３２間の漏れインダクタンスをインダクタンスLの値よりも少なくして、インダクタンスLの一部を二次巻線３２と直列に接続されたコイルで構成してもよい。

インダクタンスＬはトランス３の一次巻線３１と直列に設けることもできる。この場合に必要なインダクタンス値は、二次巻線３２側に設けた場合に必要なインダクタンス値を巻線比ｎの二乗で除した値が目安となる。さらに、インダクタンスＬをトランス３の一次巻線３１および二次巻線３２の両方に設けることも可能である。これらの場合、後述するコンデンサＣをインダクタンスＬと整流器４との間に設ければよい。

二次巻線３２に中間タップは設けられていない。二次巻線３２には、インダクタンスLを介して、コンデンサＣが並列に接続されている。トランス３、インダクタンスＬ、およびコンデンサＣは、相互作用により広範囲に共振可能なマッチング回路１０を構成する。マッチング回路１０は、特に負荷のインピーダンスが高い時には共振モードで動作する。コンデンサＣの必要容量は、インバータの変換周波数が高くなるにつれ原理的に小さくなるので、トランス３の二次巻線３２または一次巻線３１の浮遊分布容量をコンデンサＣの一部または全部として利用してもよい。

コンデンサＣの両端に生じる交流電圧は、ブリッジ整流回路４に入力される。この例のブリッジ整流回路４は、４基のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を有し、変圧された高周波電圧を直流電圧に変換する。ブリッジ整流回路４と並列にフィルターコンデンサ５が接続され、整流後の直流電圧からリプルを吸収する。フィルターコンデンサ５の容量は高周波電圧の周波数およびスパッタリング電流にもよるが０．１μＦ〜１０μＦ程度であると好ましい。ただし、この範囲には限定されない。得られた直流電圧がスパッタリング負荷６に供給される。スパッタリング負荷６は金属製のハウジング７を有する。ハウジング７は整流回路４の正極側に接続され、かつ接地されている。

この例では、スパッタリング負荷６に供給される電圧を計測する出力電圧検出器８と、スパッタリング負荷６へ流れる電流を計測する出力電流検出器９と、これらからの電圧信号および電流信号を乗算して電力を計算する乗算回路１１が設けられている。乗算回路１１からの出力は、誤差増幅器１２の一方の入力へ供給され、誤差増幅器１２の他方の入力には設定電力信号Ｐｓが入力される。誤差増幅器１２はこれら入力信号を比較して、入力信号の差分に対応する誤差信号Ｖｅを、周知のパルス幅変調またはパルス幅制御（ＰＷＭ）回路１４に与える。

ＰＷＭ回路１４は、誤差信号Ｖｅに基づいてインバータ２のＰＷＭ制御を行い、スパッタリング負荷６へ供給する電力を一定に保つようにフィードバック制御する。インバータ２の上アーム第１列をＭＯＳＦＥＴ＿Ａ１、上アーム第２列をＭＯＳＦＥＴ＿Ａ２、下アーム第１列をＭＯＳＦＥＴ＿Ａ３、下アーム第２列をＭＯＳＦＥＴ＿Ａ４とした場合、Ａ１とＡ４、Ａ２とＡ３がそれぞれ同相信号で駆動され、各グループ（Ａ１とＡ４、Ａ２とＡ３）は交互にＯＮ／ＯＦＦされる。例えば、インバータ２の変換周波数が５０ｋＨｚである場合には、各グループは半サイクル１０μｓ毎に交互にオンされ、休止時間（デットタイム）は１μｓとされる。この場合、各グループのオン時間は、０〜９μｓの範囲内で誤差信号Ｖｅに対応して制御される。例えば、スパッタリング負荷６へ供給される出力電力が基準値よりも低く、誤差信号Ｖｅの電圧が低い場合には、オン時間を広げて出力電力を高める。逆に、出力電力が基準値よりも高く、誤差信号Ｖｅの電圧が高い場合には、オン時間を狭めて出力電力を低める。これにより、出力電力を安定化させる。なお、各ＭＯＳＦＥＴ＿Ａ１〜Ａ４のゲート回路は実際には電気的に絶縁されなければならないが、絶縁回路は図面では省略している。

直流電源１の電圧Ｅ（Ｖ）、トランス３の巻数比ｎ、インダクタンスＬの値Ｌ_１、コンデンサＣの容量Ｃ_１の関係は、厳密な数式により規定することも可能であるが、以下の簡単な数式で目安を付けた値からシミュレーション、およびカットアンドトライで定数を選定することも可能である。

（１）巻数比ｎの選定
巻数比ｎは、最高定格電圧Ｖｈ（Ｖ）と最低直流電圧Ｅ（Ｖ）の比ｍ（Ｖｈ／Ｅ）より小さいことが望ましい。すなわち、ｎ＜ｍ＝Ｖｈ／Ｅであることが望ましい。さらに望ましくは、ｎはｍの５０％〜９０％の範囲とされる。例えば、直流電源１の電圧Ｅの最低値を２５０Ｖとし、スパッタリング負荷６へ供給される最高定格電圧を１０００Ｖとした場合、ｍ＝４である。単純なトランスを用いた場合には、ｎ＝ｍ＝４でなければ１０００Ｖを発生できない。しかし、本発明では特に高インピーダンス負荷の場合に共振モードで変圧することにより、ｎとして４より小さい値を用いることができる。後述の実施例ではｎ＝３（ｍの７５％）とする。ただし、この値に限定されることはない。

（２）インダクタンスＬの選定
インダクタンスＬの値Ｌ_１（Ｈ）は、直流電源１の電圧Ｅ（Ｖ）、スイッチング周波数ｆ（Ｈｚ）、巻数比ｎのトランスで最大定格電流Ｉｍ（Ａ）を供給できるインダクタンス値Ｌ_０以下とする。下式を目安とする。
Ｌ_１＜Ｌ_０＝ｎ×Ｅ／８（Ｉｍ×ｆ）
例えば、スイッチング周波数ｆ＝５０ｋＨｚ、Ｉｍ＝２０Ａとした場合、
Ｌ_１＜３×２５０／８（２０×５０ｋ）＝９３μＨ
したがって、後述の実施例ではＬ_１＝８０μＨとする。

（３）コンデンサＣの選定
コンデンサＣは、高インピーダンス負荷時に、原理的に必要な巻数比ｍより小さな巻数比ｎを選定したことによる二次巻線の電圧不足を、インダクタンスＬとの共振作用により補償するものである。コンデンサＣの容量Ｃ_１の目安は、前記のように選定されたインダクタンスＬと直列共振する下式の容量Ｃ_０よりも小さいことが条件であるとしか現在解析できていない。発明者はさらにシミュレーションと実験を行い、容量Ｃ_１を選定している。
Ｃ_０＝１／（ω^２×Ｌ）
後述する実施例の条件では、
Ｃ_０＝１／（２×π×ｆ）^２×Ｌ＝１／（（２×π×５０ｋ）^２×８０μ）＝１２７ｎＦ
である。実施例では、コンデンサＣの容量Ｃ_１＝２０ｎＦとした。

表１は、巻数比ｎを２、３、４、５、６に変化させ、直流電源１の電圧２５０Ｖ、インバータ変換周波数５０ｋＨｚ、最大パルス幅９μｓ（デューティ比：０．９）にて、５００Ｖ×２０Ａと１０００Ｖ×１０Ａを得ることができたインダクタンスＬの値Ｌ_１とコンデンサＣの容量Ｃ_１の組み合わせ、並びにそれぞれの負荷におけるインバータ電流のピーク値Ｉｐのシュミレーション結果をまとめたものである。また、スパッタリングではプラズマ放電を開始するために、プラズマ放電電圧の１．５倍程度のトリガー電圧を必要とするので、負荷インピーダンス１００ｋΩ時の出力電圧をシミュレーションした結果も、トリガー電圧として併せて示す。

シミュレーション条件は以下の通りである。
直流電源１の電圧Ｅ＝２５０Ｖ
ｆ＝５０ｋＨｚ
最大パルス変調幅（Ｔｏｎｍａｘ）＝９μｓ
低インピーダンス時
負荷：２５Ω、出力５００Ｖ×２０Ａ、電力：１０ｋＷ
高インピーダンス時
負荷：１００Ω、出力１０００Ｖ×１０Ａ、電力：１０ｋＷ
プラズマ放電前インピーダンス：１００ｋΩ

表１から判るように、ｎ＝２以上であれば、どの巻数比ｎでも一応出力は得られた。しかし、高低負荷インピーダンスにおけるインバータ電流のピーク値Ｉｐの絶対値が小さいのは、ｎ＝２または３の時であった。すなわち、巻数比ｎ＝２〜３を基本としてインダクタンスＬ，コンデンサＣを選定すれば、広い範囲の負荷インピーダンスに最大定格電力を供給しながらも、トランスおよび半導体スイッチング素子に要求される定格電流が小さくなり、効率が向上し、装置の小型化が図れることが明らかである。
一方、ｎ＝３以上であれば、インダクタンスＬとコンデンサＣの共振作用により、トリガー時のような軽負荷時に定格電圧以上の高電圧を発生できる利点がある。
ｎ＝１では、各負荷インピーダンスに対して、定格出力を出せるＬ，Ｃの組み合わせは見つからなかった。

図２は、本発明の第２実施形態を示す。図１に示した第１実施形態と同一の箇所には同一符号を付して説明を省略する。この第２実施形態では、インバータ２の上アームの半導体スイッチ（この例ではＭＯＳＦＥＴ）Ａ１，Ａ２の制御方法が変更されている。この構成によれば、直流電源１の出力電圧に変動がある場合に、スパッタリング負荷６へ供給する出力電圧のリプルを小さくする効果が得られる。

通常、直流電源は商用交流電源から作るのが普通である。商用交流電源は±１０％程度の変動を見込む必要があり、それを整流して得られる直流電源電圧も同じく±１０％程度の変動を有する。例えば、直流電源１の−１０％時の電圧Ｅが２５０Ｖである場合、最大電圧は３００Ｖとなる。図１の実施形態のＰＷＭ回路１４は、電源電圧が上昇したときにスイッチング素子Ａ１〜Ａ４全てのオン時間を共通に短くして定電力にするように制御する。このため、スパッタリング負荷６へ供給される出力電圧のリプルが増加する。通常のＰＷＭ制御の欠点の一つは、パルス幅を短くすると、インバータからの出力電流供給時間が短縮するため、リプルが増加することである。

これに対し、図２の実施形態では、インバータ２の下アームと上アームの制御方法を異ならせる。Ａ１とＡ４、Ａ２とＡ３がそれぞれ同時にオンされ、各グループ（Ａ１とＡ４、Ａ２とＡ３）が交互にオンされる点は第１実施形態と同様である。また、下アームのＭＯＳＦＥＴ＿Ａ３、Ａ４は、図１と同様のパルス幅変調（ＰＷＭ）回路１４ＡによりＰＷＭ制御される。すなわち、スパッタリング負荷６へ供給される出力電力が基準値よりも低く、誤差信号Ｖｅの電圧が低い場合には、オン時間を広げて出力電力を高める。逆に、誤差信号Ｖｅの電圧が高い場合には、オン時間を狭めて出力電力を低める。

一方、上アームのＭＯＳＦＥＴ＿Ａ１、Ａ２は、パルス幅変調が行われず、変調回路１５により常に、下アームのＰＷＭ制御における最大パルス幅（例えば９μｓ）で一定時間オンされる。なお、この一定時間は最大パルス幅であることが好ましいが、それより若干短くても制御は可能である。この結果、電源電圧が上昇すると、下アームのＡ３、Ａ４のパルス幅は短くなるが、上アームのパルス幅は一定のままである。このため、下アームのＭＯＳＦＥＴ＿Ａ３、Ａ４がオフした後も、対応する同位相の上アームのＭＯＳＦＥＴ＿Ａ１、Ａ２が最大パルス幅（例えば９μｓ）でオンするので、インバータ２からの出力電流供給時間は全てのＭＯＳＦＥＴ＿Ａ１〜Ａ４をＰＷＭ制御する場合に比べて長くなり、リプルが増加しにくい。特に、電源電圧Ｅが上昇した時のＭＯＳＦＥＴ電流ピーク値が増加しない。図３は、この実施形態におけるＭＯＳＦＥＴ＿Ａ１〜Ａ４の各ゲート信号Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４を示すタイミングチャートである。

図４は、フィルターコンデンサ５として１μＦを使用し、トランス３、インダクタンスＬ、コンデンサＣを先の例と同一とし、直流電源電圧Ｅ＝３００Ｖ、負荷インピーダンス＝２５Ωの条件で得られた出力電圧Ｖ_０の波形、およびインバータ電流Ｉｐの波形を示すグラフである。図４（ａ）および（ｂ）は、図１に示す第１実施形態での結果であり、図４（ｃ）および（ｄ）は、図２に示す第２実施形態での結果である。

第１実施形態においては、ＰＷＭ信号のパルス幅が６μｓの時に定格電力が得られ、出力電圧Ｖ_ｏ１の波形は図４（ａ）、インバータ電流Ｉ_ｐ１の波形は図４（ｂ）に示す通りになった。一方、第２実施形態においては、ＰＷＭ信号のパルス幅が５μｓの時に定格電力が得られ、出力電圧Ｖ_ｏ２の波形は図４（ｃ）、インバータ電流Ｉ_ｐ２の波形は図４（ｄ）で示すとおりになった。図４（ａ）〜（ｄ）の比較から明らかなように、第１実施形態ではインバータ電流Ｉ_ｐ１が０になる通流停止期間が生じて、出力電圧Ｖ_ｏ１に比較的大きなリプルが生じるのに対し、第２実施形態では、インバータ電流Ｉ_ｐ２の通流期間が広がって出力電圧Ｖ_ｏ２のリプルが減少し、さらにインバータ電流Ｉ_ｐ２のピーク値も低下した。

図５はいずれの実施形態にも適用できるトランス３の好ましい例を示す。この例では、一次巻線３１と二次巻線３２が同心的に重ねて実装されていない。また、一次巻線３１は巻線Ｎ１１とＮ１２に、二次巻線は巻線Ｎ２１とＮ２２にそれぞれ２分割されている。この例で使用する鉄心は、Ｕコア２０とＩコア２１からなる。Ｕコア２０の第１脚２０Ａには巻線Ｎ１１と巻線Ｎ２１が互いに離間して配置され、第２脚２０Ｂには巻線Ｎ１２と巻線Ｎ２２が互いに離間して配置されている。巻線Ｎ１１とＮ１２、巻線Ｎ２１とＮ２２はそれぞれ直列かつ同極性に接続されている。

このような構造によれば、一次巻線３１および二次巻線３２の表面積がいずれも大きくなって放熱効果が高まり、巻線の温度上昇を抑えることができる。また、リーケージインダクタンスが大きくなるため、二次側のインダクタンスＬをリーケージインダクタンスのみで形成することが容易である。よって、トランス３とは別の部品としてのインダクタンスＬを設ける必要が無くなる。

図６は本発明の第３実施形態を示している。図１に示す第１実施形態と同一の箇所には同一符号を付して説明を省略する。この例では、整流器として倍圧整流回路４Ａを使用したことを特徴としている。倍圧整流回路４Ａは、マッチング回路１０からの一方の出力端に逆極性で接続された一対のダイオードＤ１，Ｄ３と、他方の出力端に接続された一対のコンデンサ５Ａ，５Ｂとを有する。

倍圧整流回路４Ａを使用することにより、スパッタリング負荷６へ供給される出力電圧は、マッチング回路１０の出力電圧の約２倍になる。したがって、トランス３Ａの巻数比ｎは、最高定格電圧Ｖｈ（Ｖ）と最低直流電圧Ｅ（Ｖ）の比ｍ（Ｖｈ／Ｅ）の１／２より小さいことが望ましい。すなわち、ｎ＜ｍ／２＝Ｖｈ／２Ｅであることが望ましい。さらに望ましくは、ｎはｍ／２の５０％〜９０％の範囲とされる。

この第３実施形態においても、インバータ２を第２実施形態と同様に変更することができる。

本発明のスパッタリング装置は、広範に変動する負荷インピーダンスに対応して常にほぼ一定の定格電力を供給できる。また、インバータ電流を全電圧範囲でバランスよく制限できるため、スイッチング損失およびトランスの巻線損失なども低減できる。

本発明の第１実施形態を示す回路図である。 本発明の第２実施形態を示す回路図である。 本発明の第２実施形態におけるスイッチング信号波形を示すグラフである。 本発明の第１および第２実施形態における出力電圧波形およびインバータ電流を示すグラフである。 本発明に適したトランスの一例を示す正面図である。 本発明の第３実施形態を示す回路図である。 スパッタリング装置に要求される出力電圧および電流を示すグラフである。 従来のスパッタリング装置の一例を示す回路図である。

符号の説明

１ 直流電源
２ インバータ
Ａ１〜Ａ４ スイッチング素子
Ｂ１〜Ｂ４ 逆並列ダイオード
３ トランス
３１ 一次巻線
３２ 二次巻線
Ｌ インダクタンス
Ｃ コンデンサ
４ 整流器
Ｄ１〜Ｄ４ ダイオード
５ コンデンサ
６ スパッタリング負荷
７ ハウジング
８ 出力電圧検出器
９ 出力電流検出器
１０ マッチング回路
１１ 乗算回路
１２ 誤差増幅器
１４、１４Ａ パルス幅変調（ＰＷＭ）回路
１５ 変調回路
２０ Ｕコア
２０Ａ 第１脚
２０Ｂ 第２脚
２１ Ｉコア
Ｎ_１１〜Ｎ_２２ 巻線

Claims (11)

1. 直流電源から入力される直流電圧を交流電圧に変換するインバータと、
   前記インバータからの交流電圧を変圧するマッチング回路と、
   前記マッチング回路により変圧された交流電圧を直流へ変換し、出力電力をスパッタリング負荷に供給する整流器と
   を具備し、
   前記マッチング回路は、前記インバータと前記整流器との間に設けられており、
   前記インバータからの交流電圧を変圧するトランスと、
   前記トランスの一次巻線および二次巻線の少なくとも一方と直列に設けられたインダクタンスと、
   前記整流器を介して前記スパッタリング負荷に対して並列に、前記インダクタンスと前記整流器との間に設けられたコンデンサと
   を有しており、前記インダクタンスと前記コンデンサとの共振動作により、定格電圧であるプラズマ放電電圧に比較して高電圧のプラズマ放電を開始させるトリガー電圧を発生させ、前記スパッタリング負荷に与えることを特徴とするスパッタリング装置。
2. 前記トランスの一次巻線と二次巻線との巻数比（二次巻線数／一次巻線数）は、前記スパッタリング負荷に求められる最高定格電圧と、前記直流電源の電圧との比（最高定格電圧／直流電源電圧）より小さいことを特徴とする請求項１記載のスパッタリング装置。
3. 前記スパッタリング負荷に供給される電力を測定する電力検出装置を備え、前記電力検出装置からの信号により前記インバータをＰＷＭ制御することを特徴とする請求項１または２記載のスパッタリング装置。
4. 前記インバータは、それぞれ逆並列ダイオードを有する２個の上アーム半導体スイッチおよび２個の下アーム半導体スイッチを有するブリッジインバータであり、
   前記電力検出装置によって検出した電力と設定電力との誤差信号に基づいて前記各アーム半導体スイッチをＰＷＭ制御することにより、スパッタリング負荷に供給する電力を定電力制御することを特徴とする請求項３のスパッタリング装置。
5. 前記インバータは、それぞれ逆並列ダイオードを有する２個の上アーム半導体スイッチおよび２個の下アーム半導体スイッチを有するブリッジインバータであり、
   前記上アーム半導体スイッチおよび前記下アーム半導体スイッチのいずれか一方には常に一定のパルス幅でオン信号を与え、前記上アーム半導体スイッチおよび前記下アーム半導体スイッチの他方には、前記電力検出装置によって検出した電力と設定電力との誤差信号に基づいてＰＷＭ制御されたオン信号を与えることにより、スパッタリング負荷に供給する電力を定電力制御することを特徴とする請求項３のスパッタリング装置。
6. 前記トランスは、
   鉄心と、
   前記鉄心に互いに分離して設けられた一次巻線および二次巻線を有し、
   前記インダクタンスの少なくとも一部は、前記トランスのリーケージインダクタンスであることを特徴とする請求項１〜５のいずれかに記載のスパッタリング装置。
7. 前記トランスは、
   第１脚および第２脚を有する鉄心と、
   これら第１脚および第２脚にそれぞれ２分割して巻かれた一次巻線および二次巻線と
   を有し、前記インダクタンスの少なくとも一部は、前記トランスのリーケージインダクタンスであることを特徴とする請求項１〜５のいずれかに記載のスパッタリング装置。
8. 前記電力検出装置は、
   前記スパッタリング負荷に供給される電圧を計測する電圧センサと、
   前記スパッタリング負荷に供給される電流を計測する電流センサと、
   これらセンサが検出した電圧値および電流値を乗算して電力値を出力する乗算器と
   を備えていることを特徴とする請求項３〜５のいずれかに記載のスパッタリング装置。
9. 前記コンデンサの少なくとも一部は、前記トランスの前記一次巻線または前記二次巻線の浮遊分布容量であることを特徴とする請求項１〜８のいずれかに記載のスパッタリング装置。
10. 前記整流回路は倍圧整流回路であり、前記１次巻線と前記２次巻線との巻数比（二次巻線数／一次巻線数）が、前記スパッタリング負荷に求められる前記定格電圧と、前記直流電源の電圧との比の１／２（最高定格電圧／（２×直流電源電圧））より小さいことを特徴とする請求項１から請求項９のいずれかに記載のスパッタリング装置。
11. 前記直流電源の電圧をＥ（Ｖ）、スイッチング周波数をｆ（Ｈｚ）、前記巻線数比をｎ、及び、前記トランスが供給する最大定格電圧をＩｍとして、前記インダクタンスの値が、ｎ×Ｅ／８（Ｉｍ×ｆ）以下であることを特徴とする請求項１から請求項１０のいずれかに記載のスパッタリング装置。

Images