JP4063897B2

JP4063897B2 - 液晶表示装置の製造方法

Info

Publication number: JP4063897B2
Application number: JP24807095A
Authority: JP
Inventors: 卓志中園
Original assignee: 東芝松下ディスプレイテクノロジー株式会社
Priority date: 1995-09-26
Filing date: 1995-09-26
Publication date: 2008-03-19
Anticipated expiration: 2015-09-26
Also published as: JPH0990417A

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置の製造方法に係り、特に信頼性の高い多結晶シリコン薄膜トランジスタを備えた液晶表示装置をガラス基板のような歪点や融点の低い基板上に形成する、液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄型、低消費電力等の特徴を生かして、テレビあるいはグラフィックディスプレイなどの表示素子として盛んに利用されている。中でも、薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと略称）をスイッチング素子として用いたアクティブマトリックス型液晶表示装置は、高速応答性に優れ、高精細化に適しており、ディスプレイ画面の高画質化、大型化、カラー画像化を実現するものとして注目されている。
【０００３】
このアクティブマトリックス型液晶表示装置の表示素子部分は、一般的にＴＦＴのようなスイッチング用アクティブ素子とこれに接続された画素電極が配設されたアクティブ素子アレイ基板と、これに対向して配置される対向電極が形成された対向基板と、これら基板間に挟持される液晶組成物と、さらに各基板の外表面側に貼設される偏光板とからその主要部分が構成されている。
【０００４】
上記のシリコン薄膜トランジスタとしては、多結晶シリコン（ポリシリコン）薄膜トランジスタ（以下poly-Si ＴＦＴ）が、画素部スイッチング素子および液晶駆動回路の両方として、石英などの絶縁性基板上に形成できることから、いわゆる駆動回路一体型の液晶表示装置のＴＦＴ素子として好適なものと考えられている。また、ＴＦＴ素子として小型でありながら移動度が高く高性能であることから、液晶駆動回路や画素部スイッチング素子のさらなる小型化や各画素のさらなる微細化を実現可能な素子として開発が進められている。
【０００５】
その製造方法は、工程温度で大別される。その一つは、1000℃に近い温度を使用する高温プロセスと呼ばれるものである。その工程は単結晶シリコン半導体と同様な製造工程を踏襲しているので、製造プロセス全体の温度が上記のように1000℃に近い温度となる。このため、基板として利用可能な材質としては必然的に、歪点や融点の高い石英基板を使用する必要がある。
【０００６】
これに対して、基板として大型のガラス基板を使用して、同一の製造プロセスで製造できる製品数を多くするとともに基板材料としても安価なものにして製品コスト全体での低減を目標とした、低温プロセスの開発が鋭意進めている。この低温プロセス法は、大判ガラス基板を用いて、その一枚の大判ガラス基板から液晶パネルとして 4〜 6何枚を得ることで、上記のような製造コストの低下の効果を図る、というものである。この低温プロセス法では、ガラス基板の歪点や融点が 600℃程度であることから、その製造プロセス中での最高プロセス温度としてはは 600℃程度以下としなければならないという制約がある。この点で、高温プロセス法とは大きく異なっている。このため、高温プロセス法にはない問題があり、それが低温プロセス法の利用の大きな妨げとなっていた。その中の主要な物の一つとして、ソース／ドレイン（以下、Ｓ／Ｄと略称）の再結晶化の問題がある。
【０００７】
Ｓ／Ｄは、ゲート電極をマスクとして自己整合的に不純物イオンが多結晶シリコン膜に打ち込まれることで形成される。このとき不純物イオンが打ち込まれた多結晶シリコンは、そのドーズ量に依存して結晶が破壊されてアモルファス状態となる。高温プロセスでは 800℃程度の温度で熱処理することが可能であり、適正な時間（数時間）で再結晶化が起こるので、熱処理を施すことによって多結晶が回復する。その結果、抵抗値も低減し、良好なＳ／Ｄとしての特性を得ることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、低温プロセス法では、上記のような不純物イオン打込み後のＳ／Ｄ部分の再結晶化に際しては 600℃以上の温度が使用できない。このため、適正な時間での再結晶化が不可能となり、Ｓ／Ｄの抵抗値が低減せず、Ｓ／Ｄとしての良好な特性を得ることができず、その結果、液晶表示装置用のＴＦＴとしての良好な動作特性が得られないという問題があった。
【０００９】
本発明は、このような問題を解決するために成されたもので、その目的は、ガラス基板のような歪点や融点の低い基板上に形成された、動作特性が良好で信頼性の高い多結晶シリコン薄膜トランジスタを備えた液晶表示装置を製造する製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置の製造方法においては、Ｓ／Ｄ形成の際に電気的不純物を多結晶シリコン膜に打ち込んだ後、その活性層の多結晶シリコン膜中もしくはそれと他の膜との界面に、 600℃以下の熱処理によって再結晶化が有効に行なわれる未破壊の結晶を残すようにしたことが特徴である。即ち、より詳細には、歪点が600℃以下の基板上に、活性層となる多結晶シリコン膜を形成する工程と、前記多結晶シリコン膜の、活性層としてのチャネル領域を避けて、該チャネル領域の両脇部分に、活性層の膜厚に対応させてドーズ量を制御して電気的不純物を打ち込み、該部分の膜中に未破壊の結晶核を残す工程と、前記多結晶シリコン膜を含む前記基板に対して前記歪点以下の温度で熱処理を施して、前記チャネル領域の両脇部分を含む前記活性層を活性化するとともに前記両脇部分を再結晶化して該部分をソース・ドレインとする工程と、前記ソースおよび前記ドレインに各々オーミックコンタクトする信号配線および画素電極をそれぞれ形成する工程と、前記活性層の前記チャネル領域にゲート絶縁膜を介して対面するゲート電極に接続された走査配線を形成する工程と、前記基板に間隙を保持して対向配置され前記画素電極と対向する位置ごとに画素を形成する対向電極を前記基板とは異なる第２の基板上に形成する工程と、前記基板と前記第２の基板とを、前記画素電極と前記対向電極とが間隙を保持しつつ対向するように組み合わせ、前記両基板どうしの間隙に液晶層を挟持させる工程と、を具備することを特徴とする液晶表示装置の製造方法である。
【００１２】
不純物イオンの打ち込み後のＳ／Ｄ部分の再結晶は、次のような機構によるものと考えられる。即ち、
（１）潜伏期間：アモルファスシリコンを熱処理するが、その変化は確認できない。結晶状態は透過電子顕微鏡（ＴＥＭ）で調査するが、その観察で変化が確認できない期間である。ＴＥＭで確認できないような超ミクロ領域で何かが起こっていることは充分考えられるが、観察の手段が無いので、詳細は未詳である。
（２）核発生：結晶粒の基となる核が発生する。
（３）核成長：発生した核が成長する。成長した核同士が衝突したところで成長が止まる。
【００１３】
このような機構について、実験により確認した結果、 600℃の熱処理温度では潜伏時間は１０時間程度以上であることが判った。つまり、少なくとも１０時間経たないと核の発生がないので、再結晶も始まらないことが判明している。
【００１４】
その１０時間経った後に、１０μｍ平方あたり 1個程度の、膜厚に対して極めて小さな結晶核が発生する。その結晶核は、 600℃の条件下では成長速度＊１〜４ｎｍ／分で成長する。つまり、１時間でほぼ８０ｎｍ程度の直径（換言すれば厚さ）に成長する。つまり、 1時間で一般的な活性層の膜厚分程度の厚さにまで成長する。
【００１５】
このように、Ｓ／Ｄ部分の活性層中に結晶核が全く無い従来の場合、つまりＳ／Ｄが完全にアモルファス状態となっていた場合には、10時間以上もかかってようやく小さな結晶核が生じるまでの間は再結晶化が始まらないので 1〜 2時間程度といった適正な時間内での再結晶化は不可能であり、スループットが極めて劣悪であるという問題があった。しかし、本発明の如く未破壊の結晶を残しておいた場合には、その未破壊の結晶が核となって結晶の成長が直ちに始まり、上記のような従来の場合よりも飛躍的に短時間（上記例では１時間程度）のうちに、活性層の膜厚程度の厚さにまで十分に大きく結晶が成長する。よって、このような現象を利用して、本発明においては数時間程度の 600℃の熱処理で、Ｓ／Ｄの半導体膜を確実に再結晶化して、抵抗値が十分に低減した良好な材質のＳ／Ｄを形成することができる。その結果、動作特性が良好で信頼性も高い多結晶シリコンＴＦＴをガラス基板上に備えた液晶表示装置を、時間効率良く低コストで製造することができる。
【００１６】
【発明の実施の形態】
以下、本発明の液晶表示装置の製造方法を、特にその多結晶シリコン薄膜トランジスタ（以下、ｐ−ＳｉＴＦＴと略称）の形成プロセスを中心として、以下に述べる。図１は、本発明の製造方法における、特に液晶表示装置のＴＦＴアレイ基板のＴＦＴ部分近傍の製造工程を示す断面図である。図２は、本発明の製造方法によって製造された液晶表示装置の概要を示す図である。
【００１７】
図１（ａ）に示すように、基板１０１上に、減圧ＣＶＤ装置を用いてジシランガスの熱分解法により、膜厚50ｎｍの非晶質シリコン（以下、ａ−Ｓｉと略称）膜１０２を成膜する。基板１０１の絶縁性基板材料としては例えば無アルカリガラスが使用できる。
【００１８】
続いて、図１（ｂ）に示すように、 600℃・25時間のアニールを行ない、固相成長による結晶化でａ−Ｓｉ膜１０２を多結晶化して、多結晶シリコン（ｐ−Ｓｉ）膜１０３を形成する。そしてそのｐ−Ｓｉ膜１０３を活性層の島状に加工する。
【００１９】
そしてこのｐ−Ｓｉ膜１０３上を覆うように、図１（ｃ）に示すように、膜厚 100ｎｍのゲート絶縁膜１０４としてシリコン酸化膜を形成する。そしてその上に、ゲート電極１０５を形成する。
【００２０】
続いて、図１（ｄ）に示すように、ゲート電極１０５をマスクとして自己整合的にソース・ドレイン（Ｓ／Ｄ）１０６ａ、１０６ｂを形成する。即ち、活性層としてのｐ−Ｓｉ膜１０３のうちゲート電極１０５で覆われていない部分つまりチャネル領域１０７以外の部分に電気的不純物の打ち込みを行なって、その部分をＳ／Ｄ１０６ａ、１０６ｂとする。このとき、不純物イオンの打ち込みには、イオン注入法、あるいはイオンドーピング法など、いずれを用いても構わない。前記のような打ち込みを行なった場合には一般に、特定の臨界ドーズ量以上で不純物が打ち込まれると多結晶シリコン結晶の骨格が崩れて、その部分がアモルファスシリコン状態となる。
【００２１】
このような臨界ドーズ量以上の打ち込み量としては、リン（Ｐ）を打ち込んだ場合で 6×10¹⁴／ｃｍ²程度と言われていた。ところが、実際に必要なドーズ量としては、10¹⁵／ｃｍ²よりも大きなオーダーでの打ち込み量が必要である。従って、そのような従来のＳ／Ｄ形成のための多量な不純物イオンの打ち込みを行なうと、活性層のｐ−Ｓｉ膜の結晶の骨格が崩れてアモルファス状態となってしまうことになる。
【００２２】
そこで、本発明においては、活性層１０８の基板界面に近い領域に、再結晶を起こさせるに十分な未破壊の結晶核１０９を残すための条件を、種々の実験によって調べた。
【００２３】
その結果、本実施例のような活性層１０８の膜厚が50ｎｍ程度の場合には、ドーズ量として 1×10¹⁵／ｃｍ²に制御することで、活性層１０８のｐ−Ｓｉ膜の表面はアモルファス状態になっているが、基板との界面では未破壊のままの結晶核１０９を残存させることができることを発見した。そしてその後に、 600℃で 3時間の熱処理（あるいは活性化）プロセスを施すと、それまでアモルファス状態に崩壊していた活性層１０８のＳ／Ｄ１０６ａ、１０６ｂが図１（ｅ）に示すように再結晶化して再び多結晶シリコンの結晶粒１１０にまで成長し、その電気抵抗値はシ−ト抵抗で 1ｋΩ以下となり、Ｓ／Ｄとして十分な特性となることが確認できた。
【００２４】
つまり、本発明によれば、従来の高温プロセスで使用していた 800℃程度以上の高温プロセスを使用することなく 600℃以下の低温プロセスでも、十分に結晶が再結晶化した、良好な特性のＳ／Ｄを形成することが可能となる。
【００２５】
その後、図１（ｆ）に示すように、層間絶縁膜１１１を成膜し、所定の箇所にコンタクトホール１１２ａ，１１２ｂを穿設する。そしてコンタクトホールを通ってＳ／Ｄ１０６ａ，１０６ｂの表面のオーミック接合部に対してオーミック接触する金属配線１１３ａ、１１３ｂ等を形成する。そしてさらに、画素電極１１４や、ゲート電極１０５に接続される走査配線（図示省略）等を、所定の形状に加工して、ＴＦＴアレイ基板１１５を完成する。
【００２６】
このようにして作製されたＴＦＴアレイ基板１１５を、共通対向電極１１６が形成された対向基板１１７に間隙を保持しつつ対向するように組み合わせ、周囲に配置された封着材１１８で両基板１１５、１１７を接合し、それらどうしの間隙に液晶組成物を注入して液晶層１１９として挟持させて、図２に示すような本発明に係る液晶表示装置１２０の主要部を作製することができる。
【００２７】
なお、上記実施例においては、活性層１０８の膜厚が50ｎｍ程度の場合について示したが、本発明の適用可能な活性層の膜厚とそれに対応したドーズ量との関係は、上記実施例のみには限定されないことは言うまでもない。活性層の膜厚とこれに対する好適なドーズ量との対応関係は、以下に示すようなものであることが好ましいことを、本発明者は種々の実験で確認した。即ち、
活性層 50ｎｍのとき、０．８〜１×10¹⁵／ｃｍ²、
活性層 60ｎｍのとき、１．０〜１．２×10¹⁵／ｃｍ²、
活性層 70ｎｍのとき、１．１〜１．４×10¹⁵／ｃｍ²、
活性層 80ｎｍのとき、１．３〜１．６×10¹⁵／ｃｍ²、
活性層 90ｎｍのとき、１．４〜１．８×10¹⁵／ｃｍ²、
活性層 100ｎｍのとき、１．６〜２．０×10¹⁵／ｃｍ²
となるように、ドーズ量を制御すればよい。
【００２８】
そしてこのとき、結晶核の、活性層としてのｐ−Ｓｉ膜の水平方向における分布密度を、1 ［個／μｍ ² ］以上〜 1 ［個／前記活性層の層厚距離の平方の面積（μｍ ² ）］以下の密度に制御することが好ましい。これは、ｐ−Ｓｉ膜の水平方向における結晶核の分布密度が余りにも稠密であると、結晶核が成長して活性層の膜厚の大きさ程度にまでなる以前に、隣接する結晶粒どうしが水平方向で互いに水平方向に成長させることを阻止し合うことになるので、結晶粒の良好な成長が妨げられ、これとは逆に、ｐ−Ｓｉ膜の水平方向における結晶核の分布密度が余りにも過疎であると、個々の結晶粒が十分に成長しても、その隣り合う結晶粒どうしの間隔が大きく隔たることになるので、結晶粒界における電気抵抗の十分な低減が成されなくなるためである。よって、上記の条件は、換言すれば隣接した結晶粒どうしが成長を阻止し合うことなくかつ過疎となることもなく活性層の膜厚の大きさまで成長させることができるための条件であると言うことができる。
【００２９】
【発明の効果】
以上、詳細な説明で明示したように、本発明によれば、信頼性の高い多結晶シリコン薄膜トランジスタを備えた液晶表示装置を、ガラス基板のような歪点や融点の低い基板上に形成する液晶表示装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の製造方法における、液晶表示装置のＴＦＴアレイ基板の特にＴＦＴ部分近傍の製造プロセスの概要を示す断面図である。
【図２】本発明の製造方法によって製造された液晶表示装置の概要を示す図である。
【符号の説明】
１０１…基板、１０２…ａ−Ｓｉ膜、１０３…ｐ−Ｓｉ膜、１０４…ゲート絶縁膜、１０５…ゲート電極、１０６…ソース・ドレイン（Ｓ／Ｄ）、１０７…チャネル領域、１０８…活性層、１０９…結晶核、１１０…結晶粒、１１１…層間絶縁膜、１１２ａ，１１２ｂ…コンタクトホール、１１３ａ、１１３ｂ…金属配線、１１４…画素電極、１１５…ＴＦＴアレイ基板、１１６…共通対向電極、１１７…対向基板、１１８…封着材、１１９…液晶層

Claims

歪点が600℃以下の基板上に、活性層となる多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜の、活性層としてのチャネル領域を避けて、該チャネル領域の両脇部分に、活性層の膜厚に対応させてドーズ量を制御して電気的不純物を打ち込み、該部分の膜中に未破壊の結晶核を残す工程と、
前記多結晶シリコン膜を含む前記基板に対して前記歪点以下の温度で熱処理を施して、前記チャネル領域の両脇部分を含む前記活性層を活性化するとともに前記両脇部分を再結晶化して該部分をソース・ドレインとする工程と、
前記ソースおよび前記ドレインに各々オーミックコンタクトする信号配線および画素電極をそれぞれ形成する工程と、
前記活性層の前記チャネル領域にゲート絶縁膜を介して対面するゲート電極に接続された走査配線を形成する工程と、
前記基板に間隙を保持して対向配置され前記画素電極と対向する位置ごとに画素を形成する対向電極を前記基板とは異なる第２の基板上に形成する工程と、
前記基板と前記第２の基板とを、前記画素電極と前記対向電極とが間隙を保持しつつ対向するように組み合わせ、前記両基板どうしの間隙に液晶層を挟持させる工程と、
を具備することを特徴とする液晶表示装置の製造方法。