JP4058581B2 - 二次電池の過電流検出回路 - Google Patents
二次電池の過電流検出回路 Download PDFInfo
- Publication number
- JP4058581B2 JP4058581B2 JP30251099A JP30251099A JP4058581B2 JP 4058581 B2 JP4058581 B2 JP 4058581B2 JP 30251099 A JP30251099 A JP 30251099A JP 30251099 A JP30251099 A JP 30251099A JP 4058581 B2 JP4058581 B2 JP 4058581B2
- Authority
- JP
- Japan
- Prior art keywords
- overcurrent detection
- overcurrent
- terminal
- reference voltage
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、リチウムイオン電池のような、充電可能な電池(二次電池)を備えた電池ユニットに用いられ、二次電池の過電流を検出する過電流検出回路に関する。
【0002】
【従来の技術】
充電可能な電池(二次電池)のうち、特にリチウムイオン電池は、過放電、過充電に弱いため、過放電状態、過充電状態を検出する検出回路が不可欠である。また、この検出回路は、二次電池の放電中における過電流状態をも検出している。すなわち、検出装置は、過放電検出回路と過充電検出回路と過電流検出回路とを備えている。
【0003】
図4を参照して、従来の検出装置を備えたリチウムイオン電池による電池ユニットについて説明する。
【0004】
電池ユニットは電池パックとも呼ばれる。図示の電池ユニットは、直列接続した2個のリチウムイオン電池(単位電池)21,22からなる二次電池20を含む。単位電池の個数は1個あるいは3個以上でも良い。ここでは、接地端子の側から順番に単位電池21、22をそれぞれ第1及び第2の単位電池と呼ぶことにする。この二次電池20の検出装置100が並列に接続されている。検出装置100は、第1及び第2の過放電検出回路31、32と、第1及び第2の過充電検出回路41、42と、従来の過電流検出回路10’とを有する。
【0005】
第1及び第2の単位電池21、22は、その電池電圧として、それぞれ、第1及び第2のセル電圧VL、VHを発生している。二次電池20はバッテリ電圧VBATを発生している。
【0006】
第1及び第2の過放電検出回路31、32の各々には、過放電検出用基準電圧が設定されている。第1の過放電検出回路31は、第1のセル電圧VLと過放電検出用基準電圧とを比較し、第1のセル電圧VLが過放電検出用基準電圧よりも低くなると過放電と判定して、論理ローレベルの第1の過放検出信号を出力する。同様に、第2の過放電検出回路32は、第2のセル電圧VHと過放電検出用基準電圧とを比較し、第2のセル電圧VHが過放電検出用基準電圧よりも低くなると過放電と判定して、論理ローレベルの第2の過放検出信号を出力する。これら第1及び第2の過放電検出信号は、後述する過電流検出信号と共に、第1の論理ゲートG1で論理積をとられた後、最終過放電/過電流検出信号として第1の電界効果トランジスタFET1に供給される。この第1の電界効果トランジスタFET1は過放電制御スイッチとして動作する。
【0007】
最終過放電/過電流検出信号に応答して、放電制御スイッチFET1がオフし、端子P1、P2に接続された電子機器などの負荷50との接続を断として放電を禁止する。なお、過放電検出用基準電圧は、例えば、満充電時におけるセル電圧の数十パーセント程度に設定される。過放電検出回路31、32と過放電制御スイッチFET1と第1の論理積ゲートG1との組み合わせは過放電防止装置として働く。
【0008】
第1及び第2の過充電検出回路41、42の各々には、過充電検出用基準電圧が設定されている。第1の過充電検出回路41は、第1のセル電圧VLと過充電検出用基準電圧とを比較し、第1のセル電圧VLが過充電検出用基準電圧よりも高くなると過充電と判定して、論理ローレベルの第1の過充電検出信号を出力する。同様に、第2の過充電検出回路42は、第2のセル電圧VHと過充電検出用基準電圧とを比較し、第2のセル電圧VHが過充電検出用基準電圧よりも高くなると過充電と判定して、論理ローレベルの第2の過充電検出信号を出力する。これら第1及び第2の過充電検出信号は第2論理積ゲートG2で論理積がとられた後、最終過充電検出信号として第2の電界効果トランジスタFET2に供給される。この第2の電界効果トランジスタFET2は充電制御スイッチとして動作する。
【0009】
最終過充電検出信号に応答して、充電制御スイッチFET2がオフし、端子P1、P2に接続された充電装置(図示せず)との接続を断として充電を禁止する。過充電検出回路41、42と充電制御スイッチFET2と第2の論理ゲートG2との組み合わせは過充電検出防止装置として働く。
【0010】
従来の過電流検出回路10’は、放電制御スイッチFET1の電圧降下VF 1に基づいて等価的に負荷電流(放電電流)ILを検出している。すなわち、放電制御スイッチFET1の電圧降下VF 1を利用して、過電流検出回路10’は負荷50を流れる負荷電流ILを監視している。
【0011】
図5に従来の過電流検出回路10’の構成を示す。過電流検出回路10’は電圧降下VF 1を入力電圧VINとして入力する入力端子(過電流検出端子)10aと、過電流検出信号を第1の論理積ゲートG1へ出力する出力端子(放電制御端子)10bとを持つ。
【0012】
過電流検出回路10’は、過電流検出用基準電圧(過電流検出閾値)VREF 1を発生するためのツェナーダイオードZD1と、入力電圧VINと過電流検出用基準電圧VREF 1とを比較する過電流検出コンパレータ11と、遅延回路12と、抵抗R1と、第1及び第2のnpn型バイポーラトランジスタQ1、Q2とを有する。
【0013】
過電流検出コンパレータ11の非反転入力端子(+)には、入力電圧VIN(VF 1)が供給され、反転入力端子(−)には、過電流検出用基準電圧VREF 1が供給されている。過電流検出コンパレータ11の出力端子は遅延回路12の入力端子に接続されている。遅延回路12の出力端子は、第1及び第2のnpn型バイポーラトランジスタQ1、Q2のベースに接続されている。第1及び第2のnpn型バイポーラトランジスタQ1、Q2のエミッタは接地されている。第1のnpn型バイポーラトランジスタQ1のコレクタは抵抗R1を介して入力端子(過電流検出端子)10aに接続されている。第2のnpn型バイポーラトランジスタQ2のコレクタは出力端子(放電制御端子)10bに接続されている。尚、第2のnpn型バイポーラトランジスタQ2のコレクタは図示しない電源供給端子に接続されている。
【0014】
次に、図5に示された従来の過電流検出回路10’における過電流検出時の動作について説明する。ここでは次のことを仮定する。二次電池20のバッテリ電圧VBATは4Vである。放電制御スイッチFET1および充電制御スイッチFET2のオン抵抗値は、負荷50の負荷抵抗RLより非常に低く、20mΩである。過電流検出用基準電圧VREF 1は0.1〜0.2Vの範囲であり、ここでは、例えば、0.15Vとする。また、遅延回路12の遅延時間は10m秒である。更に、抵抗R1の抵抗値は100kΩである。
【0015】
この状態において、負荷50の負荷抵抗RLの抵抗値が0.4Ωになったとする。この場合、二次電池20のバッテリ電圧VBATは4Vであるので、負荷50には10Aの負荷電流ILが流れる。したがって、負荷電流ILによる放電制御スイッチFET1の電圧降下VF 1(入力電圧VIN)は0.2Vとなり、過電流検出用基準電圧VREF 1より高くなる(VF 1>VREF 1)。これにより、過電流検出回路10’は過電流と判断して、過電流検出コンパレータ11の出力が反転(すなわち、論理“L”レベルから論理“H”レベルへ遷移)する。過電流検出コンパレータ11の出力が論理“H”レベルになった時点から10m秒の遅延時間が経過すると、遅延回路12の出力が論理“H”レベルとなり、第1および第2のnpn型バイポーラトランジスタQ1、Q2はオン状態になる。これにより、過電流検出回路10’は出力端子(放電制御端子)10bから論理“L”レベルの過電流検出信号を出力する。
【0016】
この過電流検出信号は、第1の論理積ゲートG1へ送出される。これにより、放電制御スイッチFET1(図4)がオフし、端子P1、P2間に接続された負荷50との接続を断として放電を禁止し、二次電池20を保護している。
【0017】
このとき、端子P2は抵抗R1の抵抗値と負荷50の負荷抵抗RLの抵抗値の比により電位が決まる。また、過電流時には、充電制御スイッチFET2はオン状態となっている。
【0018】
次に、過電流状態から復帰するときの動作について説明する。この場合、負荷50を軽くする。すなわち、負荷50の負荷抵抗RLの抵抗値を上げる。これにより、端子P2の電位は下がり、入力端子(過電流検出端子)10aの電位が過電流検出用基準電圧VREF 1より低くなると、過電流状態から復帰する。
【0019】
【発明が解決しようとする課題】
上述したように、第1のnpn型バイポーラトランジスタQ1を動作させることにより、過電流検出回路10’を過電流状態から復帰させている為、過電流検出用基準電圧VREF 1は第1のnpn型バイポーラトランジスタQ1のコレクタ−エミッタ間電圧(C−E間電圧)VCE以上に設定しなければならない。具体的には、VCEは0.1Vなので、過電流検出用基準電圧VREF 1を0.1Vより低くすることは不可能である。
【0020】
一方、上述したように、過電流検出回路における過電流検出は、放電制御スイッチFET1のオン抵抗を利用しているが、回路インピーダンス低下要求に対して、放電制御スイッチFET1のオン抵抗の低減も進んでいる。それに伴って、検出レベルの低下要求が増えている。
【0021】
したがって、従来の過電流検出回路では、このような検出レベルの低下要求を満足させることはできない。
【0022】
したがって、本発明の課題は、検出レベルの低下要求を満足させることができる過電流検出回路を提供することにある。
【0023】
【課題を解決するための手段】
本発明によれば、二次電池(20)から負荷(50)に流れる放電電流(IL)を、半導体スイッチである放電制御スイッチ(FET1)の過電流検出端子での電圧降下(VF 1)によって監視し、前記電圧降下が過電流検出用基準電圧(VREF1)より高くなったときに、過電流状態であると判断して前記放電制御スイッチの制御端子へ過電流検出信号を送出することにより前記放電制御スイッチをオフさせる二次電池の過電流検出回路(10)において、前記過電流検出用基準電圧を発生する過電流検出用基準電圧発生手段(ZD1)と、前記過電流検出端子に接続されて前記電圧降下を入力電圧として入力する第1の非反転入力端子と、前記過電流検出用基準電圧を入力する第1の反転入力端子とを持ち、前記入力電圧と前記過電流用検出基準電圧とを比較して、第1のコンパレータ出力端子より過電流検出比較結果信号を出力する過電流検出コンパレータ(11)と、前記過電流検出比較結果信号を所定の遅延時間(TD)だけ遅延させて、遅延した比較結果信号を出力する遅延回路(12)と、該遅延回路の出力端子にベースが接続され、エミッタが接地された第1のnpn型バイポーラトランジスタ(Q1)と、前記遅延回路の出力端子にベースが接続され、エミッタが接地され、コレクタから過電流検出信号を出力する第2のnpn型バイポーラトランジスタ(Q2)と、前記第1のnpn型バイポーラトランジスタのコレクタと前記過電流検出端子との間に設けられた抵抗(R1)と、前記過電流検出コンパレータの出力端子にベースが接続され、コレクタが接地され、エミッタが前記遅延回路の入力端子に接続されたpnp型バイポーラトランジスタ(Q3)と、前記過電流検出用基準電圧よりも高い過電流ラッチ用基準電圧を発生する過電流ラッチ用基準電圧発生手段(ZD2)、前記過電流検出端子に接続された第2の非反転入力端子と、前記過電流ラッチ用基準電圧を入力する第2の反転入力端子とを持ち、第2のコンパレータ出力端子が前記遅延回路の出力端子に接続され、前記過電流検出端子の電位と前記過電流ラッチ用基準電圧とを比較して、前記第2のコンパレータ出力端子より過電流ラッチ用比較結果信号を出力する過電流ラッチコンパレータ(13)と、前記第2のコンパレータ出力端子にベースが接続され、エミッタが接地され、コレクタが前記過電流検出コンパレータの前記第1のコンパレータ出力端子に接続された第3のnpn型バイポーラトランジスタ(Q4)と、を有することを特徴とする二次電池の過電流検出回路が得られる。
【0024】
上記二次電池の過電流検出回路において、前記遅延回路(12)の前記所定の遅延時間(TD)は10m秒であることが望ましい。また、前記過電流検出用基準電圧(VREF1)が前記第1のnpn型バイポーラトランジスタ(Q1)のコレクタ−エミッタ間電圧(VCE)より低く設定しても良い。
【0025】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【0026】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【0027】
図1を参照して、本発明の一実施の形態に係る過電流検出回路10について説明する。図示の過電流検出回路10は、過電流検出用基準電圧(過電流検出閾値)VREF 1を発生するためのツェナーダイオードZD1、入力電圧VINと過電流検出用基準電圧VREF 1とを比較する過電流検出コンパレータ11、遅延回路12、抵抗R1、及び第1及び第2のnpn型バイポーラトランジスタQ1、Q2の他に、過電流ラッチ用基準電圧(過電流ラッチ閾値)VREF2を発生するための第2のツェナーダイオードZD2と、入力電圧VINと過電流ラッチ用基準電圧VREF2とを比較する過電流ラッチコンパレータ13と、pnp型バイポーラトランジスタQ3と、第3のnpn型バイポーラトランジスタQ4とを有する。
【0028】
過電流ラッチコンパレータ13の非反転入力端子(+)は過電流検出端子(入力端子)10aに接続され、過電流ラッチコンパレータ13の反転入力端子(−)には過電流ラッチ用基準電圧VREF2が供給されている。過電流ラッチコンパレータ13の出力端子は遅延回路12の出力端子(第1及び第2のnpn型バイポーラトランジスタQ1、Q2のベース)に接続されている。
【0029】
pnp型バイポーラトランジスタQ3のベースは、過電流検出コンパレータ11の出力端子に接続され、コレクタは接地され、エミッタは遅延回路12の入力端子に接続されている。尚、pnp型バイポーラトランジスタQ3のエミッタは図示しない電源供給端子に接続されている。第3のnpn型バイポーラトランジスタQ4のベースは、過電流ラッチコンパレータ13の出力端子に接続され、エミッタは接地され、コレクタは過電流検出コンパレータ11の出力端子に接続されている。
【0030】
次に、図2を参照して、図1に示した過電流検出回路10における過電流検出時の動作について説明する。ここでは次のことを仮定する。二次電池20のバッテリ電圧VBATは4Vである。放電制御スイッチFET1および充電制御スイッチFET2のオン抵抗値は、負荷50の負荷抵抗RLより非常に低く、20mΩである。過電流検出用基準電圧VREF 1は0.1〜0.2Vの範囲であり、ここでは、例えば、0.15Vとする。また、遅延回路12の遅延時間TDは10m秒である。更に、抵抗R1の抵抗値は100kΩである。過電流ラッチ用基準電圧VREF2は過電流検出用基準電圧VREF 1より高く、0.5Vである。尚、説明をするにつれて明らかになるように、本発明では、過電流検出用基準電圧VREF 1を第1のnpn型バイポーラトランジスタQ1のC−E間電圧VCE未満に設定することが可能である。
【0031】
図2において、(a)は過電流検出端子(出力端子)10aの出力を、(b)は過電流検出コンパレータ11の出力を、(c)は遅延回路12の出力を、(d)は過電流ラッチコンパレータ13の出力を、(e)は放電制御端子(出力端子)10bの出力を、それぞれ示している。
【0032】
先ず、初期状態として、負荷50の負荷抵抗RLが比較的大きく、過電流検出回路10で過電流が検出されていないとする。これは時刻t1より以前の状態に相当する。この状態では、過電流検出コンパレータ11の出力端子は論理“L”レベルで、過電流ラッチコンパレータ13の出力端子も論理“L”レベルである。したがって、pnp型バイポーラトランジスタQ3はオン状態、第3のnpn型バイポーラトランジスタQ4はオフ状態である。遅延回路12の出力端子および過電流ラッチコンパレータ13の出力端子が論理“L”レベルなので、第1乃至第2のnpn型バイポーラトランジスタQ1、Q2もオフ状態である。第2のnpn型バイポーラトランジスタQ2がオフ状態であるので、放電制御端子10bから論理“H”レベルの過電流検出信号を出力する。したがって、放電制御スイッチFET1(図4)がオン状態となり、二次電池20から端子P1、P2間に接続された負荷50へ放電がなされる。
【0033】
この状態において、時刻t1で、何らかの原因により負荷50の負荷抵抗RLが0.4Ωになったとする。この場合、二次電池20のバッテリ電圧VBATは4Vであるので、負荷50には10Aの負荷電流ILが流れる。したがって、負荷電流ILによる放電制御スイッチFET1の電圧降下VF 1(入力電圧VIN)は0.2Vとなり、過電流検出用基準電圧VREF 1より高くなる(VF 1>VREF 1)。これにより、過電流検出回路10は過電流と判断して、過電流検出コンパレータ11の出力が反転(すなわち、論理“L”レベルから論理“H”レベルへ遷移)する。過電流検出コンパレータ11の出力が論理“H”レベルになると、pnp型バイポーラトランジスタQ3はオフ状態となり、遅延回路12の入力端子に論理“H”レベルの信号が供給される。
【0034】
この時点t1から10m秒の遅延時間TDが経過した時点t2で、遅延回路12の出力が論理“L”レベルから論理“H”レベルへ遷移し、第1および第2のnpn型バイポーラトランジスタQ1、Q2はオン状態になる。これにより、過電流検出回路10は出力端子(放電制御端子)10bから論理“L”レベルの過電流検出信号を出力する。
【0035】
この過電流検出信号は、第1の論理積ゲートG1へ送出される。これにより、放電制御スイッチFET1(図4)がオフし、端子P1、P2間に接続された負荷50との接続を断として放電を禁止し、二次電池20を保護している。
【0036】
このとき、過電流検出端子10aは抵抗R1と負荷50の負荷抵抗RLの比によりその電位が決まる。また、過電流時には、充電制御スイッチFET2はオン状態となっている。本実施の形態では、抵抗R1は100kΩの抵抗値を持ち、負荷50の負荷抵抗RLは0.4Ωであるので、このときの過電流検出端子10aの電位は、ほぼ二次電池20のバッテリ電圧VBATである4Vに等しくなっている。したがって、過電流検出端子10aの電位が過電流ラッチ用基準電圧VREF2より高くなり、過電流ラッチコンパレータ13の出力が反転(すなわち、論理“L”レベルから論理“H”レベルへ遷移)する。これより、第3のnpn型バイポーラトランジスタQ4はオン状態となり、過電流検出コンパレータ11の出力端子を強制的に論理“L”レベルにする。これにより、pnp型バイポーラトランジスタQ3はオン状態となり、遅延回路12の入力端子には論理“L”レベルが供給される。したがって、この遅延回路12にて論理“L”レベルから論理“H”レベルへの遷移にかけては遅延時間TD(10m秒)かかるが、論理“H”レベルから論理“L”レベルへの遷移では10m秒より充分少ない時間(瞬時)に変化する。時点t3で、遅延回路12の出力は論理“H”レベルから論理“L”レベルへ遷移しようとする(図2(c)の点線)が、過電流ラッチコンパレータ13の出力能力が遅延回路12の出力能力よりも高いので、遅延回路12の出力は論理“H”レベルに維持される。以上が、過電流を検出するときの動作である。
【0037】
次に、図3を参照して、図1に示した過電流検出回路10における、過電流状態から復帰するときの動作について説明する。図3において、(a)は過電流検出端子(出力端子)10aの出力を、(b)は過電流検出コンパレータ11の出力を、(c)は遅延回路12の出力を、(d)は過電流ラッチコンパレータ13の出力を、(e)は放電制御端子(出力端子)10bの出力を、それぞれ示している。
【0038】
この場合、負荷50を端子P1、P2間から取り外す。時刻t4から負荷50の負荷抵抗RLの抵抗値を上げ始めたとする。これにより、端子P2(過電流検出端子10a)の電位は下がり始める。そして、時刻t5で、入力端子(過電流検出端子)10aの電位が過電流ラッチ用基準電圧VREF2より低くなると、過電流ラッチコンパレータ13の出力が反転(すなわち、論理“H”レベルから論理“L”レベルへ遷移)する。
【0039】
これにより、第1乃至第3のnpn型バイポーラトランジスタQ1,Q2,Q4がオフする。したがって、出力端子(放電制御端子)10bから論理“H”レベルの過電流検出信号が第1の論理積ゲートG1を介して放電制御スイッチFET1(図4)へ供給され、時刻t6で放電制御スイッチFET1がオンし、端子P1、P2間に接続された負荷50と二次電池20とを接続する。
【0040】
ここで、第3のnpn型バイポーラトランジスタQ4が時刻t5でオフすることで、入力端子(過電流検出端子)10aの電位が過電流検出用基準電圧VREF 1以上であれば、過電流検出コンパレータ11は過電流状態を検出することになる。しかしながら、過電流検出後の遅延がある為、時刻t5から遅延回路12の遅延時間TD内に放電制御スイッチFET1がオンすることで、端子P2を二次電池20のマイナス側(アース電位)まで下げる為、問題なく過電流状態から復帰する。
【0041】
前述したように、従来の過電流検出回路10’(図5)では、過電流検出用基準電圧VREF 1を第1のnpn型バイポーラトランジスタQ1のC−E間電圧VCE以上に設定しなければならず、最低でも50mVまでが限度であった。
【0042】
これに対して、本発明による過電流検出回路10では、過電流検出用基準電圧VREF 1を実質的に二次電池20のマイナス側(アース電位)まで下げることが出来る。これにより最近、電界効果トランジスタを並列に接続する等によるオン抵抗の低下による過電流検出の検出レベル低下に対応することが出来る。さらに、過電流検出精度を向上させる為に過電流検出素子として抵抗を使用した場合にも本発明を適用することが可能となる。
【0043】
以上、本発明について実施の形態によって説明を例に挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【0044】
【発明の効果】
以上の説明から明らかなように、本発明では、従来回路に過電流ラッチコンパレータを追加することにより、過電流の検出レベルの低下要求に対応することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態による過電流検出回路の構成を示すブロック図である。
【図2】図1に図示した過電流検出回路における過電流検出時の動作について説明するためのタイムチャートである。
【図3】図1に図示した過電流検出回路10における、過電流状態から復帰するときの動作について説明するためのタイムチャートである。
【図4】従来の過電流検出回路を含む検出装置を備えたリチウムイオン電池による電池ユニットの構成を示すブロック図である。
【図5】図4に示した従来の過電流検出回路の構成を示すブロック図である。
【符号の説明】
10 過電流検出回路
11 過電流検出コンパレータ
12 遅延回路
13 過電流ラッチコンパレータ
ZD1,ZD2 ツェナーダイオード
Q1,Q2,Q4 npn型バイポーラトランジスタ
Q3 pnp型バイポーラトランジスタ
R1 抵抗
Claims (3)
- 二次電池から負荷に流れる放電電流を、半導体スイッチである放電制御スイッチの過電流検出端子での電圧降下によって監視し、前記電圧降下が過電流検出用基準電圧より高くなったときに、過電流状態であると判断して前記放電制御スイッチの制御端子へ過電流検出信号を送出することにより前記放電制御スイッチをオフさせる二次電池の過電流検出回路において、
前記過電流検出用基準電圧を発生する過電流検出用基準電圧発生手段と、
前記過電流検出端子に接続されて前記電圧降下を入力電圧として入力する第1の非反転入力端子と、前記過電流検出用基準電圧を入力する第1の反転入力端子とを持ち、前記入力電圧と前記過電流用検出基準電圧とを比較して、第1のコンパレータ出力端子より過電流検出比較結果信号を出力する過電流検出コンパレータと、
前記過電流検出比較結果信号を所定の遅延時間だけ遅延させて、遅延した比較結果信号を出力する遅延回路と、
該遅延回路の出力端子にベースが接続され、エミッタが接地された第1のnpn型バイポーラトランジスタと、
前記遅延回路の出力端子にベースが接続され、エミッタが接地され、コレクタから過電流検出信号を出力する第2のnpn型バイポーラトランジスタと、
前記第1のnpn型バイポーラトランジスタのコレクタと前記過電流検出端子との間に設けられた抵抗と、
前記過電流検出コンパレータの出力端子にベースが接続され、コレクタが接地され、エミッタが前記遅延回路の入力端子に接続されたpnp型バイポーラトランジスタと、
前記過電流検出用基準電圧よりも高い過電流ラッチ用基準電圧を発生する過電流ラッチ用基準電圧発生手段と、
前記過電流検出端子に接続された第2の非反転入力端子と、前記過電流ラッチ用基準電圧を入力する第2の反転入力端子とを持ち、第2のコンパレータ出力端子が前記遅延回路の出力端子に接続され、前記過電流検出端子の電位と前記過電流ラッチ用基準電圧とを比較して、前記第2のコンパレータ出力端子より過電流ラッチ用比較結果信号を出力する過電流ラッチコンパレータと、
前記第2のコンパレータ出力端子にベースが接続され、エミッタが接地され、コレクタが前記過電流検出コンパレータの前記第1のコンパレータ出力端子に接続された第3のnpn型バイポーラトランジスタと、
を有することを特徴とする二次電池の過電流検出回路。 - 前記遅延回路の前記所定の遅延時間が10m秒である、請求項1に記載の二次電池の過電流検出回路。
- 前記過電流検出用基準電圧が前記第1のnpn型バイポーラトランジスタのコレクタ−エミッタ間電圧より低いことを特徴とする、請求項1に記載の二次電池の過電流検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30251099A JP4058581B2 (ja) | 1999-10-25 | 1999-10-25 | 二次電池の過電流検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30251099A JP4058581B2 (ja) | 1999-10-25 | 1999-10-25 | 二次電池の過電流検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001128356A JP2001128356A (ja) | 2001-05-11 |
JP4058581B2 true JP4058581B2 (ja) | 2008-03-12 |
Family
ID=17909842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30251099A Expired - Fee Related JP4058581B2 (ja) | 1999-10-25 | 1999-10-25 | 二次電池の過電流検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4058581B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5851821B2 (ja) * | 2011-03-13 | 2016-02-03 | セイコーインスツル株式会社 | 充放電制御回路及びバッテリ装置 |
-
1999
- 1999-10-25 JP JP30251099A patent/JP4058581B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001128356A (ja) | 2001-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6768289B2 (en) | Charge/discharge protection circuit with latch circuit for protecting a charge control FET from overheating in a portable device | |
KR100341133B1 (ko) | 충전/방전 제어회로 및 충전식 전원장치 | |
US6642694B2 (en) | Overcharge protection circuit capable of preventing damage to a charge control switch on flowing an excessive current | |
US5554919A (en) | Charge/discharge circuit having a simple circuit for protecting a secondary cell from overcharging and overdischarging | |
JP3305257B2 (ja) | 充放電制御回路と充電式電源装置およびその制御方法 | |
JP3298600B2 (ja) | 二次電池保護装置 | |
US6867567B2 (en) | Battery state monitoring circuit | |
KR100777884B1 (ko) | 충방전 제어회로와 충전식 전원장치 | |
US7737663B2 (en) | Charging and discharging control circuit and charging type power supply device | |
JP3731951B2 (ja) | リチウムイオン電池保護回路 | |
US20190280341A1 (en) | Circuits, systems, and methods for protecting batteries | |
JP3844063B2 (ja) | 二次電池の保護回路 | |
EP0863597A1 (en) | Power supply | |
JP2002320323A (ja) | 電源回路 | |
JP4058581B2 (ja) | 二次電池の過電流検出回路 | |
JP3838708B2 (ja) | リチウムイオン電源装置 | |
JP3278487B2 (ja) | 充電式電源装置 | |
US6815929B1 (en) | System and method for battery isolation in a charging system | |
JP2001145271A (ja) | 二次電池の保護方法及び保護回路 | |
JP3968531B2 (ja) | 電池ユニット | |
JP3622806B2 (ja) | 二次電池の過電流検出回路 | |
JP3632720B2 (ja) | 電源制御回路 | |
JP2001190028A (ja) | 二次電池の保護方法及び保護回路 | |
JP2002176731A (ja) | 二次電池の保護方法およびその回路 | |
JPH1189099A (ja) | 充放電制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4058581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |