JP4048586B2 - 絶縁ゲート型バイポーラトランジスタ - Google Patents
絶縁ゲート型バイポーラトランジスタ Download PDFInfo
- Publication number
- JP4048586B2 JP4048586B2 JP02949898A JP2949898A JP4048586B2 JP 4048586 B2 JP4048586 B2 JP 4048586B2 JP 02949898 A JP02949898 A JP 02949898A JP 2949898 A JP2949898 A JP 2949898A JP 4048586 B2 JP4048586 B2 JP 4048586B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- cell
- gate
- gate pad
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は絶縁ゲート型トランジスタ（以下ＩＧＢＴと記す）に関する。
【０００２】
【従来の技術】
ＩＧＢＴは、近年スイッチング用のデバイスとして、その高速性と高出力特性から急速に普及している。その構造は図１に示すように、ｐ+基板１上にｎ+層２を形成し、さらにその上にｎ-層３を形成し、ｎ-層３の表面部にｐ層４を選択的に形成し、さらにこのｐ層４領域中の表面部にｎ層５を選択的に形成する。そして、ｎ-層３とｎ層５により挟まれたＰ層４の表面部をチャンネル領域とし、この上部に絶縁膜６、さらにその上部にゲート電極７を配置し、ｐ層４とｎ層５に共通に接続するエミッタ電極８、ｐ+シリコン基板に接続するコレクタ電極９を有する構造となっている。
【０００３】
ＩＧＢＴチップは、図２に示すように導通領域１０，ゲートパッド１１，ゲート配線１２からなる。導通領域１０は、図１で示したＩＧＢＴの単位セルが集積して形成されている。ＩＧＢＴのコレクタ電極９に正の電圧、エミッタ電極８を接地した状態でゲートパッド１１に正の電圧を加えるとゲート電極９に電圧が加わり、ゲート電圧がしきい値電圧以上になるとｐ層４とｎ層５で挟まれた領域にチャンネルが形成され、このチャンネルを介してｎ-層３に電子が流れ込む。するとこの電子電流によりｐ+シリコン基板からｎ-層３に電子電流に比例した正孔が注入され、ｎ-層３は伝導度変調を起こして抵抗が下がり、ＩＧＢＴの低イオン電圧が実現する。
【０００４】
近年ＩＧＢＴはその高性能化のためセルサイズの微細化，ゲート酸化膜の薄膜化等により高出力化が図られてきている。
【０００５】
【発明が解決しようとする課題】
上記した従来のＩＧＢＴは図１に示した基本セルを順に並べており、ゲートパッドの角部あるいはチップの最外周のセルで寸法合わせのために絶縁膜の最も厚い部分の横方向の長さが変わっているだけで、その他の所で寸法は一定であった。
【０００６】
ゲートパット１１に加えられた電圧は、ゲート配線１２を通して各セルのゲート電極７に伝わる。ここでゲートパッド１１に近いセルと遠いセル、あるいは同じセルでゲートパット１１に近い方と遠い方を比較してみると、ゲートパット１１に近いセルほど、また同じセルではゲートパット１１に近い方ほどゲート電圧の伝わり方が早く、オンの際には早く電流が流れ、逆にオフの際には早く電流を遮断することになる。
【０００７】
このゲート電圧伝達時間の差により、電流のアンバランスが起こりＩＧＢＴは電流集中で破壊してしまう場合がある。
【０００８】
本発明の目的はＩＧＢＴにおいてこの問題点を解決するために、ゲート電圧伝達時間の差を補正して破壊耐量の高いＩＧＢＴを提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の絶縁ゲート型バイポーラトランジスタは、高不純物濃度で第１導電型の第１領域、その第１領域上に形成された高不純物濃度で第２導電型の第２領域、その第２領域上に形成された第２領域より低不純物濃度で第２導電型の第３領域、その第３領域表面部に選択的に形成された第１導電型の第４領域、その第４領域表面部に選択的に形成された第２導電型の第５領域、第３領域上に第３領域と第５領域で挟まれた部分がチャンネルとなるように設けられた絶縁膜、その絶縁膜上に設けられたゲート電極を備えた絶縁ゲート型バイポーラトランジスタにおいて、絶縁膜の単位面積当りの容量とゲート電極の抵抗をかけたＣＲ時定数がゲートパッドに遠いセルはゲートパッドに近いセルよりも小さいことを特徴とする。
【００１０】
また、絶縁膜が厚い部分と薄い部分を持ち、かつ絶縁膜の厚い部分の厚さはセル内で同じである絶縁ゲート型バイポーラトランジスタでは、絶縁膜の最も厚い部分の横方向の長さがゲートパッドに遠いセルはゲートパッドに近いセルよりも小さいか、或いは同じセルで絶縁膜の最も厚い部分の横方向の長さがゲートパッドに遠いほど小さいことを特徴とする。
【００１１】
また、絶縁膜が厚い部分と薄い部分を持ち、かつ絶縁膜の厚い部分の横方向長さはセル内で同じである絶縁ゲート型バイポーラトランジスタでは、絶縁膜の最も厚い部分の厚さがゲートパッドに遠いセルはゲートパットに近いセルよりも厚いか、或いは同じセルで絶縁膜の最も厚い部分の厚さがゲートパッドに遠いほど厚いことを特徴とする。更には、絶縁膜の厚さは各セルで同じである絶縁ゲート型バイポーラトランジスタでは、各セルでゲート電極の縦方向の厚さがゲートパットに遠いセルはゲートパットに近いセルよりも厚いことを特徴とする。
【００１２】
【発明の実施の形態】
以下本発明を実施例として示した図面を用いて詳細に説明する。
【００１３】
図３から図１０は、ＩＧＢＴチップのゲートパットと各セルの形状及び断面構造を示したものである。図３に示す如く、ゲートパット１１に近いセル１３は、ゲートパット１１に遠いセル１４よりも図１に示した絶縁膜６のａ寸法が大きくなっている（図３に示すＡ＜Ｂ）。ここでゲートパット１１に電圧が加わった時、電圧はゲート配線１２を通って各セルに伝わる。このときゲートパット１１に近いセル１３は、ゲートパット１１に遠いセル１４よりもゲート電圧は早く伝わる。しかし、ゲートパット１１に近いセル１３は、絶縁膜６の容量がゲートパット１１に遠いセル１４よりも大きいため、絶縁膜６を充電するのに時間がかかる。一方、ゲートパット１１に近いセル１３は、容量が小さいので絶縁膜６を充電する時間は短く、ゲート電圧が加わってから電流が流れ始めるまでの時間をゲートパット１１に近いセル１３とゲートパット１１に遠いセル１４の間で補正することが可能となり、電流のアンバランスを解消できる。同様に図４に示す如く、同じセル１５においては、ゲートパット１１に近い方が図１に示した絶縁膜６のａ寸法が大きくなっている（図４に示すＡ＜Ｂ）。この構造でも上記と同様な効果が得られることは明らかである。
【００１４】
さらに図５に示す如く、ゲートパット１１に近いセル１３はゲートパット１１に遠いセル１４よりも図１に示した絶縁膜６のｄ寸法が小さくなっている（図５に示すＡ＞Ｂ）。ゲートパット１１に近いセル１３とゲートパット１１に遠いセル１４の容量を比較すると、ｄ寸法の小さいゲートパット１１に近いセル１３の方が大きく、この構造でも上記の電流アンバランスを解消できることが分かる。
【００１５】
同様に図６に示す如く、同じセル１８においては、ゲートパット１１に近い方が図１に示した絶縁膜６のｄ寸法が大きくなっている（図６に示すＡ＞Ｂ）。この構造でも上記と同様な効果が得られるのは明らかである。
【００１６】
図７に示す例は、ゲートパット１１に近いセル１３はゲートパット１１に遠いセル１４よりもゲート電極７の縦方向の厚さが薄くなっている（Ａ＞Ｂ）。ゲート電極７が薄いとゲート電極７の抵抗は大きくなり、所望の効果が得られる。同様に図８に示した例は、同じセル１５においてゲートパット１１に近い方がゲート電極７の縦方向の厚さが薄くなっている（Ａ＞Ｂ）。この構造でもゲート電極７の抵抗が高くなり同様な効果が得られる。
【００１７】
【発明の効果】
以上の説明から分かるように本発明によれば、単位面積当たりの絶縁膜の容量とゲート抵抗をかけたＣＲ時定数をゲートパットから遠いセルを近いセルよりも小さくすること、同じセルではゲートパットから近い方を遠い方より大きくすることで電流のアンバランスを解消し、破壊耐量の大きなＩＧＢＴを得ることができる。
【図面の簡単な説明】
【図１】 本発明の対象であるＩＧＢＴを示す断面図。
【図２】 図１のＩＧＢＴに採用されるＩＧＢＴチップを示す図。
【図３】 本発明の一実施例を示すＩＧＢＴチップのゲートパットと各セルの形状及びその断面図。
【図４】 本発明の他の実施例を示すＩＧＢＴチップのゲートパットと各セルの形状及びその断面図。
【図５】 本発明の他の実施例を示すＩＧＢＴチップのゲートパットと各セルの形状及びその断面図。
【図６】 本発明の他の実施例を示すＩＧＢＴチップのゲートパットと各セルの形状及びその断面図。
【図７】 本発明の他の実施例を示すＩＧＢＴチップのゲートパットと各セルの形状及びその断面図。
【図８】 本発明の他の実施例を示すＩＧＢＴチップのゲートパットと各セルの形状及びその断面図。
【符号の説明】
１…ｐ+ 基板、２…ｎ+ 層、３…ｎ- 層、４…ｐ層、５…ｎ層、６…絶縁膜、７…ゲート電極、８…エミッタ電極、９…コレクタ電極、１０…導通領域、１１…ゲートパッド、１２…ゲート配線、１３…ゲートパッドに近いセル、１４…ゲートパッドに遠いセル、１５…セル。
Claims (1)
- 高不純物濃度で第１導電型の第１領域、その第１領域上に形成された高不純物濃度で第２導電型の第２領域、その第２領域上に形成された第２領域より低不純物濃度で第２導電型の第３領域、その第３領域表面部に選択的に形成された第１導電型の第４領域、その第４領域表面部に選択的に形成された第２導電型の第５領域、第３領域上に第３領域と第５領域で挟まれた部分がチャンネルとなるように設けられた絶縁膜、その絶縁膜上に設けられたゲート電極を備えた絶縁ゲート型バイポーラトランジスタにおいて、
絶縁膜の単位面積当りの容量とゲート電極の抵抗をかけたＣＲ時定数がゲートパッドに遠いセルはゲートパッドに近いセルよりも小さいことを特徴とする絶縁ゲート型バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02949898A JP4048586B2 (ja) | 1998-02-12 | 1998-02-12 | 絶縁ゲート型バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02949898A JP4048586B2 (ja) | 1998-02-12 | 1998-02-12 | 絶縁ゲート型バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233764A JPH11233764A (ja) | 1999-08-27 |
| JP4048586B2 true JP4048586B2 (ja) | 2008-02-20 |
Family
ID=12277753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02949898A Expired - Lifetime JP4048586B2 (ja) | 1998-02-12 | 1998-02-12 | 絶縁ゲート型バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048586B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023234A (ja) * | 2010-07-15 | 2012-02-02 | Mitsubishi Electric Corp | 半導体装置 |
| JPWO2012056536A1 (ja) | 2010-10-27 | 2014-03-20 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-02-12 JP JP02949898A patent/JP4048586B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233764A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3167457B2 (ja) | 半導体装置 | |
| JP2623850B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP4581179B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP2942732B2 (ja) | 短絡アノード水平型絶縁ゲートバイポーラトランジスタ | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| WO1998026458A1 (fr) | Semi-conducteur a grille isolee | |
| KR20030097017A (ko) | 높은 항복 전압, 낮은 온 저항 및 작은 스위칭 손실을갖는 전력용 반도체 소자 | |
| US20210134990A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4048586B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP3505220B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JP3657938B2 (ja) | 半導体装置 | |
| JPH0758228A (ja) | 集積化デバイス | |
| JPH0992828A (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| CN108598167B (zh) | 一种具有多种部分埋层的绝缘层上硅ldmos晶体管 | |
| US20100001315A1 (en) | Semiconductor device | |
| JP2611429B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP3106844B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| KR20190069183A (ko) | 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
| JP3112376B2 (ja) | 縦型半導体装置 | |
| JP2629437B2 (ja) | 横型絶縁ゲート型バイポーラトランジスタ | |
| JP2785792B2 (ja) | 電力用半導体素子 | |
| JP2004152806A (ja) | 絶縁ゲート型半導体素子及び絶縁ゲート型半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050203 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |