JP4046535B2 - 光半導体装置、光モジュール及び光半導体駆動回路 - Google Patents
光半導体装置、光モジュール及び光半導体駆動回路 Download PDFInfo
- Publication number
- JP4046535B2 JP4046535B2 JP2002098034A JP2002098034A JP4046535B2 JP 4046535 B2 JP4046535 B2 JP 4046535B2 JP 2002098034 A JP2002098034 A JP 2002098034A JP 2002098034 A JP2002098034 A JP 2002098034A JP 4046535 B2 JP4046535 B2 JP 4046535B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- potential
- laser diode
- semiconductor laser
- optical modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
- H01S5/0265—Intensity modulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光半導体装置及びその制御方法に関し、特に半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置及びその制御方法に関する。
【０００２】
【従来の技術】
光通信は高速に変調した光出力を光ファイバを介して伝送するものである。光変調出力の生成には、半導体レーザダイオードを直接変調する方式と、半導体レーザダイオードの出力光を変調する方式が知られている。後者の方式では、半導体レーザダイオードと光変調器が用いられる。従来は、光半導体レーザダイオードと光変調器は別々にパッケージされた部品であったが、最近では一つの半導体基板上に両者を形成した光半導体素子がしばしば用いられる。このタイプの半導体装置は、ＭＩ−ＬＤ（Ｍｏｄｕｌａｔｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｌａｓｅｒ Ｄｉｏｄｅ）などとも呼ばれる。
【０００３】
このような光半導体装置は例えば、半導体基板上に光変調器のｐｎ接合と半導体レーザダイオードのｐｎ接合を形成する。その際、結晶成長の制約により、半導体基板上に形成される２つのｐｎ接合は同じ極性となる。半導体レーザダイオードのｐｎ接合は順方向にバイアスされ、光変調器のｐｎ接合は逆方向にバイアスされる。従って、これらのバイアス電圧を生成するためには、相反する極性の２つの電源が必要になる。一方の電源はプラス電源で、他方の電源はマイナス電源である。
【０００４】
【発明が解決しようとする課題】
しかしながら、２つの電源を用いることは、光半導体素子を駆動する回路が大規模となってしまう。
【０００５】
従って、本発明は上記従来技術の課題を解決し、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、請求項１に記載のように、ｐｎ接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、前記半導体レーザダイオードと前記光変調器の共通端子をグランド電位とは異なる基準電位に設定し、前記半導体レーザダイオードの他方の端子に前記基準電位と同一極性の第１の電位を与え、前記光変調器の他方の端子に与えられる変調信号のレベルを温度補償するために、前記基準電位と同一極性であって変調信号の基準となる第２の電位を与える回路を備え、前記基準電位を基準として前記半導体レーザダイオードと前記光変調器を逆方向に駆動することを特徴とする光半導体装置である。半導体レーザダイオードと光変調器には同一極性の電位が与えられ、これらの電位差で半導体レーザダイオードは順方向にバイアスでき、また光変調器は逆方向にバイアスすることができる。また、光変調器の他方の端子に与える電位は、グランド電位のみならず基準電位と同一極性の第２の電位であっても、光変調器を逆バイアスすることができる。
【００１３】
請求項１に記載の光半導体装置において、例えば請求項２に記載のように、前記基準電位を調整する回路が設けられる。基準電位を調整できるので、様々な使用環境やユーザのニーズなどに適応することができる。
【００１５】
請求項１又は２に記載の光半導体装置において、例えば請求項３に記載のように、前記半導体レーザダイオードの出力レベルが一定となるように、前記半導体レーザダイオードを制御する回路が設けられる。
【００１６】
例えば、請求項４に記載のように、前記半導体レーザダイオードと前記光変調器は、同一の半導体チップ上に形成されている。
【００１８】
請求項１記載の光半導体装置において、例えば請求項５に記載のように、前記第１の電位の絶対値は前記第２の電位の絶対値よりも大きい。
【００２０】
請求項１記載の光半導体装置において、例えば請求項６に記載のように、前記光変調器の他方の端子に与えられる変調信号のレベルを温度補償するために、前記第２の電位は調整可能である。これにより、所望のレベルで光変調器を駆動することができる。
【００２１】
本発明はまた、請求項７に記載のように、請求項１から６のいずれか一項に記載の光半導体装置と、前記光半導体素子を収容するハウジングとを備え、該ハウジングには、該光半導体装置に外部から印加される単一の電源が印加される第１の端子と、前記単一の電源を前記光半導体素子内部の半導体レーザダイオードに供給する第２の端子と、外部からの変調信号を前記光半導体素子内部の光変調器に供給する第３の端子と、グランド電位に設定される第４の端子とを含むことを特徴とする光モジュールである。
【００２２】
この構成において、例えば請求項８に記載のように、前記ハウジングは更に半導体レーザダイオードの出力光を光伝送媒体に伝達する光学系を含む。
【００２５】
また、本発明は請求項９に記載のように、基準電位と、半導体レーザダイオードを前記基準電位との電位差で駆動する基準電位と同一極性の第１の電位と、光変調器を前記基準電位との間の電位で駆動するための第２の電位と、を生成し、該第２の電位は前記基準電位と同一極性であって前記光変調器に与えられる変調信号の基準となり、前記光変調器に与えられる前記変調信号のレベルを温度補償することを特徴とする光半導体駆動回路である。
【００２６】
【発明の実施の形態】
以下、添付図面を参照して本発明の原理及び発明の実施の形態を詳細に説明する。
【００２７】
（本発明の原理）
図１は、本発明の一実施形態による光半導体装置を示す図である。図示する光半導体装置は、光半導体素子１０を有する。光半導体素子１０は光変調器ＭＯＤと半導体レーザダイオードＬＤとを備える。光変調器ＭＯＤのｐｎ接合と半導体レーザダイオードＬＤのｐｎ接合は、半導体基板上に同一方向に形成されている。つまり、従来は極性の異なる２つの電源で駆動されていた光半導体素子である。
【００２８】
半導体レーザダイオードＬＤのカソードと光変調器ＭＯＤのカソードは共通電位部分であって、端子１４に接続されている。端子１４は基準電位Ｖｃｍに設定されている。光変調器ＭＯＤのアノードは伝送線路１１の一端に接続されている。光変調器ＭＯＤのインピーダンスを伝送線路１１のインピーダンスに電気的に整合させるために、光変調器ＭＯＤのアノードは抵抗Ｒを介してカソードに接続されている。伝送線路１１の他端はバイアス回路２１の一端に接続されている。バイアス回路２１は、光変調器ＭＯＤのアノード電位を設定する。バイアス回路２１は、例えば図示するように、キャパシタＣとインダクタＬとを含む。インダクタＬの一端は端子２０に接続され、キャパシタＣの一端は端子１３に接続されている。変調信号Ｓｍｏｄは端子１３に与えられる。変調信号Ｓｍｏｄは、キャパシタＣ及び伝送線路１１を介して光変調器ＭＯＤのアノードに与えられる。端子２０は、例えばグランド電位ＧＮＤに設定される。グランド電位ＧＮＤはインダクタＬ及び伝送線路１１を通り、光変調器ＭＯＤのアノードに与えられる。インダクタＬが設けられているので、変調信号Ｓｍｏｄはグランド側には流れない。また、キャパシタＣがあるので、グランド電位ＧＮＤと端子１３の前段回路とは直流的に絶縁されている。
【００２９】
端子１７には、半導体レーザダイオードＬＤを駆動するための駆動電位ＶLDが印加される。駆動電位ＶLDは、端子２０グランド電位ＧＮＤに対する電位である。半導体レーザダイオードＬＤの両端には、ノイズを除去するためのキャパシタＣが接続されている。端子１５と１６の間に接続されたフォトダイオードＰＤは、半導体レーザダイオードＬＤの出力光をモニタし、半導体レーザダイオードＬＤの出力レベルを一定にする制御（ＡＰＣ制御：Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）ために設けられている。このＡＰＣ制御回路は後述する。端子１８と１９の間に接続されたサーミスタＴＨは、光半導体装置１０の温度を測定し、光変調器ＭＯＤ（あるいは半導体レーザダイオードＬＤ）を温度補償するために用いられている。
【００３０】
上記回路は、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分、つまり端子１４をグランド電位ＧＮＤとは異なる基準電位Ｖｃｍに設定し、基準電位Ｖｃｍを基準として逆方向に半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動するものである。この駆動を実現するために、基準電位Ｖｃｍの絶対値｜Ｖｃｍ｜を駆動電位ＶLDの絶対値｜ＶLD｜よりも小さく設定する。絶対値で表現するのは、駆動電位ＶLDと基準電位Ｖｃｍとが正の電位の場合と、負の電位の場合の２通りあるからである。上記の通り電位を設定することで、半導体レーザダイオードＬＤは｜ＶLD｜−｜Ｖｃｍ｜の電位で順方向にバイアスされる。他方、光変調器ＭＯＤのカソードは基準電位Ｖｃｍに設定され、アノードは端子２０に与えられたグランド電位ＧＮＤに設定される。つまり、光変調器ＭＯＤは｜Ｖｃｍ｜−ＧＮＤの電位で逆方向にバイアスされる。この状態で、基準電位Ｖｃｍの絶対値｜Ｖｃｍ｜とグランド電位ＧＮＤとの間の変位の基準としてスイングする変調信号Ｓｍｏｄを光変調器ＭＯＤに印加する。図２に、駆動電位ＶLDと基準電位Ｖｃｍをいずれも正の極性とした場合の光変調器ＭＯＤ及び半導体レーザダイオードＬＤのバイアスを模式的に示す。
【００３１】
上記光変調器ＭＯＤと半導体レーザダイオードＬＤの駆動において、駆動電位ＶLDも基準電位Ｖｃｍも同じ極性なので、単一の電源を用いることができる。つまり、駆動電位ＶLDと基準電位Ｖｃｍが正の極性ならば、正電源のみを用いて半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動することができる。これとは逆に、駆動電位ＶLDと基準電位Ｖｃｍが負の極性ならば、負電源のみを用いて半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動することができる。この点に関し、従来技術では半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動するのに正電源と負電源の２通りの電源が必要であったが、本発明によれば単一の電源で半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動することができる。
【００３２】
なお、サーミスタＴＨを用いた温度補償は、端子２０をグランド電位ＧＮＤを固定するのではなく、温度に従い端子２０の電位を調整することで実現できる。この点については後述する。
【００３３】
以上説明した本発明の原理を整理すると、次の通りである。
【００３４】
半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通端子をグランド電位とは異なる基準電位Ｖｃｍに設定し、半導体レーザダイオードＬＤの他方の端子に基準電位と同一極性の第１の電位ＶLDが与えられ、光変調器ＭＯＤの他方の端子には、グランド電位ＧＮＤ又は基準電位Ｖｃｍと同一極性の第２の電位（例えば、温度変動に従い変化するバイアス電位Ｖｂｉａｓ）が与えられる。この第２の電位の絶対値は、基準電位Ｖｃｍの絶対値よりも小さい。
【００３５】
また、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分をグランド電位ＧＮＤとは異なり、かつ光半導体素子に印加される駆動電位ＶLDの絶対値よりも小さい絶対値の基準電位Ｖｃｍに設定する。
【００３６】
更に、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、該光半導体装置に外部から印加される単一の電源電位Ｖ LD とグランド電位ＧＮＤとを受け取る第１の回路（端子１７と２０）と、単一の電源電位とグランド電位との間の基準電位Ｖｃｍを半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分に印加する第２の回路（端子１４）とを有する。
【００３７】
更に、光変調器の共通電位部分と対を成す他方の端子は、直流的に接地されている。また、光変調器の共通電位部分と対を成す他方の端子とグランドとの間には、インダクタが設けられている。更に、光変調器の共通電位部分と対を成す他方の端子は、バイアスされている。
【００３８】
更に、本発明は、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置の制御方法において、光半導体素子１０に与えられる単一の電源Ｖｃｃを二分割し、得られた２つの同一極性の電位ＶLD、Ｖｃｍにより半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動する。
【００３９】
また、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置の制御方法において、同一極性の異なる２つの電位ＶLD−ＶｃｍとＶｃｍ−ＧＮＤを用い、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分Ｖｃｍを基準として２つの電位ＶLD−ＶｃｍとＶｃｍ−ＧＮＤを半導体レーザダイオードＬＤと光変調器ＭＯＤに印加する。
【００４０】
（一実施の形態）
図３は、本発明の一実施形態を示す回路図である。図示する光半導体装置は、光モジュール１００とユニット２００とを含む。光モジュール１００は本発明の光半導体装置の一実施形態であるが、ここでは光半導体装置とは言わずに光モジュールという。同様に、ユニット２００も本発明の光半導体装置の一実施形態であり、ここではユニットという。ユニットとは１つのまとまりであり、例えば一つの基板やケースに一体的に形成されているものである。ただし、本発明において、上記一体的形成は必須ではない。なお、ユニット２００を光モジュールと呼ぶこともできる。
【００４１】
本実施形態は、正極性の電源Ｖｃｃを用いている。光モジュール１００は、前述した光半導体素子１０、バイアス回路２１、サーミスタＴＨ及びＡＰＣ回路４１を含む。ユニット２００は、光モジュール１００と、これを駆動する回路とを有する。光半導体素子１０内部の光変調器ＭＯＤは、正極性の電位Ｖｃｍ−ＧＮＤで逆方向にバイアスされ、半導体レーザダイオードＬＤは正極性の電位ＶLD−Ｖｃｍで順方向にバイアスされる。
【００４２】
光モジュール１００は、前述した端子１３、１４、１７、１８、１９及び２０を有する。これらの端子は、光モジュール１００の外部接続端子となる。図１に示す端子１５と１６は、光モジュール１００内の内部ノードに相当する。更に、光モジュール１００はグランド端子４０を有する。図１を参照した説明では、端子２０がグランドに設定されていた。これに対し、本実施の形態では、端子２０に温度変化に応じてバイアス電圧を与えるため、端子２０はグランドＧＮＤに直接接続されていない。勿論、別の実施形態として、図３に示す端子２０をグランドＧＮＤに直結しても良い。
【００４３】
ＡＰＣ回路４１はトランジスタ４２、オペアンプＯＰ１、ＯＰ２、及び抵抗Ｒ６−Ｒ８を備える。トランジスタ４２のコレクタは、端子１７を介して電源Ｖｃｃを受け取る。トランジスタ４２のベースは、半導体レーザダイオードＬＤの出力をフォトダイオードＰＤでモニタし、その出力が一定になるように制御される。このようにして制御されたベース電圧に応じたコレクタ電流がトランジスタ４２に流れることで、半導体レーザダイオードＬＤの出力レベルを一定に保つことができる。
【００４４】
また、図３に示すように、前述したバイアス回路２１が、光モジュール１００内に設けられている。端子１３に与えられる変調信号Ｓｍｏｄは、キャパシタＣ及び特性インピーダンス５０Ωの線路を通って、光変調器ＭＯＤのアノードに印加される。端子２０には、光変調器のアノード電位を制御するバイアス電圧Ｖｂｉａｓが印加される。バイアス電圧Ｖｂｉａｓはグランド電位ＧＮＤからプラス方向に変化する。なお、基準電位ＶｃｍはキャパシタＣ５を介して接地されている。高周波成分をグランドに落して、直流的に安定した動作を確保するためである。
【００４５】
ユニット２００には、光モジュール１００を駆動する回路が以下の通り設けられている。変調信号は差動形式で端子５２、５３に与えられる。差動変調信号はキャパシタＣ１、Ｃ２及び特性インピーダンスが５０Ωの伝送線路を取り、ドライバ（ＤＲＶ）３３に与えられる。ドライバ３３は１つのＩＣで構成され、差動形式の変調信号から、変調信号Ｓｍｏｄを生成する。この変調信号Ｓｍｏｄは、パルス信号である。特性インピーダンスが５０Ωの伝送線路を通り、光モジュール１００の端子１３に印加される。
【００４６】
端子５１には、外部から電源Ｖｃｃが印加される。抵抗Ｒ１とＲ２は電源を分圧する。抵抗Ｒ１とＲ２の中間ノードで得られる分圧電位が、基準電位Ｖｃｍとして光モジュール１００の端子１４に与えられる。抵抗Ｒ２は可変抵抗である。可変抵抗Ｒ２を調整することによって、基準電位Ｖｃｍを変化させることができる。例えば、電源Ｖｃｃが５Ｖの場合、基準電位Ｖｃｍを２Ｖ〜４Ｖの範囲で調整できるようにする。基準電位の調整により、様々な使用環境やユーザのニーズなどに適応することができる。上記中間ノードとグランドＧＮＤとの間には、電界コンデンサＣ３とキャパシタＣ４が接続され、交流成分を完全に除去し、基準電位Ｖｃｍを直流的に安定させている。
【００４７】
マイクロプロセッサ３２はドライバ３３を制御して、変調信号のデューティ比や振幅を変化させることができる。この制御のためのデータはメモリ３１に格納されている。外部から端子５５を介してアドレスをメモリ３１に供給することで、所望のデューティ比や振幅を外部から設定することができる。メモリ３１は例えば、ＥＥＰＲＯＭなどで形成される。マイクロプロセッサ３２はまた、端子２０にバイアス電圧Ｖｂｉａｓを与える。前述したように、バイアス電圧Ｖｂｉａｓはグランド電位ＧＮＤから正方向に変化する。具体的には、マイクロプロセッサ３２は、光モジュール１００の端子１８と１９から出力されるサーミスタＴＨの端子間電圧をモニタし、温度変動に応じた値のバイアス電圧Ｖｂｉａｓを出力する。この点については、図４を参照して後述する。更に、マイクロプロセッサ３２は、抵抗Ｒ４を制御する。
【００４８】
抵抗Ｒ３の一端は電源Ｖｃｃに接続され、他端はツェナーダイオードＺＤを介して基準電位Ｖｃｍに接続されている。ツェナーダイオードＺＤは、ＡＰＣ制御の基準電位を発生する。この基準電位は可変抵抗Ｒ４で調整可能である。マイクロプロセッサ３２は、可変抵抗Ｒ４の中間タップを制御して、ＡＰＣ回路４１内のオペアンプＯＰ２に与える基準電位を所望の値に設定する。
【００４９】
以上、説明したように、光モジュール１００に与えられる外部からの電位は、正極性の電源Ｖｃｃ及び基準電位Ｖｃｍと、グランドＧＮＤのみである。負極性の電位は存在しない。また、ユニット２００に外部から印加される電位は、電源Ｖｃｃとグランドのみである。負極性の電位は存在しない。また、基準電位Ｖｃｍは、内部で生成されている。従って、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動することができる。
【００５０】
ここで、図４に、光変調器ＭＯＤと半導体レーザダイオードＬＤに与えられる電圧と温度との関係を示す。図４（Ａ）は従来技術による駆動方法及び温度変動を補償する方法を示している。図４（Ｂ）は本実施例である。図４（Ａ）に示すように、従来技術は電源は正極性と負極性の２つを用いる。光変調器ＭＯＤと半導体レーザダイオードＬＤの共通電位部分は、グランド電位に設定されている。グランド電位を基準として、光変調器ＭＯＤには負電圧Ｖｅｅが与えられ、半導体レーザダイオードＬＤには正電圧Ｖｃｃが与えられている。これに対し、本実施の形態では、前述したように、グランド電位ＧＮＤよりも高い基準電位Ｖｃｍを中心に動作する。温度変動による制御は、主として光変調器ＭＯＤの両端に印加する電位を変化させるものである。
【００５１】
なお、温度制御などにより、例えば｜Ｖｂｉａｓ｜が変調信号であるＳｍｏｄの振幅の１／２よりも小さい関係になる場合、光変調器ＭＯＤへの印加電圧が瞬間的にＶｂｉａｓとは逆の極性になる場合がある。しかし、その場合でも振幅の平均値は一方の極性の値を常に取る。
【００５２】
以上説明した図３に示す構成の特徴の一部を整理すると、次の通りである。
【００５３】
半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通端子をグランド電位ＧＮＤとは異なる基準電位Ｖｃｍに設定し、半導体レーザダイオードＬＤの他方の端子に基準電位Ｖｃｍと同一極性の第１の電位ＶLDを与え、光変調器ＭＯＤの他方の端子には、グランド電位ＧＮＤ又は基準電位Ｖｃｍと同一極性の第２の電位Ｖｂｉａｓを与える回路（端子５１、マイクロプロセッサ３２）を備える。
【００５４】
また、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分をグランド電位ＧＮＤとは異なり、かつ光半導体素子１０に外部から印加される外部基準電位Ｖｃｃの絶対値よりも小さい絶対値の基準電位Ｖｃｍに設定する回路（抵抗Ｒ１、Ｒ２）を含む。
【００５５】
更に、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、光半導体装置に外部から印加される単一の電源Ｖｃｃから基準電位Ｖｃｍを生成して半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分に印加する第１の回路（Ｒ１、Ｒ２）と、単一の電源Ｖｃｃを半導体レーザダイオードＬＤに供給する第２の回路（４１）と、外部からの変調信号Ｓｍｏｄを光変調器ＭＯＤに供給する第３の回路（ドライバ３３）と、グランド電位ＧＮＤを光半導体装置の内部に供給する第４の回路（端子５６と端子２０）とを有する。
【００５６】
図５は、光半導体素子１０の一構成例を示す図である。図示する光半導体素子１０は、ＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザダイード６１と光変調器６４を有する。ＤＦＢレーザダイオード６１は前述した半導体レーザダイオードＬＤに対応し、光変調器６４は前述した光変調器ＭＯＤに対応する。ＤＦＢレーザダイオード６１と光変調器６４とは、絶縁部６３で隔てられている。参照番号６９は活性層を示し、参照番号６６はカップリング部を示す。また、参照番号６７は吸収層を示し、参照番号６５は半絶縁インジウムリン（ＳＩ−ＩｎＰ）埋め込み層を示す。参照番号６８で示された表面には高反射コーティングがなされ、参照番号６２で示された表面には無反射コーティングがなされている。上記構造の光半導体素子は公知である。本発明は、上記構成の光半導体素子に限定されるものではなく、他の構成の光半導体素子を広く含むものである。
【００５７】
図６は、光モジュール１００の全体構成を示す図である。光半導体素子１０は、セラミックスなどのキャリア７３上に形成されている。キャリア７３の上下面にはＡｕなどの電極や配線が設けられている。キャリア７３は、絶縁層８０を介して、ペルチェ素子７１上に設置されている。ペルチェ素子７１はベース７２上に固定されている。なお、図３で説明した例は、ペルチェ素子に温度制御を行わないタイプであり、このような場合は、光モジュール１００にペルチェ素子７１が内蔵されず、全体的にサイズが小さくなる。ベース７２上には非球面レンズ７５と７６が設置されている。これらのレンズは、半導体レーザダイオードＬＤ（６１）から出射される光を、カップリングコネクタ７７で光モジュールに取り付けられた光ファイバケーブル７８の入力端に集光する。光モジュールはシールカバー７４で覆われている。
【００５８】
以上、本発明の一実施形態を説明した。本発明は上記実施形態に限定されるものでははく、他の様々な実施形態を含むものである。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動できる。
【図面の簡単な説明】
【図１】 本発明の原理を示す図である。
【図２】 本発明による光変調器と半導体レーザダイオードのバイアス方法の一例を示す図である。
【図３】 本発明の一実施形態を示す回路図である。
【図４】 図３に示す実施形態のバイアス方法と温度との関係を示す図である。
【図５】 光半導体素子の一構成例を示す図である。
【図６】 光モジュールの全体構成を示す図である。
【符号の説明】
１０ 光半導体素子
１１ 伝送線路
１３〜２０ 端子
２１ バイアス回路
３１ メモリ
３２ プロセッサ
３３ ドライバ
４０ グランド端子
４１ ＡＰＣ回路
４２ トランジスタ
５１〜５６ 端子
ＬＤ 半導体レーザダイオード
ＭＯＤ 光変調器
【発明の属する技術分野】
本発明は光半導体装置及びその制御方法に関し、特に半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置及びその制御方法に関する。
【０００２】
【従来の技術】
光通信は高速に変調した光出力を光ファイバを介して伝送するものである。光変調出力の生成には、半導体レーザダイオードを直接変調する方式と、半導体レーザダイオードの出力光を変調する方式が知られている。後者の方式では、半導体レーザダイオードと光変調器が用いられる。従来は、光半導体レーザダイオードと光変調器は別々にパッケージされた部品であったが、最近では一つの半導体基板上に両者を形成した光半導体素子がしばしば用いられる。このタイプの半導体装置は、ＭＩ−ＬＤ（Ｍｏｄｕｌａｔｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｌａｓｅｒ Ｄｉｏｄｅ）などとも呼ばれる。
【０００３】
このような光半導体装置は例えば、半導体基板上に光変調器のｐｎ接合と半導体レーザダイオードのｐｎ接合を形成する。その際、結晶成長の制約により、半導体基板上に形成される２つのｐｎ接合は同じ極性となる。半導体レーザダイオードのｐｎ接合は順方向にバイアスされ、光変調器のｐｎ接合は逆方向にバイアスされる。従って、これらのバイアス電圧を生成するためには、相反する極性の２つの電源が必要になる。一方の電源はプラス電源で、他方の電源はマイナス電源である。
【０００４】
【発明が解決しようとする課題】
しかしながら、２つの電源を用いることは、光半導体素子を駆動する回路が大規模となってしまう。
【０００５】
従って、本発明は上記従来技術の課題を解決し、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動できるようにすることを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、請求項１に記載のように、ｐｎ接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、前記半導体レーザダイオードと前記光変調器の共通端子をグランド電位とは異なる基準電位に設定し、前記半導体レーザダイオードの他方の端子に前記基準電位と同一極性の第１の電位を与え、前記光変調器の他方の端子に与えられる変調信号のレベルを温度補償するために、前記基準電位と同一極性であって変調信号の基準となる第２の電位を与える回路を備え、前記基準電位を基準として前記半導体レーザダイオードと前記光変調器を逆方向に駆動することを特徴とする光半導体装置である。半導体レーザダイオードと光変調器には同一極性の電位が与えられ、これらの電位差で半導体レーザダイオードは順方向にバイアスでき、また光変調器は逆方向にバイアスすることができる。また、光変調器の他方の端子に与える電位は、グランド電位のみならず基準電位と同一極性の第２の電位であっても、光変調器を逆バイアスすることができる。
【００１３】
請求項１に記載の光半導体装置において、例えば請求項２に記載のように、前記基準電位を調整する回路が設けられる。基準電位を調整できるので、様々な使用環境やユーザのニーズなどに適応することができる。
【００１５】
請求項１又は２に記載の光半導体装置において、例えば請求項３に記載のように、前記半導体レーザダイオードの出力レベルが一定となるように、前記半導体レーザダイオードを制御する回路が設けられる。
【００１６】
例えば、請求項４に記載のように、前記半導体レーザダイオードと前記光変調器は、同一の半導体チップ上に形成されている。
【００１８】
請求項１記載の光半導体装置において、例えば請求項５に記載のように、前記第１の電位の絶対値は前記第２の電位の絶対値よりも大きい。
【００２０】
請求項１記載の光半導体装置において、例えば請求項６に記載のように、前記光変調器の他方の端子に与えられる変調信号のレベルを温度補償するために、前記第２の電位は調整可能である。これにより、所望のレベルで光変調器を駆動することができる。
【００２１】
本発明はまた、請求項７に記載のように、請求項１から６のいずれか一項に記載の光半導体装置と、前記光半導体素子を収容するハウジングとを備え、該ハウジングには、該光半導体装置に外部から印加される単一の電源が印加される第１の端子と、前記単一の電源を前記光半導体素子内部の半導体レーザダイオードに供給する第２の端子と、外部からの変調信号を前記光半導体素子内部の光変調器に供給する第３の端子と、グランド電位に設定される第４の端子とを含むことを特徴とする光モジュールである。
【００２２】
この構成において、例えば請求項８に記載のように、前記ハウジングは更に半導体レーザダイオードの出力光を光伝送媒体に伝達する光学系を含む。
【００２５】
また、本発明は請求項９に記載のように、基準電位と、半導体レーザダイオードを前記基準電位との電位差で駆動する基準電位と同一極性の第１の電位と、光変調器を前記基準電位との間の電位で駆動するための第２の電位と、を生成し、該第２の電位は前記基準電位と同一極性であって前記光変調器に与えられる変調信号の基準となり、前記光変調器に与えられる前記変調信号のレベルを温度補償することを特徴とする光半導体駆動回路である。
【００２６】
【発明の実施の形態】
以下、添付図面を参照して本発明の原理及び発明の実施の形態を詳細に説明する。
【００２７】
（本発明の原理）
図１は、本発明の一実施形態による光半導体装置を示す図である。図示する光半導体装置は、光半導体素子１０を有する。光半導体素子１０は光変調器ＭＯＤと半導体レーザダイオードＬＤとを備える。光変調器ＭＯＤのｐｎ接合と半導体レーザダイオードＬＤのｐｎ接合は、半導体基板上に同一方向に形成されている。つまり、従来は極性の異なる２つの電源で駆動されていた光半導体素子である。
【００２８】
半導体レーザダイオードＬＤのカソードと光変調器ＭＯＤのカソードは共通電位部分であって、端子１４に接続されている。端子１４は基準電位Ｖｃｍに設定されている。光変調器ＭＯＤのアノードは伝送線路１１の一端に接続されている。光変調器ＭＯＤのインピーダンスを伝送線路１１のインピーダンスに電気的に整合させるために、光変調器ＭＯＤのアノードは抵抗Ｒを介してカソードに接続されている。伝送線路１１の他端はバイアス回路２１の一端に接続されている。バイアス回路２１は、光変調器ＭＯＤのアノード電位を設定する。バイアス回路２１は、例えば図示するように、キャパシタＣとインダクタＬとを含む。インダクタＬの一端は端子２０に接続され、キャパシタＣの一端は端子１３に接続されている。変調信号Ｓｍｏｄは端子１３に与えられる。変調信号Ｓｍｏｄは、キャパシタＣ及び伝送線路１１を介して光変調器ＭＯＤのアノードに与えられる。端子２０は、例えばグランド電位ＧＮＤに設定される。グランド電位ＧＮＤはインダクタＬ及び伝送線路１１を通り、光変調器ＭＯＤのアノードに与えられる。インダクタＬが設けられているので、変調信号Ｓｍｏｄはグランド側には流れない。また、キャパシタＣがあるので、グランド電位ＧＮＤと端子１３の前段回路とは直流的に絶縁されている。
【００２９】
端子１７には、半導体レーザダイオードＬＤを駆動するための駆動電位ＶLDが印加される。駆動電位ＶLDは、端子２０グランド電位ＧＮＤに対する電位である。半導体レーザダイオードＬＤの両端には、ノイズを除去するためのキャパシタＣが接続されている。端子１５と１６の間に接続されたフォトダイオードＰＤは、半導体レーザダイオードＬＤの出力光をモニタし、半導体レーザダイオードＬＤの出力レベルを一定にする制御（ＡＰＣ制御：Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）ために設けられている。このＡＰＣ制御回路は後述する。端子１８と１９の間に接続されたサーミスタＴＨは、光半導体装置１０の温度を測定し、光変調器ＭＯＤ（あるいは半導体レーザダイオードＬＤ）を温度補償するために用いられている。
【００３０】
上記回路は、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分、つまり端子１４をグランド電位ＧＮＤとは異なる基準電位Ｖｃｍに設定し、基準電位Ｖｃｍを基準として逆方向に半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動するものである。この駆動を実現するために、基準電位Ｖｃｍの絶対値｜Ｖｃｍ｜を駆動電位ＶLDの絶対値｜ＶLD｜よりも小さく設定する。絶対値で表現するのは、駆動電位ＶLDと基準電位Ｖｃｍとが正の電位の場合と、負の電位の場合の２通りあるからである。上記の通り電位を設定することで、半導体レーザダイオードＬＤは｜ＶLD｜−｜Ｖｃｍ｜の電位で順方向にバイアスされる。他方、光変調器ＭＯＤのカソードは基準電位Ｖｃｍに設定され、アノードは端子２０に与えられたグランド電位ＧＮＤに設定される。つまり、光変調器ＭＯＤは｜Ｖｃｍ｜−ＧＮＤの電位で逆方向にバイアスされる。この状態で、基準電位Ｖｃｍの絶対値｜Ｖｃｍ｜とグランド電位ＧＮＤとの間の変位の基準としてスイングする変調信号Ｓｍｏｄを光変調器ＭＯＤに印加する。図２に、駆動電位ＶLDと基準電位Ｖｃｍをいずれも正の極性とした場合の光変調器ＭＯＤ及び半導体レーザダイオードＬＤのバイアスを模式的に示す。
【００３１】
上記光変調器ＭＯＤと半導体レーザダイオードＬＤの駆動において、駆動電位ＶLDも基準電位Ｖｃｍも同じ極性なので、単一の電源を用いることができる。つまり、駆動電位ＶLDと基準電位Ｖｃｍが正の極性ならば、正電源のみを用いて半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動することができる。これとは逆に、駆動電位ＶLDと基準電位Ｖｃｍが負の極性ならば、負電源のみを用いて半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動することができる。この点に関し、従来技術では半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動するのに正電源と負電源の２通りの電源が必要であったが、本発明によれば単一の電源で半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動することができる。
【００３２】
なお、サーミスタＴＨを用いた温度補償は、端子２０をグランド電位ＧＮＤを固定するのではなく、温度に従い端子２０の電位を調整することで実現できる。この点については後述する。
【００３３】
以上説明した本発明の原理を整理すると、次の通りである。
【００３４】
半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通端子をグランド電位とは異なる基準電位Ｖｃｍに設定し、半導体レーザダイオードＬＤの他方の端子に基準電位と同一極性の第１の電位ＶLDが与えられ、光変調器ＭＯＤの他方の端子には、グランド電位ＧＮＤ又は基準電位Ｖｃｍと同一極性の第２の電位（例えば、温度変動に従い変化するバイアス電位Ｖｂｉａｓ）が与えられる。この第２の電位の絶対値は、基準電位Ｖｃｍの絶対値よりも小さい。
【００３５】
また、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分をグランド電位ＧＮＤとは異なり、かつ光半導体素子に印加される駆動電位ＶLDの絶対値よりも小さい絶対値の基準電位Ｖｃｍに設定する。
【００３６】
更に、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、該光半導体装置に外部から印加される単一の電源電位Ｖ LD とグランド電位ＧＮＤとを受け取る第１の回路（端子１７と２０）と、単一の電源電位とグランド電位との間の基準電位Ｖｃｍを半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分に印加する第２の回路（端子１４）とを有する。
【００３７】
更に、光変調器の共通電位部分と対を成す他方の端子は、直流的に接地されている。また、光変調器の共通電位部分と対を成す他方の端子とグランドとの間には、インダクタが設けられている。更に、光変調器の共通電位部分と対を成す他方の端子は、バイアスされている。
【００３８】
更に、本発明は、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置の制御方法において、光半導体素子１０に与えられる単一の電源Ｖｃｃを二分割し、得られた２つの同一極性の電位ＶLD、Ｖｃｍにより半導体レーザダイオードＬＤと光変調器ＭＯＤを駆動する。
【００３９】
また、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置の制御方法において、同一極性の異なる２つの電位ＶLD−ＶｃｍとＶｃｍ−ＧＮＤを用い、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分Ｖｃｍを基準として２つの電位ＶLD−ＶｃｍとＶｃｍ−ＧＮＤを半導体レーザダイオードＬＤと光変調器ＭＯＤに印加する。
【００４０】
（一実施の形態）
図３は、本発明の一実施形態を示す回路図である。図示する光半導体装置は、光モジュール１００とユニット２００とを含む。光モジュール１００は本発明の光半導体装置の一実施形態であるが、ここでは光半導体装置とは言わずに光モジュールという。同様に、ユニット２００も本発明の光半導体装置の一実施形態であり、ここではユニットという。ユニットとは１つのまとまりであり、例えば一つの基板やケースに一体的に形成されているものである。ただし、本発明において、上記一体的形成は必須ではない。なお、ユニット２００を光モジュールと呼ぶこともできる。
【００４１】
本実施形態は、正極性の電源Ｖｃｃを用いている。光モジュール１００は、前述した光半導体素子１０、バイアス回路２１、サーミスタＴＨ及びＡＰＣ回路４１を含む。ユニット２００は、光モジュール１００と、これを駆動する回路とを有する。光半導体素子１０内部の光変調器ＭＯＤは、正極性の電位Ｖｃｍ−ＧＮＤで逆方向にバイアスされ、半導体レーザダイオードＬＤは正極性の電位ＶLD−Ｖｃｍで順方向にバイアスされる。
【００４２】
光モジュール１００は、前述した端子１３、１４、１７、１８、１９及び２０を有する。これらの端子は、光モジュール１００の外部接続端子となる。図１に示す端子１５と１６は、光モジュール１００内の内部ノードに相当する。更に、光モジュール１００はグランド端子４０を有する。図１を参照した説明では、端子２０がグランドに設定されていた。これに対し、本実施の形態では、端子２０に温度変化に応じてバイアス電圧を与えるため、端子２０はグランドＧＮＤに直接接続されていない。勿論、別の実施形態として、図３に示す端子２０をグランドＧＮＤに直結しても良い。
【００４３】
ＡＰＣ回路４１はトランジスタ４２、オペアンプＯＰ１、ＯＰ２、及び抵抗Ｒ６−Ｒ８を備える。トランジスタ４２のコレクタは、端子１７を介して電源Ｖｃｃを受け取る。トランジスタ４２のベースは、半導体レーザダイオードＬＤの出力をフォトダイオードＰＤでモニタし、その出力が一定になるように制御される。このようにして制御されたベース電圧に応じたコレクタ電流がトランジスタ４２に流れることで、半導体レーザダイオードＬＤの出力レベルを一定に保つことができる。
【００４４】
また、図３に示すように、前述したバイアス回路２１が、光モジュール１００内に設けられている。端子１３に与えられる変調信号Ｓｍｏｄは、キャパシタＣ及び特性インピーダンス５０Ωの線路を通って、光変調器ＭＯＤのアノードに印加される。端子２０には、光変調器のアノード電位を制御するバイアス電圧Ｖｂｉａｓが印加される。バイアス電圧Ｖｂｉａｓはグランド電位ＧＮＤからプラス方向に変化する。なお、基準電位ＶｃｍはキャパシタＣ５を介して接地されている。高周波成分をグランドに落して、直流的に安定した動作を確保するためである。
【００４５】
ユニット２００には、光モジュール１００を駆動する回路が以下の通り設けられている。変調信号は差動形式で端子５２、５３に与えられる。差動変調信号はキャパシタＣ１、Ｃ２及び特性インピーダンスが５０Ωの伝送線路を取り、ドライバ（ＤＲＶ）３３に与えられる。ドライバ３３は１つのＩＣで構成され、差動形式の変調信号から、変調信号Ｓｍｏｄを生成する。この変調信号Ｓｍｏｄは、パルス信号である。特性インピーダンスが５０Ωの伝送線路を通り、光モジュール１００の端子１３に印加される。
【００４６】
端子５１には、外部から電源Ｖｃｃが印加される。抵抗Ｒ１とＲ２は電源を分圧する。抵抗Ｒ１とＲ２の中間ノードで得られる分圧電位が、基準電位Ｖｃｍとして光モジュール１００の端子１４に与えられる。抵抗Ｒ２は可変抵抗である。可変抵抗Ｒ２を調整することによって、基準電位Ｖｃｍを変化させることができる。例えば、電源Ｖｃｃが５Ｖの場合、基準電位Ｖｃｍを２Ｖ〜４Ｖの範囲で調整できるようにする。基準電位の調整により、様々な使用環境やユーザのニーズなどに適応することができる。上記中間ノードとグランドＧＮＤとの間には、電界コンデンサＣ３とキャパシタＣ４が接続され、交流成分を完全に除去し、基準電位Ｖｃｍを直流的に安定させている。
【００４７】
マイクロプロセッサ３２はドライバ３３を制御して、変調信号のデューティ比や振幅を変化させることができる。この制御のためのデータはメモリ３１に格納されている。外部から端子５５を介してアドレスをメモリ３１に供給することで、所望のデューティ比や振幅を外部から設定することができる。メモリ３１は例えば、ＥＥＰＲＯＭなどで形成される。マイクロプロセッサ３２はまた、端子２０にバイアス電圧Ｖｂｉａｓを与える。前述したように、バイアス電圧Ｖｂｉａｓはグランド電位ＧＮＤから正方向に変化する。具体的には、マイクロプロセッサ３２は、光モジュール１００の端子１８と１９から出力されるサーミスタＴＨの端子間電圧をモニタし、温度変動に応じた値のバイアス電圧Ｖｂｉａｓを出力する。この点については、図４を参照して後述する。更に、マイクロプロセッサ３２は、抵抗Ｒ４を制御する。
【００４８】
抵抗Ｒ３の一端は電源Ｖｃｃに接続され、他端はツェナーダイオードＺＤを介して基準電位Ｖｃｍに接続されている。ツェナーダイオードＺＤは、ＡＰＣ制御の基準電位を発生する。この基準電位は可変抵抗Ｒ４で調整可能である。マイクロプロセッサ３２は、可変抵抗Ｒ４の中間タップを制御して、ＡＰＣ回路４１内のオペアンプＯＰ２に与える基準電位を所望の値に設定する。
【００４９】
以上、説明したように、光モジュール１００に与えられる外部からの電位は、正極性の電源Ｖｃｃ及び基準電位Ｖｃｍと、グランドＧＮＤのみである。負極性の電位は存在しない。また、ユニット２００に外部から印加される電位は、電源Ｖｃｃとグランドのみである。負極性の電位は存在しない。また、基準電位Ｖｃｍは、内部で生成されている。従って、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動することができる。
【００５０】
ここで、図４に、光変調器ＭＯＤと半導体レーザダイオードＬＤに与えられる電圧と温度との関係を示す。図４（Ａ）は従来技術による駆動方法及び温度変動を補償する方法を示している。図４（Ｂ）は本実施例である。図４（Ａ）に示すように、従来技術は電源は正極性と負極性の２つを用いる。光変調器ＭＯＤと半導体レーザダイオードＬＤの共通電位部分は、グランド電位に設定されている。グランド電位を基準として、光変調器ＭＯＤには負電圧Ｖｅｅが与えられ、半導体レーザダイオードＬＤには正電圧Ｖｃｃが与えられている。これに対し、本実施の形態では、前述したように、グランド電位ＧＮＤよりも高い基準電位Ｖｃｍを中心に動作する。温度変動による制御は、主として光変調器ＭＯＤの両端に印加する電位を変化させるものである。
【００５１】
なお、温度制御などにより、例えば｜Ｖｂｉａｓ｜が変調信号であるＳｍｏｄの振幅の１／２よりも小さい関係になる場合、光変調器ＭＯＤへの印加電圧が瞬間的にＶｂｉａｓとは逆の極性になる場合がある。しかし、その場合でも振幅の平均値は一方の極性の値を常に取る。
【００５２】
以上説明した図３に示す構成の特徴の一部を整理すると、次の通りである。
【００５３】
半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通端子をグランド電位ＧＮＤとは異なる基準電位Ｖｃｍに設定し、半導体レーザダイオードＬＤの他方の端子に基準電位Ｖｃｍと同一極性の第１の電位ＶLDを与え、光変調器ＭＯＤの他方の端子には、グランド電位ＧＮＤ又は基準電位Ｖｃｍと同一極性の第２の電位Ｖｂｉａｓを与える回路（端子５１、マイクロプロセッサ３２）を備える。
【００５４】
また、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分をグランド電位ＧＮＤとは異なり、かつ光半導体素子１０に外部から印加される外部基準電位Ｖｃｃの絶対値よりも小さい絶対値の基準電位Ｖｃｍに設定する回路（抵抗Ｒ１、Ｒ２）を含む。
【００５５】
更に、半導体レーザダイオードＬＤと光変調器ＭＯＤとが集積化された光半導体素子１０を有する光半導体装置において、光半導体装置に外部から印加される単一の電源Ｖｃｃから基準電位Ｖｃｍを生成して半導体レーザダイオードＬＤと光変調器ＭＯＤの共通電位部分に印加する第１の回路（Ｒ１、Ｒ２）と、単一の電源Ｖｃｃを半導体レーザダイオードＬＤに供給する第２の回路（４１）と、外部からの変調信号Ｓｍｏｄを光変調器ＭＯＤに供給する第３の回路（ドライバ３３）と、グランド電位ＧＮＤを光半導体装置の内部に供給する第４の回路（端子５６と端子２０）とを有する。
【００５６】
図５は、光半導体素子１０の一構成例を示す図である。図示する光半導体素子１０は、ＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザダイード６１と光変調器６４を有する。ＤＦＢレーザダイオード６１は前述した半導体レーザダイオードＬＤに対応し、光変調器６４は前述した光変調器ＭＯＤに対応する。ＤＦＢレーザダイオード６１と光変調器６４とは、絶縁部６３で隔てられている。参照番号６９は活性層を示し、参照番号６６はカップリング部を示す。また、参照番号６７は吸収層を示し、参照番号６５は半絶縁インジウムリン（ＳＩ−ＩｎＰ）埋め込み層を示す。参照番号６８で示された表面には高反射コーティングがなされ、参照番号６２で示された表面には無反射コーティングがなされている。上記構造の光半導体素子は公知である。本発明は、上記構成の光半導体素子に限定されるものではなく、他の構成の光半導体素子を広く含むものである。
【００５７】
図６は、光モジュール１００の全体構成を示す図である。光半導体素子１０は、セラミックスなどのキャリア７３上に形成されている。キャリア７３の上下面にはＡｕなどの電極や配線が設けられている。キャリア７３は、絶縁層８０を介して、ペルチェ素子７１上に設置されている。ペルチェ素子７１はベース７２上に固定されている。なお、図３で説明した例は、ペルチェ素子に温度制御を行わないタイプであり、このような場合は、光モジュール１００にペルチェ素子７１が内蔵されず、全体的にサイズが小さくなる。ベース７２上には非球面レンズ７５と７６が設置されている。これらのレンズは、半導体レーザダイオードＬＤ（６１）から出射される光を、カップリングコネクタ７７で光モジュールに取り付けられた光ファイバケーブル７８の入力端に集光する。光モジュールはシールカバー７４で覆われている。
【００５８】
以上、本発明の一実施形態を説明した。本発明は上記実施形態に限定されるものでははく、他の様々な実施形態を含むものである。
【００５９】
【発明の効果】
以上説明したように、本発明によれば、半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を単一の電源で駆動できる。
【図面の簡単な説明】
【図１】 本発明の原理を示す図である。
【図２】 本発明による光変調器と半導体レーザダイオードのバイアス方法の一例を示す図である。
【図３】 本発明の一実施形態を示す回路図である。
【図４】 図３に示す実施形態のバイアス方法と温度との関係を示す図である。
【図５】 光半導体素子の一構成例を示す図である。
【図６】 光モジュールの全体構成を示す図である。
【符号の説明】
１０ 光半導体素子
１１ 伝送線路
１３〜２０ 端子
２１ バイアス回路
３１ メモリ
３２ プロセッサ
３３ ドライバ
４０ グランド端子
４１ ＡＰＣ回路
４２ トランジスタ
５１〜５６ 端子
ＬＤ 半導体レーザダイオード
ＭＯＤ 光変調器
Claims (9)
- ｐｎ接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置において、前記半導体レーザダイオードと前記光変調器の共通端子をグランド電位とは異なる基準電位に設定し、前記半導体レーザダイオードの他方の端子に前記基準電位と同一極性の第１の電位を与え、前記光変調器の他方の端子に与えられる変調信号のレベルを温度補償するために、前記基準電位と同一極性であって変調信号の基準となる第２の電位を与える回路を備え、前記基準電位を基準として前記半導体レーザダイオードと前記光変調器を逆方向に駆動することを特徴とする光半導体装置。
- 前記基準電位を調整する回路を有することを特徴とする請求項１に記載の光半導体装置。
- 前記半導体レーザダイオードの出力レベルが一定となるように、前記半導体レーザダイオードを制御する回路を有することを特徴とする請求項１又は２に記載の光半導体装置。
- 前記半導体レーザダイオードと前記光変調器は、同一の半導体チップ上に形成されていることを特徴とする請求項１から３のいずれか一項記載の光半導体装置。
- 前記第１の電位の絶対値は前記第２の電位の絶対値よりも大きいことを特徴とする請求項１記載の光半導体装置。
- 前記光変調器の他方の端子に与えられる変調信号のレベルを温度補償するために、前記第２の電位は調整可能であることを特徴とする請求項１記載の光半導体装置。
- 請求項１から６のいずれか一項に記載の光半導体装置と、前記光半導体素子を収容するハウジングとを備え、該ハウジングには、該光半導体装置に外部から印加される単一の電源が印加される第１の端子と、前記単一の電源を前記光半導体素子内部の半導体レーザダイオードに供給する第２の端子と、外部からの変調信号を前記光半導体素子内部の光変調器に供給する第３の端子と、グランド電位に設定される第４の端子とを含むことを特徴とする光モジュール。
- 前記ハウジングは更に半導体レーザダイオードの出力光を光伝送媒体に伝達する光学系を含むことを特徴とする請求項７記載の光モジュール。
- ｐｎ接合が同一方向となるように半導体レーザダイオードと光変調器とが集積化された光半導体素子を有する光半導体装置を駆動する光半導体駆動回路であって、基準電位と、半導体レーザダイオードを前記基準電位との電位差で駆動する前記基準電位と同一極性の第１の電位と、光変調器を前記基準電位との間の電位で駆動するための第２の電位と、を生成し、該第２の電位は前記基準電位と同一極性であって前記光変調器に与えられる変調信号の基準となり、前記光変調器に与えられる前記変調信号のレベルを温度補償することを特徴とする光半導体駆動回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098034A JP4046535B2 (ja) | 2002-03-29 | 2002-03-29 | 光半導体装置、光モジュール及び光半導体駆動回路 |
| US10/349,035 US6882667B2 (en) | 2002-03-29 | 2003-01-23 | Optical semiconductor device and method for controlling the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002098034A JP4046535B2 (ja) | 2002-03-29 | 2002-03-29 | 光半導体装置、光モジュール及び光半導体駆動回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006291848A Division JP4712669B2 (ja) | 2006-10-26 | 2006-10-26 | 光半導体装置及びその制御方法並びに光モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003298175A JP2003298175A (ja) | 2003-10-17 |
| JP4046535B2 true JP4046535B2 (ja) | 2008-02-13 |
Family
ID=28449814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002098034A Expired - Fee Related JP4046535B2 (ja) | 2002-03-29 | 2002-03-29 | 光半導体装置、光モジュール及び光半導体駆動回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6882667B2 (ja) |
| JP (1) | JP4046535B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4275583B2 (ja) * | 2004-06-24 | 2009-06-10 | ユーディナデバイス株式会社 | 電子モジュール |
| US7834834B2 (en) | 2004-09-07 | 2010-11-16 | Sharp Kabushiki Kaisha | Display device, viewing angle control device, and electronic apparatus |
| JP2007194365A (ja) * | 2006-01-18 | 2007-08-02 | Sumitomo Electric Ind Ltd | 光送信回路 |
| JP2007264313A (ja) * | 2006-03-28 | 2007-10-11 | Nec Corp | 電界吸収型光変調器、半導体レーザ、トランシーバ、駆動方法、プログラム、記録媒体 |
| JP5461046B2 (ja) | 2009-03-31 | 2014-04-02 | 住友電工デバイス・イノベーション株式会社 | 光半導体装置 |
| JP5682322B2 (ja) * | 2011-01-18 | 2015-03-11 | 住友電気工業株式会社 | 光送信回路 |
| US10135539B2 (en) * | 2012-10-19 | 2018-11-20 | Massachusetts Institute Of Technology | Devices and techniques for integrated optical data communication |
| US9306372B2 (en) | 2013-03-14 | 2016-04-05 | Emcore Corporation | Method of fabricating and operating an optical modulator |
| US9306672B2 (en) | 2013-03-14 | 2016-04-05 | Encore Corporation | Method of fabricating and operating an optical modulator |
| US9059801B1 (en) | 2013-03-14 | 2015-06-16 | Emcore Corporation | Optical modulator |
| US9564733B2 (en) | 2014-09-15 | 2017-02-07 | Emcore Corporation | Method of fabricating and operating an optical modulator |
| US10074959B2 (en) | 2016-08-03 | 2018-09-11 | Emcore Corporation | Modulated laser source and methods of its fabrication and operation |
| DE102017219413B4 (de) | 2017-10-30 | 2021-11-04 | Robert Bosch Gmbh | Verfahren zum Erzeugen eines Laserpulses |
| DE112018005189T5 (de) | 2017-11-02 | 2020-07-02 | Sony Corporation | Halbleiterlaser-Ansteuerschaltung, Halbleiterlaser-Ansteuerschaltungsverfahren, Distanzmesseinrichtung und Elektronikeinrichtung |
| CN112189287B (zh) * | 2018-05-21 | 2024-06-18 | 谷歌有限责任公司 | 突发模式激光器驱动电路 |
| US11594856B2 (en) * | 2018-05-21 | 2023-02-28 | Google Llc | Wavelength drift suppression for burst-mode tunable EML transmitter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3008608B2 (ja) * | 1991-10-31 | 2000-02-14 | 富士通株式会社 | 電界吸収型光変調器駆動方法 |
| KR950002137A (ko) * | 1993-06-30 | 1995-01-04 | 세끼사와 다까시 | 모듈레이터 직접 분포형 귀환 레이저 다이오드 모듈 및 이를 사용한 장치 |
| JPH08163052A (ja) * | 1994-12-06 | 1996-06-21 | Nec Corp | 光送受信回路 |
-
2002
- 2002-03-29 JP JP2002098034A patent/JP4046535B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-23 US US10/349,035 patent/US6882667B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030185257A1 (en) | 2003-10-02 |
| US6882667B2 (en) | 2005-04-19 |
| JP2003298175A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4046535B2 (ja) | 光半導体装置、光モジュール及び光半導体駆動回路 | |
| JP4108400B2 (ja) | 電界吸収型光変調器を備えた半導体レーザモジュールの駆動回路および駆動方法 | |
| JP3736953B2 (ja) | 電界吸収型光変調器の駆動回路及び、これを用いた光送信器 | |
| JP4060696B2 (ja) | 光送信モジュール | |
| US5646763A (en) | Optical transmitter and laser diode module for use in the optical transmitter | |
| US7764885B2 (en) | Asymmetric rise/fall time and duty cycle control circuit | |
| US20050232319A1 (en) | Laser driver circuit for externally modulated lasers | |
| US20070183790A1 (en) | Optical transmitter with EA-modulator | |
| JP3423115B2 (ja) | 光信号送信装置 | |
| JP4712669B2 (ja) | 光半導体装置及びその制御方法並びに光モジュール | |
| US20040264535A1 (en) | Laser modulator | |
| JP4677858B2 (ja) | 発光素子駆動回路及び光送信器 | |
| US7415053B2 (en) | Optical transmitter with a least pair of semiconductor laser diodes | |
| US5848084A (en) | Semiconductor light source for an optical transmitter and an optical transmission module using the semiconductor light source | |
| US6829441B2 (en) | Driver circuit and optical-transmission module | |
| JP7511061B2 (ja) | 光送信サブアセンブリ | |
| JP5682322B2 (ja) | 光送信回路 | |
| JPS6151887A (ja) | 半導体レ−ザの駆動装置 | |
| TW201924166A (zh) | 用於光通信中之雷射二極體之效率經改善驅動器 | |
| JP4173392B2 (ja) | 光送信器 | |
| JPS63110685A (ja) | 発光素子の駆動回路 | |
| JP2003332985A (ja) | 駆動回路 | |
| JP2002064242A (ja) | レーザダイオード駆動方法および回路 | |
| JPH10200179A (ja) | 半導体レーザ装置 | |
| JPH0364134A (ja) | 光送信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |