JP4038320B2 - 半導体集積装置 - Google Patents
半導体集積装置 Download PDFInfo
- Publication number
- JP4038320B2 JP4038320B2 JP2000115120A JP2000115120A JP4038320B2 JP 4038320 B2 JP4038320 B2 JP 4038320B2 JP 2000115120 A JP2000115120 A JP 2000115120A JP 2000115120 A JP2000115120 A JP 2000115120A JP 4038320 B2 JP4038320 B2 JP 4038320B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- region
- integrated device
- semiconductor integrated
- pitch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積装置に関し、特に、装置の平坦化と製造時での位置合せ精度を向上させることにより、集積度をさらに向上させるための半導体集積装置の構造を対象とする。
【０００２】
【従来の技術】
半導体集積装置を微細化するためには、半導体ウェーハの表面を平坦化することと製造工程間での位置合せの精度を向上させることが重要である。
【０００３】
図６（ａ）に示すように、半導体集積装置を製造するためのリソグラフィ工程においてパターンを転写する下地１０１に段差が存在すると、レジスト膜１０５にも段差が発生し、パターン転写用の露光ビームＬＢの焦点位置が変動する。例えば露光ビームＬＢの焦点位置を段差部分に合わせると、正常なパターン像Ｉｍｇ１が得られるが、平坦な部分では焦点位置がずれて正常に結像しないため、転写されるパターン像Ｉｍｇ２’はピントがずれたパターン像となる。このため下地パターンに多数の段差があると微細なパターンを転写することができない。従って、すべての被転写領域について正常なパターン像を得るためには、例えば図６（ｂ）に示すように、リソグラフィ工程の前に下地パターン１０３をできるだけ平坦にする必要がある。
【０００４】
平坦化の技術としては、化学的機械的研磨（Chemical Mechanical Polishing:以下、ＣＭＰという）の技術が近年広く用いられている。ＣＭＰは、微小な研磨剤を塗布してウェーハの表面を機械的に研磨する技術である。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＭＰによる研磨では、滑らかな研磨盤とウェーハ表面との間に研磨剤を潤滑に供給し、かつ、研磨後の研磨くずを速やかにウェーハ表面から排除する必要がある。従って、サイズの大きなパターンを研磨する場合や、パターン間の広いスペースを研磨する場合は、研磨盤とウェーハ表面の密着性が高くなりすぎて研磨材の供給と研磨くずの排出に支障をきたすことになる。このため、良好に研磨することが困難になる。また、ごく一部だけ突出したパターンを研磨した場合、この突出したパターンに研磨力が集中するため、研磨速度が著しく増大し、研磨量の制御が困難なる。このため、ＣＭＰで研磨精度を向上させるためには、研磨するパターンの最大サイズと凹凸の比率とを適切に設定しなければならない。
【０００６】
そこで、パターンの凹凸比率を調整しながらパターンを相互に近接して配置することが重要となる。
図７は、ウェーハ表面にパターンを近接して配置する必要性を説明するための略示断面図である。同図（ａ）に示すように、一つのトランジスタのみを形成する場合、周囲の広い素子分離領域１１０に対してトランジスタ形成用のパターンＰＴ１のみが突出することになるが、同図（ｂ）に示すように、パターンＰＴ１に近接してパターンＰＴ２を配置することにより、表面領域における凸部の比率が上がり、加工のための適正量に設定することが可能となる。
【０００７】
次に、製造工程間での位置合せ方法における従来の技術について説明する。
【０００８】
図８（ａ）は、従来の技術による位置合せ方法の説明図である。なお、以下の各図において同一の部分には同一の参照番号を付してその詳細な説明は省略する。
【０００９】
図８に示す位置合せマーク５０は、互いに平行に配置された３本のライン状パターンＰａ１〜Ｐａ３を含む。これらのライン状パターンに対して領域Ｒｐ５０に示すように、各ラインに直交する方向に延在する範囲において光学顕微鏡を用いた光学像または走査型電子顕微鏡を用いた電子回折像を取得し光強度または電子線強度を求めると、同図（ｂ）のプロファイルが得られる。図８（ｂ）から、パターンＰａ１〜Ｐａ３の各配置に対応した強度分布が得られることが分かる。パターンＰａ１〜Ｐａ３に対応する強度ピークをそれぞれＳａ１〜Ｓａ３とし、Ｓａ２とＳａ１間の距離をｄ１、Ｓａ２とＳａ３との距離をｄ２とすると、これらは、各パターン間のピッチにそれぞれ対応する。ここで、ピーク間の距離が例えば図８の紙面左から順にｄ１，ｄ２である３つの並んだピークが観察された場合に、その中央のピークを位置合せの基点に設定するように、パターン識別装置に予め登録しておくことにより、現工程と前工程との間で位置合せが可能となる。
【００１０】
図８に示すような位置合せマークを含むデバイスにＣＭＰを行なうためには、前述したように、広すぎるパターンまたは広すぎる隙間のいずれについてもＣＭＰでは適用困難であるので、位置合せマークの周囲に何らかのパターンを配置しなければならない。
【００１１】
このようなＣＭＰ加工用のダミーパターンを含むパターンを配置した半導体集積装置の例を図９に示す。ダミーパターンは、ＣＭＰ加工の精度を向上させることを主な目的として配置されるパターンであり、デバイス動作上もほとんど役割を持たないパターンである。なお、ダミーパターンに代えて、デバイス動作上も何らの役割を有するパターンを配置し、これによりＣＭＰ加工の精度を高めることも可能である。
【００１２】
図９（ａ）に示す半導体集積装置６０では、適切なサイズが設定された領域Ｒｃ６０内で位置合せマーク６０内のラインパターンＰａ１から距離ｄ２だけ離隔した位置からダミーパターンＰｄが配置され、紙面左右方向に周期ｄ１で周期的に配置されている。
【００１３】
ここで、図８に示す方法と同様に、パターンの光強度または電子線強度等を求めると、図９（ｂ）のプロファイルが得られる。紙面左から順にピーク間距離がｄ１，ｄ２となる３つの並んだピークの組み合わせを図９（ｂ）のプロファイルから抽出すると、本来の位置合せマーク６０による組み合わせＳＥＴ１と、ダミーパターンと位置合せマーク６０の一部とによる組み合わせＳＥＴ２の２つの組み合わせが見出せる。これは、図９（ａ）に示すパターン配置で位置合せを行なうと、例えばＳＥＴ２のような誤った場所に基点を設定してしまう可能性があることを示す。このことは、位置合せ精度の著しい低下を招く、という問題があった。
【００１４】
位置合せマークをより一層複雑にすると、周囲のダミーパターンとの誤認識を防止することができるが、位置合せマーク自身を識別する手順よりも認識手順がより一層複雑になり、さらに、識別装置の高コスト化や位置合せ速度の低下をも引き起こし、ひいては製造コスト全般の増大をもたらすことになる。
【００１５】
本発明は上記事情に鑑みてなされたものであり、その目的は、デバイスの平坦化により一層の微細化を進展させながら、位置合せ精度の向上を実現できる半導体集積装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【００１７】
即ち、本発明の第１の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）だけ配置された第１のパターンと、上記半導体基板の表面の第２の領域であって、上記第１の方向において上記第１の領域から外側に延在する第２の領域に形成され、少なくとも上記第１の方向においてｄＤの周期で複数個配設された第２のパターンと、を備え、上記第１の方向における上記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、上記第１の方向におけるパターン認識の精度に依存する係数をα（１＞α＞０）とすると、上記第１の方向において上記第２の領域に最も近接する上記第１のパターンからの距離をＤとすると、上記第２の領域は次の関係式
を満たし、
【数５】
上記ｄＤは、任意の上記ｄｋについて次の関係式
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置が提供される。
【００１８】
上記半導体集積装置によれば、上記第１のパターン間の各ピッチから所定マージンだけずれるように上記第２のパターンの周期ｄＤを設定するので、ＣＭＰ加工等に好適な凹凸密度をウェーハ表面に与えながら、製造工程間の位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。
【００１９】
また、本発明の第２の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、
前記半導体基板の表面の第２の領域であって、前記第１の方向において前記第１の領域から外側に延在する第２の領域に形成され、少なくとも前記第１の方向において非周期的にｍ個（ｍは２以上の自然数）配設された第２のパターンと、を備え、
前記第１の方向における前記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、
前記第１の領域と前記第２の領域との間で最も近接する前記第１のパターンと前記第２のパターンとの前記第１の方向におけるピッチをｄｍとし、
前記第１の方向における前記第２のパターンの隣接するパターン同士のピッチをｄ（ｍ−１）とし、
パターン認識の精度に依存する係数をα（１＞α＞０）とし、
前記第１の方向において前記第２の領域に最も近接する前記第１のパターンからの距離をＤとすると、
前記第２の領域は、次の関係式
【数６】
を満たし、
前記ｄｍは、任意の前記ｄｋとの組み合わせについて次の関係式
｜（ｄｍ−ｄｋ）／ｄｋ｜≧α
を満たし、
前記ｄ（ｍ−１）は、前記ｍと前記ｄｋとの任意の組み合わせについて次の関係式
｜（ｄ（ｍ−１）−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置が提供される。
【００２０】
このように、本発明の第２の態様によれば、上記第２のパターン同士のいずれのピッチについても、上記第１のパターン間の各ピッチに対して所定マージンだけずれるように設定するので、上記第２のパターンが非周期的パターンであっても、位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。
【００２１】
上記第２のパターンは、上記第１の方向に直交する第２の方向において連続したラインパターンであっても良い。
【００２２】
上記第１または上記第２の態様において、上記半導体集積装置は、上記第１の方向において上記第２の領域から外側に延在する第３の領域に少なくとも上記第１の方向に上記第２のパターン同士のピッチと異なるピッチで複数個形成され上記第２のパターンと異なる形状を有する第３のパターンをさらに備えると好適である。
【００２３】
また、本発明の第３の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、上記半導体基板の表面の第２の領域に形成され、上記第１の方向において連続したライン形状の第２のパターンと、を備え、上記第１の方向における上記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、上記第２の領域の上記第１の方向におけるサイズをＳとすると、上記第２の領域は、次の関係式
【数７】
を満たすように設定される半導体集積装置が提供される。
【００２４】
上記第２のパターンは、上記第１の方向に直交する第２の方向において周期的に繰り返して形成されるものでも良い。
【００２５】
上述の第３の態様によれば、上記第２の領域において上記第１の方向に周期を持たない、連続したパターンを備えるので、ＣＭＰ加工用に好適な凹凸密度をウェーハ面に与えるとともに、位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止することができる。これにより位置合せの精度を向上させることができる。
【００２６】
上記第３の態様において、上記半導体集積装置は、上記第１の方向において上記第２の領域から外側に延在する第３の領域に少なくとも上記第１の方向に複数個形成された第３のパターンであって上記第１の領域と上記第３の領域との間で最も近接する上記第１のパターンと上記第３のパターンとの上記第１の方向におけるピッチと異なるピッチで配設され上記第２のパターンと異なる形状を有する第３のパターンをさらに備えると好適である。
【００２７】
また、本発明の第４の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、上記半導体基板の表面の第２の領域であって、上記第１の方向において上記第１の領域から外側に延在する第２の領域に形成され、複数のパターンの組み合わせを１単位とするパターン群が少なくとも上記第１の方向にｍ回繰り返し配置された第２のパターンと、を備え、上記第１の方向における上記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、上記第２の領域のうち上記１単位のパターン群が配置される第３の領域の上記第１の方向におけるサイズをｄＤとし、上記第１の方向において上記第２の領域に最も近接する上記第１のパターンからの距離をＤとし、上記第１の方向におけるパターン認識の精度に依存する係数をα（１＞α＞０）とすると、上記第２の領域は、次の関係式
【数８】
を満たし、上記ｄＤは、任意の上記ｄｋについて次の関係式
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置が提供される。
【００２８】
上述の第４の態様によれば、上記第２の領域に複雑なパターンでなるパターン群を配置する場合であっても、これらが繰り返し配置される場合は、繰り返し単位のパターン群が形成される領域の上記第１の方向のサイズをｄＤとし、このｄＤが上記第１のパターン間の各ピッチから所定マージンだけずれるように設定する。これにより、ＣＭＰ加工等に好適な凹凸密度をウェーハ表面に与えながら、位置合せの精度を向上させることができる。
【００２９】
上記第４の態様において、上記半導体集積装置は、上記第１の方向において上記第２の領域から外側に延在する第４の領域に少なくとも上記第１の方向において上記ｄＤと異なるピッチで複数個配設され上記パターン群が含むパターンと異なる形状を有する第３のパターンをさらに備えると好適である。
【００３０】
上記第１のパターンは、上記第１の方向に直交する第２の方向において周期的に繰り返して形成される矩形パターンでも、また、上記第２の方向において連続したラインパターンであっても良い。
【００３１】
さらに、上記αは、０．１であることが望ましい。
【００３２】
上記第１の方向とは、光ビームまたは荷電ビームを用いてパターンを認識する場合における認識方向をいう。
【００３３】
上述した半導体集積装置において、上記第１のパターン、上記第２のパターンまたは上記第３のパターンには、素子形成用パターンと素子の形成に関与しないダミーパターンのいずれもが含まれる。
【００３４】
上記第２のパターンのサイズ、上記第２のパターンの上記第２の方向における周期およびパターン間隔は、ＣＭＰ加工において好適な値が選択されると良い。
【００３５】
同様に、上記第３のパターンのサイズ、上記第３のパターンの上記第２の方向における周期およびパターン間隔は、ＣＭＰ加工において好適な値が選択されると良い。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００３７】
（１）第１の実施形態
図１は、本発明にかかる半導体集積装置の第１の実施の形態の説明図である。
同図（ａ）は、本実施形態の半導体集積装置１の要部を示す平面図であり、同図（ｂ）は、（ａ）に示す領域Ｒｐ１にビーム光または電子ビームを照射して得られた光強度プロファイルまたは電子線強度プロファイルを示す。
【００３８】
図１（ａ）に示すように、本実施形態の半導体集積装置１は、図８に示す位置合せマーク５０と、この位置合せマーク５０を挟んで対向するマトリクスをなすように周期的に配設された矩形パターンＰｃ１とを備える。マトリクスの行方向は、ラインパターンＰａ１〜Ｐａ３に直交する方向であり、また、マトリクスの列方向は位置合せマーク５０内のラインパターンＰａ１〜Ｐａ３に平行な方向である。本実施形態においてマトリクスの行方向の矩形パターンＰｃ１は、対向するマトリクス同士で同一のライン上に位置するように配置される。矩形パターンＰｃ１は、ＣＭＰ加工等のためにウェーハ表面の凹凸密度を高めるために配置される。従って、例えば配線パターンのようにデバイス動作上何らかの役割で機能するパターンでも、ＣＭＰ加工等にのみ形成されデバイス動作上何も機能しないダミーパターンのいずれでも良い。この点は後述する各実施形態においても同様である。
【００３９】
矩形パターンＰｃ１のサイズ（長辺および短辺の長さ）や列方向における周期、列方向におけるパターン間隔は、ＣＭＰ等の加工に適切な値に設定される。
【００４０】
ここで、図１（ｂ）に示すように、矩形パターンＰｃ１の行方向における繰り返し周期をｄＤとし、位置合せマーク５０内のラインパターンＰａ１の外側エッジからの距離Ｄが（ｄ１＋ｄ２）以内の領域をマーク近接領域Ｒｃ１と呼ぶと、少なくともマーク近接領域Ｒｃ１内において繰り返し周期ｄＤは、係数α（１＞α＞０）を含む次の２つの関係式
｜（ｄＤ−ｄ１）／ｄ１｜≧α
｜（ｄＤ−ｄ２）／ｄ２｜≧α
を同時に満たす。
【００４１】
ここで、αは、パターン認識装置におけるパターン認識の精度に依存する係数であり、現状ではα＝０．１が最適であることが経験的に判明している。この点は、後述する各実施形態においても同様である。
【００４２】
このように、本実施形態の半導体集積装置１によれば、位置合せマークを構成するラインパターンに直交する方向における矩形パターンＰｃ１の繰り返し周期ｄＤを、ラインパターンＰａ１〜Ｐａ３間の各ピッチから所定マージンだけずれるように設定する。これにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ表面に与えるとともに、製造工程間の位置合せのためのパターン認識において、位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。この結果、円滑なＣＭＰ加工を実現するとともに、位置合せの精度を向上させることができる。
【００４３】
図１に示す半導体集積装置１においては、従来技術と同様の３本のラインパターンを有する位置合せマーク５０を用いたが、本発明にかかる半導体集積装置に備えることができる位置合せマークは、これに限るものでない。例えば、２本のラインパターンで形成された位置合せマークでも、また、４本以上のラインパターンで形成された位置合せマークでも上述と同様の設定を行なうことにより高精度での位置合せを実現することができる。
【００４４】
即ち、ｎ＋１本のパターンが並んで形成された位置合せマークにおいて、隣接するパターン同士のピッチをそれぞれｄ１，ｄ２・・・ｄｎとし、位置合せマーク内で最も近接するパターンの外側エッジからの距離が（ｄ１＋ｄ２＋・・＋ｄｎ）以内の領域をマーク近接領域Ｒｃとすると、少なくともこのマーク近接領域Ｒｃ内で、位置合せ時のパターン認識方向に周期ｄＤでｍ個繰り返し形成されたパターンが、任意のｄｋ（１≦ｋ≦ｎ）に対して、
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α・・・・・・・・・・・・・（１）
を満たすようにｄＤを設定することにより、位置合せマーク以外のパターンを位置合せ用のパターンと誤って認識することを防止することができる。また、位置合せマークを構成するパターンの形状についても図１に示すラインパターンに限らず、矩形やその他のパターンでも良い。
【００４５】
図２（ａ）は、図１（ａ）に示す半導体集積装置１の変形例の要部を示す平面図であり、また、同図（ｂ）は（ａ）内に示す領域Ｒｐ２にビーム光または電子ビームを照射して得られた光強度プロファイルまたは電子線強度プロファイルを示す。
【００４６】
図１（ａ）との対比において明らかなように、図２（ａ）に示す半導体集積装置３は、列方向に所定の周期で配設された矩形パターンＰａ４を含む位置合せマーク３０を備える。このような位置合せマークについても、ストライプ状の領域Ｒｐ３で示すように、位置合せ時のパターン認識方向に沿った切断線Ａ−Ａについて上述の関係式（１）を満たすように、周期ｄＤを設定することにより、誤認識のない位置合せが可能になる。
【００４７】
位置合せマークを挟んで配設されるＣＭＰ加工用のパターンについては、設計仕様に応じて、より複雑なパターンを配置しなければならない場合もある。
【００４８】
図３は、図１に示す半導体集積装置１の変形例である半導体集積装置５の要部を示す平面図である。同図は、本変形例の半導体集積装置５が備えるＣＭＰ加工用のパターン群Ｐｃ２を示す。パターン群Ｐｃ２は、互いに異なる形状・サイズのパターンＰｃ２ａ〜Ｐｃ２ｄを１単位とし、マーク近接領域Ｒｃ１内で敷き詰められるように繰り返して配置されている。このような繰り返しパターンについても、繰り返し単位であるパターンＰｃ２が形成された領域Ｒｃ２のパターン認識方向（紙面左右方向）におけるサイズをｄＤとし、このサイズｄＤが上述した関係式（４）を満たすように設定して配置することにより、誤認識のない位置合せが可能になる。
【００４９】
（２）第２の実施形態
次に、本発明にかかる半導体集積装置の第２の実施の形態について図面を参照しながら説明する。
【００５０】
図４は、本実施形態の半導体集積装置７の要部を示す平面図である。図１に示す半導体集積装置１との対比において明らかなように、本実施形態の半導体集積装置７の特徴は、図１の矩形パターンＰｃ１に代えて、連続したライン形状を有するように形成されたラインパターンＰｃ３，Ｐｃ４を備える点にある。ラインパターンＰｃ３，Ｐｃ４は、ＣＭＰ加工等のためにウェーハ表面の凹凸密度を高めるために配置され、デバイス動作上何らかの役割で機能する、例えば配線パターンでも、デバイス動作上何も機能しないダミーパターンのいずれでも良い。
【００５１】
ラインパターンＰｃ３，Ｐｃ４は、長辺のサイズが、位置合せマーク５０を構成するラインパターンＰａ１〜Ｐａ３とほぼ同一であり、かつ、ラインパターンＰａ１〜Ｐａ３に平行に配設される。ラインパターンＰｃ３，Ｐｃ４の長辺および短辺の各サイズは、上述した第１の実施形態と同様に、ＣＭＰ等の加工に適切な値に設定される。
【００５２】
ここで、ラインパターンＰｃ３とＰｃ４とのピッチをｄＤ１、ラインパターンＰｃ４と位置合せマークのラインパターンＰａ１とのピッチをｄＤ２とし、さらに、ラインパターンＰａ１の外側エッジからの距離が（ｄ１＋ｄ２）以内の領域をマーク近接領域Ｒｃ３とすると、少なくともこのマーク近接領域Ｒｃ３内で、次の４つの関係式
｜（ｄＤ１−ｄ１）／ｄ１｜≧α
｜（ｄＤ１−ｄ２）／ｄ２｜≧α
｜（ｄＤ２−ｄ１）／ｄ１｜≧α
｜（ｄＤ２−ｄ２）／ｄ２｜≧α
を同時に満たすように、ｄＤ１，ｄＤのサイズが設定される。
【００５３】
このように、周期性を有しないライン形状のパターンであっても、少なくともマーク近接領域Ｒｃ３内のパターンＰｃ３，Ｐｃ４の各ピッチについて、ラインパターンＰａ１〜Ｐａ３間のいずれのピッチからも所定マージンだけずれるように設定することにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ表面に与えるとともに、位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。この結果、円滑なＣＭＰ加工を実現するとともに、位置合せの精度を向上させることができる。
【００５４】
また、図２に示す半導体集積装置３と同様に、位置合せマークを構成するパターンが微小な矩形パターンであるときは、次にように条件を設定することにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ面に与えながらパターンの誤認識を防止することができる。
【００５５】
即ち、位置合せ時の認識方向に直交する方向における、ＣＭＰ加工等に用いるラインパターンの個数をｍ、この方向における位置合せマーク内のラインパターンの個数をｎ＋１、このラインパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）、位置合せマーク内で最も近接するラインパターンからの距離をＤとすると、次の関係式
【数９】
を満たす領域をマーク近接領域Ｒｃとし、かつ、位置合せ時の認識方向における、ＣＭＰ加工等に用いるラインパターンの隣接するパターン同士のピッチをｄ（ｍ−１）とし、位置合せマークの領域とマーク近接領域Ｒｃとの間で最も近接するパターン同士のピッチ、例えば図４に示す実施形態ではラインパターンＰａ１とラインパターンＰｃ４とのピッチをｄｍとすると、ｄｋとｄｍとの任意の組み合わせについて次の関係式
｜（ｄｍ−ｄｋ）／ｄｋ｜≧α
を満たすように、ｄｍを設定する。
【００５６】
（３）第３の実施形態
次に、本発明にかかる半導体集積装置の第３の実施の形態について図面を参照しながら説明する。
【００５７】
図５は、本実施形態の半導体集積装置９の要部を示す平面図である。図１（ａ）に示す半導体集積装置１との対比において明らかなように、図５に示す半導体集積装置９は、位置合せマーク５０の他、連続したライン状で形成されたパターンＰｃ５と矩形パターンＰｃ１とを備える。パターンＰｃ５およびＰｃ１は、ＣＭＰ加工等のためにウェーハ表面の凹凸密度を高めるために配置され、デバイス動作上何らかの役割で機能する、例えば配線パターンでも、デバイス動作上何も機能しないダミーパターンのいずれでも良い。パターンＰｃ５、Ｐｃ１の長辺および短辺のサイズ、位置合せ時の認識方向と直交する方向における周期またはパターン間隔は、上述した実施形態と同様に、ＣＭＰ等の加工に適切な値に設定される。
【００５８】
ラインパターンＰｃ５は、各マーク近接領域Ｒｃ４において位置合せマーク５０のラインパターンＰａ１〜Ｐａ３と直交する方向、即ち、位置合せ時の認識方向と平行になるように配設される。マーク近接領域のＲｃ４の定義は、上述の実施形態と同一であり、ラインパターンＰａ１の外側エッジからの距離Ｄが（ｄ１＋ｄ２）以内の領域をいう。
【００５９】
矩形パターンＰｃ１は、位置合せ時の認識方向において位置合せマーク５０から見てマーク近接領域Ｒｃ４の外側に位置する領域Ｒｃ５でマトリクスをなすように周期的に配設される。矩形パターンＰｃ１の位置合せ時の認識方向における周期ｄＤ１は、位置合せマークのラインパターンＰａ１とこれに最も近接する矩形パターンＰｃ１とのピッチｄＤ２と異なるように設定される。
【００６０】
このように、マーク近接領域Ｒｃ４におけるパターンとして、位置合せマーク５０を構成するラインパターンＰａ１に直交する方向に周期を持たない、連続したパターンＰａ５を配置することにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ面に与えるとともに、位置合せのためのパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。これにより位置合せの精度を向上させることができる。
【００６１】
また、位置合せマーク５０からみてマーク近接領域Ｒｃ４の外側の領域に、パターンＰｃ５とは形状を異にするパターンＰｃ１を設け、さらに、位置合せ時の認識方向におけるその周期ｄＤ１が、位置合せマーク５０のラインパターンＰａ１とこれに最も近接するパターンＰｃ１とのピッチｄＤ２と異なるように設定することにより、位置合せの精度をさらに向上させることができる。
【００６２】
本実施形態では、マーク近接領域の外側領域Ｒｃ５に周期的な矩形パターンＰｃ１を備える場合を示したが、これに限ることなく非周期的な矩形パターンでも、また、図４の半導体集積装置７に示すように、位置合せマーク５０のラインパターンＰａ１〜Ｐａ３と平行に配設されたライン状パターンでも良い。
【００６３】
また、本実施形態では、位置合せマークとして従来技術と同様の３本のラインパターンを有する位置合せマーク５０を用いたが、これ以外の位置合せマークを用いても、上述した実施形態に類似の設定を行なうことにより、位置合せの精度を高めることができる。即ち、ｎ＋１本のパターンが並んで形成された位置合せマークにおいて、隣接するパターン同士のピッチをそれぞれｄ１，ｄ２・・・ｄｎとし、位置合せマーク内で最も近接するパターンの外側エッジからの距離が（ｄ１＋ｄ２＋・・・＋ｄｎ）以内の領域をマーク近接領域Ｒｃ３’とすると、パターンＰｃ５は、少なくとも、位置合せマークのパターンに直交する方向において連続したパターンとなるように設定する。これにより、位置合せマーク以外のパターンを位置合せ用パターンと誤って認識することを防止できる。
【００６４】
以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限ることなくその要旨を逸脱しない範囲で種々変形して適用することができる。例えば、位置合せマーク５０からみてマーク近接領域Ｒｃ４の外側の領域に、マーク近接領域内のパターンとは形状、サイズおよび周期を異にするパターンを上述した第１および第２の実施形態においてもさらに設け、位置合せ時の精度をさらに向上できるのは勿論である。また、上述した実施形態では、位置合せマークとして位置合せ時の認識方向において非周期的に配設されたパターンを含む場合について説明したが、これに限ることなく、周期的に配設されたパターンで位置合せマークを構成する場合にも本発明を適用することができる。
【００６５】
【発明の効果】
以上詳述したとおり、本発明によれば、デバイスの平坦化による半導体集積装置の微細化を進めながら、製造工程間の位置合せの精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積装置の第１の実施の形態の説明図である。
【図２】図１に示す半導体集積装置の一変形例の説明図である。
【図３】図１に示す半導体集積装置の他の変形例の要部を示す平面図である。
【図４】本発明にかかる半導体集積装置の第２の実施の形態の要部を示す平面図である。
【図５】本発明にかかる半導体集積装置の第３の実施の形態の要部を示す平面図である。
【図６】半導体集積装置の表面を平坦化する必要性を説明する略示断面図である。
【図７】パターンを近接して配置する必要性を説明するための略示断面図である。
【図８】従来の技術による位置合せ方法の一例の説明図である。
【図９】従来の技術による位置合せ方法の他の例の説明図である。
【符号の説明】
１，３，５，７，９ 半導体集積装置
３０，５０ 位置合せマーク
Ｐａ１〜Ｐａ３，Ｐｃ５ ラインパターン
Ｐｃ１，Ｐｃ３ 矩形パターン
Ｐｃ２ パターン群
Ｒｃ１〜Ｒｃ４ マーク近接領域
Ｒｃ５ マーク近接領域の外側領域
【発明の属する技術分野】
本発明は、半導体集積装置に関し、特に、装置の平坦化と製造時での位置合せ精度を向上させることにより、集積度をさらに向上させるための半導体集積装置の構造を対象とする。
【０００２】
【従来の技術】
半導体集積装置を微細化するためには、半導体ウェーハの表面を平坦化することと製造工程間での位置合せの精度を向上させることが重要である。
【０００３】
図６（ａ）に示すように、半導体集積装置を製造するためのリソグラフィ工程においてパターンを転写する下地１０１に段差が存在すると、レジスト膜１０５にも段差が発生し、パターン転写用の露光ビームＬＢの焦点位置が変動する。例えば露光ビームＬＢの焦点位置を段差部分に合わせると、正常なパターン像Ｉｍｇ１が得られるが、平坦な部分では焦点位置がずれて正常に結像しないため、転写されるパターン像Ｉｍｇ２’はピントがずれたパターン像となる。このため下地パターンに多数の段差があると微細なパターンを転写することができない。従って、すべての被転写領域について正常なパターン像を得るためには、例えば図６（ｂ）に示すように、リソグラフィ工程の前に下地パターン１０３をできるだけ平坦にする必要がある。
【０００４】
平坦化の技術としては、化学的機械的研磨（Chemical Mechanical Polishing:以下、ＣＭＰという）の技術が近年広く用いられている。ＣＭＰは、微小な研磨剤を塗布してウェーハの表面を機械的に研磨する技術である。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＣＭＰによる研磨では、滑らかな研磨盤とウェーハ表面との間に研磨剤を潤滑に供給し、かつ、研磨後の研磨くずを速やかにウェーハ表面から排除する必要がある。従って、サイズの大きなパターンを研磨する場合や、パターン間の広いスペースを研磨する場合は、研磨盤とウェーハ表面の密着性が高くなりすぎて研磨材の供給と研磨くずの排出に支障をきたすことになる。このため、良好に研磨することが困難になる。また、ごく一部だけ突出したパターンを研磨した場合、この突出したパターンに研磨力が集中するため、研磨速度が著しく増大し、研磨量の制御が困難なる。このため、ＣＭＰで研磨精度を向上させるためには、研磨するパターンの最大サイズと凹凸の比率とを適切に設定しなければならない。
【０００６】
そこで、パターンの凹凸比率を調整しながらパターンを相互に近接して配置することが重要となる。
図７は、ウェーハ表面にパターンを近接して配置する必要性を説明するための略示断面図である。同図（ａ）に示すように、一つのトランジスタのみを形成する場合、周囲の広い素子分離領域１１０に対してトランジスタ形成用のパターンＰＴ１のみが突出することになるが、同図（ｂ）に示すように、パターンＰＴ１に近接してパターンＰＴ２を配置することにより、表面領域における凸部の比率が上がり、加工のための適正量に設定することが可能となる。
【０００７】
次に、製造工程間での位置合せ方法における従来の技術について説明する。
【０００８】
図８（ａ）は、従来の技術による位置合せ方法の説明図である。なお、以下の各図において同一の部分には同一の参照番号を付してその詳細な説明は省略する。
【０００９】
図８に示す位置合せマーク５０は、互いに平行に配置された３本のライン状パターンＰａ１〜Ｐａ３を含む。これらのライン状パターンに対して領域Ｒｐ５０に示すように、各ラインに直交する方向に延在する範囲において光学顕微鏡を用いた光学像または走査型電子顕微鏡を用いた電子回折像を取得し光強度または電子線強度を求めると、同図（ｂ）のプロファイルが得られる。図８（ｂ）から、パターンＰａ１〜Ｐａ３の各配置に対応した強度分布が得られることが分かる。パターンＰａ１〜Ｐａ３に対応する強度ピークをそれぞれＳａ１〜Ｓａ３とし、Ｓａ２とＳａ１間の距離をｄ１、Ｓａ２とＳａ３との距離をｄ２とすると、これらは、各パターン間のピッチにそれぞれ対応する。ここで、ピーク間の距離が例えば図８の紙面左から順にｄ１，ｄ２である３つの並んだピークが観察された場合に、その中央のピークを位置合せの基点に設定するように、パターン識別装置に予め登録しておくことにより、現工程と前工程との間で位置合せが可能となる。
【００１０】
図８に示すような位置合せマークを含むデバイスにＣＭＰを行なうためには、前述したように、広すぎるパターンまたは広すぎる隙間のいずれについてもＣＭＰでは適用困難であるので、位置合せマークの周囲に何らかのパターンを配置しなければならない。
【００１１】
このようなＣＭＰ加工用のダミーパターンを含むパターンを配置した半導体集積装置の例を図９に示す。ダミーパターンは、ＣＭＰ加工の精度を向上させることを主な目的として配置されるパターンであり、デバイス動作上もほとんど役割を持たないパターンである。なお、ダミーパターンに代えて、デバイス動作上も何らの役割を有するパターンを配置し、これによりＣＭＰ加工の精度を高めることも可能である。
【００１２】
図９（ａ）に示す半導体集積装置６０では、適切なサイズが設定された領域Ｒｃ６０内で位置合せマーク６０内のラインパターンＰａ１から距離ｄ２だけ離隔した位置からダミーパターンＰｄが配置され、紙面左右方向に周期ｄ１で周期的に配置されている。
【００１３】
ここで、図８に示す方法と同様に、パターンの光強度または電子線強度等を求めると、図９（ｂ）のプロファイルが得られる。紙面左から順にピーク間距離がｄ１，ｄ２となる３つの並んだピークの組み合わせを図９（ｂ）のプロファイルから抽出すると、本来の位置合せマーク６０による組み合わせＳＥＴ１と、ダミーパターンと位置合せマーク６０の一部とによる組み合わせＳＥＴ２の２つの組み合わせが見出せる。これは、図９（ａ）に示すパターン配置で位置合せを行なうと、例えばＳＥＴ２のような誤った場所に基点を設定してしまう可能性があることを示す。このことは、位置合せ精度の著しい低下を招く、という問題があった。
【００１４】
位置合せマークをより一層複雑にすると、周囲のダミーパターンとの誤認識を防止することができるが、位置合せマーク自身を識別する手順よりも認識手順がより一層複雑になり、さらに、識別装置の高コスト化や位置合せ速度の低下をも引き起こし、ひいては製造コスト全般の増大をもたらすことになる。
【００１５】
本発明は上記事情に鑑みてなされたものであり、その目的は、デバイスの平坦化により一層の微細化を進展させながら、位置合せ精度の向上を実現できる半導体集積装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、以下の手段により上記課題の解決を図る。
【００１７】
即ち、本発明の第１の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）だけ配置された第１のパターンと、上記半導体基板の表面の第２の領域であって、上記第１の方向において上記第１の領域から外側に延在する第２の領域に形成され、少なくとも上記第１の方向においてｄＤの周期で複数個配設された第２のパターンと、を備え、上記第１の方向における上記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、上記第１の方向におけるパターン認識の精度に依存する係数をα（１＞α＞０）とすると、上記第１の方向において上記第２の領域に最も近接する上記第１のパターンからの距離をＤとすると、上記第２の領域は次の関係式
を満たし、
【数５】
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置が提供される。
【００１８】
上記半導体集積装置によれば、上記第１のパターン間の各ピッチから所定マージンだけずれるように上記第２のパターンの周期ｄＤを設定するので、ＣＭＰ加工等に好適な凹凸密度をウェーハ表面に与えながら、製造工程間の位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。
【００１９】
また、本発明の第２の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、
前記半導体基板の表面の第２の領域であって、前記第１の方向において前記第１の領域から外側に延在する第２の領域に形成され、少なくとも前記第１の方向において非周期的にｍ個（ｍは２以上の自然数）配設された第２のパターンと、を備え、
前記第１の方向における前記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、
前記第１の領域と前記第２の領域との間で最も近接する前記第１のパターンと前記第２のパターンとの前記第１の方向におけるピッチをｄｍとし、
前記第１の方向における前記第２のパターンの隣接するパターン同士のピッチをｄ（ｍ−１）とし、
パターン認識の精度に依存する係数をα（１＞α＞０）とし、
前記第１の方向において前記第２の領域に最も近接する前記第１のパターンからの距離をＤとすると、
前記第２の領域は、次の関係式
【数６】
前記ｄｍは、任意の前記ｄｋとの組み合わせについて次の関係式
｜（ｄｍ−ｄｋ）／ｄｋ｜≧α
を満たし、
前記ｄ（ｍ−１）は、前記ｍと前記ｄｋとの任意の組み合わせについて次の関係式
｜（ｄ（ｍ−１）−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置が提供される。
【００２０】
このように、本発明の第２の態様によれば、上記第２のパターン同士のいずれのピッチについても、上記第１のパターン間の各ピッチに対して所定マージンだけずれるように設定するので、上記第２のパターンが非周期的パターンであっても、位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。
【００２１】
上記第２のパターンは、上記第１の方向に直交する第２の方向において連続したラインパターンであっても良い。
【００２２】
上記第１または上記第２の態様において、上記半導体集積装置は、上記第１の方向において上記第２の領域から外側に延在する第３の領域に少なくとも上記第１の方向に上記第２のパターン同士のピッチと異なるピッチで複数個形成され上記第２のパターンと異なる形状を有する第３のパターンをさらに備えると好適である。
【００２３】
また、本発明の第３の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、上記半導体基板の表面の第２の領域に形成され、上記第１の方向において連続したライン形状の第２のパターンと、を備え、上記第１の方向における上記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、上記第２の領域の上記第１の方向におけるサイズをＳとすると、上記第２の領域は、次の関係式
【数７】
【００２４】
上記第２のパターンは、上記第１の方向に直交する第２の方向において周期的に繰り返して形成されるものでも良い。
【００２５】
上述の第３の態様によれば、上記第２の領域において上記第１の方向に周期を持たない、連続したパターンを備えるので、ＣＭＰ加工用に好適な凹凸密度をウェーハ面に与えるとともに、位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止することができる。これにより位置合せの精度を向上させることができる。
【００２６】
上記第３の態様において、上記半導体集積装置は、上記第１の方向において上記第２の領域から外側に延在する第３の領域に少なくとも上記第１の方向に複数個形成された第３のパターンであって上記第１の領域と上記第３の領域との間で最も近接する上記第１のパターンと上記第３のパターンとの上記第１の方向におけるピッチと異なるピッチで配設され上記第２のパターンと異なる形状を有する第３のパターンをさらに備えると好適である。
【００２７】
また、本発明の第４の態様によれば、
半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、上記半導体基板の表面の第２の領域であって、上記第１の方向において上記第１の領域から外側に延在する第２の領域に形成され、複数のパターンの組み合わせを１単位とするパターン群が少なくとも上記第１の方向にｍ回繰り返し配置された第２のパターンと、を備え、上記第１の方向における上記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、上記第２の領域のうち上記１単位のパターン群が配置される第３の領域の上記第１の方向におけるサイズをｄＤとし、上記第１の方向において上記第２の領域に最も近接する上記第１のパターンからの距離をＤとし、上記第１の方向におけるパターン認識の精度に依存する係数をα（１＞α＞０）とすると、上記第２の領域は、次の関係式
【数８】
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置が提供される。
【００２８】
上述の第４の態様によれば、上記第２の領域に複雑なパターンでなるパターン群を配置する場合であっても、これらが繰り返し配置される場合は、繰り返し単位のパターン群が形成される領域の上記第１の方向のサイズをｄＤとし、このｄＤが上記第１のパターン間の各ピッチから所定マージンだけずれるように設定する。これにより、ＣＭＰ加工等に好適な凹凸密度をウェーハ表面に与えながら、位置合せの精度を向上させることができる。
【００２９】
上記第４の態様において、上記半導体集積装置は、上記第１の方向において上記第２の領域から外側に延在する第４の領域に少なくとも上記第１の方向において上記ｄＤと異なるピッチで複数個配設され上記パターン群が含むパターンと異なる形状を有する第３のパターンをさらに備えると好適である。
【００３０】
上記第１のパターンは、上記第１の方向に直交する第２の方向において周期的に繰り返して形成される矩形パターンでも、また、上記第２の方向において連続したラインパターンであっても良い。
【００３１】
さらに、上記αは、０．１であることが望ましい。
【００３２】
上記第１の方向とは、光ビームまたは荷電ビームを用いてパターンを認識する場合における認識方向をいう。
【００３３】
上述した半導体集積装置において、上記第１のパターン、上記第２のパターンまたは上記第３のパターンには、素子形成用パターンと素子の形成に関与しないダミーパターンのいずれもが含まれる。
【００３４】
上記第２のパターンのサイズ、上記第２のパターンの上記第２の方向における周期およびパターン間隔は、ＣＭＰ加工において好適な値が選択されると良い。
【００３５】
同様に、上記第３のパターンのサイズ、上記第３のパターンの上記第２の方向における周期およびパターン間隔は、ＣＭＰ加工において好適な値が選択されると良い。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態のいくつかについて図面を参照しながら説明する。
【００３７】
（１）第１の実施形態
図１は、本発明にかかる半導体集積装置の第１の実施の形態の説明図である。
同図（ａ）は、本実施形態の半導体集積装置１の要部を示す平面図であり、同図（ｂ）は、（ａ）に示す領域Ｒｐ１にビーム光または電子ビームを照射して得られた光強度プロファイルまたは電子線強度プロファイルを示す。
【００３８】
図１（ａ）に示すように、本実施形態の半導体集積装置１は、図８に示す位置合せマーク５０と、この位置合せマーク５０を挟んで対向するマトリクスをなすように周期的に配設された矩形パターンＰｃ１とを備える。マトリクスの行方向は、ラインパターンＰａ１〜Ｐａ３に直交する方向であり、また、マトリクスの列方向は位置合せマーク５０内のラインパターンＰａ１〜Ｐａ３に平行な方向である。本実施形態においてマトリクスの行方向の矩形パターンＰｃ１は、対向するマトリクス同士で同一のライン上に位置するように配置される。矩形パターンＰｃ１は、ＣＭＰ加工等のためにウェーハ表面の凹凸密度を高めるために配置される。従って、例えば配線パターンのようにデバイス動作上何らかの役割で機能するパターンでも、ＣＭＰ加工等にのみ形成されデバイス動作上何も機能しないダミーパターンのいずれでも良い。この点は後述する各実施形態においても同様である。
【００３９】
矩形パターンＰｃ１のサイズ（長辺および短辺の長さ）や列方向における周期、列方向におけるパターン間隔は、ＣＭＰ等の加工に適切な値に設定される。
【００４０】
ここで、図１（ｂ）に示すように、矩形パターンＰｃ１の行方向における繰り返し周期をｄＤとし、位置合せマーク５０内のラインパターンＰａ１の外側エッジからの距離Ｄが（ｄ１＋ｄ２）以内の領域をマーク近接領域Ｒｃ１と呼ぶと、少なくともマーク近接領域Ｒｃ１内において繰り返し周期ｄＤは、係数α（１＞α＞０）を含む次の２つの関係式
｜（ｄＤ−ｄ１）／ｄ１｜≧α
｜（ｄＤ−ｄ２）／ｄ２｜≧α
を同時に満たす。
【００４１】
ここで、αは、パターン認識装置におけるパターン認識の精度に依存する係数であり、現状ではα＝０．１が最適であることが経験的に判明している。この点は、後述する各実施形態においても同様である。
【００４２】
このように、本実施形態の半導体集積装置１によれば、位置合せマークを構成するラインパターンに直交する方向における矩形パターンＰｃ１の繰り返し周期ｄＤを、ラインパターンＰａ１〜Ｐａ３間の各ピッチから所定マージンだけずれるように設定する。これにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ表面に与えるとともに、製造工程間の位置合せのためのパターン認識において、位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。この結果、円滑なＣＭＰ加工を実現するとともに、位置合せの精度を向上させることができる。
【００４３】
図１に示す半導体集積装置１においては、従来技術と同様の３本のラインパターンを有する位置合せマーク５０を用いたが、本発明にかかる半導体集積装置に備えることができる位置合せマークは、これに限るものでない。例えば、２本のラインパターンで形成された位置合せマークでも、また、４本以上のラインパターンで形成された位置合せマークでも上述と同様の設定を行なうことにより高精度での位置合せを実現することができる。
【００４４】
即ち、ｎ＋１本のパターンが並んで形成された位置合せマークにおいて、隣接するパターン同士のピッチをそれぞれｄ１，ｄ２・・・ｄｎとし、位置合せマーク内で最も近接するパターンの外側エッジからの距離が（ｄ１＋ｄ２＋・・＋ｄｎ）以内の領域をマーク近接領域Ｒｃとすると、少なくともこのマーク近接領域Ｒｃ内で、位置合せ時のパターン認識方向に周期ｄＤでｍ個繰り返し形成されたパターンが、任意のｄｋ（１≦ｋ≦ｎ）に対して、
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α・・・・・・・・・・・・・（１）
を満たすようにｄＤを設定することにより、位置合せマーク以外のパターンを位置合せ用のパターンと誤って認識することを防止することができる。また、位置合せマークを構成するパターンの形状についても図１に示すラインパターンに限らず、矩形やその他のパターンでも良い。
【００４５】
図２（ａ）は、図１（ａ）に示す半導体集積装置１の変形例の要部を示す平面図であり、また、同図（ｂ）は（ａ）内に示す領域Ｒｐ２にビーム光または電子ビームを照射して得られた光強度プロファイルまたは電子線強度プロファイルを示す。
【００４６】
図１（ａ）との対比において明らかなように、図２（ａ）に示す半導体集積装置３は、列方向に所定の周期で配設された矩形パターンＰａ４を含む位置合せマーク３０を備える。このような位置合せマークについても、ストライプ状の領域Ｒｐ３で示すように、位置合せ時のパターン認識方向に沿った切断線Ａ−Ａについて上述の関係式（１）を満たすように、周期ｄＤを設定することにより、誤認識のない位置合せが可能になる。
【００４７】
位置合せマークを挟んで配設されるＣＭＰ加工用のパターンについては、設計仕様に応じて、より複雑なパターンを配置しなければならない場合もある。
【００４８】
図３は、図１に示す半導体集積装置１の変形例である半導体集積装置５の要部を示す平面図である。同図は、本変形例の半導体集積装置５が備えるＣＭＰ加工用のパターン群Ｐｃ２を示す。パターン群Ｐｃ２は、互いに異なる形状・サイズのパターンＰｃ２ａ〜Ｐｃ２ｄを１単位とし、マーク近接領域Ｒｃ１内で敷き詰められるように繰り返して配置されている。このような繰り返しパターンについても、繰り返し単位であるパターンＰｃ２が形成された領域Ｒｃ２のパターン認識方向（紙面左右方向）におけるサイズをｄＤとし、このサイズｄＤが上述した関係式（４）を満たすように設定して配置することにより、誤認識のない位置合せが可能になる。
【００４９】
（２）第２の実施形態
次に、本発明にかかる半導体集積装置の第２の実施の形態について図面を参照しながら説明する。
【００５０】
図４は、本実施形態の半導体集積装置７の要部を示す平面図である。図１に示す半導体集積装置１との対比において明らかなように、本実施形態の半導体集積装置７の特徴は、図１の矩形パターンＰｃ１に代えて、連続したライン形状を有するように形成されたラインパターンＰｃ３，Ｐｃ４を備える点にある。ラインパターンＰｃ３，Ｐｃ４は、ＣＭＰ加工等のためにウェーハ表面の凹凸密度を高めるために配置され、デバイス動作上何らかの役割で機能する、例えば配線パターンでも、デバイス動作上何も機能しないダミーパターンのいずれでも良い。
【００５１】
ラインパターンＰｃ３，Ｐｃ４は、長辺のサイズが、位置合せマーク５０を構成するラインパターンＰａ１〜Ｐａ３とほぼ同一であり、かつ、ラインパターンＰａ１〜Ｐａ３に平行に配設される。ラインパターンＰｃ３，Ｐｃ４の長辺および短辺の各サイズは、上述した第１の実施形態と同様に、ＣＭＰ等の加工に適切な値に設定される。
【００５２】
ここで、ラインパターンＰｃ３とＰｃ４とのピッチをｄＤ１、ラインパターンＰｃ４と位置合せマークのラインパターンＰａ１とのピッチをｄＤ２とし、さらに、ラインパターンＰａ１の外側エッジからの距離が（ｄ１＋ｄ２）以内の領域をマーク近接領域Ｒｃ３とすると、少なくともこのマーク近接領域Ｒｃ３内で、次の４つの関係式
｜（ｄＤ１−ｄ１）／ｄ１｜≧α
｜（ｄＤ１−ｄ２）／ｄ２｜≧α
｜（ｄＤ２−ｄ１）／ｄ１｜≧α
｜（ｄＤ２−ｄ２）／ｄ２｜≧α
を同時に満たすように、ｄＤ１，ｄＤのサイズが設定される。
【００５３】
このように、周期性を有しないライン形状のパターンであっても、少なくともマーク近接領域Ｒｃ３内のパターンＰｃ３，Ｐｃ４の各ピッチについて、ラインパターンＰａ１〜Ｐａ３間のいずれのピッチからも所定マージンだけずれるように設定することにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ表面に与えるとともに、位置合せ用のパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。この結果、円滑なＣＭＰ加工を実現するとともに、位置合せの精度を向上させることができる。
【００５４】
また、図２に示す半導体集積装置３と同様に、位置合せマークを構成するパターンが微小な矩形パターンであるときは、次にように条件を設定することにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ面に与えながらパターンの誤認識を防止することができる。
【００５５】
即ち、位置合せ時の認識方向に直交する方向における、ＣＭＰ加工等に用いるラインパターンの個数をｍ、この方向における位置合せマーク内のラインパターンの個数をｎ＋１、このラインパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）、位置合せマーク内で最も近接するラインパターンからの距離をＤとすると、次の関係式
【数９】
｜（ｄｍ−ｄｋ）／ｄｋ｜≧α
を満たすように、ｄｍを設定する。
【００５６】
（３）第３の実施形態
次に、本発明にかかる半導体集積装置の第３の実施の形態について図面を参照しながら説明する。
【００５７】
図５は、本実施形態の半導体集積装置９の要部を示す平面図である。図１（ａ）に示す半導体集積装置１との対比において明らかなように、図５に示す半導体集積装置９は、位置合せマーク５０の他、連続したライン状で形成されたパターンＰｃ５と矩形パターンＰｃ１とを備える。パターンＰｃ５およびＰｃ１は、ＣＭＰ加工等のためにウェーハ表面の凹凸密度を高めるために配置され、デバイス動作上何らかの役割で機能する、例えば配線パターンでも、デバイス動作上何も機能しないダミーパターンのいずれでも良い。パターンＰｃ５、Ｐｃ１の長辺および短辺のサイズ、位置合せ時の認識方向と直交する方向における周期またはパターン間隔は、上述した実施形態と同様に、ＣＭＰ等の加工に適切な値に設定される。
【００５８】
ラインパターンＰｃ５は、各マーク近接領域Ｒｃ４において位置合せマーク５０のラインパターンＰａ１〜Ｐａ３と直交する方向、即ち、位置合せ時の認識方向と平行になるように配設される。マーク近接領域のＲｃ４の定義は、上述の実施形態と同一であり、ラインパターンＰａ１の外側エッジからの距離Ｄが（ｄ１＋ｄ２）以内の領域をいう。
【００５９】
矩形パターンＰｃ１は、位置合せ時の認識方向において位置合せマーク５０から見てマーク近接領域Ｒｃ４の外側に位置する領域Ｒｃ５でマトリクスをなすように周期的に配設される。矩形パターンＰｃ１の位置合せ時の認識方向における周期ｄＤ１は、位置合せマークのラインパターンＰａ１とこれに最も近接する矩形パターンＰｃ１とのピッチｄＤ２と異なるように設定される。
【００６０】
このように、マーク近接領域Ｒｃ４におけるパターンとして、位置合せマーク５０を構成するラインパターンＰａ１に直交する方向に周期を持たない、連続したパターンＰａ５を配置することにより、ＣＭＰ加工等に適切な凹凸密度をウェーハ面に与えるとともに、位置合せのためのパターン認識において位置合せマーク以外のパターンを位置合せマークと誤認識することを防止できる。これにより位置合せの精度を向上させることができる。
【００６１】
また、位置合せマーク５０からみてマーク近接領域Ｒｃ４の外側の領域に、パターンＰｃ５とは形状を異にするパターンＰｃ１を設け、さらに、位置合せ時の認識方向におけるその周期ｄＤ１が、位置合せマーク５０のラインパターンＰａ１とこれに最も近接するパターンＰｃ１とのピッチｄＤ２と異なるように設定することにより、位置合せの精度をさらに向上させることができる。
【００６２】
本実施形態では、マーク近接領域の外側領域Ｒｃ５に周期的な矩形パターンＰｃ１を備える場合を示したが、これに限ることなく非周期的な矩形パターンでも、また、図４の半導体集積装置７に示すように、位置合せマーク５０のラインパターンＰａ１〜Ｐａ３と平行に配設されたライン状パターンでも良い。
【００６３】
また、本実施形態では、位置合せマークとして従来技術と同様の３本のラインパターンを有する位置合せマーク５０を用いたが、これ以外の位置合せマークを用いても、上述した実施形態に類似の設定を行なうことにより、位置合せの精度を高めることができる。即ち、ｎ＋１本のパターンが並んで形成された位置合せマークにおいて、隣接するパターン同士のピッチをそれぞれｄ１，ｄ２・・・ｄｎとし、位置合せマーク内で最も近接するパターンの外側エッジからの距離が（ｄ１＋ｄ２＋・・・＋ｄｎ）以内の領域をマーク近接領域Ｒｃ３’とすると、パターンＰｃ５は、少なくとも、位置合せマークのパターンに直交する方向において連続したパターンとなるように設定する。これにより、位置合せマーク以外のパターンを位置合せ用パターンと誤って認識することを防止できる。
【００６４】
以上、本発明の実施の形態のいくつかについて説明したが、本発明は上記形態に限ることなくその要旨を逸脱しない範囲で種々変形して適用することができる。例えば、位置合せマーク５０からみてマーク近接領域Ｒｃ４の外側の領域に、マーク近接領域内のパターンとは形状、サイズおよび周期を異にするパターンを上述した第１および第２の実施形態においてもさらに設け、位置合せ時の精度をさらに向上できるのは勿論である。また、上述した実施形態では、位置合せマークとして位置合せ時の認識方向において非周期的に配設されたパターンを含む場合について説明したが、これに限ることなく、周期的に配設されたパターンで位置合せマークを構成する場合にも本発明を適用することができる。
【００６５】
【発明の効果】
以上詳述したとおり、本発明によれば、デバイスの平坦化による半導体集積装置の微細化を進めながら、製造工程間の位置合せの精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体集積装置の第１の実施の形態の説明図である。
【図２】図１に示す半導体集積装置の一変形例の説明図である。
【図３】図１に示す半導体集積装置の他の変形例の要部を示す平面図である。
【図４】本発明にかかる半導体集積装置の第２の実施の形態の要部を示す平面図である。
【図５】本発明にかかる半導体集積装置の第３の実施の形態の要部を示す平面図である。
【図６】半導体集積装置の表面を平坦化する必要性を説明する略示断面図である。
【図７】パターンを近接して配置する必要性を説明するための略示断面図である。
【図８】従来の技術による位置合せ方法の一例の説明図である。
【図９】従来の技術による位置合せ方法の他の例の説明図である。
【符号の説明】
１，３，５，７，９ 半導体集積装置
３０，５０ 位置合せマーク
Ｐａ１〜Ｐａ３，Ｐｃ５ ラインパターン
Ｐｃ１，Ｐｃ３ 矩形パターン
Ｐｃ２ パターン群
Ｒｃ１〜Ｒｃ４ マーク近接領域
Ｒｃ５ マーク近接領域の外側領域
Claims (12)
- 半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）だけ配置された第１のパターンと、
前記半導体基板の表面の第２の領域であって、前記第１の方向において前記第１の領域から外側に延在する第２の領域に形成され、少なくとも前記第１の方向においてｄＤの周期で複数個配設された第２のパターンと、を備え、
前記第１の方向における前記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、
前記第１の方向におけるパターン認識の精度に依存する係数をα（１＞α＞０）とすると、
前記第１の方向において前記第２の領域に最も近接する前記第１のパターンからの距離をＤとすると、
前記第２の領域は次の関係式
を満たし、
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置。 - 半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、
前記半導体基板の表面の第２の領域であって、前記第１の方向において前記第１の領域から外側に延在する第２の領域に形成され、少なくとも前記第１の方向において非周期的にｍ個（ｍは２以上の自然数）配設された第２のパターンと、を備え、
前記第１の方向における前記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、
前記第１の領域と前記第２の領域との間で最も近接する前記第１のパターンと前記第２のパターンとの前記第１の方向におけるピッチをｄｍとし、
前記第１の方向における前記第２のパターンの隣接するパターン同士のピッチをｄ（ｍ−１）とし、
パターン認識の精度に依存する係数をα（１＞α＞０）とし、
前記第１の方向において前記第２の領域に最も近接する前記第１のパターンからの距離をＤとすると、
前記第２の領域は、次の関係式
前記ｄｍは、任意の前記ｄｋとの組み合わせについて次の関係式
｜（ｄｍ−ｄｋ）／ｄｋ｜≧α
を満たし、
前記ｄ（ｍ−１）は、前記ｍと前記ｄｋとの任意の組み合わせについて次の関係式
｜（ｄ（ｍ−１）−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置。 - 前記第１の方向において前記第１の領域から見て前記第２の領域から外側に延在する第３の領域に少なくとも前記第１の方向に前記第２のパターンの周期ｄＤまたは前記第２のパターン同士のピッチｄ（ｍ−１）と異なる周期で複数個形成され、前記第２のパターンと異なる形状を有する第３のパターンをさらに備えることを特徴とする請求項１または２に記載の半導体集積装置。
- 前記第２のパターンは、前記第１の方向に直交する第２の方向において連続したラインパターンであることを特徴とする請求項１ないし３のいずれかに記載の半導体集積装置。
- 半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、
前記半導体基板の表面の第２の領域に形成され、前記第１の方向において連続したライン形状の第２のパターンと、を備え、
前記第１の方向における前記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、
前記第２の領域の前記第１の方向におけるサイズをＳとすると、
前記第２の領域は、次の関係式
- 前記第１の方向において前記第１の領域から見て前記第２の領域から外側に延在する第３の領域に少なくとも前記第１の方向においてｄＤの周期で配置され前記第２のパターンと異なる形状を有するように形成された複数個の第３のパターンであって、前記ｄＤが、前記第１の領域と前記第３の領域との間で最も近接する前記第１のパターンと前記第３のパターンとの前記第１の方向におけるピッチと異なるように設定される第３のパターンをさらに備えることを特徴とする請求項５に記載の半導体集積装置。
- 前記第２のパターンは、前記第１の方向に直交する第２の方向において周期的に繰り返して形成されることを特徴とする請求項１、２、３、５、６のいずれかに記載の半導体集積装置。
- 半導体基板の表面の第１の領域に配設された位置合せ用のパターンであって、少なくとも第１の方向において（ｎ＋１）個（ｎは自然数）配置された第１のパターンと、
前記半導体基板の表面の第２の領域であって、前記第１の方向において前記第１の領域から外側に延在する第２の領域に形成され、複数のパターンの組み合わせを１単位とするパターン群が少なくとも前記第１の方向にｍ回繰り返し配置された第２のパターンと、を備え、
前記第１の方向における前記第１のパターンの隣接するパターン同士のピッチをｄｋ（１≦ｋ≦ｎ）とし、
前記第２の領域のうち前記１単位のパターン群が配置される第３の領域の前記第１の方向におけるサイズをｄＤとし、
前記第１の方向において前記第２の領域に最も近接する前記第１のパターンからの距離をＤとし、
前記第１の方向におけるパターン認識の精度に依存する係数をα（１＞α＞０）とすると、
前記第２の領域は、次の関係式
前記ｄＤは、任意の前記ｄｋについて次の関係式
｜（ｄＤ−ｄｋ）／ｄｋ｜≧α
を満たすように設定される半導体集積装置。 - 前記第１の方向において前記第２の領域から外側に延在する第４の領域に少なくとも前記第１の方向において前記ｄＤと異なるピッチで複数個配設され、前記パターン群が含むパターンと異なる形状を有する第３のパターンをさらに備えることを特徴とする請求項８に記載の半導体集積装置。
- 前記第１のパターンは、前記第１の方向に直交する第２の方向において周期的に繰り返して形成される矩形パターンであることを特徴とする請求項１ないし９のいずれかに記載の半導体集積装置。
- 前記第１のパターンは、前記第１の方向に直交する第２の方向において連続したラインパターンであることを特徴とする請求項１ないし９のいずれかに記載の半導体集積装置。
- 前記αは、０．１であることを特徴とする請求項１ないし１１のいずれかに記載の半導体集積装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115120A JP4038320B2 (ja) | 2000-04-17 | 2000-04-17 | 半導体集積装置 |
| TW090108940A TW525286B (en) | 2000-04-17 | 2001-04-13 | Semiconductor device |
| KR10-2001-0020119A KR100397591B1 (ko) | 2000-04-17 | 2001-04-16 | 반도체 장치 |
| US09/835,380 US6388341B2 (en) | 2000-04-17 | 2001-04-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000115120A JP4038320B2 (ja) | 2000-04-17 | 2000-04-17 | 半導体集積装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001297958A JP2001297958A (ja) | 2001-10-26 |
| JP4038320B2 true JP4038320B2 (ja) | 2008-01-23 |
Family
ID=18626822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115120A Expired - Fee Related JP4038320B2 (ja) | 2000-04-17 | 2000-04-17 | 半導体集積装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6388341B2 (ja) |
| JP (1) | JP4038320B2 (ja) |
| KR (1) | KR100397591B1 (ja) |
| TW (1) | TW525286B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803668B2 (en) * | 2002-11-22 | 2004-10-12 | International Business Machines Corporation | Process-robust alignment mark structure for semiconductor wafers |
| TWI230837B (en) * | 2002-12-16 | 2005-04-11 | Asml Netherlands Bv | Lithographic apparatus with alignment subsystem, device manufacturing method using alignment, and alignment structure |
| US6933523B2 (en) * | 2003-03-28 | 2005-08-23 | Freescale Semiconductor, Inc. | Semiconductor alignment aid |
| JP2005136135A (ja) * | 2003-10-30 | 2005-05-26 | Oki Electric Ind Co Ltd | 半導体装置、及び半導体装置の製造方法 |
| JP2007208081A (ja) * | 2006-02-02 | 2007-08-16 | Oki Electric Ind Co Ltd | アラインメントマーク、合わせマーク及び半導体装置の製造方法 |
| US7898662B2 (en) * | 2006-06-20 | 2011-03-01 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
| JP5006889B2 (ja) * | 2008-02-21 | 2012-08-22 | エーエスエムエル ネザーランズ ビー．ブイ． | 粗ウェーハ位置合わせ用マーク構造及びこのようなマーク構造の製造方法 |
| TWI384603B (zh) | 2009-02-17 | 2013-02-01 | Advanced Semiconductor Eng | 基板結構及應用其之封裝結構 |
| US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
| CN103814429A (zh) * | 2012-05-22 | 2014-05-21 | 科磊股份有限公司 | 具有正交底层虚拟填充的叠盖目标 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199042B2 (ja) * | 1989-04-25 | 2001-08-13 | 株式会社ニコン | 半導体装置の製造方法及び露光方法 |
| JP2000114258A (ja) | 1998-09-29 | 2000-04-21 | Toshiba Corp | 半導体装置 |
-
2000
- 2000-04-17 JP JP2000115120A patent/JP4038320B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-13 TW TW090108940A patent/TW525286B/zh not_active IP Right Cessation
- 2001-04-16 KR KR10-2001-0020119A patent/KR100397591B1/ko not_active IP Right Cessation
- 2001-04-17 US US09/835,380 patent/US6388341B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW525286B (en) | 2003-03-21 |
| JP2001297958A (ja) | 2001-10-26 |
| US6388341B2 (en) | 2002-05-14 |
| KR100397591B1 (ko) | 2003-09-17 |
| US20010038154A1 (en) | 2001-11-08 |
| KR20010098626A (ko) | 2001-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI352881B (en) | Device manufacturing method and computer program p | |
| TWI227371B (en) | Stamper, lithographic method of using the stamper and method of forming a structure by a lithographic pattern | |
| KR100932081B1 (ko) | 마스크 설계에서 기판 토포그래피 변동들의 보상 방법 | |
| US10312109B2 (en) | Lithographic technique incorporating varied pattern materials | |
| CN1960855B (zh) | Uv刻印用的柔顺性的硬质模板 | |
| JP4038320B2 (ja) | 半導体集積装置 | |
| US6261918B1 (en) | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture | |
| US7132225B2 (en) | Methods of inspecting a lithography template | |
| US20060255505A1 (en) | Imprint templates for imprint lithography, and methods of patterning a plurality of substrates | |
| US6087733A (en) | Sacrificial erosion control features for chemical-mechanical polishing process | |
| JPH07135172A (ja) | 半導体装置及びその製造方法並びにアライメント方法 | |
| US8018070B2 (en) | Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices | |
| CN107942617A (zh) | 控制压印材料扩散的方法 | |
| JP3970546B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100871801B1 (ko) | 반도체 소자의 얼라인먼트 키 및 그 형성 방법 | |
| JPH05142752A (ja) | フオトマスク並びにレジストのパターニング方法並びに微小集光レンズの形成方法 | |
| JP2002107942A (ja) | 露光方法 | |
| US20040121246A1 (en) | Lithography process to reduce seam lines in an array of microelements produced from a sub-mask and a sub-mask for use thereof | |
| CN1577737A (zh) | 半导体装置的制造方法及使用这种方法的半导体衬底的制造方法 | |
| US7063921B2 (en) | Photomask, in particular alternating phase shift mask, with compensation structure | |
| JP2006066474A (ja) | 製造方法 | |
| US20160125121A1 (en) | Achieving a critical dimension target based on resist characteristics | |
| JP2003133226A (ja) | 構造化方法 | |
| KR20000041874A (ko) | 미세패턴 형성을 위한 마스크 및 그의 제작방법 | |
| JPH1079331A (ja) | 露光方法及びその適用ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |