JP4027610B2 - Fop装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 - Google Patents
Fop装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 Download PDFInfo
- Publication number
- JP4027610B2 JP4027610B2 JP2001036100A JP2001036100A JP4027610B2 JP 4027610 B2 JP4027610 B2 JP 4027610B2 JP 2001036100 A JP2001036100 A JP 2001036100A JP 2001036100 A JP2001036100 A JP 2001036100A JP 4027610 B2 JP4027610 B2 JP 4027610B2
- Authority
- JP
- Japan
- Prior art keywords
- fiber optical
- inspection apparatus
- fop
- optical plate
- defect inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
この発明は、新規なファイバ・オプティカル・プレート(FOP)装置を用いて試料表面、特に、ウェーハ製造工程中の半導体デバイスの表面に形成されたパターンの欠陥を検査する装置、及び、該検査装置を用いた半導体製造方法に関する。
【0002】
【従来の技術】
半導体ウェーハに形成されたパターンの欠陥を検出するために、電子ビームによって被測定パターンを走査し、その結果発生した電子線を処理して得たパターン画像と基準の画像とを比較し、両者間に相違が存在するときに被測定パターンに欠陥が存在すると判定する欠陥検出方法は周知である。
【0003】
こうした欠陥検出方法を実施する装置として、電子銃から放出された電子ビームにより半導体ウェーハの回路パターンを走査し、一次電子ビームによって走査された回路パターンから放出された二次電子をマイクロ・チャネル・プレート(MCP)装置で受け取り、受け取った二次電子を増倍してマルチアノード電極又はリニア・イメージ・センサへ導くように構成したものが知られている。このMCP装置の一例は複数段のMCPを備えており、該複数段のMCPにより増倍された二次電子をアノード電極で受け取ってアノード電流を取り出し、又は、該二次電子を蛍光面に結像させて該蛍光面から発せられた光を光ファイバによりリニア・イメージ・センサへ導くようにしている。
【0004】
しかしながら、半導体テバイスの微細化が進行するに伴い、より高分解能な像を形成し得る欠陥検出装置が要求される。同時に、スループットの向上を図るために、被測定対象の一層広視野の像を一度に取り込むことが必要になってくる。一方、CCD(電荷結合素子)やTDI(Time Delay and Integration、時間遅延・積分)センサ等の撮像センサにおいては、画素サイズは固定されているので、上述の要求を達成するためには、投影倍率を増大すると同時に、同等以上の投影視野を確保しなければならない。しかし、こうすると、必然的に投影面積が大きくなる。
【0005】
MCPで増大させた二次電子を蛍光板に衝突させ、これによって蛍光板から発っせられた光の像をリレー光学レンズを用いてCCD又はTDIセンサの受光面へ入射させるエレクトロンビーム装置があるが、広い視野の全範囲にわたって収差を小さく維持しなければならないため、従来以上にリレー光学レンズの口径が大きくなってしまう。そのような構成は、鏡筒上部の重量を大きくし、振動対策の点で不利であるという問題がある。
【0006】
こうした問題を克服するために、リレー光学レンズに代わって、FOP(ファイバ・オプティカル・プレート)を利用することが検討されている。ところが、従来のFOPはディストーションが大きいため、欠陥のない画像が取得できないという問題があった。
【0007】
【発明が解決しようとする課題】
この発明は、上記の問題点に鑑みて提案されたものであり、この発明は、低ディストーションのファイバ・オプティカル・プレート装置を用いた低収差の欠陥検査装置を提供すること、及び、該欠陥検査装置を用いた半導体デバイス製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記の目的を達成するために、請求項1の発明は、
電子線によって照射された被測定対象から放出された二次電子を用いて前記被測定対象の欠陥を検査する欠陥検査装置であって、
前記二次電子の検出系が、
蛍光板と、
CCDやTDIセンサ等の撮像手段と、
前記蛍光板から発せられた光を前記撮像手段に伝達するためのファイバ・オプティカル・プレート装置であって、厚さが1mmのファイバ・オプティカル・プレートを所定枚数だけ積層させて構成したファイバ・オプティカル・プレート装置と、
を具備することを特徴とする欠陥検査装置、
を提供する。
【0009】
請求項2の発明は、
電子線によって照射された被測定対象から放出された二次電子を用いて前記被測定対象の欠陥を検査する欠陥検査装置であって、
前記二次電子の検出系が、
蛍光板と、
CCDセンサ及びTDIセンサのうちのいずれかのセンサと、
前記蛍光板から発せられた光を前記センサに伝達するためのファイバ・オプティカル・プレート装置であって、厚さが1mmのファイバ・オプティカル・プレートを所定枚数だけ積層させたFOP積層部を有するファイバ・オプティカル・プレート装置と、
を具備し、前記FOP積層部と前記センサとが接着されていることを特徴とする欠陥検査装置、
を提供する。
【0010】
請求項3の発明は、前記ファイバ・オプティカル・プレート装置が、前記ファイバ・オプティカル・プレートを、そのディストーションが増大しないように回転方向及び位置を調整して貼り合わせ又は密着させて重ね合わせ、もって、低ディストーションとした構成を有することを特徴とする。
【0011】
請求項4の発明は、前記ファイバ・オプティカル・プレート装置が、厚さが20mm以内であることを特徴とする。
【0012】
請求項5の発明は、請求項1〜4のいずれか一つに記載の欠陥検査装置を用いた検査工程を備えることを特徴とする半導体製造方法を提供する。
【0013】
【発明の実施の形態】
以下、図1〜図3を参照して、この発明に係る装置の若干の実施の形態を説明する。図1は、この発明に係る欠陥検査装置に用いるための新規なファイバ・オプティカル・プレート装置の第1の例を示しており、同図において、ファイバ・オプティカル・プレート装置FはMCP部1、蛍光面2及びFOP積層部3を備え、これらは把持部4により一体化され且つ所定の間隔を保持する。
【0014】
MCP部1は、1〜3枚のマイクロ・チャネル・プレートより構成され、上面と下面との間に1〜3kVの電圧が印加される。MCP部1は、紙面の上方より入射した電子、例えば、一次電子で照射された半導体ウェーハから放出された二次電子を最大108倍に増倍して蛍光面2へ射出する。
【0015】
蛍光面2は、MCP部1の下面即ち電子射出面から0.5〜1mm程離れて配置される。蛍光面2の下面即ち光出力面には透明電極(図示せず)が設けられ、この透明電極とMCP部1の下面との間に約3kVの電圧が印加される。これにより、MCP部1の下面より射出された電子を加速して蛍光面2に衝突させ、蛍光面2から蛍光を発生させる。
【0016】
FOP積層部3の上面即ち受光面は蛍光面2の下面と密着される。これは、蛍光面2に対して投影された像、したがって、蛍光面2によって発生される蛍光パターンをFOP積層部3の上面で受光し、該パターンの形や大きさを変えることなくFOP積層部3の下面に伝達するためである。FOP積層部3は厚さ1mm程度のFOPを所定の枚数だけ積層した構造を有しており、そのための積層方法としては接着が用いられるが、把持部4によってFOPを隙間なく重ね合わせるのでもよい。積層されたFOP間に隙間があると、その隙間で光がきちんと伝達されず、像のコントラストが低下するので、各FOPの平坦度を高めることが重要である。
【0017】
なお、FOP積層部3の下面にはTDIセンサ等の撮像装置(図示せず)の受光面が密着され、FOP積層部3から出力された光はTDIセンサ等の撮像装置へきちんと入射される。
【0018】
図2は、一枚のファイバ・オプティカル・プレート5に生じるディストーションを模式的に説明するための図である。ファイバ・オプティカル・プレート5に生じるディストーションには、シア・ディストーション6とグロス・ディストーション7とがある。シア・ディストーション6は直径0.9mm程のマルチマルチファイバ間の境界に生じる向きと大きさがランダムな像のずれを意味し、グロス・ディストーション7はFOP全体にわたっての像の歪みを意味する。いずれのディストーションも製造工程に起因して発生し、その大きさはFOPが厚くなる程大きくなる傾向がある。そのため、例えば厚さが5mmでディストーションが5〜10μm程度のFOPを製造することは、既存の技術では極めて困難である。
【0019】
しかし、厚さ1mm程度のファイバ・オプティカル・プレートにおいては、ディストーションを5〜10μm程度に抑えるのは、既存の製造技術でもそれほど難しくはない。したがって、こうした低ディストーションの薄いファイバ・オプティカル・プレートを所定の枚数だけ、ディストーションが重畳しないように積層することによって、低ディストーションのFOP積層部3を提供することが可能になる。
【0020】
図3は、この発明に係る欠陥検査装置に用いることができるファイバ・オプティカル・プレート装置の第2の例を示している。同図において、ファイバ・オプティカル・プレート装置Fは、デバイスのパッケージ11の上にCCDまたはTDlセンサ12を接着し、更にその上にFOP積層部13を接着した構造を有する。FOP積層部13を構成するためのファイバ・オプティカル・プレートの積層方法は、前記のとおり、接着でもよいし、図示しない把持機構により隙間なく把持するのでもよい。FOP積層部13は、その上面に入射した光の像を形や大きさを変えることなくCCDまたはTDIセンサ12の受光面へ伝達するので、この像をCCD又はTDIセンサ12は電気信号に変換する。
【0021】
図4は、図1〜図3に示すような構造のファイバ・オプティカル・プレート装置を用いた、この発明に係る欠陥検査装置の第1の実施の形態を示す。同図において、真空チャンバ21内に納められた電子銃22により射出された一次電子ビームは、静電レンズ群より構成される照明光学系23により偏向、成形されて、ステージ24上に設置された半導体ウェーハ25の表面を照射する。
【0022】
半導体ウェーハ25より放出された二次電子は、静電レンズ群より構成される写像投影光学系26により所定の倍率でMCP/FOPアッセンブリ27の入射面上に結像される。MCP/FOPアッセンブリ27は、図1に示すファイバ・オプティカル・プレート装置FのFOP積層部3の出力面にTDIセンサを密着させた構造を有しており、MCP/FOPアッセンブリ27上に結像された二次電子像は、そこで増倍されて蛍光面(図1の蛍光面2に相当する)で光信号に変換された後にFOP積層部を通過し、該FOP積層部と密着されて配置されたTDIセンサ28の受光面に入射する。TDIセンサ28は受光した画像をデジタル電気信号に変換し、これをTDIカメラ29に供給する。TDIカメラ29の出力画像は欠陥検査等に用いられる。
【0023】
なお、TDIセンサ28とTDIカメラ29との間には、真空フランジ及び光学フィードスルー部30が設けられる。
【0024】
図5は、図1〜図3に示すような構造のファイバ・オプティカル・プレート装置を用いた、この発明に係る欠陥検査装置の第2の実施の形態を示す。同図において、真空チャンバ31内に納められた電子銃32により射出された電子ビームは、静電レンズ群より構成される照明光学系33により偏向、成形され、ステージ34上に設置された半導体ウェーハ35の表面を照射する。
【0025】
半導体ウェーハ35より放出された二次電子は、静電レンズ群より構成される写像投影光学系36により所定の倍率でMCPアッセンブリ37の入射面上に結像される。MCPアッセンブリ37上に結像された二次電子像は、そこで増倍される。MCPアッセンブリ37から0.5〜1mm離して、FOP積層体を有する真空フランジ及び光学フィードスルー38が配置され、真空フランジ及び光学フィードスルー38のMCPアッセンブリ37側には、図示しない透明電極と蛍光体とが設けられている。この蛍光体により、MCPアッセンブリ37から出射された二次電子は光信号に変換され、変換された光信号は真空フランジ及び光学フィードスルー38のFOP積層部を通過した後、該FOP積層部の出力面に密着されて配置されたTDlセンサ39の受光面に入射する。TDIセンサ39は受光した画像をデジタル電気信号に変換し、この電気信号を欠陥検査等のためTDIカメラ40へ供給する。
【0026】
図6は、図4又は図5に示す欠陥検査装置を用いた半導体デバイス製造方法の一例を示すフローチャートである。この例の製造工程は、
1)ウェーハを製造するウェーハ製造工程(又はウェーハを準備するウェーハ準備工程)
2)露光に使用するマスクを製作するマスク製造工程(又はマスクを準備するマスク準備工程)
3)ウェーハに必要な加工処理を行うウェーハ・プロセッシング工程
4)ウェーハ上に形成されたチップを1個ずつ切り出し、動作可能ならしめるチップ組立工程
5)できたチップを検査するチップ検査工程、
の主工程を含む。なお、上記の工程のそれぞれは更に幾つかのサブ工程からなっている。
【0027】
これらの主工程の中で、半導体デバイスの性能に決定的な影響を及ぼす主工程がウェーハ・プロセッシング工程である。この工程では、設計された回路パターンをウェーハ上に順次積層し、メモリやMPUとして動作するチップを多数形成する。このウェーハ・プロセッシング工程は、
1)絶縁層となる誘電体薄膜や配線部、あるいは電極部を形成する金属薄膜等を形成する薄膜形成工程(CVDやスパッタリング等を用いる)
2)この薄膜層やウェーハ基板を酸化する酸化工程
3)薄膜層やウェーハ基板等を選択的に加工するためのマスク(レチクル)を用いてレジストのパターンを形成するリソグラフィ工程
4)レジストパターンに従って薄膜層や基板を加工するエッチング工程(例えばドライエッチング技術を用いる)
5)イオン・不純物注入拡散工程
6)レジスト剥離工程
7)更に加工されたウェーハを検査する検査工程、
の工程を含む。なお、ウェーハ・プロセッシング工程を必要な層数だけ繰り返し行い、設計通り動作する半導体デバイスを製造する。
【0028】
図7は、図6のウェーハ・プロセッシング工程の中核をなすリソグラフィ工程を示すフローチャートである。このリソグラフィ工程は、
1)前段の工程で回路パターンが形成されたウェーハ上にレジストをコートするレジスト塗布工程
2)レジストを露光する露光工程
3)露光されたレジストを現像してレジストのパターンを得る現像工程
4)現像されたレジストパターンを安定化させるためのアニール工程、
の工程を含む。
【0029】
以上の半導体デバイス製造工程、ウェーハ・プロセッシング工程、リソグラフィ工程は周知のものであり、これ以上の説明を省略する。
【0030】
上記検査工程に対して、この発明に係るファイバ・オプティカル・プレート装置を用いた欠陥検査装置を用いることにより、微細なパターンを有する半導体デバイスをも、スルプットよく検査することができるので、全数検査が可能となり、製品の歩留りの向上、欠陥製品の出荷防止が可能となる。
【0031】
【発明の効果】
以上説明したところから明らかなとおり、この発明により、広い視野にわたって、欠陥の少ない画像を取り込む事が可能になり、更に、軽量且つシンプルな欠陥検査装置を構成することが出来る。
【図面の簡単な説明】
【図1】 この発明に係る欠陥検査装置に用いることができるファイバ・オプティカル・プレート装置の第1の例の構成を概略的に示す断面図である。
【図2】 ファイバ・オプティカル・プレートのディストーションを説明するための図である。
【図3】 この発明に係る欠陥検査装置に用いることができるファイバ・オプティカル・プレート装置の第2の例の構成を概略的に示す断面図である。
【図4】 図1〜図3に示すファイバ・オプティカル・プレート装置を用いた、この発明に係る欠陥検出装置の第1の実施の形態を概略的に示す図である。
【図5】 図1〜図3に示すファイバ・オプティカル・プレート装置を用いた、この発明に係る欠陥検査装置の第2の実施の形態を概略的に示す図である。
【図6】 図4又は図5に示す欠陥検査装置を用いた半導体デバイス製造方法の一例を示すフローチャートである。
【図7】 図6のウェーハ・プロセッシング工程の中核をなすリソグラフィ工程を示すフローチャートである。
Claims (5)
- 電子線によって照射された被測定対象から放出された二次電子を用いて前記被測定対象の欠陥を検査する欠陥検査装置であって、
前記二次電子の検出系が、
蛍光板と、
CCDやTDIセンサ等の撮像手段と、
前記蛍光板から発せられた光を前記撮像手段に伝達するためのファイバ・オプティカル・プレート装置であって、厚さが1mmのファイバ・オプティカル・プレートを所定枚数だけ積層させて構成したファイバ・オプティカル・プレート装置と、
を具備することを特徴とする欠陥検査装置。 - 電子線によって照射された被測定対象から放出された二次電子を用いて前記被測定対象の欠陥を検査する欠陥検査装置であって、
前記二次電子の検出系が、
蛍光板と、
CCDセンサ及びTDIセンサのうちのいずれかのセンサと、
前記蛍光板から発せられた光を前記センサに伝達するためのファイバ・オプティカル・プレート装置であって、厚さが1mmのファイバ・オプティカル・プレートを所定枚数だけ積層させたFOP積層部を有するファイバ・オプティカル・プレート装置と、
を具備し、前記FOP積層部と前記センサとが接着されていることを特徴とする欠陥検査装置。 - 前記ファイバ・オプティカル・プレート装置が、前記ファイバ・オプティカル・プレートを、そのディストーションが増大しないように回転方向及び位置を調整して貼り合わせ又は密着させて重ね合わせ、もって、低ディストーションとした構成を有することを特徴とする、請求項1又は2に記載の欠陥検査装置。
- 前記ファイバ・オプティカル・プレート装置が、厚さが20mm以内であることを特徴とする、請求項1〜3のいずれか一つに記載の欠陥検査装置。
- 請求項1〜4のいずれか一つに記載の欠陥検査装置を用いた検査工程を備えることを特徴とする半導体製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001036100A JP4027610B2 (ja) | 2001-02-13 | 2001-02-13 | Fop装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001036100A JP4027610B2 (ja) | 2001-02-13 | 2001-02-13 | Fop装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003370173A Division JP2004157536A (ja) | 2003-10-30 | 2003-10-30 | Fop装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002243956A JP2002243956A (ja) | 2002-08-28 |
JP2002243956A5 JP2002243956A5 (ja) | 2004-10-28 |
JP4027610B2 true JP4027610B2 (ja) | 2007-12-26 |
Family
ID=18899425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001036100A Expired - Fee Related JP4027610B2 (ja) | 2001-02-13 | 2001-02-13 | Fop装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4027610B2 (ja) |
-
2001
- 2001-02-13 JP JP2001036100A patent/JP4027610B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002243956A (ja) | 2002-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7449691B2 (en) | Detecting apparatus and device manufacturing method | |
JP6255047B2 (ja) | 異物付着防止機能を備えた電子線検査装置及び方法 | |
US7098457B2 (en) | Electron beam apparatus and device manufacturing method using same | |
JP2003331774A5 (ja) | ||
EP1744348A2 (en) | A semiconductor manufacturing apparatus having a built-in inspection apparatus and method therefor | |
JP4027610B2 (ja) | Fop装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 | |
JP2004157536A (ja) | Fop装置 | |
JP2002243956A5 (ja) | ||
JP3907943B2 (ja) | 欠陥検査方法及びその方法を用いたデバイス製造方法 | |
JP3771130B2 (ja) | 電子線装置における信号検出方法、信号検出装置及びその電子線装置を用いたデバイスの製造方法 | |
JP2002231174A (ja) | 電子線装置および該装置を用いたデバイス製造方法 | |
JP2006032278A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
JP2002148227A (ja) | 表面検査方法及び装置並びにデバイス製造方法 | |
JP2004177644A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
JP6307222B2 (ja) | 検査装置 | |
JP3981245B2 (ja) | 欠陥検査装置およびそれを用いたデバイス製造方法 | |
JP2002260571A (ja) | 電子線装置および電子線装置を用いたデバイス製造方法 | |
JP2006066181A (ja) | 電子線装置及びそれを用いたデバイス製造方法 | |
JP2003123679A (ja) | 電子線装置及び該電子線装置を用いたデバイス製造方法 | |
JP2005019207A (ja) | 荷電粒子線装置、マイクロデバイスの製造方法、及びマイクロデバイス | |
JP2002139465A (ja) | 欠陥検査装置および該欠陥検査装置を用いたデバイス製造方法 | |
JP2003031171A (ja) | 電子線装置及び該電子線装置を用いたデバイス製造方法 | |
JP2003132832A (ja) | 電子線装置、欠陥検査方法及び該装置及び方法を用いたデバイス製造方法 | |
JP2003086125A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
JP2006317466A (ja) | 欠陥検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |