JP2002243956A - Ｆｏｐ装置、それを用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 - Google Patents
Ｆｏｐ装置、それを用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法Info
- Publication number
- JP2002243956A JP2002243956A JP2001036100A JP2001036100A JP2002243956A JP 2002243956 A JP2002243956 A JP 2002243956A JP 2001036100 A JP2001036100 A JP 2001036100A JP 2001036100 A JP2001036100 A JP 2001036100A JP 2002243956 A JP2002243956 A JP 2002243956A
- Authority
- JP
- Japan
- Prior art keywords
- fiber optical
- optical plate
- defect inspection
- fop
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Measurement Of Radiation (AREA)
- Optical Fibers, Optical Fiber Cores, And Optical Fiber Bundles (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 ディストーションの低いＦＯＰ装置及びそれ
を用いた欠陥検査装置を提供すること。 【解決手段】 ファイバ・オプティカル・プレート装置
Ｆは、厚さ１ｍｍ程度のファイバ・オプティカル・プレ
ートを所定枚数だけ貼り合わせ又は密着させて重ね合わ
せて構成したＦＯＰ積層体３を有する。この場合、ファ
イバ・オプティカル・プレートを、そのデイストーショ
ンが増大しないように回転方向及び位置を調整して貼り
合わせ又は密着させて重ね合わせて低ディストーション
とする。ファイバ・オプティカル・プレート装置Ｆの厚
さは２０ｍｍ以内である。
を用いた欠陥検査装置を提供すること。 【解決手段】 ファイバ・オプティカル・プレート装置
Ｆは、厚さ１ｍｍ程度のファイバ・オプティカル・プレ
ートを所定枚数だけ貼り合わせ又は密着させて重ね合わ
せて構成したＦＯＰ積層体３を有する。この場合、ファ
イバ・オプティカル・プレートを、そのデイストーショ
ンが増大しないように回転方向及び位置を調整して貼り
合わせ又は密着させて重ね合わせて低ディストーション
とする。ファイバ・オプティカル・プレート装置Ｆの厚
さは２０ｍｍ以内である。
Description
【０００１】
【発明の属する技術分野】この発明は、新規なファイバ
・オプティカル・プレート（ＦＯＰ）装置、該装置を用
いて試料表面、特に、ウェーハ製造工程中の半導体デバ
イスの表面に形成されたパターンの欠陥を検査する装
置、及び、該検査装置を用いた半導体製造方法に関す
る。
・オプティカル・プレート（ＦＯＰ）装置、該装置を用
いて試料表面、特に、ウェーハ製造工程中の半導体デバ
イスの表面に形成されたパターンの欠陥を検査する装
置、及び、該検査装置を用いた半導体製造方法に関す
る。
【０００２】
【従来の技術】半導体ウェーハに形成されたパターンの
欠陥を検出するために、電子ビームによって被測定パタ
ーンを走査し、その結果発生した電子線を処理して得た
パターン画像と基準の画像とを比較し、両者間に相違が
存在するときに被測定パターンに欠陥が存在すると判定
する欠陥検出方法は周知である。
欠陥を検出するために、電子ビームによって被測定パタ
ーンを走査し、その結果発生した電子線を処理して得た
パターン画像と基準の画像とを比較し、両者間に相違が
存在するときに被測定パターンに欠陥が存在すると判定
する欠陥検出方法は周知である。
【０００３】こうした欠陥検出方法を実施する装置とし
て、電子銃から放出された電子ビームにより半導体ウェ
ーハの回路パターンを走査し、一次電子ビームによって
走査された回路パターンから放出された二次電子をマイ
クロ・チャネル・プレート（ＭＣＰ）装置で受け取り、
受け取った二次電子を増倍してマルチアノード電極又は
リニア・イメージ・センサへ導くように構成したものが
知られている。このＭＣＰ装置の一例は複数段のＭＣＰ
を備えており、該複数段のＭＣＰにより増倍された二次
電子をアノード電極で受け取ってアノード電流を取り出
し、又は、該二次電子を蛍光面に結像させて該蛍光面か
ら発せられた光を光ファイバによりリニア・イメージ・
センサへ導くようにしている。
て、電子銃から放出された電子ビームにより半導体ウェ
ーハの回路パターンを走査し、一次電子ビームによって
走査された回路パターンから放出された二次電子をマイ
クロ・チャネル・プレート（ＭＣＰ）装置で受け取り、
受け取った二次電子を増倍してマルチアノード電極又は
リニア・イメージ・センサへ導くように構成したものが
知られている。このＭＣＰ装置の一例は複数段のＭＣＰ
を備えており、該複数段のＭＣＰにより増倍された二次
電子をアノード電極で受け取ってアノード電流を取り出
し、又は、該二次電子を蛍光面に結像させて該蛍光面か
ら発せられた光を光ファイバによりリニア・イメージ・
センサへ導くようにしている。
【０００４】しかしながら、半導体テバイスの微細化が
進行するに伴い、より高分解能な像を形成し得る欠陥検
出装置が要求される。同時に、スループットの向上を図
るために、被測定対象の一層広視野の像を一度に取り込
むことが必要になってくる。一方、ＣＣＤ（電荷結合素
子）やＴＤＩ（Ｔｉｍｅ Ｄｅｌａｙ ａｎｄ Ｉｎｔ
ｅｇｒａｔｉｏｎ、時間遅延・積分）センサ等の撮像セ
ンサにおいては、画素サイズは固定されているので、上
述の要求を達成するためには、投影倍率を増大すると同
時に、同等以上の投影視野を確保しなければならない。
しかし、こうすると、必然的に投影面積が大きくなる。
進行するに伴い、より高分解能な像を形成し得る欠陥検
出装置が要求される。同時に、スループットの向上を図
るために、被測定対象の一層広視野の像を一度に取り込
むことが必要になってくる。一方、ＣＣＤ（電荷結合素
子）やＴＤＩ（Ｔｉｍｅ Ｄｅｌａｙ ａｎｄ Ｉｎｔ
ｅｇｒａｔｉｏｎ、時間遅延・積分）センサ等の撮像セ
ンサにおいては、画素サイズは固定されているので、上
述の要求を達成するためには、投影倍率を増大すると同
時に、同等以上の投影視野を確保しなければならない。
しかし、こうすると、必然的に投影面積が大きくなる。
【０００５】ＭＣＰで増大させた二次電子を蛍光板に衝
突させ、これによって蛍光板から発っせられた光の像を
リレー光学レンズを用いてＣＣＤ又はＴＤＩセンサの受
光面へ入射させるエレクトロンビーム装置があるが、広
い視野の全範囲にわたって収差を小さく維持しなければ
ならないため、従来以上にリレー光学レンズの口径が大
きくなってしまう。そのような構成は、鏡筒上部の重量
を大きくし、振動対策の点で不利であるという問題があ
る。
突させ、これによって蛍光板から発っせられた光の像を
リレー光学レンズを用いてＣＣＤ又はＴＤＩセンサの受
光面へ入射させるエレクトロンビーム装置があるが、広
い視野の全範囲にわたって収差を小さく維持しなければ
ならないため、従来以上にリレー光学レンズの口径が大
きくなってしまう。そのような構成は、鏡筒上部の重量
を大きくし、振動対策の点で不利であるという問題があ
る。
【０００６】こうした問題を克服するために、リレー光
学レンズに代わって、ＦＯＰ（ファイバ・オプティカル
・プレート）を利用することが検討されている。ところ
が、従来のＦＯＰはディストーションが大きいため、欠
陥のない画像が取得できないという問題があった。
学レンズに代わって、ＦＯＰ（ファイバ・オプティカル
・プレート）を利用することが検討されている。ところ
が、従来のＦＯＰはディストーションが大きいため、欠
陥のない画像が取得できないという問題があった。
【０００７】
【発明が解決しようとする課題】この発明は、上記の問
題点に鑑みて提案されたものであり、この発明は、低デ
ィストーションのファイバ・オプティカル・プレート装
置を提供すること、該ファイバ・オプティカル・プレー
ト装置を用いた低収差の欠陥検査装置を提供すること、
及び、該欠陥検査装置を用いた半導体デバイス製造方法
を提供することを目的とする。
題点に鑑みて提案されたものであり、この発明は、低デ
ィストーションのファイバ・オプティカル・プレート装
置を提供すること、該ファイバ・オプティカル・プレー
ト装置を用いた低収差の欠陥検査装置を提供すること、
及び、該欠陥検査装置を用いた半導体デバイス製造方法
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１の発明は、所定長のファイバ・オプティ
カル・プレートを所定枚数だけ貼り合わせ又は密着させ
て重ね合わせて構成したファイバ・オプティカル・プレ
ート装置、を提供する。
めに、請求項１の発明は、所定長のファイバ・オプティ
カル・プレートを所定枚数だけ貼り合わせ又は密着させ
て重ね合わせて構成したファイバ・オプティカル・プレ
ート装置、を提供する。
【０００９】請求項２の発明は、前記ファイバ・オプテ
ィカル・プレートを、そのデイストーションが増大しな
いように回転方向及び位置を調整して貼り合わせ又は密
着させて重ね合わせ、もって、低ディストーションとし
たことを特徴とする。
ィカル・プレートを、そのデイストーションが増大しな
いように回転方向及び位置を調整して貼り合わせ又は密
着させて重ね合わせ、もって、低ディストーションとし
たことを特徴とする。
【００１０】請求項３の発明は、ファイバ・オプティカ
ル・プレートの長さを１ｍｍ程度とし、ファイバ・オプ
ティカル・プレート装置の厚さを２０ｍｍ以内としたこ
とを特徴とする。
ル・プレートの長さを１ｍｍ程度とし、ファイバ・オプ
ティカル・プレート装置の厚さを２０ｍｍ以内としたこ
とを特徴とする。
【００１１】また、上記の目的を達成するため、請求項
４の発明は、電子線によって照射された被測定対象から
放出された二次電子を用いて前記非測定対象の欠陥を検
査する欠陥検査装置であって、前記二次電子の検出系
が、蛍光板と、ＣＣＤやＴＤＩセンサ等の撮像手段と、
前記蛍光板から発せられた光を前記撮像手段に伝達する
ための、請求項１又は２記載のファイバ・オプティカル
・プレート装置と、を具備することを特徴とする欠陥検
査装置、を提供する。
４の発明は、電子線によって照射された被測定対象から
放出された二次電子を用いて前記非測定対象の欠陥を検
査する欠陥検査装置であって、前記二次電子の検出系
が、蛍光板と、ＣＣＤやＴＤＩセンサ等の撮像手段と、
前記蛍光板から発せられた光を前記撮像手段に伝達する
ための、請求項１又は２記載のファイバ・オプティカル
・プレート装置と、を具備することを特徴とする欠陥検
査装置、を提供する。
【００１２】更に、請求項５の発明は、請求項４の欠陥
検査装置を用いて半導体デハイスを製造することを特徴
とする半導体製造方法、を提供する。
検査装置を用いて半導体デハイスを製造することを特徴
とする半導体製造方法、を提供する。
【００１３】
【発明の実施の形態】以下、図１〜図３を参照して、こ
の発明に係る装置の若干の実施の形態を説明する。図１
は、この発明に係るファイバ・オプティカル・プレート
装置の第１の実施の形態を示しており、同図において、
ファイバ・オプティカル・プレート装置ＦはＭＣＰ部
１、蛍光面２及びＦＯＰ積層部３を備え、これらは把持
部４により一体化され且つ所定の間隔を保持する。
の発明に係る装置の若干の実施の形態を説明する。図１
は、この発明に係るファイバ・オプティカル・プレート
装置の第１の実施の形態を示しており、同図において、
ファイバ・オプティカル・プレート装置ＦはＭＣＰ部
１、蛍光面２及びＦＯＰ積層部３を備え、これらは把持
部４により一体化され且つ所定の間隔を保持する。
【００１４】ＭＣＰ部１は、１〜３枚のマイクロ・チャ
ネル・プレートより構成され、上面と下面との間に１〜
３ｋＶの電圧が印加される。ＭＣＰ部１は、紙面の上方
より入射した電子、例えば、一次電子で照射された半導
体ウェーハから放出された二次電子を最大１０8倍に増
倍して蛍光面２へ射出する。
ネル・プレートより構成され、上面と下面との間に１〜
３ｋＶの電圧が印加される。ＭＣＰ部１は、紙面の上方
より入射した電子、例えば、一次電子で照射された半導
体ウェーハから放出された二次電子を最大１０8倍に増
倍して蛍光面２へ射出する。
【００１５】蛍光面２は、ＭＣＰ部１の下面即ち電子射
出面から０．５〜１ｍｍ程離れて配置される。蛍光面２
の下面即ち光出力面には透明電極（図示せず）が設けら
れ、この透明電極とＭＣＰ部１の下面との間に約３ｋＶ
の電圧が印加される。これにより、ＭＣＰ部１の下面よ
り射出された電子を加速して蛍光面２に衝突させ、蛍光
面２から蛍光を発生させる。
出面から０．５〜１ｍｍ程離れて配置される。蛍光面２
の下面即ち光出力面には透明電極（図示せず）が設けら
れ、この透明電極とＭＣＰ部１の下面との間に約３ｋＶ
の電圧が印加される。これにより、ＭＣＰ部１の下面よ
り射出された電子を加速して蛍光面２に衝突させ、蛍光
面２から蛍光を発生させる。
【００１６】ＦＯＰ積層部３の上面即ち受光面は蛍光面
２の下面と密着される。これは、蛍光面２に対して投影
された像、したがって、蛍光面２によって発生される蛍
光パターンをＦＯＰ積層部３の上面で受光し、該パター
ンの形や大きさを変えることなくＦＯＰ積層部３の下面
に伝達するためである。ＦＯＰ積層部３は厚さ１ｍｍ程
度のＦＯＰを所定の枚数だけ積層した構造を有してお
り、そのための積層方法としては接着が用いられるが、
把持部４によってＦＯＰを隙間なく重ね合わせるのでも
よい。積層されたＦＯＰ間に隙間があると、その隙間で
光がきちんと伝達されず、像のコントラストが低下する
ので、各ＦＯＰの平坦度を高めることが重要である。
２の下面と密着される。これは、蛍光面２に対して投影
された像、したがって、蛍光面２によって発生される蛍
光パターンをＦＯＰ積層部３の上面で受光し、該パター
ンの形や大きさを変えることなくＦＯＰ積層部３の下面
に伝達するためである。ＦＯＰ積層部３は厚さ１ｍｍ程
度のＦＯＰを所定の枚数だけ積層した構造を有してお
り、そのための積層方法としては接着が用いられるが、
把持部４によってＦＯＰを隙間なく重ね合わせるのでも
よい。積層されたＦＯＰ間に隙間があると、その隙間で
光がきちんと伝達されず、像のコントラストが低下する
ので、各ＦＯＰの平坦度を高めることが重要である。
【００１７】なお、ＦＯＰ積層部３の下面にはＴＤＩセ
ンサ等の撮像装置（図示せず）の受光面が密着され、Ｆ
ＯＰ積層部３から出力された光はＴＤＩセンサ等の撮像
装置へきちんと入射される。
ンサ等の撮像装置（図示せず）の受光面が密着され、Ｆ
ＯＰ積層部３から出力された光はＴＤＩセンサ等の撮像
装置へきちんと入射される。
【００１８】図２は、一枚のファイバ・オプティカル・
プレート５に生じるディストーションを模式的に説明す
るための図である。ファイバ・オプティカル・プレート
５に生じるディストーションには、シア・ディストーシ
ョン６とグロス・ディストーション７とがある。シア・
ディストーション６は直径０．９ｍｍ程のマルチマルチ
ファイバ間の境界に生じる向きと大きさがランダムな像
のずれを意味し、グロス・デイストーション７はＦＯＰ
全体にわたっての像の歪みを意味する。いずれのディス
トーションも製造工程に起因して発生し、その大きさは
ＦＯＰが厚くなる程大きくなる傾向がある。そのため、
例えば厚さが５ｍｍでディストーションが５〜１０μｍ
程度のＦＯＰを製造することは、既存の技術では極めて
困難である。
プレート５に生じるディストーションを模式的に説明す
るための図である。ファイバ・オプティカル・プレート
５に生じるディストーションには、シア・ディストーシ
ョン６とグロス・ディストーション７とがある。シア・
ディストーション６は直径０．９ｍｍ程のマルチマルチ
ファイバ間の境界に生じる向きと大きさがランダムな像
のずれを意味し、グロス・デイストーション７はＦＯＰ
全体にわたっての像の歪みを意味する。いずれのディス
トーションも製造工程に起因して発生し、その大きさは
ＦＯＰが厚くなる程大きくなる傾向がある。そのため、
例えば厚さが５ｍｍでディストーションが５〜１０μｍ
程度のＦＯＰを製造することは、既存の技術では極めて
困難である。
【００１９】しかし、厚さ１ｍｍ程度のファイバ・オプ
ティカル・プレートにおいては、ディストーションを５
〜１０μｍ程度に抑えるのは、既存の製造技術でもそれ
ほど難しくはない。したがって、こうした低ディストー
ションの薄いファイバ・オプティカル・プレートを所定
の枚数だけ、ディストーションが重畳しないように積層
することによって、低ディストーションのＦＯＰ積層部
３を提供することが可能になる。
ティカル・プレートにおいては、ディストーションを５
〜１０μｍ程度に抑えるのは、既存の製造技術でもそれ
ほど難しくはない。したがって、こうした低ディストー
ションの薄いファイバ・オプティカル・プレートを所定
の枚数だけ、ディストーションが重畳しないように積層
することによって、低ディストーションのＦＯＰ積層部
３を提供することが可能になる。
【００２０】図３は、この発明に係るファイバ・オプテ
ィカル・プレート装置の第２の実施の形態を示してい
る。同図において、ファイバ・オプティカル・プレート
装置Ｆは、デバイスのパッケージ１１の上にＣＣＤまた
はＴＤｌセンサ１２を接着し、更にその上にＦＯＰ積層
部１３を接着した構造を有する。ＦＯＰ積層部１３を構
成するためのファイバ・オプティカル・プレートの積層
方法は、前記のとおり、接着でもよいし、図示しない把
持機構により隙間なく把持するのでもよい。ＦＯＰ積層
部１３は、その上面に入射した光の像を形や大きさを変
えることなくＣＣＤまたはＴＤＩセンサ１２の受光面へ
伝達するので、この像をＣＣＤ又はＴＤＩセンサ１２は
電気信号に変換する。
ィカル・プレート装置の第２の実施の形態を示してい
る。同図において、ファイバ・オプティカル・プレート
装置Ｆは、デバイスのパッケージ１１の上にＣＣＤまた
はＴＤｌセンサ１２を接着し、更にその上にＦＯＰ積層
部１３を接着した構造を有する。ＦＯＰ積層部１３を構
成するためのファイバ・オプティカル・プレートの積層
方法は、前記のとおり、接着でもよいし、図示しない把
持機構により隙間なく把持するのでもよい。ＦＯＰ積層
部１３は、その上面に入射した光の像を形や大きさを変
えることなくＣＣＤまたはＴＤＩセンサ１２の受光面へ
伝達するので、この像をＣＣＤ又はＴＤＩセンサ１２は
電気信号に変換する。
【００２１】図４は、この発明に係るファイバ・オプテ
ィカル・プレート装置を適用した欠陥検査装置の一例を
示す。同図において、真空チャンバ２１内に納められた
電子銃２２により射出された一次電子ビームは、静電レ
ンズ群より構成される照明光学系２３により偏向、成形
されて、ステージ２４上に設置された半導体ウェーハ２
５の表面を照射する。
ィカル・プレート装置を適用した欠陥検査装置の一例を
示す。同図において、真空チャンバ２１内に納められた
電子銃２２により射出された一次電子ビームは、静電レ
ンズ群より構成される照明光学系２３により偏向、成形
されて、ステージ２４上に設置された半導体ウェーハ２
５の表面を照射する。
【００２２】半導体ウェーハ２５より放出された二次電
子は、静電レンズ群より構成される写像投影光学系２６
により所定の倍率でＭＣＰ／ＦＯＰアッセンブリ２７の
入射面上に結像される。ＭＣＰ／ＦＯＰアッセンブリ２
７は、図１に示すファイバ・オプティカル・プレート装
置ＦのＦＯＰ積層部３の出力面にＴＤＩセンサを密着さ
せた構造を有しており、ＭＣＰ／ＦＯＰアッセンブリ２
７上に結像された二次電子像は、そこで増倍されて蛍光
面（図１の蛍光面２に相当する）で光信号に変換された
後にＦＯＰ積層部を通過し、該ＦＯＰ積層部と密着され
て配置されたＴＤＩセンサ２８の受光面に入射する。Ｔ
ＤＩセンサ２８は受光した画像をデジタル電気信号に変
換し、これをＴＤＩカメラ２９に供給する。ＴＤＩカメ
ラ２９の出力画像は欠陥検査等に用いられる。
子は、静電レンズ群より構成される写像投影光学系２６
により所定の倍率でＭＣＰ／ＦＯＰアッセンブリ２７の
入射面上に結像される。ＭＣＰ／ＦＯＰアッセンブリ２
７は、図１に示すファイバ・オプティカル・プレート装
置ＦのＦＯＰ積層部３の出力面にＴＤＩセンサを密着さ
せた構造を有しており、ＭＣＰ／ＦＯＰアッセンブリ２
７上に結像された二次電子像は、そこで増倍されて蛍光
面（図１の蛍光面２に相当する）で光信号に変換された
後にＦＯＰ積層部を通過し、該ＦＯＰ積層部と密着され
て配置されたＴＤＩセンサ２８の受光面に入射する。Ｔ
ＤＩセンサ２８は受光した画像をデジタル電気信号に変
換し、これをＴＤＩカメラ２９に供給する。ＴＤＩカメ
ラ２９の出力画像は欠陥検査等に用いられる。
【００２３】なお、ＴＤＩセンサ２８とＴＤＩカメラ２
９との間には、真空フランジ及び光学フィードスルー部
３０が設けられる。図５は、この発明に係るファイバ・
オプティカル・プレート装置を適用した欠陥検査装置の
他の例を示す。同図において、真空チャンバ３１内に納
められた電子銃３２により射出された電子ビームは、静
電レンズ群より構成される照明光学系３３により偏向、
成形され、ステージ３４上に設置された半導体ウェーハ
３５の表面を照射する。
９との間には、真空フランジ及び光学フィードスルー部
３０が設けられる。図５は、この発明に係るファイバ・
オプティカル・プレート装置を適用した欠陥検査装置の
他の例を示す。同図において、真空チャンバ３１内に納
められた電子銃３２により射出された電子ビームは、静
電レンズ群より構成される照明光学系３３により偏向、
成形され、ステージ３４上に設置された半導体ウェーハ
３５の表面を照射する。
【００２４】半導体ウェーハ３５より放出された二次電
子は、静電レンズ群より構成される写像投影光学系３６
により所定の倍率でＭＣＰアッセンブリ３７の入射面上
に結像される。ＭＣＰアッセンブリ３７上に結像された
二次電子像は、そこで増倍される。ＭＣＰアッセンブリ
３７から０．５〜１ｍｍ離して、ＦＯＰ積層体を有する
真空フランジ及び光学フィードスルー３８が配置され、
真空フランジ及び光学フィードスルー３８のＭＣＰアッ
センブリ３７側には、図示しない透明電極と蛍光体とが
設けられている。この蛍光体により、ＭＣＰアッセンブ
リ３７から出射された二次電子は光信号に変換され、変
換された光信号は真空フランジ及び光学フィードスルー
３８のＦＯＰ積層部を通過した後、該ＦＯＰ積層部の出
力面に密着されて配置されたＴＤｌセンサ３９の受光面
に入射する。ＴＤＩセンサ３９は受光した画像をデジタ
ル電気信号に変換し、この電気信号を欠陥検査等のため
ＴＤＩカメラ４０へ供給する。
子は、静電レンズ群より構成される写像投影光学系３６
により所定の倍率でＭＣＰアッセンブリ３７の入射面上
に結像される。ＭＣＰアッセンブリ３７上に結像された
二次電子像は、そこで増倍される。ＭＣＰアッセンブリ
３７から０．５〜１ｍｍ離して、ＦＯＰ積層体を有する
真空フランジ及び光学フィードスルー３８が配置され、
真空フランジ及び光学フィードスルー３８のＭＣＰアッ
センブリ３７側には、図示しない透明電極と蛍光体とが
設けられている。この蛍光体により、ＭＣＰアッセンブ
リ３７から出射された二次電子は光信号に変換され、変
換された光信号は真空フランジ及び光学フィードスルー
３８のＦＯＰ積層部を通過した後、該ＦＯＰ積層部の出
力面に密着されて配置されたＴＤｌセンサ３９の受光面
に入射する。ＴＤＩセンサ３９は受光した画像をデジタ
ル電気信号に変換し、この電気信号を欠陥検査等のため
ＴＤＩカメラ４０へ供給する。
【００２５】図６は、図４又は図５に示す欠陥検査装置
を用いた半導体デバイス製造方法の一例を示すフローチ
ャートである。この例の製造工程は、 ウェーハを製造するウェーハ製造工程（又はウェーハ
を準備するウェーハ準備工程） 露光に使用するマスクを製作するマスク製造工程（又
はマスクを準備するマスク準備工程） ウェーハに必要な加工処理を行うウェーハ・プロセッ
シング工程 ウェーハ上に形成されたチップを１個ずつ切り出し、
動作可能ならしめるチップ組立工程 できたチップを検査するチップ検査工程、の主工程を
含む。なお、上記の工程のそれぞれは更に幾つかのサブ
工程からなっている。
を用いた半導体デバイス製造方法の一例を示すフローチ
ャートである。この例の製造工程は、 ウェーハを製造するウェーハ製造工程（又はウェーハ
を準備するウェーハ準備工程） 露光に使用するマスクを製作するマスク製造工程（又
はマスクを準備するマスク準備工程） ウェーハに必要な加工処理を行うウェーハ・プロセッ
シング工程 ウェーハ上に形成されたチップを１個ずつ切り出し、
動作可能ならしめるチップ組立工程 できたチップを検査するチップ検査工程、の主工程を
含む。なお、上記の工程のそれぞれは更に幾つかのサブ
工程からなっている。
【００２６】これらの主工程の中で、半導体デバイスの
性能に決定的な影響を及ぼす主工程がウェーハ・プロセ
ッシング工程である。この工程では、設計された回路パ
ターンをウェーハ上に順次積層し、メモリやＭＰＵとし
て動作するチップを多数形成する。このウェーハ・プロ
セッシング工程は、 絶縁層となる誘電体薄膜や配線部、あるいは電極部を
形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤや
スパッタリング等を用いる） この薄膜層やウェーハ基板を酸化する酸化工程 薄膜層やウェーハ基板等を選択的に加工するためのマ
スク（レチクル）を用いてレジストのパターンを形成す
るリソグラフィ工程 レジストパターンに従って薄膜層や基板を加工するエ
ッチング工程（例えばドライエッチング技術を用いる） イオン・不純物注入拡散工程 レジスト剥離工程 更に加工されたウェーハを検査する検査工程、の工程
を含む。なお、ウェーハ・プロセッシング工程を必要な
層数だけ繰り返し行い、設計通り動作する半導体デバイ
スを製造する。
性能に決定的な影響を及ぼす主工程がウェーハ・プロセ
ッシング工程である。この工程では、設計された回路パ
ターンをウェーハ上に順次積層し、メモリやＭＰＵとし
て動作するチップを多数形成する。このウェーハ・プロ
セッシング工程は、 絶縁層となる誘電体薄膜や配線部、あるいは電極部を
形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤや
スパッタリング等を用いる） この薄膜層やウェーハ基板を酸化する酸化工程 薄膜層やウェーハ基板等を選択的に加工するためのマ
スク（レチクル）を用いてレジストのパターンを形成す
るリソグラフィ工程 レジストパターンに従って薄膜層や基板を加工するエ
ッチング工程（例えばドライエッチング技術を用いる） イオン・不純物注入拡散工程 レジスト剥離工程 更に加工されたウェーハを検査する検査工程、の工程
を含む。なお、ウェーハ・プロセッシング工程を必要な
層数だけ繰り返し行い、設計通り動作する半導体デバイ
スを製造する。
【００２７】図７は、図６のウェーハ・プロセッシング
工程の中核をなすリソグラフィ工程を示すフローチャー
トである。このリソグラフィ工程は、 前段の工程で回路パターンが形成されたウェーハ上に
レジストをコートするレジスト塗布工程 レジストを露光する露光工程 露光されたレジストを現像してレジストのパターンを
得る現像工程 現像されたレジストパターンを安定化させるためのア
ニール工程、の工程を含む。
工程の中核をなすリソグラフィ工程を示すフローチャー
トである。このリソグラフィ工程は、 前段の工程で回路パターンが形成されたウェーハ上に
レジストをコートするレジスト塗布工程 レジストを露光する露光工程 露光されたレジストを現像してレジストのパターンを
得る現像工程 現像されたレジストパターンを安定化させるためのア
ニール工程、の工程を含む。
【００２８】以上の半導体デバイス製造工程、ウェーハ
・プロセッシング工程、リソグラフィ工程は周知のもの
であり、これ以上の説明を省略する。上記検査工程に
対して、この発明に係るファイバ・オプティカル・プレ
ート装置を用いた欠陥検査装置を用いることにより、微
細なパターンを有する半導体デバイスをも、スルプット
よく検査することができるので、全数検査が可能とな
り、製品の歩留りの向上、欠陥製品の出荷防止が可能と
なる。
・プロセッシング工程、リソグラフィ工程は周知のもの
であり、これ以上の説明を省略する。上記検査工程に
対して、この発明に係るファイバ・オプティカル・プレ
ート装置を用いた欠陥検査装置を用いることにより、微
細なパターンを有する半導体デバイスをも、スルプット
よく検査することができるので、全数検査が可能とな
り、製品の歩留りの向上、欠陥製品の出荷防止が可能と
なる。
【００２９】
【発明の効果】以上説明したところから明らかなとお
り、この発明により、広い視野にわたって、欠陥の少な
い画像を取り込む事が可能になり、更に、軽量且つシン
プルな欠陥検査装置を構成することが出来る。
り、この発明により、広い視野にわたって、欠陥の少な
い画像を取り込む事が可能になり、更に、軽量且つシン
プルな欠陥検査装置を構成することが出来る。
【図１】この発明に係るファイバ・オプティカル・プレ
ート装置の第１の実施の形態の構成を概略的に示す断面
図である。
ート装置の第１の実施の形態の構成を概略的に示す断面
図である。
【図２】ファイバ・オプティカル・プレートのディスト
ーションを説明するための図である。
ーションを説明するための図である。
【図３】この発明に係るファイバ・オプティカル・プレ
ート装置の第２の実施の形態の構成を概略的に示す断面
図である。
ート装置の第２の実施の形態の構成を概略的に示す断面
図である。
【図４】この発明に係るファイバ・オプティカル・プレ
ート装置を適用した欠陥検出装置の一例を概略的に示す
図である。
ート装置を適用した欠陥検出装置の一例を概略的に示す
図である。
【図５】この発明に係るファイバ・オプティカル・プレ
ート装置を適用した欠陥検査装置の他の例を概略的に示
す図である。
ート装置を適用した欠陥検査装置の他の例を概略的に示
す図である。
【図６】図４又は図５に示す欠陥検査装置を用いた半導
体デバイス製造方法の一例を示すフローチャートであ
る。
体デバイス製造方法の一例を示すフローチャートであ
る。
【図７】図６のウェーハ・プロセッシング工程の中核を
なすリソグラフィ工程を示すフローチャートである。
なすリソグラフィ工程を示すフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ２１Ｋ 5/04 Ｇ２１Ｋ 5/04 Ｍ ５Ｃ０３３ Ｈ０１Ｊ 37/244 Ｈ０１Ｊ 37/244 37/29 37/29 Ｈ０１Ｌ 21/66 Ｈ０１Ｌ 21/66 Ｊ 27/14 27/14 Ｄ (72)発明者 村上 武司 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 野路 伸治 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 佐竹 徹 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 畠山 雅規 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 (72)発明者 渡辺 賢治 東京都大田区羽田旭町11番１号 株式会社 荏原製作所内 Ｆターム(参考） 2G001 AA03 BA07 CA03 DA01 DA09 DA10 GA01 GA06 GA09 HA12 HA13 JA02 JA03 KA03 LA11 MA05 2G088 EE30 FF10 FF12 FF14 GG15 GG19 GG20 GG28 JJ05 JJ37 LL12 2H046 AA02 AA48 AB01 AD03 AZ11 4M106 AA01 BA02 CA38 DB04 DB05 DB16 DB30 4M118 AA10 AB01 BA06 BA10 CB01 CB11 HA23 HA40 5C033 NN01 NP02 NP06
Claims (5)
- 【請求項１】 所定長のファイバ・オプティカル・プレ
ートを所定枚数だけ貼り合わせ又は密着させて重ね合わ
せて構成したファイバ・オプティカル・プレート装置。 - 【請求項２】 前記ファイバ・オプティカル・プレート
を、そのデイストーションが増大しないように回転方向
及び位置を調整して貼り合わせ又は密着させて重ね合わ
せ、もって、低ディストーションとしたことを特徴とす
る請求項１記載のファイバ・オプティカル・プレート装
置。 - 【請求項３】 長さが１ｍｍ程度の前記ファイバ・オプ
ティカル・プレートで構成され、厚さが２０ｍｍ以内で
あることを特徴とする請求項１又は２記載のファイバ・
オプティカル・プレート装置。 - 【請求項４】 電子線によって照射された被測定対象か
ら放出された二次電子を用いて前記非測定対象の欠陥を
検査する欠陥検査装置であって、前記二次電子の検出系
が、 蛍光板と、 ＣＣＤやＴＤＩセンサ等の撮像手段と、 前記蛍光板から発せられた光を前記撮像手段に伝達する
ための、請求項１〜３のいずれかに記載のファイバ・オ
プティカル・プレート装置と、を具備することを特徴と
する欠陥検査装置。 - 【請求項５】 請求項４の欠陥検査装置を用いて半導体
デハイスを製造することを特徴とする半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036100A JP4027610B2 (ja) | 2001-02-13 | 2001-02-13 | Ｆｏｐ装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001036100A JP4027610B2 (ja) | 2001-02-13 | 2001-02-13 | Ｆｏｐ装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003370173A Division JP2004157536A (ja) | 2003-10-30 | 2003-10-30 | Ｆｏｐ装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002243956A true JP2002243956A (ja) | 2002-08-28 |
| JP2002243956A5 JP2002243956A5 (ja) | 2004-10-28 |
| JP4027610B2 JP4027610B2 (ja) | 2007-12-26 |
Family
ID=18899425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001036100A Expired - Fee Related JP4027610B2 (ja) | 2001-02-13 | 2001-02-13 | Ｆｏｐ装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4027610B2 (ja) |
-
2001
- 2001-02-13 JP JP2001036100A patent/JP4027610B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP4027610B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449691B2 (en) | Detecting apparatus and device manufacturing method | |
| TWI404151B (zh) | 檢測裝置及檢查裝置 | |
| US7060984B2 (en) | Multi-charged beam lens and charged beam exposure apparatus using the same | |
| US7521692B2 (en) | TDI detecting device, a feed-through equipment, an electron beam apparatus using these device and equipment, and a semiconductor device manufacturing method using the same electron beam apparatus | |
| JP2001118776A (ja) | 転写型露光装置および該装置に使用されるマスク保持機構、および半導体素子の製造方法。 | |
| EP1744348A2 (en) | A semiconductor manufacturing apparatus having a built-in inspection apparatus and method therefor | |
| JP4027610B2 (ja) | Ｆｏｐ装置を用いた欠陥検査装置、及び該検査装置を用いた半導体製造方法 | |
| JP2004157536A (ja) | Ｆｏｐ装置 | |
| JP2002243956A5 (ja) | ||
| JP3771130B2 (ja) | 電子線装置における信号検出方法、信号検出装置及びその電子線装置を用いたデバイスの製造方法 | |
| JP2002231174A (ja) | 電子線装置および該装置を用いたデバイス製造方法 | |
| JP3907943B2 (ja) | 欠陥検査方法及びその方法を用いたデバイス製造方法 | |
| JP2006032278A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
| JP2006066181A (ja) | 電子線装置及びそれを用いたデバイス製造方法 | |
| JP2003031171A (ja) | 電子線装置及び該電子線装置を用いたデバイス製造方法 | |
| JP2002260571A (ja) | 電子線装置および電子線装置を用いたデバイス製造方法 | |
| JP2004177644A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
| JP2004335193A (ja) | 電子線を用いた試料評価方法及び電子線装置 | |
| JP2002208370A (ja) | 電子線装置及びデバイス製造方法 | |
| JP2003123679A (ja) | 電子線装置及び該電子線装置を用いたデバイス製造方法 | |
| JP2002139465A (ja) | 欠陥検査装置および該欠陥検査装置を用いたデバイス製造方法 | |
| JP2002252259A (ja) | 電子線装置および該電子線装置装置を用いたデバイス製造方法 | |
| JP2003086125A (ja) | 電子線装置及び該装置を用いたデバイス製造方法 | |
| JP2005019207A (ja) | 荷電粒子線装置、マイクロデバイスの製造方法、及びマイクロデバイス | |
| JP2002324827A (ja) | 欠陥検査装置およびそれを用いたデバイス製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |