JP4025158B2 - 発振回路 - Google Patents
発振回路 Download PDFInfo
- Publication number
- JP4025158B2 JP4025158B2 JP2002270686A JP2002270686A JP4025158B2 JP 4025158 B2 JP4025158 B2 JP 4025158B2 JP 2002270686 A JP2002270686 A JP 2002270686A JP 2002270686 A JP2002270686 A JP 2002270686A JP 4025158 B2 JP4025158 B2 JP 4025158B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- input
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【発明の属する技術分野】
本発明は弾性表面波フィルタを用いた発振回路に関し、特に、2つの周波数帯域で発振することが可能な発振回路に関する。
【0002】
【従来の技術】
弾性表面波フィルタ(以下、SAW(Surface Acoustic Wave)フィルタとする)を使用し、2つの周波数帯域で発振する発振回路は通信機器等に広く使用されている。例えば、移動体通信用基地局の増幅回路においては、周辺回路として2つの周波数帯域で発振する発振回路が使用されている。この他、WDM(波長分割多重)やSONET/SDHという規格により知られる光ファイバ通信用のクロックにも使用されている。
【0003】
従来使用されていた2つの周波数帯域で発振する発振回路の一例が、図8に示されている(特許文献1参照)。発振回路300は、増幅回路202と増幅回路202の出力を帰還させる帰還回路204とを有している。増幅回路202から出力された信号は、帰還回路204に入力される。そして、帰還回路204に入力された信号は再び増幅回路202に入力され、後述する発振条件を満たす場合、発振回路300は発振動作を行う。
【0004】
帰還回路204は、互いに並列接続されたSAWフィルタ206,208と、これらのSAWフィルタ206,208の入力側及び出力側にそれぞれ設けられたスイッチ214,216と、固定移相器218と、を有している。SAWフィルタ206とSAWフィルタ208は、各々中心周波数f1、f2の異なった周波数帯域の信号を通過させるフィルタ特性を備えている。
【0005】
一方、固定移相器218には、増幅回路202からの出力信号が入力される。固定移相器218は、入力された信号をある固定値の位相Фp[rad]だけ進ませて(又は遅らせて)出力する。このとき、Фpの値については発振回路300において、発振条件が満たされるように予め調整されている。
【0006】
発振回路300の発振条件は、発振動作に用いられるSAWフィルタ、増幅回路202、固定移相器218のゲインを各々GSAW[dB]、GE[dB]、Gp[dB]とし、SAWフィルタによって位相がФSAW[rad]進まされ(又は遅らされ)、増幅回路202によって位相がФE[rad]進まされ(又は遅らされ)とすると、次の(1)、(2)式で表される。ただし、f1とf2は近い周波数であり、この周波数差により生じるゲイン差と位相差は無視できるものとする。
【0007】
【数1】
GSAW+GE+Gp≧0・・・(1)
【数2】
ФSAW+ФE+Фp=2nπ(nは整数)・・・(2)
発振回路300においては、(1)、(2)式が成立するように、SAWフィルタ206,208、増幅回路202、固定移相器218のゲイン、位相特性が調整される。
【0008】
そして、SAWフィルタ206,208のいずれか一方がスイッチ214,216によって選択され、選択されたSAWフィルタを用いて発振動作が行われる。例えば、図8に示されているように、SAWフィルタ206がスイッチ214,216によって選択されている場合、発振回路300は周波数f1で発振する。また、SAWフィルタ208がスイッチ214,216によって選択されている場合、発振回路300は周波数f2で発振する。このように、従来の発振回路は、スイッチで発振動作に用いるSAWフィルタを選択することによって、2つの周波数で発振動作を行っていた。
【0009】
【特許文献1】
特開2001−127548号公報(図9)
【0010】
【発明が解決しようとする課題】
図8に示された2つの周波数で発振可能な発振回路300においては、発振用信号が循環するループ中にスイッチが設けられており、発振動作の際には発振用信号がスイッチを通過する。このような発振用信号が循環するループ中にスイッチが設けられた発振回路において発振周波数が高周波となる場合は、スイッチとして高周波スイッチを用いなければならない。したがって、この従来の発振回路においては、発振周波数を高周波とするときにコストが高くなってしまうという課題があった。
【0011】
本発明は上記課題に鑑みてなされたものであり、コスト削減を実現できる発振回路を提供することを目的とする。
【0012】
【課題を解決するための手段】
第1の本発明に係る発振回路は、増幅回路と、該増幅回路の出力を帰還させる帰還回路と、を有し、2つの周波数帯域で発振する発振回路であって、前記帰還回路は、第1の周波数帯域の信号を通過させる第1の弾性表面波フィルタと、第1の弾性表面波フィルタと並列に設けられ、第1の周波数帯域と異なる第2の周波数帯域の信号を通過させる第2の弾性表面波フィルタと、を有し、前記帰還回路の入出力間の位相特性は、第1の弾性表面波フィルタを通過する側の第1の周波数帯域における位相特性と、第2の弾性表面波フィルタを通過する側の第2の周波数帯域における位相特性とが略逆位相である発振回路において、前記増幅回路は、一方の入力が帰還回路の出力と接続され、他方の入力がコモン電位と接続された差動増幅器と、一方の入力が差動増幅器の一方の出力と接続され、他方の入力が差動増幅器の他方の出力と接続され、ともに出力が帰還回路の入力と共通して接続され、入出力間の位相特性が略等しい2つの増幅器と、2つの増幅器のいずれか一方を作動させ、かつ作動させる増幅器の切り換えが可能な切り換え手段と、を有し、前記切り換え手段により作動させる増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする。
【0013】
このように、差動増幅器の2出力にそれぞれ設けられ、出力が共通で、入出力間の位相特性が略等しい2つの増幅器と、これらの増幅器のいずれか一方を作動させ、かつ作動させる増幅器の切り換えが可能な切り換え手段と、を備えているので、切り換え手段により作動させる増幅器を切り換えることで、発振させる周波数帯域を切り換えることができる。さらに、発振させる周波数帯域の切り換えに用いられる切り換え手段については、発振用信号が循環するループ中に設ける必要がないため、発振させる周波数帯域が高周波である場合でも切り換え手段に高周波スイッチを用いる必要がない。したがって、発振回路のコスト削減を実現できる。
【0014】
第2の本発明に係る発振回路は、第1の本発明に記載の回路であって、前記切り換え手段は、2つの増幅器の電源端子のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能であり、前記切り換え手段により電源と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする。
【0015】
このように、切り換え手段は、2つの増幅器の電源端子のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能であるので、切り換え手段を発振用信号が循環するループ中に設けることなく、発振させる周波数帯域を切り換えることができる。
【0016】
第3の本発明に係る発振回路は、第1の本発明に記載の回路であって、前記切り換え手段は、2つの増幅器のコモン端子のいずれか一方をコモン電位と接続し、かつコモン電位と接続する増幅器の切り換えが可能であり、前記切り換え手段によりコモン電位と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする。
【0017】
このように、切り換え手段は、2つの増幅器のコモン端子のいずれか一方をコモン電位と接続し、かつコモン電位と接続する増幅器の切り換えが可能であるので、切り換え手段を発振用信号が循環するループ中に設けることなく、発振させる周波数帯域を切り換えることができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態(以下実施形態という)を、図面にしたがって説明する。
【0019】
図1に本発明の実施形態に係る発振回路100のブロック図が示されている。発振回路100は、信号を増幅する増幅回路2と、増幅回路2からの出力信号を増幅回路2の入力へ帰還させる帰還回路4を備えている。増幅回路2から出力された信号は、帰還回路4に入力される。そして、帰還回路4に入力された信号は再び増幅回路2に入力され、後述する発振条件が満たされる場合、発振回路100は発振動作を行う。
【0020】
帰還回路4は、互いに並列接続されたSAWフィルタ6,8と、SAWフィルタ6,8の入力側に設けられた固定移相器18と、を有している。
【0021】
SAWフィルタ6は、中心周波数f1の周波数帯域の信号を通過させるフィルタ特性を有し、SAWフィルタ8は、中心周波数f2の周波数帯域の信号を通過させるフィルタ特性を有する。ここで、f1とf2は異なった周波数である。また、SAWフィルタ6の入出力間の周波数f1における位相特性と、SAWフィルタ8の入出力間の周波数f2における位相特性とが略逆位相(位相特性差がπ[rad])となるように、SAWフィルタ6,8における電極配置が調整されている。このときの帰還回路4の入出力間の位相特性については、SAWフィルタ6を通過する側の周波数f1における位相特性と、SAWフィルタ8を通過する側の周波数f2における位相特性とが略逆位相(位相特性差がπ[rad])となる。
【0022】
次に、本実施形態におけるSAWフィルタの電極配置について図2及び図9を用いて説明する。
【0023】
一般的にSAWフィルタは、図示しない圧電性基板上に形成された複数の櫛形電極を備えている。図9には、中心周波数の異なる二つの共振器型SAWフィルタが並列接続されたときの電極配置が示されている。ここで、SAWフィルタ56,58は共振器型SAWフィルタであり、SAWフィルタ56は入力櫛形電極20,21、出力櫛形電極26,27及びそれらの外側に配置された反射器24,25を有し、SAWフィルタ58は入力櫛形電極30,31、出力櫛形電極32,33及びそれらの外側に配置された反射器34,35を有している。ここで、入力櫛形電極21,31及び出力櫛形電極26,32は接地されている。そして、SAWフィルタ56の入力櫛形電極20とSAWフィルタ58の入力櫛形電極30及びSAWフィルタ56の出力櫛形電極27とSAWフィルタ58の出力櫛形電極33は、それぞれ共通接続されている。
【0024】
SAWフィルタ56は、中心周波数f1の周波数帯域の信号を通過させるフィルタ特性を有する。一方、SAWフィルタ58は、中心周波数f2の周波数帯域の信号を通過させるフィルタ特性を有するが、f1とf2にはf1>f2という関係があり、SAWフィルタ56の電極配置は変えず、SAWフィルタ56をf1/f2倍した構成である。このとき、SAWフィルタ56の入出力間の周波数f1における位相特性と、SAWフィルタ58の入出力間の周波数f2における位相特性とが同位相(位相特性差が0[rad])となる。
【0025】
一方、図2には本実施形態の発振回路100におけるSAWフィルタ6,8の電極配置が示されている。SAWフィルタ8とSAWフィルタ58の電極配置は図9と比較して同じである。しかし、SAWフィルタ6の出力櫛形電極22,23と、SAWフィルタ56の出力櫛形電極26,27とは、各櫛形電極の電極指の配置が異なっている。すなわち、図2における出力櫛形電極22,23の配置は、図9における出力櫛形電極26,27の配置を逆転させた配置になっている。このように配置することで、SAWフィルタ6の入出力間の周波数f1における位相特性と、SAWフィルタ8の入出力間の周波数f2における位相特性とが逆位相(位相特性差がπ[rad])となるように調整することができる。また、共通接続されているSAWフィルタ6の入力櫛形電極20とSAWフィルタ8の入力櫛形電極30及びSAWフィルタ6の出力櫛形電極23とSAWフィルタ8の出力櫛形電極33は、固定移相器18の出力及び増幅回路2の入力とそれぞれ接続されている。
【0026】
なお、SAWフィルタ6,8の電極配置は、図3に示されるように、図2に示された出力櫛型電極22と出力櫛形電極23とで配置を入れて変えてもよい。
【0027】
図4に本実施形態における増幅回路2のブロック図が示されている。増幅回路2は、差動増幅器16と、入出力間の位相特性が略等しい2つの増幅器10,12と、切り換え回路14と、を備えている。
【0028】
差動増幅器16については、一方の入力端子40が帰還回路4の出力と接続され、他方の入力端子41が接地されている。また、電源端子42は電源電圧と接続されており、コモン端子43は接地されている。
【0029】
増幅器10については、入力端子46が差動増幅器16の一方の出力端子44と接続され、出力端子49が帰還回路4の入力と接続されている。増幅器12については、入力端子50が差動増幅器16の他方の出力端子45と接続され、出力端子53が帰還回路4の入力と接続されている。したがって、増幅器10と増幅器12は出力が共通して帰還回路4の入力と接続されている。また、増幅器10の電源端子47及び増幅器12の電源端子51はともに切り換え回路14を介して電源電圧と接続されており、増幅器10のコモン端子48及び増幅器12のコモン端子52はともに接地されている。
【0030】
切り換え回路14は、2つのスイッチ68,70と、インバータ72と、を備えており、増幅器10の電源端子47と増幅器12の電源端子51のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能である。切り換え回路14により電源と接続する増幅器を切り換えることで、作動させる増幅器を切り換えることができる。
【0031】
次に、差動増幅器16、増幅器10,12及び切り換え回路14の構成の一例について図5を用いて説明する。
【0032】
差動増幅器16は2つのFET60,62を備えている。FET60のゲート端子60gはコンデンサ80を介して一方の入力端子40と接続され、さらに抵抗81を介してバイアス電圧が加えられている。FET60のドレイン端子60dは一方の出力端子44と接続され、さらに抵抗82を介して電源端子42、すなわち電源電圧と接続されている。FET60のソース端子60sは抵抗83を介してコモン端子43と接続、すなわち接地されている。FET62のゲート端子62gはコンデンサ84を介して他方の入力端子41と接続、すなわち接地され、さらに抵抗85を介してバイアス電圧が加えられている。FET62のドレイン端子62dは他方の出力端子45と接続され、さらに抵抗86を介して電源端子42、すなわち電源電圧と接続されている。FET62のソース端子62sは抵抗83を介してコモン端子43と接続、すなわち接地されている。
【0033】
増幅器10はFET64を備えている。FET64のゲート端子64gはコンデンサ87を介して入力端子46と接続され、さらに抵抗88を介してバイアス電圧が加えられている。FET64のドレイン端子64dはコンデンサ89を介して出力端子49と接続され、さらに抵抗90を介して電源端子47、すなわち切り換え回路14と接続されている。FET64のソース端子64sはコモン端子48と接続、すなわち接地されている。
【0034】
増幅器12はFET66を備えている。FET66のゲート端子66gはコンデンサ91を介して入力端子50と接続され、さらに抵抗92を介してバイアス電圧が加えられている。FET66のドレイン端子66dはコンデンサ93を介して出力端子53と接続され、さらに抵抗94を介して電源端子51、すなわち切り換え回路14と接続されている。FET66のソース端子66sはコモン端子52と接続、すなわち接地されている。なお、増幅器10と増幅器12で入出力間のゲイン、位相特性が略等しくなるように、増幅器10,12を構成する各素子の定数が設定されている。
【0035】
切り換え回路14内の2つのスイッチ68,70及びインバータ72は、2つのFETスイッチ68,70及びFET72によってそれぞれ構成される。FETスイッチ68については、ソース端子68sが電源電圧と接続され、ドレイン端子68dが増幅器10の電源端子47と接続されている。そして、ゲート端子68gにはソース端子68s〜ドレイン端子68d間の導通/非導通を制御するためにHレベルまたはLレベルのいずれか一方の値を取り得るスイッチ制御信号が入力される。FETスイッチ70については、ソース端子70sが電源電圧と接続され、ドレイン端子70dが増幅器12の電源端子51と接続されている。そして、ゲート端子70gにはソース端子70s〜ドレイン端子70d間の導通/非導通を制御するためのスイッチ制御信号が、FET72によってレベルが反転されてから入力される。FET72のドレイン端子72dはFETスイッチ70のゲート端子70g及び抵抗95の一方の端子と接続され、さらに抵抗95の他方の端子は電源電圧と接続されている。FET72のソース端子72sは接地されている。そして、FET72のゲート端子72gにはスイッチ制御信号が入力され、スイッチ制御信号のレベルが反転されてFETスイッチ70のゲート端子70gへ出力される。FETスイッチ68,70の導通/非導通は互いに反転関係のスイッチ制御信号によって制御され、FETスイッチ68のソース端子68s〜ドレイン端子68d間が導通のときはFETスイッチ70のソース端子70s〜ドレイン端子70d間が非導通となる。一方、FETスイッチ68のソース端子68s〜ドレイン端子68d間が非導通のときはFETスイッチ70のソース端子70s〜ドレイン端子70d間が導通となる。
【0036】
なお、増幅回路2内で用いられているFET60,62,64,66,68,70,72については、例えばMOSFETが用いられ、本実施形態では増幅回路2内のすべてのFET60,62,64,66,68,70,72がMOSFETで統一されている。図5においては、FET60,62,64,66,72をnMOSとし、FET68,70をpMOSとした場合を示している。
【0037】
次に、本実施形態の発振回路における発振周波数の切り換え動作について説明する。本実施形態の発振回路は、周波数f1とf2の発振周波数の切り換えが可能である。ただし、周波数f1とf2の周波数差については、この周波数差による発振用信号が循環するループ中の振幅特性差及び位相特性差が無視または調整により許容できる範囲の周波数差に設定される。
【0038】
まずFETスイッチ68のソース端子68s〜ドレイン端子68d間が導通のときを考える。このとき、増幅器10の電源端子47に電源電圧が供給されているので、増幅器10が作動している。一方、FETスイッチ70のソース端子70s〜ドレイン端子70d間は非導通で、増幅器12の電源端子51に電源電圧は供給されていないので、増幅器12は作動していない。
【0039】
ここで、SAWフィルタ6の入出力間のゲイン、位相特性をそれぞれGSAW6[dB]、ФSAW6[rad]とし、差動増幅器16の一方の入力端子40〜一方の出力端子44間のゲイン、位相特性をそれぞれGE1[dB]、ФE1[rad]とし、増幅器10の入出力間のゲイン、位相特性をそれぞれGE2[dB]、ФE2[rad]とし、固定移相器10の入出力間のゲイン、位相特性をそれぞれGp[dB]、Фp[rad]とすると、発振回路100が周波数f1で発振するための条件は、周波数f1において次の(3)、(4)式で表され、これらの式を満たすようにGSAW6、GE1、GE2、Gp、ФSAW6、ФE1、ФE2、Фpの値が設定されている。ただし、f1とf2は近い周波数であり、この周波数差により生じるゲイン差と位相差は無視できるものとする。
【0040】
【数3】
GSAW6+GE1+GE2+Gp≧0・・・(3)
【数4】
ФSAW6+ФE1+ФE2+Фp=2nπ(nは整数)・・・(4)
このとき、SAWフィルタ8の入出間のゲイン、位相特性をそれぞれGSAW8[dB]、ФSAW8[rad]とすると、(ФSAW8=ФSAW6+π)であるので、周波数f2において次の(5)式が成立し、発振回路100は周波数f2では発振しない。
【0041】
【数5】
ФSAW8+ФE1+ФE2+Фp=(2n+1)π(nは整数)・・・(5)
次に、FETスイッチ70のソース端子70s〜ドレイン端子70d間が導通のときを考える。このとき、増幅器12の電源端子51に電源電圧が供給されているので、増幅器12が作動している。一方、FETスイッチ68のソース端子68s〜ドレイン端子68d間は非導通で、増幅器10の電源端子47に電源電圧は供給されていないので、増幅器10は作動していない。
【0042】
このとき、差動増幅器16の一方の出力端子44と他方の出力端子45とで位相はπ[rad]異なるので、差動増幅器16の一方の入力端子40〜他方の出力端子45間のゲイン、位相特性はそれぞれGE1[dB]、(ФE1+π)[rad]である。そして、増幅器12の入出力間のゲイン、位相特性はそれぞれGE2[dB]、ФE2[rad]とみなすことができる。したがって、周波数f1において次の(6)式が成立し、発振回路100は周波数f1では発振しない。一方、周波数f2において次の(7)式が成立し、発振回路100は周波数f2で発振する。
【0043】
【数6】
ФSAW 6+(ФE1+π)+ФE2+Фp=(2n+1)π(nは整数)・・・(6)
【数7】
ФSAW 8+(ФE1+π)+ФE2+Фp=2nπ(nは整数)・・・(7)
ただし、周波数f2において次の(8)式を満たすようにGSAW8の値が設定されている。
【0044】
【数8】
GSAW8+GE1+GE2+Gp≧0・・・(8)
このように、導通させるFETスイッチを切り換えて作動させる増幅器を切り換えることにより、発振させる周波数を切り換えることができる。
【0045】
本実施形態においては、差動増幅器16の2出力にそれぞれ設けられ、出力が共通で、入出力間の位相特性が略等しい2つの増幅器10,12と、増幅器10,12のいずれか一方に電源電圧を供給し、かつ電源電圧を供給する増幅器の切り換えが可能な切り換え回路14と、を備えており、電源電圧を供給する増幅器を切り換えることで、発振周波数を切り換えている。このとき、作動させる増幅器の切り換え動作に用いられる切り換え回路14内のFETスイッチ68,70については、増幅器10の電源端子47〜電源電圧の間、増幅器12の電源端子51〜電源電圧の間にそれぞれ設けられている。このように、発振周波数の切り換えに用いられるFETスイッチ68,70は発振用信号が循環するループ中に設けられていないので、発振周波数が高周波である場合でもスイッチとして高周波スイッチを用いる必要がない。したがって、発振回路のコスト削減を実現できる。
【0046】
さらに、本実施形態の増幅回路2内で用いられているFET60,62,64,66,68,70,72については、例えばMOSFETで統一することにより、同一の基板上にすべてのFETを同一の製造プロセスで形成することができ、増幅回路2を1チップ化することができる。したがって、生産性の向上、更なるコスト削減を実現できる。
【0047】
また、本実施形態における切り換え回路14は、図6に示すように、増幅器10,12のコモン端子48,52とグランドとの間に設けられていてもよい。図6においては、FETスイッチ68のドレイン端子68dが増幅器10のコモン端子48と接続され、ソース端子68sが接地されている。そして、FETスイッチ70のドレイン端子70dが増幅器12のコモン端子52と接続され、ソース端子70sが接地されている。これによって、増幅器10のコモン端子48と増幅器12のコモン端子52のいずれか一方がグランドと導通し、かつグランドと導通する増幅器の切り換えが可能となるので、作動させる増幅器を切り換えることができ、発振させる周波数を切り換えることができる。そして、この場合も発振周波数の切り換えに用いられるFETスイッチ68,70が発振用信号が循環するループ中に設けられていないので、発振周波数が高周波である場合でもスイッチとして高周波スイッチを用いる必要がなく、発振回路のコスト削減を実現できる。なお、図6においては、FET60,62,64,66,68,70,72をnMOSで統一した場合を示している。
【0048】
上記の説明においては、増幅回路2内で用いられているFET60,62,64,66,68,70,72がMOSFETで統一されている場合について説明したが、図7に示すように、増幅回路2内で用いられているFET60,62,64,66,68,70,72をバイポーラトランジスタ160,162,164,166,168,170,172で置き換えてバイポーラトランジスタで統一してもよい。図7においては、バイポーラトランジスタ160,162,164,166,172をNPNトランジスタとし、バイポーラトランジスタ168,170をPNPトランジスタとした場合を示している。そして、図7においては、バイポーラトランジスタのベース端子がFETのゲート端子と置き換わり、バイポーラトランジスタのコレクタ端子がFETのドレイン端子と置き換わり、バイポーラトランジスタのエミッタ端子がFETのソース端子と置き換わっている。スイッチ制御信号は、抵抗を介してバイポーラトランジスタ168,170,172のベース端子に入力される。このように、増幅回路2内をバイポーラトランジスタで統一しても、同一の基板上にすべてのバイポーラトランジスタを同一の製造プロセスで形成することができ、増幅回路2を1チップ化することができるので、生産性の向上、更なるコスト削減を実現できる。
【0049】
以上の説明においては、差動増幅器16の他方の入力端子41とコモン端子43、増幅器10のコモン端子48及び増幅器12のコモン端子52が接地される場合について説明したが、各端子41,43,48,52はグランド以外のコモン電位と接続されていてもよい。
【0050】
なお、本実施形態の並列に設けられた2つのSAWフィルタ6,8は、1つの圧電性基板上に形成できる。1つの圧電性基板上に形成することにより、フィルタ間の位相特性差のばらつきを少なくすることが可能であり、精度のよいSAWフィルタを提供することが可能である。
【0051】
また、本実施形態においては固定移相器18をSAWフィルタ6,8の入力側に設けている場合について説明したが、固定移相器18をSAWフィルタ6,8の出力側に設けてもよい。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る発振回路の構成を示すブロック図である。
【図2】 本発明の実施形態におけるSAWフィルタの電極配置を示す図である。
【図3】 本発明の実施形態におけるSAWフィルタの、他の電極配置を示す図である。
【図4】 本発明の実施形態における増幅回路の構成を示すブロック図である。
【図5】 本発明の実施形態における差動増幅器、増幅器及び切り換え回路の構成を示す回路図である。
【図6】 本発明の実施形態における差動増幅器、増幅器及び切り換え回路の別の構成を示す回路図である。
【図7】 本発明の実施形態における差動増幅器、増幅器及び切り換え回路の別の構成を示す回路図である。
【図8】 従来の発振回路の構成を示すブロック図である。
【図9】 入力信号に対して出力信号の位相がほぼ等しい場合のSAWフィルタの電極配置を示す図である。
【符号の説明】
2 増幅回路、4 帰還回路、6,8 SAWフィルタ、10,12 増幅器、14 切り換え回路、16 差動増幅器、18 固定移相器、100 発振回路。
Claims (3)
- 増幅回路と、該増幅回路の出力を帰還させる帰還回路と、を有し、2つの周波数帯域で発振する発振回路であって、
前記帰還回路は、
第1の周波数帯域の信号を通過させる第1の弾性表面波フィルタと、
第1の弾性表面波フィルタと並列に設けられ、第1の周波数帯域と異なる第2の周波数帯域の信号を通過させる第2の弾性表面波フィルタと、
を有し、
前記帰還回路の入出力間の位相特性は、第1の弾性表面波フィルタを通過する側の第1の周波数帯域における位相特性と、第2の弾性表面波フィルタを通過する側の第2の周波数帯域における位相特性とが略逆位相である発振回路において、
前記増幅回路は、
一方の入力が帰還回路の出力と接続され、他方の入力がコモン電位と接続された差動増幅器と、
一方の入力が差動増幅器の一方の出力と接続され、他方の入力が差動増幅器の他方の出力と接続され、ともに出力が帰還回路の入力と共通して接続され、入出力間の位相特性が略等しい2つの増幅器と、
2つの増幅器のいずれか一方を作動させ、かつ作動させる増幅器の切り換えが可能な切り換え手段と、
を有し、
前記切り換え手段により作動させる増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする発振回路。 - 請求項1に記載の発振回路であって、
前記切り換え手段は、2つの増幅器の電源端子のいずれか一方を電源と接続し、かつ電源と接続する増幅器の切り換えが可能であり、
前記切り換え手段により電源と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする発振回路。 - 請求項1に記載の発振回路であって、
前記切り換え手段は、2つの増幅器のコモン端子のいずれか一方をコモン電位と接続し、かつコモン電位と接続する増幅器の切り換えが可能であり、
前記切り換え手段によりコモン電位と接続する増幅器を切り換えることで、発振させる周波数帯域を切り換えることを特徴とする発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002270686A JP4025158B2 (ja) | 2002-09-17 | 2002-09-17 | 発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002270686A JP4025158B2 (ja) | 2002-09-17 | 2002-09-17 | 発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004112231A JP2004112231A (ja) | 2004-04-08 |
JP4025158B2 true JP4025158B2 (ja) | 2007-12-19 |
Family
ID=32268237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002270686A Expired - Fee Related JP4025158B2 (ja) | 2002-09-17 | 2002-09-17 | 発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4025158B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4534246B2 (ja) * | 2004-08-25 | 2010-09-01 | セイコーエプソン株式会社 | 送信機 |
WO2007102300A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 周波数シンセサイザ |
JP5351166B2 (ja) * | 2007-09-19 | 2013-11-27 | ジョージア・テック・リサーチ・コーポレイション | 単一共振器二重周波数横−縦モード圧電オシレータおよびその動作方法 |
JP5769990B2 (ja) * | 2011-03-15 | 2015-08-26 | 新日本無線株式会社 | コルピッツ発振回路 |
-
2002
- 2002-09-17 JP JP2002270686A patent/JP4025158B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004112231A (ja) | 2004-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6732000B2 (ja) | 集積自己注入同期型自己位相同期ループ光電子発振器 | |
ATE517449T1 (de) | Abstimmbare ferroelektrische resonatoranordnung | |
JP2925158B2 (ja) | 変調器および送信器 | |
JPH1056340A (ja) | 高周波増幅器 | |
JP4025158B2 (ja) | 発振回路 | |
WO2004107575A1 (ja) | 発振回路 | |
JPH1056339A (ja) | 高周波増幅器 | |
JP3921355B2 (ja) | 周波数切替型高周波発振器 | |
US6313712B1 (en) | Low power crystal oscillator having improved long term and short term stability | |
JP4025127B2 (ja) | 発振回路 | |
JP3923263B2 (ja) | 複合型水晶振動子及びこれを用いたオーバトーン水晶発振器 | |
JP2001217649A (ja) | 圧電発振回路 | |
EP1244205B1 (en) | High-frequency oscillator | |
JP3544916B2 (ja) | マイクロ波半導体増幅器 | |
JP2004350177A (ja) | 発振回路 | |
JPH09121231A (ja) | 変調器 | |
JP3142857B2 (ja) | 電圧制御発振器 | |
JP2002252529A (ja) | 高周波電力増幅器 | |
WO2002103910A3 (en) | Tunable, voltage-controlled distributed oscillator | |
JP2004328533A (ja) | 周波数切替水晶発振器 | |
JP2000183658A (ja) | 集積回路装置およびそれを用いた通信装置 | |
KR0122728B1 (ko) | 무선 송수신기의 주파수 편이 조절회로 | |
JPH06252658A (ja) | 広帯域低歪増幅器 | |
JP4419651B2 (ja) | 高周波素子 | |
JP2005026828A (ja) | 発振器とこれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4025158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |