JP2000183658A

JP2000183658A - 集積回路装置およびそれを用いた通信装置

Info

Publication number: JP2000183658A
Application number: JP10352952A
Authority: JP
Inventors: Yoshikuni Tokawa; 嘉邦東川; Daiki Fujiwara; 大樹藤原; Hiroshi Taniguchi; 弘谷口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1998-12-11
Filing date: 1998-12-11
Publication date: 2000-06-30
Also published as: US20010031628A1

Abstract

(57)【要約】【課題】発振回路部から出力される信号の位相雑音特
性が良い周波数変換用の集積回路装置を提供する。【解決手段】ＲＦ入力ポート４とＬＯ入力ポート（図
示せず）とＩＦ出力ポート５を持つミキサ回路部２と、
ミキサ回路部２のＬＯ入力ポートに接続された発振回路
部１１とを１つの半導体基板８上に形成する。ここで、
ミキサ回路部２は非線形素子としてＦＥＴを用い、発振
回路部１１は発振素子としてバイポーラトランジスタを
用いる。【効果】発振回路部から出力される信号の位相雑音を
小さくすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路装置および
それを用いた通信装置、とくにＣＡＴＶチューナーの周
波数変換用の集積回路装置およびそれを用いた通信装置
に関する。

【０００２】

【従来の技術】近年、ＣＡＴＶチューナーなどの小型化
とともに、その中の周波数変換部の集積化が進んでい
る。

【０００３】図１１に、従来の周波数変換部を集積化し
た集積回路装置を示す。図１１において、集積回路装置
１はＧａＡｓ集積回路で、１つのＧａＡｓ半導体基板８
の上にミキサ回路部２と発振回路部３が同時に集積化さ
れている。ここで、ミキサ回路部２はＲＦ入力ポート４
（用のボンディングパッド）とＩＦ出力ポート５（用の
ボンディングパッド）とＬＯ出力ポート７（用のボンデ
ィングパッド）を有し、発振回路部３は制御電圧端子６
（用のボンディングパッド）を有している。すなわち、
発振回路部３は電圧制御発振器となっている。なお、発
振回路部３の発振周波数を決める共振回路は、発振回路
部３に含まれていても、あるいは必要に応じて発振回路
部３の外部に取り付ける構成であっても構わない。ま
た、ミキサ回路部２はＬＯ入力ポートを有し、発振回路
部３と接続されているが、ミキサ回路部２と発振回路部
３の間は内部的に接続されているため、ＬＯ入力ポート
は図示していない。

【０００４】このうち、ミキサ回路部２には非線形素子
としてＧａＡｓのＭＥＳＦＥＴ（ＭｅｔａｌＳｅｍｉ
ｃｏｎｄｕｃｔｏｒＦＥＴ）が用いられている。ま
た、発振回路部３にも発振素子として同じくＧａＡｓＭ
ＥＳＦＥＴが用いられている。そのため、ミキサ回路部
２と発振回路部３は同一プロセスで製造することができ
る。なお、ＧａＡｓＭＥＳＦＥＴを用いるのは、これに
よって歪み特性と雑音指数特性を小さくすることができ
るためである。

【０００５】また、図１２に、図１１に示した集積回路
装置１のブロック図を示す。ここで、ミキサ回路部２
は、ギルバートセルタイプのミキサ回路２ａとフェーズ
スプリッタ２ｂおよび２ｃから構成されている。また、
発振回路部３は発振器３ａから構成されている。

【０００６】このように構成された集積回路装置１にお
いて、ＲＦ入力ポート４から入力されたＲＦ信号はフェ
ーズスプリッタ２ｂで位相の異なる２つの信号に分けら
れミキサ回路２ａに入力される。一方、発振回路部３の
発振器３ａで作成したＬＯ信号は、２つに分割されて一
部がＬＯ出力ポート７から出力されるとともに、残りは
ＬＯ入力ポート（図示せず）を介してミキサ回路部２の
フェーズスプリッタ２ｃに入力され、位相の異なる２つ
の信号に分けられミキサ回路２ａに入力される。ミキサ
回路２ａにおいては入力されたＲＦ信号とＬＯ信号を掛
け合わせ、その差もしくは和の信号をＩＦポート５に出
力する。このようにして周波数変換が実現される。な
お、ＬＯ出力ポート７から出力されたＬＯ信号はＰＬＬ
回路に接続され、ＰＬＬ制御による発振回路部３の出力
周波数の安定化に利用される。

【０００７】

【発明が解決しようとする課題】しかしながら、図１１
および図１２に示した集積回路装置１においては、発振
回路部３の発振素子としてＧａＡｓＭＥＳＦＥＴを用い
ているため、１／ｆ雑音が比較的大きく、出力される信
号の位相雑音特性があまり良くないという問題がある。
特にデジタル信号を受信するＣＡＴＶチューナーに用い
る場合には、発振回路部３から出力される信号の位相雑
音特性が悪いと、復調時のＢＥＲ（ＢｉｔＥｒｒｏｒ
Ｒａｔｅ）が劣化し、正確に復調できなくなるという問
題がある。

【０００８】そこで、本発明は、発振回路部から出力さ
れる信号の位相雑音特性が良い周波数変換用の集積回路
装置およびそれを用いた通信装置を提供することを目的
とする。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明の集積回路装置においては、ＲＦ入力ポー
トとＬＯ入力ポートとＩＦ出力ポートを持つミキサ回路
部と、該ミキサ回路部のＬＯ入力ポートに接続された発
振回路部とを有し、前記ミキサ回路部は非線形素子とし
てＦＥＴを用い、前記発振回路部は発振素子としてバイ
ポーラトランジスタを用いたことを特徴とする。

【００１０】また、本発明の集積回路装置は、前記ミキ
サ回路部と前記発振回路部を１つの半導体基板上に形成
したことを特徴とする。

【００１１】また、本発明の集積回路装置は、前記ミキ
サ回路部と前記バイポーラトランジスタを除く前記発振
回路部を１つの半導体基板上に形成し、前記バイポーラ
トランジスタを別の半導体基板上に個別素子として形成
し、両者を同一ベース基板上に搭載して構成したことを
特徴とする。

【００１２】また、本発明の集積回路装置は、前記ミキ
サ回路部と前記発振回路部を互いに別の半導体基板上に
形成し、両者を同一ベース基板上に搭載して構成とした
ことを特徴とする。

【００１３】また、本発明の集積回路装置は、前記発振
回路部から前記ミキサ回路部に入力される信号を増幅す
るＬＯアンプを有することを特徴とする。

【００１４】また、本発明の集積回路装置は、前記発振
回路部から前記ミキサ回路部に入力される信号の一部を
増幅して外部に出力するバッファアンプを有することを
特徴とする。

【００１５】また、本発明の通信装置は、上記の集積回
路装置を用いたことを特徴とする。

【００１６】このように構成することにより、本発明の
集積回路装置においては、発振回路部から出力される信
号の位相雑音を小さくすることができる。

【００１７】また、本発明の通信装置においては、通信
品質の改善を図ることができる。

【００１８】

【発明の実施の形態】図１に、本発明の集積回路装置の
一実施例を示す。図１において、図１１と同一もしくは
同等の部分には同じ記号を付し、その説明を省略する。
図１において、集積回路装置１０の発振回路部１１は、
ミキサ回路部２と同じ半導体基板８上に形成されている
が、そのうち少なくとも発振素子はバイポーラトランジ
スタの製造プロセスを用いてバイポーラトランジスタと
して形成されている。具体的には、発振回路部１１は、
例えばＧａＡｓ基板上に形成されたＧａＡｓＨＢＴ（Ｈ
ｅｔｅｒｏｊｕｎｃｔｉｏｎＢｉｐｏｌａｒＴｒａ
ｎｓｉｓｔｏｒ）を発振素子として有している。なお、
ミキサ回路部２の非線形素子は従来通りのＧａＡｓＭＥ
ＳＦＥＴで形成されている。また、集積回路装置１０の
ブロック図は図１２と基本的に同じになるため省略す
る。

【００１９】このように、発振回路部１１の発振素子を
バイポーラトランジスタで構成することによって、発振
回路部１１から出力される信号の位相雑音特性を改善す
ることができる。

【００２０】本願発明者の実験によれば、発振素子とし
てＧａＡｓＭＥＳＦＥＴを用いた発振回路部の位相雑音
が１ｋＨｚ離調で−４５ｄＢｃ／Ｈｚだったのに対し
て、発振素子としてバイポーラトランジスタを用いた発
振回路部では同じ条件で−６５ｄＢｃ／Ｈｚとなり、約
２０ｄＢ改善できることが確認できた。

【００２１】図２に、本発明の集積回路装置の別の実施
例を示す。図２において、図１と同一もしくは同等の部
分には同じ記号を付し、その説明を省略する。図２にお
いて、集積回路装置２０は２つの半導体基板２１および
２２をベース基板２３上に搭載して構成され、全体とし
てＭＣＭ（ＭｕｌｔｉＣｈｉｐＭｏｄｕｌｅ）構造
となっている。ここで、半導体基板２１にはミキサ回路
部２とサブ発振回路部２４が同じプロセスで形成されて
いる。ただし、サブ発振回路部２４には発振素子は含ま
れていない。また、半導体基板２２には発振素子である
バイポーラトランジスタが個別素子として形成されてい
る。そして、半導体基板２１のサブ発振回路部２４と半
導体基板２２のバイポーラトランジスタはワイヤーで接
続されている。この結果、半導体基板２１のサブ発振回
路部２４と半導体基板２２のバイポーラトランジスタと
で発振回路部２５を構成していることになる。

【００２２】具体的には、例えば半導体基板２１にＧａ
ＡｓＭＥＳＦＥＴを非線形素子としたミキサ回路やその
他の回路素子を形成し、半導体基板２２としてシリコン
基板を用い、その上にシリコンバイポーラトランジスタ
を形成する。あるいは、半導体基板２２としてＧａＡｓ
基板を用いて、その上にＧａＡｓＨＢＴが形成されてい
ても構わない。

【００２３】このように構成された集積回路装置２０に
おいては、発振回路部２５の発振素子のみをバイポーラ
トランジスタとし、ミキサ回路部２と発振回路部２５の
発振素子を除く部分をＧａＡｓＭＥＳＦＥＴと同じプロ
セスで形成して構成しているため、発振回路部２５から
出力される信号の位相雑音特性を改善することができ
る。

【００２４】図３に、本発明の集積回路装置のさらに別
の実施例を示す。図３において、図１と同一もしくは同
等の部分には同じ記号を付し、その説明を省略する。図
３において、集積回路装置３０は２つの半導体基板３１
および３２をベース基板３３上に搭載して構成され、全
体としてＭＣＭ構造となっている。ここで、半導体基板
３１にはミキサ回路部２がＧａＡｓＭＥＳＦＥＴを作成
するプロセスで形成されている。また、半導体基板３２
には発振回路部３がバイポーラトランジスタを作成する
プロセスで形成されている。そして、半導体基板３２の
発振回路部３は半導体基板３１のＬＯ入力ポート３４
（用のボンディングパッド）にワイヤーで接続されてい
る。

【００２５】具体的には、例えば半導体基板３１にＧａ
ＡｓＭＥＳＦＥＴを非線形素子としたミキサ回路部２を
形成し、半導体基板３２としてシリコン基板上にシリコ
ンバイポーラトランジスタを発振素子とした発振回路部
３を形成する。あるいは、半導体基板３２としてＧａＡ
ｓ基板を用いて、その上にＧａＡｓＨＢＴを発振素子と
して発振回路部３を形成しても構わない。

【００２６】このように構成された集積回路装置３０に
おいては、発振回路部３の発振素子としてバイポーラト
ランジスタを用いているため、発振回路部３から出力さ
れる信号の位相雑音特性を改善することができる。

【００２７】図４に、本発明の集積回路装置のさらに別
の実施例を示す。また、図５に図４の集積回路装置のブ
ロック図を示す。図４において、図１と同一もしくは同
等の部分には同じ記号を付し、その説明を省略する。

【００２８】図４および図５において、集積回路装置４
０のミキサ回路部４１は発振回路部１１と同じ半導体基
板８上に形成されている。そして、ミキサ回路部４１
は、ギルバートセルタイプのミキサ回路４１ａとフェー
ズスプリッタ４１ｂおよび４１ｃと、発振回路部１１か
らの信号を増幅してフェーズスプリッタ４１ｃに入力す
るためのＬＯアンプ４１ｄから構成されている。また、
発振回路部１１は発振器１１ａから構成されている。

【００２９】このように構成された集積回路装置４０に
おいては、発振回路１１ａとフェーズスプリッタ４１ｃ
の間にＬＯアンプ４１ｄを設けることによって、発振回
路１１ａの出力レベルを小さくすることができる。その
ため発振回路部１１の設計が容易になる。また、発振回
路部１１の設計に余裕ができ、歩留まりが向上するなど
して集積回路装置４０の低価格化を図ることができる。

【００３０】なお、図５においてはＬＯアンプ４１ｄと
フェーズスプリッタ４１ｃの間にＬＯ出力ポート７を接
続しているが、発振回路１１ａとＬＯアンプ４１ｄの間
にＬＯ出力ポート７を接続する構成としても構わないも
のである。

【００３１】図６に、本発明の集積回路装置のさらに別
の実施例を示す。また、図７に図６の集積回路装置のブ
ロック図を示す。図６および図７において、図４および
図５と同一もしくは同等の部分には同じ記号を付し、そ
の説明を省略する。

【００３２】図６および図７において、集積回路装置５
０のミキサ回路部５１は発振回路部１１と同じ半導体基
板８上に形成されている。そして、ミキサ回路部５１
は、ギルバートセルタイプのミキサ回路５１ａとフェー
ズスプリッタ５１ｂおよび５１ｃと、発振回路部１１か
らの信号の一部を増幅してＬＯ出力ポート７から出力す
るためのバッファアンプ５１ｄから構成されている。

【００３３】このように構成された集積回路装置５０に
おいては、発振回路１１ａとＬＯ出力ポート７の間にバ
ッファアンプ５１ｄを設けることによって、集積回路装
置５０とＰＬＬ回路との間に外部バッファアンプを設け
る必要がなくなり、回路全体として小型化と低価格化を
図ることができる。また、発振回路部１１から出力され
る信号の大部分をフェーズスプリッタ６１ｃの方に入力
することができるため、発振回路部１１の出力レベルに
余裕ができ、集積回路装置４０の場合と同様に歩留まり
が向上するなどして、集積回路装置５０の低価格化を図
ることができる。

【００３４】図８に、本発明の集積回路装置のさらに別
の実施例を示す。また、図９に図８の集積回路装置のブ
ロック図を示す。図８および図９において、図４および
図５と同一もしくは同等の部分には同じ記号を付し、そ
の説明を省略する。

【００３５】図８および図９において、集積回路装置６
０のミキサ回路部６１は発振回路部１１と同じ半導体基
板８上に形成されている。そして、ミキサ回路部６１
は、ギルバートセルタイプのミキサ回路６１ａとフェー
ズスプリッタ６１ｂおよび６１ｃと、発振回路部１１か
らの信号を増幅してフェーズスプリッタ６１ｃに入力す
るためのＬＯアンプ６１ｄと、ＬＯアンプ６１ｄから出
力された信号の一部を増幅してＬＯ出力ポート７から出
力するためのバッファアンプ６１ｅから構成されてい
る。

【００３６】このように構成された集積回路装置６０に
おいては、発振回路１１ａとフェーズスプリッタ６１ｃ
の間にＬＯアンプ６１ｄを設けることによって、発振回
路１１ａの出力レベルを小さくすることができる。その
ため発振回路部１１の設計が容易になる。また、発振回
路部１１の設計に余裕ができ、歩留まりが向上するなど
して低価格化を図ることができる。また、ＬＯアンプ６
１ｄの出力側とＬＯ出力ポート７の間にバッファアンプ
６１ｅを設けることによって、集積回路装置６０とＰＬ
Ｌ回路との間に外部バッファアンプを設ける必要がなく
なり、回路全体として小型化と低価格化を図ることがで
きる。

【００３７】なお、図９においてはＬＯアンプ６１ｄと
ＬＯ出力ポート７の間にバッファアンプ６１ｅを設けた
が、発振回路１１ａとＬＯ出力ポート７の間にバッファ
アンプ６１ｅを設けても構わないものである。

【００３８】また、図４ないし図９に示した各実施例に
おいては、図１に示した実施例と同様に１つの半導体基
板で集積回路装置を構成していたが、図２や図３に示し
た実施例のように、２つの半導体基板に形成し、それを
１つのベース基板上に搭載して構成したものであっても
構わないものである。また、ＬＯアンプやバッファアン
プ、およびＬＯ出力ポートをミキサ回路部に設けていた
が、これは発振回路部の方に設けられていても構わない
ものである。

【００３９】また、上記の各実施例において、ミキサ回
路部のミキサ回路をギルバートセルタイプのミキサとし
たが、それ以外のミキサであっても同様の作用効果を奏
するものである。

【００４０】図１０に、本発明の通信機の一実施例とし
てＣＡＴＶチューナーのブロック図を示す。図１０にお
いて、ＣＡＴＶチューナー７０は、入力端子７１、低域
通過フィルタ７２、集積回路装置７３、帯域通過フィル
タ７４、集積回路装置７５、帯域通過フィルタ７６、出
力端子７７を順に接続して構成されている。なお、２つ
の集積回路装置７３、７５は、本発明の集積回路装置１
０のミキサ回路部および発振回路部の構成を処理する信
号の周波数に合わせて設定して構成されている。

【００４１】このように構成されたＣＡＴＶチューナー
７０において、入力端子７１に入力された信号は低域通
過フィルタ７２を介して集積回路装置７３に入力され
る。集積回路装置７３に入力された信号は周波数変換さ
れて１ｓｔＩＦ信号として出力され、帯域通過フィルタ
７４で不必要な信号が取り除かれてもう１つの集積回路
装置７５に入力される。集積回路装置７５に入力された
信号は、もう一度周波数変換されて２ｎｄＩＦ信号とし
て出力され、帯域通過フィルタ７６で不必要な信号が取
り除かれて出力端子７７に出力される。このようにし
て、ＣＡＴＶチューナー７０においては２段階の周波数
変換が実施される。

【００４２】このように、本発明の集積回路装置１０を
用いてＣＡＴＶチューナー７０を構成することによっ
て、周波数変換における局部発振信号の位相雑音を改善
することができ、ＲＦ信号の復調時のＢＥＲの劣化、す
なわち通信品質の劣化を防止することができる。

【００４３】なお、ＣＡＴＶチューナー７０において
は、集積回路装置１０を用いて構成したが、集積回路装
置２０、３０、４０、５０、６０を用いて構成しても構
わないもので、集積回路装置１０を用いた場合と同様の
作用効果を奏するものである。

【００４４】

【発明の効果】本発明の集積回路装置によれば、ＲＦ入
力ポートとＬＯ入力ポートとＩＦ出力ポートを持つミキ
サ回路部と、ミキサ回路部のＬＯ入力ポートに接続され
た発振回路部とを有し、ミキサ回路部の非線形素子とし
てＦＥＴを用い、発振回路部の発振素子としてバイポー
ラトランジスタを用い、ミキサ回路部と発振回路部を１
つの半導体基板上に形成することによって、発振回路部
から出力される信号の位相雑音を小さくすることができ
る。また、ミキサ回路部とバイポーラトランジスタを除
く発振回路部を１つの半導体基板上に形成し、バイポー
ラトランジスタを別の半導体基板上に個別素子として形
成し、両者を同一ベース基板上に搭載して構成したり、
あるいはミキサ回路部と発振回路部を別の半導体基板上
に形成し、両者を同一ベース基板上に搭載して構成して
も同様の効果を得ることができる。

【００４５】また、発振回路部からミキサ回路部に入力
される信号を増幅するＬＯアンプを有することによっ
て、発振回路部の設計に余裕ができる。また、発振回路
部からミキサ回路部に入力される信号の一部を増幅して
外部に出力するバッファアンプを有することによって、
発振回路部の出力レベルに余裕ができる。

【００４６】また、本発明の通信装置によれば、上記の
集積回路装置を用いることによって、通信品質の改善を
図ることができる。

【図面の簡単な説明】

【図１】本発明の集積回路装置の一実施例を示す斜視図
である。

【図２】本発明の集積回路装置の別の実施例を示す斜視
図である。

【図３】本発明の集積回路装置のさらに別の実施例を示
す斜視図である。

【図４】本発明の集積回路装置のさらに別の実施例を示
す斜視図である。

【図５】図４の集積回路装置のブロック図である。

【図６】本発明の集積回路装置のさらに別の実施例を示
す斜視図である。

【図７】図６の集積回路装置のブロック図である。

【図８】本発明の集積回路装置のさらに別の実施例を示
す斜視図である。

【図９】図８の集積回路装置のブロック図である。

【図１０】本発明の通信装置の一実施例を示すブロック
図である。

【図１１】従来の集積回路装置を示す斜視図である。

【図１２】図１１の集積回路装置のブロック図である。

【符号の説明】

２、４１、５１、６１…ミキサ回路部４…ＲＦ入力ポート５…ＩＦ出力ポート６…制御電圧端子７…ＬＯ出力ポート８、２１、２２、３１、３２…半導体基板１０、２０、３０、４０、５０、６０…集積回路装置１１、２５…発振回路部１１ａ…発振回路２３…ベース基板２４…サブ発振回路部３４…ＬＯ入力ポート４１ａ、５１ａ、６１ａ…ミキサ回路４１ｂ、４１ｃ、５１ｂ、５１ｃ、６１ｂ、６１ｃ…フ
ェーズスプリッタ４１ｄ、６１ｄ…ＬＯアンプ５１ｄ、６１ｅ…バッファアンプ７０…通信装置

Claims

【特許請求の範囲】

【請求項１】ＲＦ入力ポートとＬＯ入力ポートとＩＦ
出力ポートを持つミキサ回路部と、該ミキサ回路部のＬ
Ｏ入力ポートに接続された発振回路部とを有し、前記ミ
キサ回路部は非線形素子としてＦＥＴを用い、前記発振
回路部は発振素子としてバイポーラトランジスタを用い
たことを特徴とする集積回路装置。
【請求項２】前記ミキサ回路部と前記発振回路部を１
つの半導体基板上に形成したことを特徴とする、請求項
１に記載の集積回路装置。
【請求項３】前記ミキサ回路部と前記バイポーラトラ
ンジスタを除く前記発振回路部を１つの半導体基板上に
形成し、前記バイポーラトランジスタを別の半導体基板
上に個別素子として形成し、両者を同一ベース基板上に
搭載して構成したことを特徴とする、請求項１に記載の
集積回路装置。
【請求項４】前記ミキサ回路部と前記発振回路部を互
いに別の半導体基板上に形成し、両者を同一ベース基板
上に搭載して構成したことを特徴とする、請求項１に記
載の集積回路装置。
【請求項５】前記発振回路部から前記ミキサ回路部に
入力される信号を増幅するＬＯアンプを有することを特
徴とする、請求項１ないし４のいずれかに記載の集積回
路装置。
【請求項６】前記発振回路部から前記ミキサ回路部に
入力される信号の一部を増幅して外部に出力するバッフ
ァアンプを有することを特徴とする、請求項１ないし５
のいずれかに記載の集積回路装置。
【請求項７】請求項１ないし６のいずれかに記載の集
積回路装置を用いたことを特徴とする通信装置。