JP4017596B2 - スイッチング増幅装置 - Google Patents
スイッチング増幅装置 Download PDFInfo
- Publication number
- JP4017596B2 JP4017596B2 JP2003525985A JP2003525985A JP4017596B2 JP 4017596 B2 JP4017596 B2 JP 4017596B2 JP 2003525985 A JP2003525985 A JP 2003525985A JP 2003525985 A JP2003525985 A JP 2003525985A JP 4017596 B2 JP4017596 B2 JP 4017596B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- switching
- signal
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
- H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
本発明は、アナログ信号もしくは多ビットデジタル信号を増幅するスイッチング増幅装置に関するものであり、電源のスイッチングノイズを低減して品質の向上化を図る新規なスイッチング増幅装置に関するものである。
背景技術
従来のパワーアンプを備えたスイッチング増幅装置を図7に示す。なお、この従来例はオーディオ用のスイッチング増幅装置に関するものである。このスイッチング増幅装置はオーディオパワーアンプ1と電源6を備え、オーディオパワーアンプ1は、オーディオ信号をΔΣ変調するΔΣ変調器2を備え、このΔΣ変調器2の出力パルス信号をアンプ用パワースイッチ素子3に供給し、アンプ用出力−フィルタ4を介して出力するように構成してある。このアンプ用パワースイッチ素子3に電源6を接続してあり、この電源6はクロック信号を入力し、このクロック信号に同期してパルス幅変調して、このパルス幅変調した信号を電源内にある電源用パワースイッチ素子に供給し、所望の電力を電源用出力フィルタを通してアンプ用パワースイッチ素子3に供給するように構成してある。
この従来例のスイッチング増幅装置は以下のような作用をする。先ず、オーディオ信号等の信号をΔΣ変調器2に入力するとともに、このΔΣ変調器2にサンプリングクロックを入力する。ΔΣ変調器2で前記入力信号をΔΣ変調して、この出力パルス信号をアンプ用パワースイッチ素子3に入力する。また、電源6では前記サンプリングクロック信号とは別のクロック信号が入力され、このクロック信号に合わせてパルス幅変調を行い、前記パルス幅変調出力パルス信号が電源内にある電源用パワースイッチ素子に入力される。電源用パワースイッチ素子の出力は電源用出力フィルタ7を通して出力され、アンプ用パワースイッチ素子3に電力を供給する。
しかし、この手段では、電源6とパワーアンプ1とが互いに独立しているため、パワーアンプ出力に電源6のスイッチングノイズの影響を与えやすいという課題があった。また、電源6のスイッチングノイズの影響がパワーアンプ1に出ないようにするため、電源出力に大きな電源用出力フィルタ7を設けなければならないが、従来における電源用出力フィルタ7は、平滑回路とノイズフィルタとを接続して構成してなる場合が多く、この場合、ノイズフィルタを設けたことにより小型化が困難である。さらに、ノイズフィルタを外して電源用出力フィルタ7を構成しようとすると、平滑回路を構成するコンデンサやチョークコイルを大型化する必要があり、いずれにしても、電源用出力フィルタ7が比較的大きいため、スイッチング増幅装置の小型化が困難であるという課題が生じた。
発明の開示
本発明は、上記問題に鑑みてなされたものであり、特に電源のスイッチングノイズを低減して品質の向上化を図る新規なスイッチング増幅装置を提供する。
上記目的を達成するためになされた発明は、パワーアンプと電源のスイッチングノイズの出るタイミングがほぼ同時になり、電源からノイズが混入しても、パワーアンプのノイズフィルタを兼用することが可能となる。また、これに伴い電源用のノイズフィルタが不要であるとともに、電源の出力に比較的大型のコンデンサやチョークコイルを備えた平滑回路を設ける必要がなくなり、電源の出力フィルタを簡略化することが可能である。さらに、電源の出力フィルタの簡略化により、スイッチング増幅装置の小型化及びコストダウンを図ることを可能にした。
即ち、本発明は、上記課題を解決するため、以下の構成を有する。
本発明の第1の態様に係るスイッチング増幅装置は、アナログ信号もしくは多ビットデジタル信号を2値信号に変調する変調器を備え、この変調器の出力パルス信号をパワースイッチ素子に供給するスイッチングパワーアンプと、アナログ信号もしくは多ビットデジタル信号をΔΣ変調するΔΣ変調手段を備え、このΔΣ変調手段から出力される電源制御用パルス信号を電源用パワースイッチ素子に供給するΔΣ電源とを設け、このΔΣ電源に前記パワーアンプの前記変調器の出力パルス信号を供給するように構成してあるとともに、前記出力パルス信号をこのΔΣ電源の動作クロックとして入力し、ΔΣ電源の出力電力を前記パワーアンプの前記パワースイッチ素子に供給するように構成してある。
本発明の第2の態様に係るスイッチング増幅装置は、出力段に少なくとも1対のパワースイッチ素子を有し、アナログ信号もしくは多ビットデジタル信号からなる入力信号を2値信号に変調し、この2値信号に基づき前記1対のパワースイッチ素子を相補的に導通制御することにより電力増幅された出力信号を得るパワーアンプと、前記2値信号に同期してスイッチング動作することにより、前記1対のパワースイッチ素子に供給されるべき所望の電源電圧を生成するスイッチング電源と、を備えている。
本発明の第3の態様に係るスイッチング増幅装置は、本発明の第2の態様に係るスイッチング増幅装置において、前記出力段に設けられた1対のパワースイッチ素子が共にオフ状態となる所定期間内に前記スイッチング電源のスイッチング動作に伴うノイズが発生するように、前記2値信号に基づく前記スイッチング電源と前記パワーアンプとの間の動作タイミングを設定している。
本発明の第4の態様に係るスイッチング増幅装置は、本発明の第2または第3の態様に係るスイッチング増幅装置において、前記スイッチング電源が、前記2値信号を動作クロック信号として入力するΔΣ電源で構成される。
本発明の第5の態様に係るスイッチング増幅装置は、本発明の第4の態様に係るスイッチング増幅装置において、前記スイッチング電源が、外部電源の電流経路上に介挿されたスイッチ素子を有し、このスイッチ素子がスイッチングすることにより前記外部電源の電圧を前記所望の電源電圧に変換する電圧変換部と、前記電圧変換部により変換された電源電圧をΔΣ変調し、このΔΣ変調により得られた信号に基づき、前記電圧変換部を構成するスイッチ素子のスイッチングを制御するスイッチング制御部と、を備えている。
この発明の構成によれば、スイッチング電源のスイッチング動作が、パワーアンプ側の1対のパワースイッチ素子の導通を制御する2値信号に同期し、これら1対のパワースイッチ素子のスイッチングと同期する。従って、スイッチング電源のスイッチング動作に伴うノイズの発生タイミングと、出力段の1対のパワースイッチ素子のスイッチングのタイミングとを整合させることが可能になり、見かけ上、出力信号上に現れるスイッチングノイズの発生頻度が低減する。また、1対のパワースイッチ素子が共にオフ状態となる所定期間内にスイッチング電源のスイッチング動作に伴うノイズが発生するようにタイミングを調整することにより、スイッチング電源のスイッチング動作に伴うノイズが、1対のパワースイッチ素子を介して出力信号に現れない。よって、スイッチング電源やパワースイッチ素子のスイッチング動作に伴うノイズを抑制するためのフィルタを小型化することが可能になる。
発明を実施するための最良の形態
以下、添付図面を用いて本発明に係るスイッチング増幅装置の実施例を説明する。図1は本発明に係る一実施例を示してある。また、図2にはこの実施例の要部の一実施例を示してある。
図1に示す実施例は、オーディオパワーアンプ1を設けたスイッチング増幅装置であり、オーディオパワーアンプ1はオーディオ信号をΔΣ変調するΔΣ変調器2を備え、このΔΣ変調器2の出力パルス信号をアンプ用パワースイッチ素子3に供給し、アンプ用出力フィルタ4を通して出力するように構成してある。
また、本実施例では、ΔΣ電源5を備えてあり、このΔΣ電源5は、オーディオパワーアンプ1のΔΣ変調器2の出力パルス信号を供給するようにしてあるとともに、前記出力パルス信号をこのΔΣ電源5の動作クロックとして入力し所望の電力を発生させ、前記電力を前記アンプ用パワースイッチ素子3に供給するようにしてある。
本実施例に係るΔΣ電源の具体的構成を、図2に示してある。このΔΣ電源5は、ΔΣ変調器16を備え、このΔΣ変調器16の出力パルス信号を電源用パワースイッチ素子11に供給するようにしてある。また、平滑回路12を備え、この平滑回路12の出力側に、負荷13に出力された電圧と基準電圧15の差分電圧を増幅する誤差増幅回路14を介して、アナログ信号もしくは多ビットデジタル信号をΔΣ変調するΔΣ変調器16を接続し、誤差増幅回路14で負荷に出力された電圧と基準電圧15の差分電圧を増幅した信号をΔΣ変調器16に入力するように構成している。基準電圧15は、出力電圧VOの目標値であり、出力電圧VOが基準電圧15に安定するようにスイッチング動作が行われる。ただし、出力電圧VOを抵抗分圧により降圧して誤差増幅回路14に入力し、この抵抗分圧により得られる電圧の目標値となるように基準電圧15を設定してもよい。この場合、抵抗分圧された電圧が基準電圧15に安定することにより、出力電圧VOが所望の電圧に安定される。
なお、図2に示すΔΣ電源5は、単なる一実施例に過ぎず、本発明に係るΔΣ電源5はΔΣ変調手段を用いたものであれば構成は問わない。また、動作クロックとして周波数が固定されないクロック、即ち周波数可変なクロック信号を使用できるものであれば、ΔΣ電源に限らず他のスイッチング電源であってもよい。換言すれば、オンとオフとがクロック同期するものであれば、どのような電源であってもよい。
次に、図3に、図1に示す構成の主要部を示す。図3に示すように、ΔΣ変調器2は変調回路2Aおよび駆動回路2Bから構成される。変調回路2Aは、入力信号SIをΔΣ変調してパルス信号SS(2値信号)に変換するものであり、このパルス信号SSのパルス幅に入力信号SIが反映される。駆動回路2Bは、パルス信号SSに基づきパワースイッチ素子3を相補的に駆動するものであり、そのための駆動信号SP,SNを出力する。この変調器2は、例えば5V程度の電源で動作する。
正電源5Aおよび負電源5Bは、パワーMOSトランジスタ3A,3Bに供給されるべき所望の高電源電圧(例えば数10V)を生成するスイッチング電源であって、上述の図1に示すΔΣ電源5を構成する。これら正電源5Aおよび負電源5Bは、パルス信号SSを動作クロックとして入力し、このパルス信号SSに同期してスイッチング動作することにより正の高電源電圧VPおよび負の高電源電圧VNを発生するように構成される。
即ち、前述の図2に示すように、ΔΣ電源5は、安定化用のコンデンサC1、外部電源(図示なし)の電流経路上に介挿されたスイッチ素子11、還流用のダイオードD、平滑回路12(インダクタLおよびコンデンサC2)を含んで構成され、これらは、外部電源からの入力電圧VIを所望の出力電圧VOに変換する電圧変換部(符号なし)として機能する。また、ΔΣ電源5は、上述の電圧変換部に加えて、誤差増幅回路14、ΔΣ変調器16、ゲートドライバ回路17を含み、これらはスイッチ素子11のスイッチングを制御するスイッチング制御部(符号なし)を構成する。
なお、図2に示す例では、降圧型の電源として構成したが、これに限定されることなく、例えば昇圧型の電源として構成してもよい。この場合、スイッチ素子11は、外部電源に接続される昇圧用のコイルと直列に接続されるが、この場合であってもスイッチ素子11は、降圧型と同様に、外部電源の電流経路上に介挿された構成となる。
図4に、上述のΔΣ変調器16の構成を示す。同図に示すように、ΔΣ変調器16は、減算器20、積分器21、比較器22、D型フリップフロップ(D−FF)23から構成される。ここで、減算器20は、上述の誤差増幅回路14の出力信号VGからスイッチング制御信号SGを減算するもので、積分器21は、減算器20の出力信号を積分するものである。比較器22は、基準電圧24を基準として積分器21の出力信号を2値信号に量子化するものであり、その非反転入力端子には積分器21の出力信号が与えられ、その反転入力端子には基準電圧15が与えられる。基準電圧24は、ΔΣ変調の動作を規定するものであり、具体的には積分器21の出力信号(ΔΣ信号)を2値化する際の判定レベルを与える。この基準電圧24は必要とされるΔΣ変調の特性に応じて適切に設定される。D型フリップフロップ23は、上述の変調回路2Aから出力されるパルス信号SSをクロック信号として比較器22の出力信号をラッチするものである。
説明を図3に戻す。パワースイッチ素子3は、正電源5Aと負電源5Bとの間に電流経路が直列接続された1対の出力用のnチャネル型パワーMOSトランジスタ3A,3Bから構成される。ここで、一方のパワーMOSトランジスタ3Aのドレインは正電源5Aに接続され、そのゲートには上述の駆動信号SPが印加される。また、他方のパワーMOSトランジスタ3Bのソースは負電源5Bに接続され、そのゲートには上述の駆動信号SNが印加される。これらパワーMOSトランジスタ3AのソースおよびパワーMOSトランジスタ3Bのドレインは、互いに接続されてパワースイッチ素子3の出力部とされ、後段の出力フィルタ4に入力部に接続される。
なお、図3に示す例では、パワースイッチ素子3をなす1対のnチャネル型パワーMOSトランジスタ3A,3Bはいわゆるハーフブリッジを構成するが、これに限定されることなく、複数対のパワーMOSトランジスタを用いていわゆるフルブリッジを構成するものとしてもよい。
以上のように構成してあるスイッチング増幅装置は以下のように作用する。先ず、入力信号SIとしてオーディオ信号をΔΣ変調器2に入力するとともに、このΔΣ変調器2にサンプリングクロックSCを入力する。このΔΣ変調器2でオーディオ信号をΔΣ変調して、この出力パルス信号をアンプ用パワースイッチ素子3に入力する。同じく前記オーディオ信号用のΔΣ変調器2の出力パルス信号をΔΣ電源5にクロック信号として入力する。
一般に、ΔΣ変調器2の出力信号はONかOFFの2つの状態があり、この変化はΔΣ電源5のΔΣ変調器16に入力されたクロックの立ち上がり若しくは立ち下がりのどちらか一方のみで起こるため、ΔΣ変調器出力に接続されるアンプ用パワースイッチ素子3から発生するスイッチングノイズもこれと同時に発生することとなる。
本発明では、アンプ用ΔΣ変調器出力パルス信号をアンプ用パワースイッチ素子3に入力するとともに、ΔΣ電源5にクロック信号として入力するため、電源用パワースイッチ素子11のONとOFFの変化はアンプ用ΔΣ変調器2の出力パルスの立ち上がり若しくは立ち上がりのどちらか一方でのみ起こることになり、この結果、オーディオパワーアンプ1とΔΣ電源5のスイッチングノイズの出るタイミングがほぼ同時になる。
以上より、ΔΣ電源5からオーディオアンプ1にスイッチングノイズが混入しても、もともとオーディオパワーアンプ1がノイズを発生するタイミングとほぼ同時であるため、オーディオパワーアンプ1に与える影響は少なく、オーディオパワーアンプ1に設けたアンプ用出力フィルタ4をΔΣ電源5のスイッチングノイズ用に使用することが可能である。即ち、本発明においては、電源出力に電源用出力フィルタを設ける必要がない。
次に、図5に示す信号波形を参照しながら上述の動作を補足する。前述のオーディオパワーアンプ1は、アナログ信号もしくは多ビットデジタル信号からなる入力信号SIをパルス信号(2値信号)SSに変調する。そして、パルス信号SSに基づき出力段に設けられた1対のパワーMOSトランジスタを相補的に導通制御することにより電力増幅された出力信号SOを得る。具体的には、図3に示す変調回路2が、サンプリングクロックSCに従い、入力信号SIをΔΣ変調してパルス信号SSを出力する。このパルス信号SSは後段の駆動回路2Bに与えられると共に、ΔΣ電源5を構成する正電源5A及び負電源5Bに与えられる。
パルス信号SSを入力する高電源5Aでは、前述の図2および図4に示すΔΣ変調器16がパルス信号SSを動作クロック信号としてスイッチング制御信号SGを生成し、このスイッチング制御信号SGを図2に示すスイッチ素子11のゲートに与える。これにより、高電源5Aがスイッチング動作し、図5に示すように高電源電圧VPを概ね一定に保つ。図5では、高電源電圧VPの波形はリップル成分のみを表している。同様に、負電源5Bが、パルス信号SSに基づきスイッチング動作し、概ね一定の負の高電源電圧VNを発生する。
このとき、図4に示すΔΣ変調器16を構成するD型フリップフロップ23が、パルス信号SSの立ち上がりのエッジで比較器22の出力信号を取り込み、これをスイッチング制御信号SGとして出力するので、図5に示すように、スイッチング制御信号SGは、パルス信号SSの立ち上がりのエッジで遷移する。このため、高電源電圧VP,VNには、スイッチング制御信号SGに基づくスイッチング動作に起因したスイッチングノイズSNZが重畳される。
一方、駆動回路2Bは、ΔΣ変調回路2Aから出力されるパルス信号SSに応答して駆動信号SP,SNを出力し、パワーMOSトランジスタ3A,3Bを相補的に駆動し、出力フィルタ4を介して出力信号SOを出力する。この出力信号SOには、パワーMOSトランジスタ3A,3Bがスイッチングする際に発生する出力ノイズONZが重畳される。
ここで、仮にパワーMOSトランジスタ3A,3Bが共にオン状態になると、高電源5Aから負電源5Bに向かって過大な貫通電流が流れ、パワーMOSトランジスタ5A,5Bにダメージを与える。このため、出力段の1対のパワーMOSトランジスタ3A,3Bがスイッチングする際に、双方のトランジスタが共にオフ状態となるいわゆるデッドタイムDTが設けられており、そのようなデッドタイムDTを生じるように上述の駆動信号SPと駆動信号SNとの間に位相差が設けられている。
上述のパルス信号SSに基づくΔΣ電源5とオーディオパワーアンプ1との間の動作タイミングは、高電源電圧VP,VNに重畳されるスイッチングノイズSNZが、デッドタイムDTの期間内(所定期間内)に発生するように設定される。この実施例では、特にこのタイミングの調整を図るまでもなく、スイッチングノイズSNZがデッドタイムDTの期間内に発生するものとするが、必要に応じて、このタイミングを調整するためのタイミング設定手段を設けてもよい。例えばこの手段として遅延回路を用いることができる。この場合、パルス信号SSを、正電源5A,5Bに供給されるものと、駆動回路2Bに供給されるものとに分離し、これら分離されたパルス信号の一方を他方に対して適量だけ遅延させればよい。
このように、スイッチングノイズSNZがデッドタイムDTの期間内に発生すると、このスイッチングノイズSNZがパワーMOSトランジスタ3A,3Bにより遮断される。このため、出力信号SO上に現れるノイズは、パワーMOSトランジスタ3A,3Bのスイッチング動作に起因する出力ノイズONZのみとなる。従って、ΔΣ電源5自体に何らノイズ対策を施すことなく、出力信号SO上のノイズが低減される。
以下、比較のため、図6に示す波形図を参照し、図7に示す従来の電源6を用いた場合の動作を説明する。この場合、図2に示すスイッチ素子11は、ΔΣ変調器2で生成されるパルス信号SSとは無関係の電源側固有のクロック信号PCによりスイッチング制御される。このため、パワーMOSトランジスタ3A,3Bがオン状態にある時にスイッチ素子11がスイッチングする場合が生じ、スイッチングノイズSNZがパワーMOSトランジスタ3A,3Bを介して出力される。
この結果、出力信号SOには、出力ノイズONZに加えて、電源6に起因するスイッチングノイズSNZが重畳され、よって、ΔΣ電源5を使用した場合に比較して、出力信号SO上のノイズが増加する結果となる。
従って、電源6を用いた場合と比較すると、前述した本実施例によれば、オーディオパワーアンプ1が備える出力フィルタ4や、電源側のノイズを抑えるためのフィルタ(図示なし)を大型化することなく、出力信号SOに現れるノイズを有効が低減される。よって信号の電力増幅を高品質に行うことが可能になる。
なお、本実施例では、オーディオパワーアンプ1を設けたスイッチング増幅装置について説明したが、その他のアナログ信号もしくは多ビットデジタル信号を増幅するパワーアンプを備えたスイッチング増幅装置についても応用することは可能である。
さらに、本実施例ではオーディオパワーアンプ1の変調手段にΔΣ変調器を用いた場合について説明したが、この変調手段は入力信号をONとOFF2値に変調する方式であれば同様の効果が得られる。たとえば、パルス幅変調を用いても差し支えない。
さらに、ΔΣ電源が発生するスイッチングノイズSNZと、パワーオーディオアンプ側の出力ノイズONZとが逆位相の関係にある場合は、これらのノイズを積極的に干渉させるようにタイミングを設定してもよい。これにより、出力信号SO上のノイズが相殺され、ノイズを一層有効に低減させることが可能になる。
さらに、上述の実施例では、ΔΣ電源5として降圧チョッパ型を用いて説明したが、ΔΣ電源5を昇圧型として構成してもよい。
産業上の利用の可能性
本願発明は、パワーアンプと電源のスイッチングノイズの出るタイミングがほぼ同時になり、電源からノイズが混入しても、パワーアンプのノイズフィルタを兼用できる効果がある。また、これに伴い電源用のノイズフィルタが不要であるとともに、電源の出力に比較的大型のコンデンサやチョークコイルを備えた平滑回路を設ける必要がなくなり、電源の出力フィルタを簡略化できる効果がある。さらに、電源の出力フィルタの簡略化により、スイッチング増幅装置の小型化及びコストダウンを図ることができる効果がある。
【図面の簡単な説明】
図1は本発明に係る一実施例を示す実施例のブロック図である。
図2は図1に示す実施例の要部(ΔΣ電源)の一例を示すブロック回路図である。
図3は図1に示す実施例の詳細な構成を示す図である。
図4は図2に示すΔΣ変調回路の構成を示す図である。
図5は本実施例の動作を説明するための波形図である。
図6は本実施例の動作を比較説明するための波形図である。
図7は従来例を示すブロック図である。
Claims (4)
- アナログ信号もしくは多ビットデジタル信号を2値信号に変調する変調器を備え、この変調器の出力パルス信号をパワースイッチ素子に供給するパワーアンプと、
アナログ信号もしくは多ビットデジタル信号をΔΣ変調するΔΣ変調手段を備え、このΔΣ変調手段から出力される電源制御用パルス信号を電源用パワースイッチ素子に供給するΔΣ電源と
を設け、
このΔΣ電源に前記パワーアンプの前記変調器の出力パルス信号を供給するように構成してあるとともに、前記出力パルス信号をこのΔΣ電源の動作クロックとして入力し、ΔΣ電源の出力電力を前記パワーアンプの前記パワースイッチ素子に供給するように構成してあり、
前記パワーアンプの前記パワースイッチ素子がオフ状態となる所定期間内に前記電源用パワースイッチ素子のスイッチング動作に伴うノイズが発生するように、前記出力パルス信号に基づく前記電源用パワースイッチ素子と前記パワースイッチ素子との間の動作タイミングを設定したスイッチング増幅装置。 - 出力段に少なくとも1対のパワースイッチ素子を有し、アナログ信号もしくは多ビットデジタル信号からなる入力信号を2値信号に変調し、この2値信号に基づき前記1対のパワースイッチ素子を相補的に導通制御することにより電力増幅された出力信号を得るパワーアンプと、
前記2値信号に同期してスイッチング動作することにより、前記1対のパワースイッチ素子に供給されるべき所望の電源電圧を生成するスイッチング電源と、
を備え、
前記出力段に設けられた1対のパワースイッチ素子が共にオフ状態となる所定期間内に前記スイッチング電源のスイッチング動作に伴うノイズが発生するように、前記2値信号に基づく前記スイッチング電源と前記パワーアンプとの間の動作タイミングを設定したスイッチング増幅装置。 - 前記スイッチング電源が、前記2値信号を動作クロック信号として入力するΔΣ電源である請求の範囲第2項に記載されたスイッチング増幅装置。
- 前記スイッチング電源が、
外部電源の電流経路上に介挿されたスイッチ素子を有し、このスイッチ素子がスイッチングすることにより前記外部電源の電圧を前記所望の電源電圧に変換する電圧変換部と、
前記電圧変換部により変換された電源電圧をΔΣ変調し、このΔΣ変調により得られた信号に基づき、前記電圧変換部を構成するスイッチ素子のスイッチングを制御するスイッチング制御部と、
を備えた請求の範囲第3項に記載されたスイッチング増幅装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001267305 | 2001-09-04 | ||
JP2001267305 | 2001-09-04 | ||
PCT/JP2002/008979 WO2003021769A1 (fr) | 2001-09-04 | 2002-09-04 | Appareil d'amplification de commutation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003021769A1 JPWO2003021769A1 (ja) | 2004-12-24 |
JP4017596B2 true JP4017596B2 (ja) | 2007-12-05 |
Family
ID=19093449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003525985A Expired - Fee Related JP4017596B2 (ja) | 2001-09-04 | 2002-09-04 | スイッチング増幅装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6831509B2 (ja) |
EP (1) | EP1427101A4 (ja) |
JP (1) | JP4017596B2 (ja) |
KR (1) | KR100494757B1 (ja) |
CA (1) | CA2431297C (ja) |
WO (1) | WO2003021769A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1614214A1 (en) * | 2003-04-07 | 2006-01-11 | Philips Intellectual Property & Standards GmbH | Digital amplifier |
US7126416B2 (en) * | 2004-11-17 | 2006-10-24 | Princeton Technology Corporation | Pulse amplitude modulation (PAM) method and circuit for improving the performance of a D-class audio amplifier |
JP2008047945A (ja) * | 2005-03-28 | 2008-02-28 | Nec Saitama Ltd | アンプ装置 |
JP4574466B2 (ja) * | 2005-06-29 | 2010-11-04 | シャープ株式会社 | 音声再生装置 |
FR2890258B1 (fr) * | 2005-08-30 | 2007-10-12 | Thales Sa | Dispositif et procede pour amplifier des signaux rf impulsionnels |
US20090261902A1 (en) * | 2008-04-17 | 2009-10-22 | Freescale Semiconductor, Inc. | Asynchronous Error Correction Circuit for Switching Amplifier |
US8995691B2 (en) | 2008-07-14 | 2015-03-31 | Audera Acoustics Inc. | Audio amplifier |
JP5337120B2 (ja) * | 2010-09-13 | 2013-11-06 | パナソニック株式会社 | D級増幅器及び無線通信装置 |
FR2966994B1 (fr) * | 2010-11-02 | 2018-01-26 | Cddic | Amplificateur audio class-d pwm combine avec un elevateur de tension et avec controle de dissipation. |
CN115567007B (zh) * | 2022-12-05 | 2023-03-10 | 四川湖山电器股份有限公司 | 一种功率放大器直流工作点跟踪电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4016501A (en) * | 1975-12-29 | 1977-04-05 | Motorola, Inc. | Switching amplifier system |
JPS55166314A (en) * | 1979-06-14 | 1980-12-25 | Sony Corp | Pulse duration modulating/amplifying circuit |
US5075634A (en) * | 1990-11-23 | 1991-12-24 | Blade Technologies Inc. | Composite bridge amplifier |
JPH05219743A (ja) * | 1992-02-04 | 1993-08-27 | Shindengen Electric Mfg Co Ltd | 降圧チヨッパ回路の力率改善方法 |
WO1994011799A1 (en) * | 1992-11-10 | 1994-05-26 | Motorola, Inc. | Switching regulator and amplifier system |
US6373335B1 (en) * | 1997-09-18 | 2002-04-16 | Robert W Carver | Integrated audio amplifier |
JP3348019B2 (ja) * | 1998-07-06 | 2002-11-20 | シャープ株式会社 | パルス波増幅装置 |
JP3445179B2 (ja) * | 1998-12-28 | 2003-09-08 | シャープ株式会社 | Δς変調を用いるスイッチング増幅器 |
US6717392B2 (en) * | 2000-05-30 | 2004-04-06 | Rádiodetection Limited | Signal generator |
JP2002158549A (ja) * | 2000-11-17 | 2002-05-31 | Sony Corp | デジタルパワーアンプ装置 |
-
2002
- 2002-09-04 WO PCT/JP2002/008979 patent/WO2003021769A1/ja active IP Right Grant
- 2002-09-04 EP EP02765412A patent/EP1427101A4/en not_active Withdrawn
- 2002-09-04 KR KR10-2003-7006094A patent/KR100494757B1/ko not_active IP Right Cessation
- 2002-09-04 JP JP2003525985A patent/JP4017596B2/ja not_active Expired - Fee Related
- 2002-09-04 US US10/450,039 patent/US6831509B2/en not_active Expired - Fee Related
- 2002-09-04 CA CA002431297A patent/CA2431297C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20030063370A (ko) | 2003-07-28 |
KR100494757B1 (ko) | 2005-06-14 |
WO2003021769A1 (fr) | 2003-03-13 |
US20040124914A1 (en) | 2004-07-01 |
EP1427101A1 (en) | 2004-06-09 |
JPWO2003021769A1 (ja) | 2004-12-24 |
CA2431297C (en) | 2006-02-14 |
EP1427101A4 (en) | 2006-05-17 |
US6831509B2 (en) | 2004-12-14 |
CA2431297A1 (en) | 2003-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI477064B (zh) | A system and method for reducing distortion in an audio amplification system | |
US7446603B2 (en) | Differential input Class D amplifier | |
US7262658B2 (en) | Class-D amplifier system | |
US7652603B2 (en) | ΔΣ-type AD converter, class-D amplifier, and DC-DC converter | |
US6741123B1 (en) | Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same | |
US7843260B2 (en) | Method and apparatus for high performance class D audio amplifiers | |
US7504812B2 (en) | Transient behavior while switching between control loops in a switching voltage regulator | |
US7518442B1 (en) | Circuit and method for suppressing switching and supply-related errors in a PWM power stage by instantaneous per-pulse feedback | |
TWI377769B (en) | Fixed-frequency control circuit and method for pulse width modulation | |
JP2000252767A (ja) | 低ノイズ低ひずみのクラスd増幅器 | |
US20120001659A1 (en) | Voltage-to-Current Converter with Feedback | |
KR20010034031A (ko) | 증폭기에 의해 생성된 dc 오프셋 및 노이즈를감소시키는 수단을 포함하는 회로 | |
JP2004007324A (ja) | D級増幅器における三角波生成回路 | |
JP4017596B2 (ja) | スイッチング増幅装置 | |
TWI812898B (zh) | 用以控制驅動器電路之方法、驅動器電路、電子系統、用以製造積體電路之方法、及相關聯數位儲存媒體 | |
JP2006222852A (ja) | デジタルアンプ | |
US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
US7777562B2 (en) | Distortion suppression circuit for digital class-D audio amplifier | |
EP3667906B1 (en) | Flying capacitor voltage control in an amplifier | |
KR20040041065A (ko) | 3개의 물리적 레벨들에 의한 다중-레벨 d급 증폭기 | |
KR20040051561A (ko) | Pdm 클래스-d 증폭기의 선형화 | |
JP4169124B2 (ja) | D級増幅器 | |
US20100045350A1 (en) | Semiconductor Device and Amplification Device Generating Triangular Wave Synchronized with Clock Signal | |
US6750705B2 (en) | Class D amplifier energy control | |
JP4380933B2 (ja) | スイッチング信号制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |