JPH05219743A - 降圧チヨッパ回路の力率改善方法 - Google Patents
降圧チヨッパ回路の力率改善方法Info
- Publication number
- JPH05219743A JPH05219743A JP4767292A JP4767292A JPH05219743A JP H05219743 A JPH05219743 A JP H05219743A JP 4767292 A JP4767292 A JP 4767292A JP 4767292 A JP4767292 A JP 4767292A JP H05219743 A JPH05219743 A JP H05219743A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- power factor
- output voltage
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は交流を全波整流して得られた出
力を、降圧チョッパ回路を介して負荷に供給すると共
に、検出出力電圧の変動に対応して、スイッチ素子の時
比率を制御して、出力電圧を定電圧化する降圧チヨッパ
回路における時比率の動作範囲を制限して力率の改善を
図ることにある。 【構成】本発明はスイッチ素子Ｑ1 の時比率の最大値
を、出力電圧を電源電圧の最大値で除した値より小さく
設定することにより目的を達成したものである。
力を、降圧チョッパ回路を介して負荷に供給すると共
に、検出出力電圧の変動に対応して、スイッチ素子の時
比率を制御して、出力電圧を定電圧化する降圧チヨッパ
回路における時比率の動作範囲を制限して力率の改善を
図ることにある。 【構成】本発明はスイッチ素子Ｑ1 の時比率の最大値
を、出力電圧を電源電圧の最大値で除した値より小さく
設定することにより目的を達成したものである。
Description
【０００１】
【産業上の利用分野】本発明は交流を全波整流して得ら
れた出力を電源とする、降圧チヨッパ回路の力率改善方
法に関するものである。
れた出力を電源とする、降圧チヨッパ回路の力率改善方
法に関するものである。
【０００２】
【従来の技術】弱電機器その他この種機器の電源とし
て、従来から図２に示す回路構成をもつ降圧チヨッパ回
路が用いられている。この回路は次のように動作する。
即ち図３（ａ）に示す交流電源、例えば商用周波電源Ｅ
の出力電圧Ｖ1 を、全波整流回路ＲＥＣにより図３
（ｂ）中の点線図示のように全波整流し、図３（ｂ）中
の実線図示のように平滑用コンデンサＣ1により平滑し
て出力電圧Ｖc1を得る。しかるのちこの電圧ＶC1を回路
に直列に接続されたスイッチ素子Ｑ1 と、チヨ−クコイ
ルＬ1 とフライホールダイオードＤ1 と平滑用コンデン
サＣ2 とからなる降圧チョッパ回路を介して負荷抵抗Ｒ
Ｌに供給する。また出力電圧Ｖ0 を一定にするため、検
出された出力電圧Ｖ0 を制御入力とする設定基準電圧源
や、比較回路その他を備えたパルス幅制御回路ＣＯＮＴ
により、図４のようにスイッチ素子Ｑ1 の１制御周期Ｔ
内におけるオン周期ＴONと制御周期Ｔの比率α＝ＴON／
Ｔ、いわゆる時比率αを制御するようにしたものであ
る。しかしこの回路では、以下に説明するように、交流
電源の力率が著しく低いと云う欠点がある。即ちこの回
路では交流電源電圧Ｖ1 が零付近においても、出力電圧
Ｖ0 を供給できるようにするため、前記したように全波
整流回路ＲＥＣの出力側に平滑用コンデンサＣ1 を接続
し、その充電電荷により図３（ｂ）中の実線図示のよう
に、全波整流電圧からほぼ一定の電圧ＶC1を得るように
している。従ってこの回路では全波整流電圧が平滑用コ
ンデンサＣ1 の保持電圧を越える点、即ち図３（ｂ）の
（ａ）点から（ｂ）点までの短時間内に電流が流れて、
サージ状の電流ｉ1 が交流電源Ｅから流れることにな
る。このため交流電源Ｅの力率を著しく低下させて、無
効電流の増大を招く欠点があり、経験によれば力率は５
０％以下の著しく低いものとなる。
て、従来から図２に示す回路構成をもつ降圧チヨッパ回
路が用いられている。この回路は次のように動作する。
即ち図３（ａ）に示す交流電源、例えば商用周波電源Ｅ
の出力電圧Ｖ1 を、全波整流回路ＲＥＣにより図３
（ｂ）中の点線図示のように全波整流し、図３（ｂ）中
の実線図示のように平滑用コンデンサＣ1により平滑し
て出力電圧Ｖc1を得る。しかるのちこの電圧ＶC1を回路
に直列に接続されたスイッチ素子Ｑ1 と、チヨ−クコイ
ルＬ1 とフライホールダイオードＤ1 と平滑用コンデン
サＣ2 とからなる降圧チョッパ回路を介して負荷抵抗Ｒ
Ｌに供給する。また出力電圧Ｖ0 を一定にするため、検
出された出力電圧Ｖ0 を制御入力とする設定基準電圧源
や、比較回路その他を備えたパルス幅制御回路ＣＯＮＴ
により、図４のようにスイッチ素子Ｑ1 の１制御周期Ｔ
内におけるオン周期ＴONと制御周期Ｔの比率α＝ＴON／
Ｔ、いわゆる時比率αを制御するようにしたものであ
る。しかしこの回路では、以下に説明するように、交流
電源の力率が著しく低いと云う欠点がある。即ちこの回
路では交流電源電圧Ｖ1 が零付近においても、出力電圧
Ｖ0 を供給できるようにするため、前記したように全波
整流回路ＲＥＣの出力側に平滑用コンデンサＣ1 を接続
し、その充電電荷により図３（ｂ）中の実線図示のよう
に、全波整流電圧からほぼ一定の電圧ＶC1を得るように
している。従ってこの回路では全波整流電圧が平滑用コ
ンデンサＣ1 の保持電圧を越える点、即ち図３（ｂ）の
（ａ）点から（ｂ）点までの短時間内に電流が流れて、
サージ状の電流ｉ1 が交流電源Ｅから流れることにな
る。このため交流電源Ｅの力率を著しく低下させて、無
効電流の増大を招く欠点があり、経験によれば力率は５
０％以下の著しく低いものとなる。
【０００３】そこでその対策として図５に示す回路が提
案された（図２と同一符号部分は同等部分を示す）。こ
の回路は従来回路を示す図２と対比して明らかなよう
に、従来回路における全波整流回路ＲＥＣの出力側に接
続された平滑用コンデンサＣ1を除去して、直接全波整
流出力をスイッチ素子Ｑ1 とダイオードＤ1 およびチョ
ークコイルＬ1 とコンデンサＣ2 からなる降圧チョッパ
回路に加えて負荷に供給し、またスイッチ素子Ｑ1 を、
出力電圧Ｖ0 を制御入力とする制御回路ＣＯＮＴの出力
によりオンオフ制御し、これにより図１（ａ）のように
チヨークコイルＬ1 に流れる電流ｉL1を制御して、出力
電圧Ｖ0 を一定に保持するものである。
案された（図２と同一符号部分は同等部分を示す）。こ
の回路は従来回路を示す図２と対比して明らかなよう
に、従来回路における全波整流回路ＲＥＣの出力側に接
続された平滑用コンデンサＣ1を除去して、直接全波整
流出力をスイッチ素子Ｑ1 とダイオードＤ1 およびチョ
ークコイルＬ1 とコンデンサＣ2 からなる降圧チョッパ
回路に加えて負荷に供給し、またスイッチ素子Ｑ1 を、
出力電圧Ｖ0 を制御入力とする制御回路ＣＯＮＴの出力
によりオンオフ制御し、これにより図１（ａ）のように
チヨークコイルＬ1 に流れる電流ｉL1を制御して、出力
電圧Ｖ0 を一定に保持するものである。
【０００４】
【発明が解決しようとする課題】以上のようにすれば平
滑用コンデンサに基づくサージ状の電流が、半周期毎に
交流電源Ｅに流れることがないので力率は改善される。
しかしこの回路によっても力率の改善は、スイッチ素子
Ｑ1 の時比率αの或る条件下において行われるのみであ
って、時比率αが或る一定値以上に増加すると力率の悪
化を生じて電力の変換効率を著しく低下させる。従って
例えば機器に使用される多数の降圧チヨッパ回路が、こ
のような状態になるのを知らないで使用された場合に
は、無効電流にもとづく電力損失を大にして経済的に不
利となる欠点がある。
滑用コンデンサに基づくサージ状の電流が、半周期毎に
交流電源Ｅに流れることがないので力率は改善される。
しかしこの回路によっても力率の改善は、スイッチ素子
Ｑ1 の時比率αの或る条件下において行われるのみであ
って、時比率αが或る一定値以上に増加すると力率の悪
化を生じて電力の変換効率を著しく低下させる。従って
例えば機器に使用される多数の降圧チヨッパ回路が、こ
のような状態になるのを知らないで使用された場合に
は、無効電流にもとづく電力損失を大にして経済的に不
利となる欠点がある。
【０００５】
【発明の目的】本発明は交流の全波整流出力を電源とす
る上記降圧チヨッパ回路の力率の悪化防止手段を提示
し、常に良好な変換効率のもとに運転できるようにした
ものである。
る上記降圧チヨッパ回路の力率の悪化防止手段を提示
し、常に良好な変換効率のもとに運転できるようにした
ものである。
【０００６】
【課題を解決するための本発明の手段】本発明は力率の
悪化が以下の原因にもとづいて発生することを明らかに
してなされたものである。上記回路において良好な力率
状態のもとでの運転は、スイッチ素子Ｑ1 のオンオフ制
御時チヨークコイルＬ1 に流れる電流ｉL1が、図１
（ａ）のように制御周期Ｔ毎に零に戻るような負荷条件
においてのみ行われ、これ以外の条件では以下に説明す
るような力率の悪化を生じさせる。例えば負荷の増大に
よる出力電圧Ｖ0 の或る一定値以下への低下時、出力電
圧Ｖ0 を回復させようとして、スイッチ素子Ｑ1 のゲー
ト制御信号の時比率α＝ＴON／Ｔが大となり、図１
（ｂ）のように１制御周期Ｔ毎に連続的にチヨークコイ
ルＬ1 に電流ｉL1が流れ続けた場合には、図１（ｂ）に
示すように前の制御周期に流れ残った電流ΔＩが次の制
御周期に流れ始める電流に加算される。従ってこの状態
が出力電圧Ｖ0 が設定値に回復するまで続けられると、
次々と生ずる電流ΔＩの加算によりチヨークコイルＬ1
の電流ｉL1は図１（ｃ）のように急激に上昇してサージ
状となり、これによって電源Ｅの力率を低下させるもの
で、チヨークコイルＬ1 を流れる電流ｉL1は図１（ｂ）
から次式によって表わされる。今チヨークコイルＬ1 の
リアクタンスをＬとすると、 ΔＩ＝｛（Ｖ1 −Ｖ0 ）／Ｌ｝・ＴON−（Ｖ0 ／Ｌ）・ＴOFF …（１） Δｔ＝Ｔ ………（２） ＴON／Ｔ＝α ………（３） Ｔ＝ＴON＋ＴOFF ………（４） Ｖ1 ＝ＶP sin ωｔ ………（５） （１）〜（５）式から図１（ｂ）の点線で示すように電
流ｉL1の各制御周期の最後の流れ残った電流値を結んだ
電流Ｉd の特性は ｄＩ／ｄｔ＝α／Ｌ・ＶP sin ωｔ−Ｖ0 ／Ｌ（１−α） ……（６） ∴Ｉd ＝−α・ＶP cos ωｔ／ωＬ−Ｖ0 ／Ｌ（１−α）・ｔ＋ｃ …（７） ここで Ｃ：任意定数 また図１（ｂ）中に１点鎖線で示すように各制御周期に
おけるチヨークコイル電流ｉL1のピーク値を結んだ電流
Ｉe は Ｉe ＝Ｉd ＋Ｖ0 ／Ｌ・ＴOFF ………（８） となる。
悪化が以下の原因にもとづいて発生することを明らかに
してなされたものである。上記回路において良好な力率
状態のもとでの運転は、スイッチ素子Ｑ1 のオンオフ制
御時チヨークコイルＬ1 に流れる電流ｉL1が、図１
（ａ）のように制御周期Ｔ毎に零に戻るような負荷条件
においてのみ行われ、これ以外の条件では以下に説明す
るような力率の悪化を生じさせる。例えば負荷の増大に
よる出力電圧Ｖ0 の或る一定値以下への低下時、出力電
圧Ｖ0 を回復させようとして、スイッチ素子Ｑ1 のゲー
ト制御信号の時比率α＝ＴON／Ｔが大となり、図１
（ｂ）のように１制御周期Ｔ毎に連続的にチヨークコイ
ルＬ1 に電流ｉL1が流れ続けた場合には、図１（ｂ）に
示すように前の制御周期に流れ残った電流ΔＩが次の制
御周期に流れ始める電流に加算される。従ってこの状態
が出力電圧Ｖ0 が設定値に回復するまで続けられると、
次々と生ずる電流ΔＩの加算によりチヨークコイルＬ1
の電流ｉL1は図１（ｃ）のように急激に上昇してサージ
状となり、これによって電源Ｅの力率を低下させるもの
で、チヨークコイルＬ1 を流れる電流ｉL1は図１（ｂ）
から次式によって表わされる。今チヨークコイルＬ1 の
リアクタンスをＬとすると、 ΔＩ＝｛（Ｖ1 −Ｖ0 ）／Ｌ｝・ＴON−（Ｖ0 ／Ｌ）・ＴOFF …（１） Δｔ＝Ｔ ………（２） ＴON／Ｔ＝α ………（３） Ｔ＝ＴON＋ＴOFF ………（４） Ｖ1 ＝ＶP sin ωｔ ………（５） （１）〜（５）式から図１（ｂ）の点線で示すように電
流ｉL1の各制御周期の最後の流れ残った電流値を結んだ
電流Ｉd の特性は ｄＩ／ｄｔ＝α／Ｌ・ＶP sin ωｔ−Ｖ0 ／Ｌ（１−α） ……（６） ∴Ｉd ＝−α・ＶP cos ωｔ／ωＬ−Ｖ0 ／Ｌ（１−α）・ｔ＋ｃ …（７） ここで Ｃ：任意定数 また図１（ｂ）中に１点鎖線で示すように各制御周期に
おけるチヨークコイル電流ｉL1のピーク値を結んだ電流
Ｉe は Ｉe ＝Ｉd ＋Ｖ0 ／Ｌ・ＴOFF ………（８） となる。
【０００７】本発明は以上から常に良好な力率のもので
運転を可能とするためには、チヨークコイルＬ1 を流れ
る電流ｉL1が、１制御周期Ｔ毎に必ず零になるように、
スイッチ素子Ｑ1 のゲート制御信号の最大時比率αを制
限すればサージ状電流が流れるのを防いで力率の悪化を
防止することができることを着想したもので、本発明の
目的は次の手段即ち〔交流を全波整流して得られた出力
を電源とする降圧チヨッパ回路において、スイッチ素子
の時比率の最大値を出力電圧Ｖ0 を電源電圧Ｖ1 の最大
値で除した値より小さく設定する〕ことによって達成さ
れる。即ちチヨークコイルＬ1 を流れる電流ｉL1が１制
御周期毎に零に戻るためには、Ｖinを電源電圧Ｖ1 の最
大値とすると前記図１（ａ）から ＴON＋ＴOFF1＜Ｔ …………（９） ＴON＝Ｌ・ＩP ／（Ｖin−Ｖ0 ） ………（１０） ＴOFF1＝Ｌ・ＩP ／Ｖ0 ………（１１） の条件を満足することが必要である。そのためには制御
回路ＣＯＮＴから送出されるスイッチ素子Ｑ1 のゲート
制御信号の最大時比率α即ち、ＴON／Ｔを式（９）（１
０）（１１）式から導出される条件 ＴON／Ｔ＜Ｖ0 ／Ｖin ………（１２） を満足するように制限すれば、交流電源Ｅにサージ状電
流ｉ1 が流れるのを阻止して、常に良好な力率を保って
降圧チヨッパ回路を運転できる。即ちスイッチ素子Ｑ1
の電流が１制御周期Ｔにおいて必ず零に戻るようにすれ
ば、チヨークコイルＬ1 に流れる電流ｉL1は次式によっ
て与えられる。今チヨークコイル電流を示す図１（ａ）
で点線で示すようにＩa をチヨークコイルＬ1 の電流の
ピーク値を結んだものとし、スイッチ素子Ｑ1 のオン期
間においてチヨークコイルＬ1 の両端にかかる電圧をＶ
とすると、１制御周期と次の１制御周期のピーク電流値
Ｉp の差ΔＩp は ΔＩp ＝（ΔＶ／Ｌ）・ＴON ………（１３） これから Ｉa ＝（ＴON／Ｌ）・Ｖ＋Ｃ ………（１４） ただし Ｃ：任意定数 ここで、チヨークコイルＬ1 の両端にかかる電圧Ｖは Ｖ＝Ｖp sin ωｔ−Ｖ0 ………（１５） であるから、（１４）（１５）式から Ｉa ＝（ＴON／Ｌ）・（Ｖp sin ωｔ−Ｖ0 ） ………（１６） となる。一方スイッチ素子Ｑ1 を流れる電流ｉq は、図
１（ａ）のチョークコイル電流ｉL1のうちでＴON期間に
流れる電流に相等するので図１（ｄ）の実線で示すよう
な波形となる。ここでＩb （Ｉb ＝Ｉa ）をスイッチ素
子Ｑ1 のスイッチング周期におけるピーク電流値を結ん
だものとし、スイッチ素子Ｑ1 を流れる電流ｉqのスイ
ッチング周期の平均値をＩc とすると、 Ｉb ＝（ＴON／Ｌ）・（Ｖp sin ωｔ−Ｖ0 ） ………（１７） Ｉc ＝（１／２）Ｉb ・ＴON／Ｔ ………（１８） （１７）（１８）式より Ｉc ＝｛ＴON 2 ／（２・Ｌ・Ｔ）｝・（Ｖp sin ωｔ−Ｖ0 ） ………（１９） となる。よって入力電流はスイッチ素子Ｑ1 を流れる電
流ｉq と等しいので、各スイッチング周期における電流
のピーク値を結んだ特性は（１６）式で示され、また、
そのスイッチング周期で平均値を結んだ特性は（１９）
式でしめされる。これらは図１（ｄ）で示すｉq に相等
し、これから入力電流は図１（ｄ）のようなサージ状に
ならないことがわかる。従って常に良好な力率のもとで
運転できるもので、実験によれば常に力率９０％以上を
期待できた。
運転を可能とするためには、チヨークコイルＬ1 を流れ
る電流ｉL1が、１制御周期Ｔ毎に必ず零になるように、
スイッチ素子Ｑ1 のゲート制御信号の最大時比率αを制
限すればサージ状電流が流れるのを防いで力率の悪化を
防止することができることを着想したもので、本発明の
目的は次の手段即ち〔交流を全波整流して得られた出力
を電源とする降圧チヨッパ回路において、スイッチ素子
の時比率の最大値を出力電圧Ｖ0 を電源電圧Ｖ1 の最大
値で除した値より小さく設定する〕ことによって達成さ
れる。即ちチヨークコイルＬ1 を流れる電流ｉL1が１制
御周期毎に零に戻るためには、Ｖinを電源電圧Ｖ1 の最
大値とすると前記図１（ａ）から ＴON＋ＴOFF1＜Ｔ …………（９） ＴON＝Ｌ・ＩP ／（Ｖin−Ｖ0 ） ………（１０） ＴOFF1＝Ｌ・ＩP ／Ｖ0 ………（１１） の条件を満足することが必要である。そのためには制御
回路ＣＯＮＴから送出されるスイッチ素子Ｑ1 のゲート
制御信号の最大時比率α即ち、ＴON／Ｔを式（９）（１
０）（１１）式から導出される条件 ＴON／Ｔ＜Ｖ0 ／Ｖin ………（１２） を満足するように制限すれば、交流電源Ｅにサージ状電
流ｉ1 が流れるのを阻止して、常に良好な力率を保って
降圧チヨッパ回路を運転できる。即ちスイッチ素子Ｑ1
の電流が１制御周期Ｔにおいて必ず零に戻るようにすれ
ば、チヨークコイルＬ1 に流れる電流ｉL1は次式によっ
て与えられる。今チヨークコイル電流を示す図１（ａ）
で点線で示すようにＩa をチヨークコイルＬ1 の電流の
ピーク値を結んだものとし、スイッチ素子Ｑ1 のオン期
間においてチヨークコイルＬ1 の両端にかかる電圧をＶ
とすると、１制御周期と次の１制御周期のピーク電流値
Ｉp の差ΔＩp は ΔＩp ＝（ΔＶ／Ｌ）・ＴON ………（１３） これから Ｉa ＝（ＴON／Ｌ）・Ｖ＋Ｃ ………（１４） ただし Ｃ：任意定数 ここで、チヨークコイルＬ1 の両端にかかる電圧Ｖは Ｖ＝Ｖp sin ωｔ−Ｖ0 ………（１５） であるから、（１４）（１５）式から Ｉa ＝（ＴON／Ｌ）・（Ｖp sin ωｔ−Ｖ0 ） ………（１６） となる。一方スイッチ素子Ｑ1 を流れる電流ｉq は、図
１（ａ）のチョークコイル電流ｉL1のうちでＴON期間に
流れる電流に相等するので図１（ｄ）の実線で示すよう
な波形となる。ここでＩb （Ｉb ＝Ｉa ）をスイッチ素
子Ｑ1 のスイッチング周期におけるピーク電流値を結ん
だものとし、スイッチ素子Ｑ1 を流れる電流ｉqのスイ
ッチング周期の平均値をＩc とすると、 Ｉb ＝（ＴON／Ｌ）・（Ｖp sin ωｔ−Ｖ0 ） ………（１７） Ｉc ＝（１／２）Ｉb ・ＴON／Ｔ ………（１８） （１７）（１８）式より Ｉc ＝｛ＴON 2 ／（２・Ｌ・Ｔ）｝・（Ｖp sin ωｔ−Ｖ0 ） ………（１９） となる。よって入力電流はスイッチ素子Ｑ1 を流れる電
流ｉq と等しいので、各スイッチング周期における電流
のピーク値を結んだ特性は（１６）式で示され、また、
そのスイッチング周期で平均値を結んだ特性は（１９）
式でしめされる。これらは図１（ｄ）で示すｉq に相等
し、これから入力電流は図１（ｄ）のようなサージ状に
ならないことがわかる。従って常に良好な力率のもとで
運転できるもので、実験によれば常に力率９０％以上を
期待できた。
【０００８】
【発明の効果】以上から明らかなように本発明によれ
ば、全波整流された交流出力を電源とする降圧チヨッパ
回路を常に良好な力率をもって運転できる利点が得られ
るもので、経済的効果は大きい。
ば、全波整流された交流出力を電源とする降圧チヨッパ
回路を常に良好な力率をもって運転できる利点が得られ
るもので、経済的効果は大きい。
【図１】本発明の原理説明図である。
【図２】従来の降圧チヨッパ回路の説明図である。
【図３】図２の回路の動作説明のための波形図である。
【図４】時比率の説明図である。
【図５】図２の従来回路の欠点を改善した従来回路の説
明図である。
明図である。
Ｅ 交流電源 ＲＥＣ 全波整流回路 Ｃ1 平滑用コンデンサ Ｑ1 スイッチ素子 ＣＯＮＴ 制御回路 Ｄ1 フライホイールダイオード Ｌ1 チヨークコイル Ｃ2 平滑用コンデンサ ＲＬ 負荷
フロントページの続き (72)発明者 山下 隆司 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 遠藤 久仁 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (1)
- 【請求項１】 交流を全波整流して得られた出力を電源
とする降圧チヨッパ回路において、スイッチ素子の時比
率の最大値を出力電圧を電源電圧の最大値で除した値よ
り小さく設定することを特徴とする降圧チヨッパ回路の
力率改善方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4767292A JPH05219743A (ja) | 1992-02-04 | 1992-02-04 | 降圧チヨッパ回路の力率改善方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4767292A JPH05219743A (ja) | 1992-02-04 | 1992-02-04 | 降圧チヨッパ回路の力率改善方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219743A true JPH05219743A (ja) | 1993-08-27 |
Family
ID=12781762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4767292A Pending JPH05219743A (ja) | 1992-02-04 | 1992-02-04 | 降圧チヨッパ回路の力率改善方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219743A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021769A1 (fr) * | 2001-09-04 | 2003-03-13 | Shindengen Electric Manufacturing Co., Ltd. | Appareil d'amplification de commutation |
| JP2009240114A (ja) * | 2008-03-28 | 2009-10-15 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
| JP2014514912A (ja) * | 2011-05-06 | 2014-06-19 | オスラム ゲーエムベーハー | 調光可能ｌｅｄドライバ、および、その制御方法 |
-
1992
- 1992-02-04 JP JP4767292A patent/JPH05219743A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021769A1 (fr) * | 2001-09-04 | 2003-03-13 | Shindengen Electric Manufacturing Co., Ltd. | Appareil d'amplification de commutation |
| US6831509B2 (en) | 2001-09-04 | 2004-12-14 | Shindengen Electric Manufacturing Co., Ltd. | Switching amplification apparatus |
| JP2009240114A (ja) * | 2008-03-28 | 2009-10-15 | Shindengen Electric Mfg Co Ltd | スイッチング電源 |
| JP2014514912A (ja) * | 2011-05-06 | 2014-06-19 | オスラム ゲーエムベーハー | 調光可能ｌｅｄドライバ、および、その制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154380A (en) | AC/DC boost converter | |
| US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
| CA2235776C (en) | An ac-dc power supply | |
| USRE37889E1 (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| JP4528404B2 (ja) | Ｐｗｍ（パルス幅変調）コンバータにおいてスイッチング損失を低減するためのソフトスイッチングセル | |
| KR101496941B1 (ko) | Ｄｃ-ｄｃ 컨버터 회로 | |
| US5471376A (en) | Low-loss active voltage-clamp circuit for single-ended forward PWM converter | |
| US4446513A (en) | DC/AC Bridge inverter including a switching aid and inductive energy recovery circuit | |
| JP3987949B2 (ja) | 交流直流変換回路 | |
| WO2006095327A2 (en) | Switched mode power converter and method of operation thereof | |
| US4949234A (en) | High efficiency power factor correction circuit | |
| Jovanovic | A technique for reducing rectifier reverse-recovery-related losses in high-power boost converters | |
| US5457379A (en) | High efficiency switch mode regulator | |
| US7184287B2 (en) | Rectifier clamping circuit with reverse energy recovery | |
| US6519164B1 (en) | Single power stage AC/DC forward converter with power switch voltage clamping function | |
| US6999325B2 (en) | Current/voltage converter arrangement | |
| Heldwein et al. | A primary side clamping circuit applied to the ZVS-PWM asymmetrical half-bridge converter | |
| JPH05219743A (ja) | 降圧チヨッパ回路の力率改善方法 | |
| JP2720001B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| Muhammad et al. | Non-isolated, high gain, boost converter for power electronic applications | |
| Pomilio et al. | Soft-commutated Cuk and SEPIC converters as power factor preregulators | |
| JP3369754B2 (ja) | 高入力力率電源回路およびこの電源回路の過電流保護回路 | |
| EP0932929B1 (en) | Active rectifier circuit | |
| JP2619165B2 (ja) | 電力変換装置 | |
| US4358811A (en) | D-C Regulator circuit |