JP4017498B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP4017498B2 JP4017498B2 JP2002320591A JP2002320591A JP4017498B2 JP 4017498 B2 JP4017498 B2 JP 4017498B2 JP 2002320591 A JP2002320591 A JP 2002320591A JP 2002320591 A JP2002320591 A JP 2002320591A JP 4017498 B2 JP4017498 B2 JP 4017498B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- imaging
- pull
- unit
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 210
- 238000000034 method Methods 0.000 claims description 58
- 238000012545 processing Methods 0.000 claims description 31
- 230000003111 delayed effect Effects 0.000 claims description 13
- 230000000750 progressive effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 32
- 238000001514 detection method Methods 0.000 description 27
- 235000021251 pulses Nutrition 0.000 description 22
- 238000012546 transfer Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 230000001934 delay Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/65—Control of camera operation in relation to power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Studio Devices (AREA)
- Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映画などに使用されるフレーム周波数２４Ｈｚのプログレッシブ走査方式による撮像信号を生成することが可能であるとともに、この撮像信号を標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式によるインターレース信号へ変換することが可能な撮像装置に関する。
【０００２】
【従来の技術】
近年のＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）放送機器の発展により、ＶＴＲ一体型撮像装置、所謂カムコーダにおいて、垂直解像度が標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による画像の約２倍となる画像を得ることができるようになった。このように、ＶＴＲ一体型撮像装置において良質な画像を得ることが可能となったことを受け、ＶＴＲ一体型撮像装置を用いた映画撮影などの動きが活発化してきた。
【０００３】
このようなＶＴＲ一体型撮像装置などの撮像装置は、２４コマ撮りのフィルムカメラのように２４コマ／秒の静止画を撮像できるように、フレーム周波数２４Ｈｚのプログレッシブ走査方式で撮像を行うよう構成されている（例えば、特許文献１参照。）。
【０００４】
また、このような撮像装置は、フレーム周波数２４Ｈｚのプログレッシブ走査方式による撮像信号（以下、２４ｐ撮像信号と称す。）を２：３プルダウン処理して標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による画像信号（以下、６０ｉ信号と称す。）に変換し、ビデオテープに記録するよう構成されている。これは、６０ｉ信号に変換することにより、記録部を従来からあるもので構成することができ、さらに、記録した画像をその場で確認するためのＶＦ（ビューファインダ）や外部モニタなどの表示部も従来からあるもので構成することができるので、プログレッシブ走査方式用のものを開発する必要がなく、価格を抑えることができるためである。なお、２：３プルダウン処理により６０ｉ信号に変換された所謂２：３プルダウン信号は、所謂逆２：３プルダウン処理を施すことでフレーム周波数２４Ｈｚのプログレッシブ走査方式による信号へ変換可能である。
【０００５】
以下、従来の２４ｐ撮像信号を記録可能な撮像装置について説明する。図１５は当該撮像装置の構成を示すブロック図である。
図１５において、１は光学系レンズおよび光学絞りと機械シャッタからなるレンズ部、２はＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｓｅ）により構成される撮像部であり、蓄積電荷を順次走査で転送し（１／２４）秒ごとに２４ｐ撮像信号を出力する。
【０００６】
３は２４ｐ撮像信号を２：３プルダウン処理して標準テレビジョン方式の６０ｉ信号に変換し、所謂２：３プルダウン信号を出力するメモリ部であり、（１／６０）秒ごとに、インターレース信号の奇数ライン（ｏｄｄ）および偶数ライン（ｅｖｅｎ）を交互に出力する。
【０００７】
４はメモリ部３からの２：３プルダウン信号に６０ｉ信号用の垂直同期信号（６０ｉ−ＳＹＮＣ）を付加したビデオ信号を生成し、ビデオテープなどの記録媒体に記録する記録部である。
【０００８】
５はメモリ部３からの２：３プルダウン信号に６０ｉ信号用の垂直同期信号（６０ｉ−ＳＹＮＣ）を付加した表示信号を生成して表示するＶＦなどの表示部である。
【０００９】
６は２４ｐ撮像信号用の垂直同期信号（以下、２４ｐ垂直同期信号と称す。）と６０ｉ信号用の垂直同期信号（以下、６０ｉ垂直同期信号と称す。）を発生する同期信号発生部、７は撮像画像の状態を検出し、レンズ部１と撮像部２へ制御信号を出力する撮像画像状態検出部である。
【００１０】
以上のように構成された撮像装置の動作について、図１５、図１６を用いて説明する。図１６は当該撮像装置の動作を説明するための図であり、図１５に示す（ａ）〜（ｄ）、（ｆ）〜（ｋ）の信号状態と動作を示している。
【００１１】
レンズ部１を通して入力された光学像は、撮像部２により２４ｐ撮像信号として出力される。撮像部２は、図１６（ａ）に示すように、２４ｐ垂直同期信号に同期して（１／２４）秒ごとに２４ｐ撮像信号を出力する。信号の出力方法としては、図１６（ｂ）に示すように（１／２４）秒の時間をかけて出力する方法と、図１６（ｃ）に示すように（１／２４）秒よりも短い時間で間欠的に出力する方法がある。なお、図１６（ｂ）、（ｃ）に示す番号は、２４ｐ撮像信号のフレーム番号を示している。また、図１６（ｃ）に示す斜線部は信号無出力期間（ブランキング期間）を示している。
【００１２】
図１６（ｃ）に示す方法は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｓｅ）を用いた撮像装置に適用されている。ＣＣＤを用いた場合、蓄積電荷の転送時間が長くなると画質劣化が激しく、（１／３０）秒以下の時間で出力（転送）することが望ましいためである。以下、図１６（ｃ）に示す方法で、（１／２４）秒ごとに、（１／３０）秒の時間をかけて２４ｐ撮像信号を出力する場合について説明する。
【００１３】
撮像画像状態検出部７は、撮像部２から出力される２４ｐ撮像信号から１フレームごとの輝度信号と色差信号の平均やピーク値などの撮像画像状態を検出し（図１６（ｆ）参照。）、そのデータに基づきレンズ部１および撮像部２へ必要な制御データ（制御信号）を出力する（図１６（ｇ）参照。）。
【００１４】
メモリ部３は図１６（ｉ）、（ｊ）に示す書込み動作、読出し動作を行う。すなわち、（１／３０）秒の時間をかけて図示しない記憶領域へ２４ｐ撮像信号を書き込み、２：３プルダウン処理を施して２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換する。そして、６０ｉ垂直同期信号に同期して、（１／６０）秒ごとにインターレース信号の奇数ライン（ｏｄｄ）および偶数ライン（ｅｖｅｎ）を交互に読み出し、２：３プルダウン信号として記録部４および表示部５へ出力する。つまり、例えば２４ｐ撮像信号のフレーム１、２を６０ｉ信号の１−ｏｄｄ（以下、ｏｄｄを単にｏと称す。）、１−ｅｖｅｎ（以下、ｅｖｅｎを単にｅと称す。）、２−ｏ、２−ｅ、２−ｏに変換して出力する。
【００１５】
同期信号発生部６は、当該撮像装置が上記動作を行うための２４ｐ垂直同期信号（図１６（ｄ）参照。）と６０ｉ垂直同期信号（図１６（ｈ）参照。）を各部に出力する。
【００１６】
しかしながら、従来の撮像装置においては、２４ｐ撮像信号は、図１６（ｃ）に示すように、（１／２４）秒ごとに、かつ（１／３０）秒の時間をかけて撮像部から出力され、２：３プルダウン信号は、図１６（ｊ）に示すように、（１／６０）秒ごとにメモリ部から読み出される。そのため２４ｐ撮像信号の撮像部からの出力タイミング、つまり２４ｐ撮像信号のメモリ部への書き込みタイミングと２：３プルダウン信号のメモリ部からの出力タイミングに差が生じ、１フィールドの中央付近の信号をメモリ部から出力中に、２４ｐ撮像信号のメモリ部への書き込みが開始される場合がある。つまり、表示位置が（１／２）フィールド付近の２：３プルダウン信号をメモリ部から出力中に、２４ｐ撮像信号がブランキング期間から有効期間へ変化する場合がある。
【００１７】
このように、表示位置が（１／２）フィールド付近の２：３プルダウン信号をメモリ部から出力中に、２４ｐ撮像信号のメモリ部への書き込みが開始されると、２４ｐ撮像信号のブランキング期間から有効期間への変化により、メモリ部内部の各回路に信号レベルの差が生じる。そして、この信号レベルの差を原因とする横筋が、表示位置（１／２）フィールド付近、つまり画面中央部付近に発生し、画質が劣化するという問題があった。
【００１８】
また、６０ｉ信号を処理する記録部と表示部は従来からの構成のものを流用すればよいが、撮像画像状態検出部は２４ｐ撮像信号を処理せねばならず、撮像画像状態検出部が６０ｉ信号に対する処理を基本に設計されている場合、２４ｐ撮像信号用の回路をさらに持つか、６０ｉ信号用の回路と兼用する場合は処理動作が複雑になるという問題があった。
【００１９】
また、２：３プルダウンの問題点として、２４ｐ撮像信号の各フレームの再現に偏りがあり、動きがぎくしゃくするという問題がある。これは、２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するので、例えば、（２−ｏ、２−ｅ）、（２−ｏ、３−ｅ）のように、同じフィールドを用いたフレームが表示されるためである。
【００２０】
さらに、垂直解像度が標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による画像信号の約２倍となるような垂直帯域の高い２４ｐ撮像信号を６０ｉ信号に変換した場合、この６０ｉ信号の折り返し信号の垂直帯域が広帯域となるため、フリッカが大きくなり、画面がちらつき見難くなるという問題がある。
【００２１】
【特許文献１】
特開２００２−１５２５６９号公報
【００２２】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み、２４ｐ撮像信号の出力が６０ｉ垂直同期信号の位相と一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分出力タイミングを遅延させ、メモリ部内部での２４ｐ撮像信号の書き込み動作が６０ｉ垂直同期信号に同期して行われるようすることで、メモリ部内部の各回路の信号レベルに差が生じないようにすることにより、画面中央部に横筋などを発生させず、画質劣化を抑える撮像装置を提供することを目的とする。
【００２３】
さらに、上述したように２４ｐ撮像信号の出力を遅延させれば、撮像画像状態検出部による処理動作も６０ｉ垂直同期信号に同期して行われるようになるので、撮像画像状態検出部の６０ｉ信号用の回路を用いて簡単に２４ｐ撮像信号に対する撮像画像検出処理を行うことが可能となり、２４ｐ撮像信号用の回路を追加する必要が無くなる。
【００２４】
また、２：３プルダウン処理により２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するとともに、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算することにより、２：３プルダウン処理により変換された５番目のフィールドの前後のフィールドを補間するミックス信号を生成し、当該５番目のフィールドと置き換えることで、２：３プルダウンの問題点である動きのぎくしゃく感を抑える撮像装置を提供することを目的とする。
【００２５】
また、２：３プルダウン処理により変換された５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへ２：３プルダウン信号を変換し、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成することにより、２：３プルダウンの問題点である動きのぎくしゃく感を抑え、かつ、フィルムカメラで撮影したような機械的シャッタのちらつきを再現する撮像装置を提供することを目的とする。
【００２６】
また、２４ｐ撮像信号の垂直帯域を制限して２：３プルダウン信号（６０ｉ信号）の折り返し信号の垂直帯域を狭めることにより、大幅にフリッカを低減し、画質を向上させることができる撮像装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の請求項１記載の撮像装置は、フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置であって、２４ｐ撮像信号の垂直同期信号に同期して、（１／２４）秒ごとに、（１／３０）秒かけて１フレーム分の２４ｐ撮像信号を出力する撮像部と、６０ｉ信号の垂直同期信号の位相と一致するタイミングで前記撮像部から出力された１フレーム分の２４ｐ撮像信号はそのまま出力し、一致しないタイミングで出力された１フレーム分の２４ｐ撮像信号は、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力する遅延部と、前記遅延部から出力された１フレーム分の２４ｐ撮像信号を（１／３０）秒かけて記憶領域へ書き込み、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換した所謂２：３プルダウン信号を、６０ｉ信号の垂直同期信号に同期して、（１／６０）秒ごとに出力するメモリ部と、前記メモリ部からの前記２：３プルダウン信号を記録媒体に記録する記録部と、前記メモリ部からの前記２：３プルダウン信号を表示する表示部とを備えることを特徴とする。
【００２８】
本発明の請求項２記載の撮像装置は、フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置であって、２４ｐ撮像信号の垂直同期信号が６０ｉ信号の垂直同期信号の位相と一致する場合には、２４ｐ撮像信号の垂直同期信号に同期して、（１／３０）秒かけて１フレーム分の２４ｐ撮像信号を出力し、一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力を開始する撮像部と、前記撮像部から出力された１フレーム分の２４ｐ撮像信号を（１／３０）秒かけて記憶領域へ書き込み、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換した所謂２：３プルダウン信号を、６０ｉ信号の垂直同期信号に同期して、（１／６０）秒ごとに出力するメモリ部と、前記メモリ部からの前記２：３プルダウン信号を記録媒体に記録する記録部と、前記メモリ部からの前記２：３プルダウン信号を表示する表示部とを備えることを特徴とする。
【００２９】
本発明の請求項３記載の撮像装置は、請求項１もしくは２のいずれかに記載の撮像装置であって、前記メモリ部において、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換するとともに、２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算したミックス信号を生成し、２：３プルダウン処理により変換された５番目のフィールドの６０ｉ信号と置き換えて出力することを特徴とする。
【００３０】
本発明の請求項４記載の撮像装置は、請求項３記載の撮像装置であって、前記５番目のフィールドを含むフレームとその次のフレームを加算したミックス信号を生成することを特徴とする。
【００３１】
本発明の請求項５記載の撮像装置は、請求項３もしくは４のいずれかに記載の撮像装置であって、前記５番目のフィールドの位相と同位相のミックス信号を生成することを特徴とする。
【００３２】
本発明の請求項６記載の撮像装置は、請求項１もしくは２のいずれかに記載の撮像装置であって、前記表示部は、前記メモリ部からの前記２：３プルダウン信号を、５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへと変換するとともに、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成して表示することを特徴とする。
【００３３】
本発明の請求項７記載の撮像装置は、請求項１もしくは２のいずれかに記載の撮像装置であって、前記メモリ部は、前記記憶領域へ書き込む２４ｐ撮像信号の垂直帯域を制限することを特徴とする。
【００３４】
本発明の請求項８記載の撮像装置は、請求項７記載の撮像装置であって、前記メモリ部は、２４ｐ撮像信号の隣り合う垂直の２ラインを加算することで垂直帯域を制限することを特徴とする。
【００３５】
本発明の請求項９記載の撮像装置は、請求項７もしくは８のいずれかに記載の撮像装置であって、前記メモリ部は、２４ｐ撮像信号の垂直帯域を制限後２：３プルダウン処理して得た２：３プルダウン信号と、垂直帯域を制限せずにそのまま２：３プルダウン処理して得た２：３プルダウン信号とを出力可能であり、前記記録部へは後者の２：３プルダウン信号を出力し、前記表示部へは前者の２：３プルダウン信号を出力することを特徴とする。
本発明の請求項１０記載の撮像装置は、請求項７もしくは８のいずれかに記載の撮像装置であって、前記メモリ部は、前記記憶領域へ書き込む２４ｐ撮像信号の垂直帯域を制限するか否かを切り換える回路を有することを特徴とする。
【００３６】
以上のように、本発明によれば、２４ｐ撮像信号の出力が６０ｉ垂直同期信号の位相と一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分出力タイミングを遅延させることにより、メモリ部内部での２４ｐ撮像信号の書き込み動作を６０ｉ垂直同期信号に同期して行わせることができる。このようにすれば、メモリ部内部の各回路の信号レベルに差が生じないので、画面中央部に横筋などを発生させず、画質劣化を抑えることが可能となる。
【００３７】
さらに、上述したように２４ｐ撮像信号の出力を遅延させれば、撮像画像状態検出部による処理動作も６０ｉ垂直同期信号に同期して行われるようになるので、撮像画像状態検出部の６０ｉ信号用の回路を用いて簡単に２４ｐ撮像信号に対する撮像画像検出処理を行うことが可能となり、２４ｐ撮像信号用の回路を追加する必要が無くなる。
【００３８】
また、２：３プルダウン処理により２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するとともに、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算することにより、２：３プルダウン処理により変換された５番目のフィールドの前後のフィールドを補間するミックス信号を生成し、当該５番目のフィールドと置き換えることで、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となる。
【００３９】
また、２：３プルダウン処理により変換された５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへ２：３プルダウン信号を変換し、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成することにより、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となり、さらに、フィルムカメラで撮影したような機械的シャッタのちらつきを再現できるようになる。
【００４０】
また、２４ｐ撮像信号の垂直帯域を制限して２：３プルダウン信号（６０ｉ信号）の折り返し信号の垂直帯域を狭めることにより、大幅にフリッカを低減し、画質を向上させることが可能となる。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしも以下の実施の形態に限定されるものではない。
【００４２】
（実施の形態１）
図１は本発明の実施の形態１による撮像装置の構成を示すブロック図である。なお、図１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００４３】
図１において、１は光学系レンズおよび光学絞りと機械シャッタからなるレンズ部、２はＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｓｅ）により構成される撮像部であり、蓄積電荷を順次走査で転送し（１／２４）秒ごとに２４ｐ撮像信号を出力する。
【００４４】
３は２４ｐ撮像信号を（１／３０）秒かけて図示しない記憶領域に書き込み、２：３プルダウン処理して標準テレビジョン方式の６０ｉ信号に変換し、所謂２：３プルダウン信号を出力するメモリ部であり、（１／６０）秒ごとに、インターレース信号の奇数ライン（ｏｄｄ）および偶数ライン（ｅｖｅｎ）を交互に出力する。
【００４５】
４はメモリ部３からの２：３プルダウン信号に６０ｉ垂直同期信号（６０ｉ−ＳＹＮＣ）を付加したビデオ信号を生成し、ビデオテープなどの記録媒体に記録する記録部である。
【００４６】
５はメモリ部３からの２：３プルダウン信号に６０ｉ垂直同期信号（６０ｉ−ＳＹＮＣ）を付加した表示信号を生成して表示するＶＦなどの表示部である。
【００４７】
６は２４ｐ垂直同期信号と６０ｉ垂直同期信号を発生する同期信号発生部、７は撮像画像の状態を検出し、レンズ部１と撮像部２へ制御信号を出力する撮像画像状態検出部である。
【００４８】
８は撮像部２からの２４ｐ撮像信号を遅延させてメモリ部３へ出力する遅延部である。
なお、表示部に撮影中の画像を表示するだけではなく、外部のモニタなどにも撮影中の画像を表示できるようにしてもよいし、また、記録媒体に記録した６０ｉ信号を再生して外部へ出力できるようにしてもよい。
【００４９】
本実施の形態１と従来例との相違点は、遅延部８を備えた点であり、その他各部については概略同じであり、その動作も同様な動作である。
以上のように構成された本実施の形態１による撮像装置の動作について、図１、図２を用いて説明する。図２は当該撮像装置の動作を説明するための図であり、図１に示す（ａ）〜（ｋ）の信号状態と動作を示している。
【００５０】
レンズ部１を通して入力された光学像は、撮像部２により２４ｐ撮像信号として出力される。撮像部２は、図２（ａ）に示すように、２４ｐ垂直同期信号に同期して（１／２４）秒ごとに２４ｐ撮像信号を出力する。信号の出力方法としては、従来例と同様に、（１／２４）秒の時間をかけて出力する方法（図２（ｂ）参照。）と、（１／２４）秒よりも短い時間で間欠的に出力する方法（図２（ｃ）参照。）がある。なお、図２（ｂ）、（ｃ）に示す番号は、２４ｐ撮像信号のフレーム番号を示している。また、図２（ｃ）に示す斜線部は信号無出力期間（ブランキング期間）を示している。
【００５１】
本実施の形態１においても、従来例と同様に、図２（ｃ）に示す方法で、（１／２４）秒ごとに、（１／３０）秒の時間をかけて２４ｐ撮像信号を出力する場合について説明する。
【００５２】
遅延部８は、撮像部２からの２４ｐ撮像信号を、２４ｐ垂直同期信号（図２（ｄ）参照。）と６０ｉ垂直同期信号（図２（ｈ）参照。）の位相が一致する場合は遅延せずそのまま出力し、一致しない場合は、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力する。つまり、６０ｉ垂直同期信号と一致するタイミングで撮像部２から２４ｐ撮像信号が出力された場合にはそのまま出力し、一致しない場合は、６０ｉ垂直同期信号と一致するタイミングでメモリ部３への書き込みが開始されるように遅延させて出力する（図２（ｅ）、（ｉ）参照。）。
【００５３】
これにより図２（ｅ）に示す信号がメモリ部３および撮像画像状態検出部７に出力される（図２（ｅ）中、横線部分が遅延期間。）。撮像画像状態検出部７は、６０ｉ垂直同期信号と一致するタイミングで、従来例と同様に撮像画像状態を検出し（図２（ｆ）参照。）、図２（ｇ）に示すように、６０ｉ垂直同期信号と一致するタイミングで、レンズ部１および撮像部２へ必要な制御データ（制御信号）を出力する。
【００５４】
メモリ部３は図２（ｉ）、（ｊ）に示す書込み動作、読出し動作を行う。すなわち、６０ｉ垂直同期信号と一致しないタイミングで撮像部２から出力された２４ｐ撮像信号についても、遅延部８により、６０ｉ信号が（１／２）フィールド走査される時間分の遅延を与えることにより、６０ｉ垂直同期信号と一致するタイミングでメモリ部３への書き込みが開始される。
【００５５】
記録部４および表示部５へは、図２（ｋ）に示すように、従来例と同様、２：３プルダウン信号が出力される。
このように、遅延部８の処理により、撮像画像状態検出部７による撮像画像状態検出処理および制御信号出力、並びにメモリ部３の書込み動作を、６０ｉ信号の垂直同期信号と同期して行わせることができる。
【００５６】
なお、遅延部８は、同期信号発生部６からの２４ｐ垂直同期信号および６０ｉ垂直同期信号を検出し、２４ｐ垂直同期信号と６０ｉ垂直同期信号の位相が一致するか否かを判断することにより、２４ｐ撮像信号を遅延するか否かを判断する。
【００５７】
以上のように、本実施の形態１によれば、撮像画像状態検出部７による撮像画像状態検出処理および制御信号出力を６０ｉ信号の垂直同期信号と同期して行うことができるため、撮像画像状態検出部が６０ｉ信号に対する撮像画像状態検出処理を基本に設計されている場合であっても、６０ｉ信号用の撮像画像状態検出処理回路を用いた２４ｐ撮像信号の撮像画像検出処理が複雑とならず、したがって２４ｐ撮像信号用の回路を追加する必要もなくなる。
【００５８】
また、メモリ部３の書込み動作も、６０ｉ信号の垂直同期信号と同期して行うことができるため、メモリ部内部の各回路の信号レベルに差が生じることを防ぐことができる。これにより、表示位置が（１／２）フィールド付近、つまり画面中央部付近での横筋発生を回避でき、画質劣化を防止することができる。
【００５９】
（実施の形態２）
図３は本発明の実施の形態２による撮像装置の構成を示すブロック図である。なお、図１、１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００６０】
本実施の形態２と実施の形態１及び従来例との相違点は、遅延部は備えず、撮像部９において、２４ｐ撮像信号の出力タイミングを遅延できるようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００６１】
また、図４は撮像部９の内部構成の一例を示すブロック図であり、１０は撮像部９内部に設置された撮像信号駆動回路、１１は２４ｐ垂直同期信号、６０ｉ垂直同期信号を基に、後述する読み出しパルス、転送パルス１〜３を出力可能な撮像信号駆動パルス発生回路、１２は撮像信号駆動パルス発生回路１１から出力される転送パルス１、２、３を切り換えて出力する切換回路、１３は２４ｐ垂直同期信号、６０ｉ垂直同期信号の互いの位相関係を判定し切換回路１２を制御する同期信号位相判定回路である。
【００６２】
以上のように構成された本実施の形態２による撮像装置の動作について、図３、図４、図５を用いて説明する。なお、撮像部以外の動作は実施の形態１と同様であるので、説明を省略する。
【００６３】
図５は、当該撮像装置の動作を説明するための図であり、図３、４に示す（ａ）〜（ｅ）、（ｈ）の信号状態と動作を示している。
撮像信号駆動パルス発生回路１１は、同期信号発生回路６からの２４ｐ垂直同期信号（図５（ｄ）参照。）および６０ｉ垂直同期信号（図５（ｈ）参照。）を基に、２４ｐ撮像信号の読み出しを開始するための読み出しパルス（図５（ａ）参照。）と、２４ｐ撮像信号を（１／２４）秒の期間をかけて転送するための転送パルス１（図５（ｂ）参照。）、もしくは（１／３０秒）の期間をかけて転送するための転送パルス２（図５（ｃ）参照。）、さらには転送パルス２の転送開始を、６０ｉ信号が（１／２）フィールド走査される時間分遅延させた転送パルス３（図示せず。）を出力可能であり、切換え回路１２は同期信号位相判定回路１３の判定結果に応じて転送パルス１〜３を切り換えて出力する。本実施の形態では、転送パルス２、３を切り換えて出力する。
【００６４】
同期信号位相判定回路１３は、同期信号発生回路６からの２４ｐ垂直同期信号および６０ｉ垂直同期信号の位相を検出し、２４ｐ垂直同期信号が６０ｉ垂直同期信号の位相と一致する場合には、切換回路１２が転送パルス２を選択する制御信号を出力し、一致しない場合には、切換回路１２が転送パルス３を選択する制御信号を出力する。
【００６５】
以上の動作により、撮像部９から出力される２４ｐ撮像信号は図５（ｅ）に示すようになる。つまり、２４ｐ撮像信号を６０ｉ垂直同期信号に同期するタイミングで出力することができ、実施の形態１のように遅延部を備えなくとも、実施の形態１と同様の効果を得ることができる。
【００６６】
すなわち、撮像画像状態検出部７による撮像画像状態検出処理及び制御信号出力を６０ｉ信号の垂直同期信号と同期して行うことができるため、撮像画像状態検出部が６０ｉ信号に対する撮像画像状態検出処理を基本に設計されている場合であっても、６０ｉ信号用の撮像画像状態検出処理回路を用いた２４ｐ撮像信号の撮像画像検出処理が複雑とならず、したがって２４ｐ撮像信号用の回路を追加する必要もなくなる。
【００６７】
また、メモリ部３の書込み動作も、６０ｉ信号の垂直同期信号と同期して行うことができるため、メモリ部内部の各回路の信号レベルに差が生じることを防ぐことができる。これにより、表示位置が（１／２）フィールド付近、つまり画面中央部付近での横筋発生を回避でき、画質劣化を防止することができる。
【００６８】
加えて、遅延部を備えなくとも良いので、実施の形態１より回路規模を小さくでき、また低コスト化を図ることができる。
(実施の形態３)
図６は本発明の実施の形態３による撮像装置の構成を示すブロック図である。なお、図１、１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００６９】
本実施の形態３と実施の形態１及び従来例との相違点は、メモリ部１４において、２：３プルダウン信号の５番目のフィールド（２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換した最後のフィールド）を、当該５番目のフィールド周辺（当該５番目のフィールドも含む）のフレーム（６０ｉ信号）をミックスしたミックス信号により置き換るようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００７０】
図７はメモリ部１４の内部構成の一例を示すブロック図であり、１５は２４ｐ撮像信号に２：３プルダウン処理を施し６０ｉ信号に変換して所謂２：３プルダウン信号を出力する２：３プルダウン変換回路、１６は６０ｉ信号の任意のフレームをミックスして６０ｉ信号の１フィールドの信号（ミックス信号）を生成するミックス回路、１７は２：３プルダウン変換回路１５からの２：３プルダウン信号とミックス回路１６からのミックス信号を切り換えて出力する切換回路、１８は切換回路１７を制御する切換コントロール回路である。
【００７１】
以上のように構成された本実施の形態３による撮像装置の動作について、図６、図７、図８を用いて説明する。図８は、当該撮像装置の動作を説明するための図であり、図６、７に示す（ａ）〜（ｋ１）、（ｋ２）の信号状態と動作を示している。なお、（ａ）〜（ｊ）までの動作および信号状態は、実施の形態１と全く同様であり、説明は省略する。
【００７２】
メモリ部１４に図８（ｅ）に示す信号が入力されると、２：３プルダウン変換回路１５は、実施の形態１と同様、図８（ｉ）、（ｊ）に示す書込み動作、および読出し動作を行い２：３プルダウン信号を出力する。ミックス回路１６は、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号、例えば（２−ｅ、２−ｏ）、（３−ｅ、３−ｏ）のフレームの信号を加算してミックス信号を出力する。このとき、置き換える２：３プルダウン信号の５番目のフィールドの位相と同位相のミックス信号を出力するようにする。例えば、置き換えるフィールドが奇数ラインか偶数ラインかに合わせて演算フィルタを選択して加算を行う。
【００７３】
切換回路１７は、切換コントロール回路１８の制御により、２：３プルダウン変換回路１５の出力とミックス回路１６の出力を切り換えて出力する。
切換コントロール回路１８は、２：３プルダウン信号の５番目のフィールドがミックス回路１６により生成されたミックス信号と置き換わるように（図８（ｋ２）参照。）切換回路１７を制御する。なお、図８（ｋ２）に示す信号は、演算による遅延は省略している。
【００７４】
以上のように、本実施の形態３によれば、元の２４ｐ撮像信号の複数フレームに相当する６０ｉ信号のフレームを加算し、２：３プルダウン信号の５番目のフィールドの前後のフィールドを補間するフィールド（ミックス信号）を生成し、当該５番目のフィールドと置き換えることにより、動きがぎくしゃくするという２：３プルダウンの問題点を軽減できる。
【００７５】
なお、ミックス回路は、複数フレーム分の信号を用いなくとも、動きのぎくしゃく感を低減できれば、例えば５番目のフィールドを含むフレームとその次のフレームを加算するだけでもよい。
【００７６】
(実施の形態４)
図９は本発明の実施の形態４による撮像装置の構成を示すブロック図である。なお、図１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００７７】
本実施の形態４と従来例との相違点は、同期信号発生部６において、表示専用の垂直同期信号（６０ｉ−ＳＹＮＣ２）を発生するようにし、表示部１９において、メモリ部３から入力された２：３プルダウン信号を、２：３プルダウン信号の５番目のフィールド（２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換した最後のフィールド）を除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへと変換し、このフレームの間隔が等間隔となるように各フレーム間に任意レベルの信号を挿入し、上記表示専用の垂直同期信号を付加して表示信号を生成するようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００７８】
また、図１０は表示部１９の内部構成の一例を示すブロック図であり、２０はメモリ部３から入力された２：３プルダウン信号を、６０ｉ信号が（１／２）フィールド走査される時間分遅延させる遅延回路、２１はメモリ部３から入力された２：３プルダウン信号、遅延回路２０からの信号、および任意レベルの信号を切り換えて出力する切換回路、２２は切換回路２１からの出力信号に、表示専用の垂直同期信号（６０ｉ−ＳＹＮＣ２）を付加する加算回路、２３は切換回路２１の切り換え動作を制御するタイミングパルス発生回である。
【００７９】
以上のように構成された本実施の形態４による撮像装置の動作について、図９、図１０、図１１を用いて説明する。なお、同期信号発生部と表示部以外の動作は従来例と同様であるので説明を省略する。
【００８０】
図１１は当該撮像装置の動作を説明するための図であり、図９、１０に示す（ａ）、（ｃ）、（ｄ）、（ｋ１）〜（ｋ４）、（ｈ１）、（ｈ２）の信号状態と動作を示している。
【００８１】
表示部１９および記録部４には、メモリ部３から図１１（ｋ１）に示す２：３プルダウン信号が入力される。ここで、表示部１９はこの信号を以下のように変換する。先ず、遅延回路２０で２：３プルダウン信号を、６０ｉ信号が（１／２）フィールド走査される時間分遅延させる（図１１（ｋ２）参照。）。切換回路２１は、元の２：３プルダウン信号と、この遅延された信号と、任意レベル（例えば黒レベル）の信号とを切り換えて、図１１（ｋ３）に示す信号を出力する。すなわち、２：３プルダウン信号を、２：３プルダウン信号の５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへと変換し、そのフレーム間隔が等間隔となるように任意レベルの信号を挿入した信号となるように切り換える。
【００８２】
タイミングパルス発生回路２３は、所定の切換パルスを発生することにより切換回路２１を制御し、図１１（ｋ３）に示す信号が出力されるようにする。すなわち、６０ｉ垂直同期信号１（図１１（ｈ１）参照。）と、６０ｉ垂直同期信号１を、６０ｉ信号が（１／２）フィールド走査される時間分遅延した信号とを基にして、所定の切換パルスを発生する。
【００８３】
加算回路２２は、表示素子、例えばブラウン管などで、切換回路２１の出力信号（図１１（ｋ３）に示す信号）の表示が適切になるように、図１１（ｈ２）に示す６０ｉ垂直同期信号２を切換回路２１の出力信号に付加する。この６０ｉ垂直同期信号２は、フレーム間隔が等間隔となるように挿入された任意レベルの信号期間の長さに合うように、６０ｉ垂直同期信号のその期間の垂直走査期間を短くしたものである。
【００８４】
以上のように、本実施の形態４によれば、２：３プルダウン信号を、２：３プルダウン信号の５番目のフィールドを除去した元の２４ｐ撮像信号と１対１対応の６０ｉ信号のフレームへと変換するとともに、このフレームの間隔を等間隔とすることにより、元の２４ｐ撮像信号のフレームと１対１対応で、かつ同じ信号間隔の信号を形成することができ、動きがぎくしゃくするという２：３プルダウンの問題点を軽減できる。
【００８５】
また、任意レベルの信号として黒レベルの信号を用いれば、フィルムカメラで撮影するときのように、機械的なシャッタのちらつき（黒レベル）も再現することができる。
【００８６】
なお、本実施の形態４では、２：３プルダウン信号を元の２４ｐ撮像信号と１対１対応の６０ｉ信号へと変換するのに、遅延回路２０、切換え回路２１、タイミングパルス発生回路２３を用いたが、同様な動作であればこの例に限らない。
【００８７】
（実施の形態５）
図１２は本発明の実施の形態５による撮像装置の構成を示すブロック図である。なお、図１、１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００８８】
本実施の形態５と実施の形態１及び従来例との相違点は、メモリ部２４内部に、２４ｐ撮像信号の垂直帯域を制限するＬＰＦ（ローパスフィルタ）を設け、入力された２４ｐ撮像信号の垂直帯域を制限した後２：３プルダウン処理を行うようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００８９】
また、図１３はメモリ部２４の内部構成の一例を示すブロック図であり、２５は２４ｐ撮像信号に垂直帯域の制限を施す垂直ＬＰＦ回路（垂直帯域制限用ローパスフィルタ）、２６は入力された元の２４ｐ撮像信号と垂直ＬＰＦ回路２５からの出力信号とを切り換えて出力する切換回路、２７は２４ｐ撮像信号に２：３プルダウン処理を施し６０ｉ信号に変換して所謂２：３プルダウン信号を出力する２：３プルダウン変換回路、２８は切換回路２６を制御する切換コントロール回路である。
【００９０】
以上のように構成された本実施の形態５による撮像装置の動作について、図１２、図１３、図１４を用いて説明する。
図１４は、垂直ＬＰＦ回路２５による２４ｐ撮像信号の垂直帯域制限を説明するための図である。
【００９１】
２４ｐ撮像信号の垂直解像度が標準テレビジョン方式のインターレース走査方式による画像信号の約２倍となる場合、図１４（ａ）の（１）に示すように、２４ｐ撮像信号の垂直帯域特性は高くなる。このように垂直帯域の高い２４ｐ撮像信号を、標準テレビジョン方式の２倍の垂直走査周波数（９６０ＴＶ本）で標本化すると、折り返し雑音が斜線部で示すように発生する。
【００９２】
このように垂直帯域が高く、折り返し信号に折り返し雑音が発生する２４ｐ撮像信号を２：３プルダウン処理して得た２：３プルダウン信号（６０ｉ信号）を、標準テレビジョン方式の垂直走査周波数４８０ＴＶ本で標本化したときの折り返し信号は、図１４（ａ）の点線で示すように、垂直帯域が高く、かつ広帯域な信号となる。
【００９３】
通常、標準テレビジョン方式による信号を４８０ＴＶ本の周波数で標本化したときの折り返し信号は、フィールド毎に位相が違うのでモニタおよび人間の目でキャンセルされるように作用する。しかし、垂直帯域の高い信号を標本化した場合には、垂直帯域が広帯域なものとなるため、折り返し信号はフリッカとして検知され、画面がちらつき見難くなるという問題が生じる。
【００９４】
そのため、垂直解像度が標準テレビジョン方式の約２倍となる２４ｐ撮像信号を２：３プルダウン処理して得た６０ｉ信号を表示すると、上述したように折り返し信号はフリッカとして検知され、画面がちらつき見難くなるという問題が生じる。
【００９５】
そこで、本実施の形態５においては、図１４（ｃ）の（３）に示すように垂直帯域を制限する垂直ＬＰＦ回路を設け、２４ｐ撮像信号の垂直帯域をこの垂直ＬＰＦ回路により制限した後に２：３プルダウン処理するようにする。つまり、図１４（ｂ）に示すように２４ｐ撮像信号の垂直帯域を（１）から（２）へ制限し、上記折り返し雑音が生じないようにしてから２：３プルダウン処理するようにする。具体的には、例えば、２４ｐ撮像信号の隣り合う垂直の２ラインを加算するようにすれば、２４ｐ撮像信号の垂直帯域を（１）から（２）へ制限することができる。
【００９６】
このように垂直帯域を制限し、折り返し雑音が生じないようにすれば、図１４（ｄ）の点線で示すように、２：３プルダウン処理して得た６０ｉ信号の折り返し信号の垂直帯域を適当に狭めることができるので、大幅にフリッカを低減でき、画質を向上できる。
【００９７】
切換回路２６は元の２４ｐ撮像信号と、この垂直帯域制限が施された信号とを切り換えて２：３プルダウン変換回路２７へ出力する。２：３プルダウン変換回路２７は、他の実施の形態と同様に２４ｐ撮像信号を６０ｉ信号に変換し、記録部４および表示部５へ出力する。
【００９８】
なお、表示部５や外部モニタへ出力される２：３プルダウン信号のみ、垂直帯域制限の施された信号となるよう、切換回路２６を制御するようにしてもよい。また、記録媒体に記録された６０ｉ信号を、逆２：３プルダウン変換により２：３プルダウン信号をプログレッシブ信号に戻す機能を有する外部装置などに用いる場合には、垂直帯域制限の施されていない広帯域の垂直帯域特性を持つ２：３プルダウン信号を記録媒体に記録するように切換回路２６を制御するようにしてもよいし、記録媒体に記録された６０ｉ信号をそのまま用いる場合には、垂直帯域制限を施した２：３プルダウン信号を記録媒体に記録するように切換回路２６を制御するようにしてもよい。このように適宜自由に切り換えを選択してよいことは言うまでもない。
【００９９】
以上のように、本実施の形態５によれば、２４ｐ撮像信号を２：３プルダウン処理して６０ｉ信号に変換することにより生じるフリッカを低減することができ、画質劣化や表示部でのちらつきを抑えることができる。
【０１００】
【発明の効果】
以上のように、本発明によれば、フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置において、２４ｐ撮像信号の出力が６０ｉ垂直同期信号の位相と一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分出力タイミングを遅延させることにより、メモリ部内部での２４ｐ撮像信号の書き込み動作を６０ｉ垂直同期信号に同期して行わせることができる。このようにすれば、メモリ部内部の各回路の信号レベルに差が生じないので、画面中央部に横筋などを発生させず、画質劣化を抑えることが可能となる。
【０１０１】
さらに、上述したように２４ｐ撮像信号の出力を遅延させれば、撮像画像状態検出部による処理動作も６０ｉ垂直同期信号に同期して行われるようになるので、撮像画像状態検出部の６０ｉ信号用の回路を用いて簡単に２４ｐ撮像信号に対する撮像画像検出処理を行うことが可能となり、２４ｐ撮像信号用の回路を追加する必要が無くなる。
【０１０２】
また、２：３プルダウン処理により２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するとともに、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算することにより、２：３プルダウン処理により変換された５番目のフィールドの前後のフィールドを補間するミックス信号を生成し、当該５番目のフィールドと置き換えることで、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となる。
【０１０３】
また、２：３プルダウン処理により変換された５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへ２：３プルダウン信号を変換し、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成することにより、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となり、さらに、フィルムカメラで撮影したような機械的シャッタのちらつきを再現できるようになる。
【０１０４】
また、２４ｐ撮像信号の垂直帯域を制限して２：３プルダウン信号（６０ｉ信号）の折り返し信号の垂直帯域を狭めることにより、大幅にフリッカを低減し、画質を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による撮像装置の構成を示すブロック図
【図２】本発明の実施の形態１による撮像装置の動作を説明するための図
【図３】本発明の実施の形態２による撮像装置の構成を示すブロック図
【図４】本発明の実施の形態２による撮像装置の撮像部の内部構成の一例を示すブロック図
【図５】本発明の実施の形態２による撮像装置の動作を説明するための図
【図６】本発明の実施の形態３による撮像装置の構成を示すブロック図
【図７】本発明の実施の形態３による撮像装置のメモリ部の内部構成の一例を示すブロック図
【図８】本発明の実施の形態３による撮像装置の動作を説明するための図
【図９】本発明の実施の形態４による撮像装置の構成を示すブロック図
【図１０】本発明の実施の形態４による撮像装置の表示部の内部構成の一例を示すブロック図
【図１１】本発明の実施の形態４による撮像装置の動作を説明するための図
【図１２】本発明の実施の形態５による撮像装置の構成を示すブロック図
【図１３】本発明の実施の形態５による撮像装置のメモリ部の内部構成の一例を示すブロック図
【図１４】本発明の実施の形態５による撮像装置の垂直ＬＰＦ回路の垂直帯域制限を説明するための図
【図１５】従来の撮像装置の構成を示すブロック図
【図１６】従来の撮像装置の動作を説明するための図
【符号の説明】
１ レンズ
２、９ 撮像部
３、１４、２４ メモリ部
４ 記録部
５、１９ 表示部
６ 同期信号発生部
７ 撮像画像状態検出部
８ 遅延部
１０ 撮像信号駆動回路
１１ 撮像信号駆動パルス発生回路
１２ 切換回路
１３ 同期信号位相判定回路
１５、２７ ２：３プルダウン変換回路
１６ ミックス回路
１７ 切換回路
１８ 切換コントロール回路
２０ 遅延回路
２１ 切換回路
２２ 加算回路
２３ タイミングパルス発生回路
２５ 垂直ＬＰＦ回路
２６ 切換回路
２８ 切換コントロール回路
【発明の属する技術分野】
本発明は、映画などに使用されるフレーム周波数２４Ｈｚのプログレッシブ走査方式による撮像信号を生成することが可能であるとともに、この撮像信号を標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式によるインターレース信号へ変換することが可能な撮像装置に関する。
【０００２】
【従来の技術】
近年のＨＤ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）放送機器の発展により、ＶＴＲ一体型撮像装置、所謂カムコーダにおいて、垂直解像度が標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による画像の約２倍となる画像を得ることができるようになった。このように、ＶＴＲ一体型撮像装置において良質な画像を得ることが可能となったことを受け、ＶＴＲ一体型撮像装置を用いた映画撮影などの動きが活発化してきた。
【０００３】
このようなＶＴＲ一体型撮像装置などの撮像装置は、２４コマ撮りのフィルムカメラのように２４コマ／秒の静止画を撮像できるように、フレーム周波数２４Ｈｚのプログレッシブ走査方式で撮像を行うよう構成されている（例えば、特許文献１参照。）。
【０００４】
また、このような撮像装置は、フレーム周波数２４Ｈｚのプログレッシブ走査方式による撮像信号（以下、２４ｐ撮像信号と称す。）を２：３プルダウン処理して標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による画像信号（以下、６０ｉ信号と称す。）に変換し、ビデオテープに記録するよう構成されている。これは、６０ｉ信号に変換することにより、記録部を従来からあるもので構成することができ、さらに、記録した画像をその場で確認するためのＶＦ（ビューファインダ）や外部モニタなどの表示部も従来からあるもので構成することができるので、プログレッシブ走査方式用のものを開発する必要がなく、価格を抑えることができるためである。なお、２：３プルダウン処理により６０ｉ信号に変換された所謂２：３プルダウン信号は、所謂逆２：３プルダウン処理を施すことでフレーム周波数２４Ｈｚのプログレッシブ走査方式による信号へ変換可能である。
【０００５】
以下、従来の２４ｐ撮像信号を記録可能な撮像装置について説明する。図１５は当該撮像装置の構成を示すブロック図である。
図１５において、１は光学系レンズおよび光学絞りと機械シャッタからなるレンズ部、２はＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｓｅ）により構成される撮像部であり、蓄積電荷を順次走査で転送し（１／２４）秒ごとに２４ｐ撮像信号を出力する。
【０００６】
３は２４ｐ撮像信号を２：３プルダウン処理して標準テレビジョン方式の６０ｉ信号に変換し、所謂２：３プルダウン信号を出力するメモリ部であり、（１／６０）秒ごとに、インターレース信号の奇数ライン（ｏｄｄ）および偶数ライン（ｅｖｅｎ）を交互に出力する。
【０００７】
４はメモリ部３からの２：３プルダウン信号に６０ｉ信号用の垂直同期信号（６０ｉ−ＳＹＮＣ）を付加したビデオ信号を生成し、ビデオテープなどの記録媒体に記録する記録部である。
【０００８】
５はメモリ部３からの２：３プルダウン信号に６０ｉ信号用の垂直同期信号（６０ｉ−ＳＹＮＣ）を付加した表示信号を生成して表示するＶＦなどの表示部である。
【０００９】
６は２４ｐ撮像信号用の垂直同期信号（以下、２４ｐ垂直同期信号と称す。）と６０ｉ信号用の垂直同期信号（以下、６０ｉ垂直同期信号と称す。）を発生する同期信号発生部、７は撮像画像の状態を検出し、レンズ部１と撮像部２へ制御信号を出力する撮像画像状態検出部である。
【００１０】
以上のように構成された撮像装置の動作について、図１５、図１６を用いて説明する。図１６は当該撮像装置の動作を説明するための図であり、図１５に示す（ａ）〜（ｄ）、（ｆ）〜（ｋ）の信号状態と動作を示している。
【００１１】
レンズ部１を通して入力された光学像は、撮像部２により２４ｐ撮像信号として出力される。撮像部２は、図１６（ａ）に示すように、２４ｐ垂直同期信号に同期して（１／２４）秒ごとに２４ｐ撮像信号を出力する。信号の出力方法としては、図１６（ｂ）に示すように（１／２４）秒の時間をかけて出力する方法と、図１６（ｃ）に示すように（１／２４）秒よりも短い時間で間欠的に出力する方法がある。なお、図１６（ｂ）、（ｃ）に示す番号は、２４ｐ撮像信号のフレーム番号を示している。また、図１６（ｃ）に示す斜線部は信号無出力期間（ブランキング期間）を示している。
【００１２】
図１６（ｃ）に示す方法は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｓｅ）を用いた撮像装置に適用されている。ＣＣＤを用いた場合、蓄積電荷の転送時間が長くなると画質劣化が激しく、（１／３０）秒以下の時間で出力（転送）することが望ましいためである。以下、図１６（ｃ）に示す方法で、（１／２４）秒ごとに、（１／３０）秒の時間をかけて２４ｐ撮像信号を出力する場合について説明する。
【００１３】
撮像画像状態検出部７は、撮像部２から出力される２４ｐ撮像信号から１フレームごとの輝度信号と色差信号の平均やピーク値などの撮像画像状態を検出し（図１６（ｆ）参照。）、そのデータに基づきレンズ部１および撮像部２へ必要な制御データ（制御信号）を出力する（図１６（ｇ）参照。）。
【００１４】
メモリ部３は図１６（ｉ）、（ｊ）に示す書込み動作、読出し動作を行う。すなわち、（１／３０）秒の時間をかけて図示しない記憶領域へ２４ｐ撮像信号を書き込み、２：３プルダウン処理を施して２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換する。そして、６０ｉ垂直同期信号に同期して、（１／６０）秒ごとにインターレース信号の奇数ライン（ｏｄｄ）および偶数ライン（ｅｖｅｎ）を交互に読み出し、２：３プルダウン信号として記録部４および表示部５へ出力する。つまり、例えば２４ｐ撮像信号のフレーム１、２を６０ｉ信号の１−ｏｄｄ（以下、ｏｄｄを単にｏと称す。）、１−ｅｖｅｎ（以下、ｅｖｅｎを単にｅと称す。）、２−ｏ、２−ｅ、２−ｏに変換して出力する。
【００１５】
同期信号発生部６は、当該撮像装置が上記動作を行うための２４ｐ垂直同期信号（図１６（ｄ）参照。）と６０ｉ垂直同期信号（図１６（ｈ）参照。）を各部に出力する。
【００１６】
しかしながら、従来の撮像装置においては、２４ｐ撮像信号は、図１６（ｃ）に示すように、（１／２４）秒ごとに、かつ（１／３０）秒の時間をかけて撮像部から出力され、２：３プルダウン信号は、図１６（ｊ）に示すように、（１／６０）秒ごとにメモリ部から読み出される。そのため２４ｐ撮像信号の撮像部からの出力タイミング、つまり２４ｐ撮像信号のメモリ部への書き込みタイミングと２：３プルダウン信号のメモリ部からの出力タイミングに差が生じ、１フィールドの中央付近の信号をメモリ部から出力中に、２４ｐ撮像信号のメモリ部への書き込みが開始される場合がある。つまり、表示位置が（１／２）フィールド付近の２：３プルダウン信号をメモリ部から出力中に、２４ｐ撮像信号がブランキング期間から有効期間へ変化する場合がある。
【００１７】
このように、表示位置が（１／２）フィールド付近の２：３プルダウン信号をメモリ部から出力中に、２４ｐ撮像信号のメモリ部への書き込みが開始されると、２４ｐ撮像信号のブランキング期間から有効期間への変化により、メモリ部内部の各回路に信号レベルの差が生じる。そして、この信号レベルの差を原因とする横筋が、表示位置（１／２）フィールド付近、つまり画面中央部付近に発生し、画質が劣化するという問題があった。
【００１８】
また、６０ｉ信号を処理する記録部と表示部は従来からの構成のものを流用すればよいが、撮像画像状態検出部は２４ｐ撮像信号を処理せねばならず、撮像画像状態検出部が６０ｉ信号に対する処理を基本に設計されている場合、２４ｐ撮像信号用の回路をさらに持つか、６０ｉ信号用の回路と兼用する場合は処理動作が複雑になるという問題があった。
【００１９】
また、２：３プルダウンの問題点として、２４ｐ撮像信号の各フレームの再現に偏りがあり、動きがぎくしゃくするという問題がある。これは、２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するので、例えば、（２−ｏ、２−ｅ）、（２−ｏ、３−ｅ）のように、同じフィールドを用いたフレームが表示されるためである。
【００２０】
さらに、垂直解像度が標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による画像信号の約２倍となるような垂直帯域の高い２４ｐ撮像信号を６０ｉ信号に変換した場合、この６０ｉ信号の折り返し信号の垂直帯域が広帯域となるため、フリッカが大きくなり、画面がちらつき見難くなるという問題がある。
【００２１】
【特許文献１】
特開２００２−１５２５６９号公報
【００２２】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑み、２４ｐ撮像信号の出力が６０ｉ垂直同期信号の位相と一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分出力タイミングを遅延させ、メモリ部内部での２４ｐ撮像信号の書き込み動作が６０ｉ垂直同期信号に同期して行われるようすることで、メモリ部内部の各回路の信号レベルに差が生じないようにすることにより、画面中央部に横筋などを発生させず、画質劣化を抑える撮像装置を提供することを目的とする。
【００２３】
さらに、上述したように２４ｐ撮像信号の出力を遅延させれば、撮像画像状態検出部による処理動作も６０ｉ垂直同期信号に同期して行われるようになるので、撮像画像状態検出部の６０ｉ信号用の回路を用いて簡単に２４ｐ撮像信号に対する撮像画像検出処理を行うことが可能となり、２４ｐ撮像信号用の回路を追加する必要が無くなる。
【００２４】
また、２：３プルダウン処理により２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するとともに、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算することにより、２：３プルダウン処理により変換された５番目のフィールドの前後のフィールドを補間するミックス信号を生成し、当該５番目のフィールドと置き換えることで、２：３プルダウンの問題点である動きのぎくしゃく感を抑える撮像装置を提供することを目的とする。
【００２５】
また、２：３プルダウン処理により変換された５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへ２：３プルダウン信号を変換し、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成することにより、２：３プルダウンの問題点である動きのぎくしゃく感を抑え、かつ、フィルムカメラで撮影したような機械的シャッタのちらつきを再現する撮像装置を提供することを目的とする。
【００２６】
また、２４ｐ撮像信号の垂直帯域を制限して２：３プルダウン信号（６０ｉ信号）の折り返し信号の垂直帯域を狭めることにより、大幅にフリッカを低減し、画質を向上させることができる撮像装置を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の請求項１記載の撮像装置は、フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置であって、２４ｐ撮像信号の垂直同期信号に同期して、（１／２４）秒ごとに、（１／３０）秒かけて１フレーム分の２４ｐ撮像信号を出力する撮像部と、６０ｉ信号の垂直同期信号の位相と一致するタイミングで前記撮像部から出力された１フレーム分の２４ｐ撮像信号はそのまま出力し、一致しないタイミングで出力された１フレーム分の２４ｐ撮像信号は、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力する遅延部と、前記遅延部から出力された１フレーム分の２４ｐ撮像信号を（１／３０）秒かけて記憶領域へ書き込み、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換した所謂２：３プルダウン信号を、６０ｉ信号の垂直同期信号に同期して、（１／６０）秒ごとに出力するメモリ部と、前記メモリ部からの前記２：３プルダウン信号を記録媒体に記録する記録部と、前記メモリ部からの前記２：３プルダウン信号を表示する表示部とを備えることを特徴とする。
【００２８】
本発明の請求項２記載の撮像装置は、フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置であって、２４ｐ撮像信号の垂直同期信号が６０ｉ信号の垂直同期信号の位相と一致する場合には、２４ｐ撮像信号の垂直同期信号に同期して、（１／３０）秒かけて１フレーム分の２４ｐ撮像信号を出力し、一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力を開始する撮像部と、前記撮像部から出力された１フレーム分の２４ｐ撮像信号を（１／３０）秒かけて記憶領域へ書き込み、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換した所謂２：３プルダウン信号を、６０ｉ信号の垂直同期信号に同期して、（１／６０）秒ごとに出力するメモリ部と、前記メモリ部からの前記２：３プルダウン信号を記録媒体に記録する記録部と、前記メモリ部からの前記２：３プルダウン信号を表示する表示部とを備えることを特徴とする。
【００２９】
本発明の請求項３記載の撮像装置は、請求項１もしくは２のいずれかに記載の撮像装置であって、前記メモリ部において、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換するとともに、２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算したミックス信号を生成し、２：３プルダウン処理により変換された５番目のフィールドの６０ｉ信号と置き換えて出力することを特徴とする。
【００３０】
本発明の請求項４記載の撮像装置は、請求項３記載の撮像装置であって、前記５番目のフィールドを含むフレームとその次のフレームを加算したミックス信号を生成することを特徴とする。
【００３１】
本発明の請求項５記載の撮像装置は、請求項３もしくは４のいずれかに記載の撮像装置であって、前記５番目のフィールドの位相と同位相のミックス信号を生成することを特徴とする。
【００３２】
本発明の請求項６記載の撮像装置は、請求項１もしくは２のいずれかに記載の撮像装置であって、前記表示部は、前記メモリ部からの前記２：３プルダウン信号を、５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへと変換するとともに、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成して表示することを特徴とする。
【００３３】
本発明の請求項７記載の撮像装置は、請求項１もしくは２のいずれかに記載の撮像装置であって、前記メモリ部は、前記記憶領域へ書き込む２４ｐ撮像信号の垂直帯域を制限することを特徴とする。
【００３４】
本発明の請求項８記載の撮像装置は、請求項７記載の撮像装置であって、前記メモリ部は、２４ｐ撮像信号の隣り合う垂直の２ラインを加算することで垂直帯域を制限することを特徴とする。
【００３５】
本発明の請求項９記載の撮像装置は、請求項７もしくは８のいずれかに記載の撮像装置であって、前記メモリ部は、２４ｐ撮像信号の垂直帯域を制限後２：３プルダウン処理して得た２：３プルダウン信号と、垂直帯域を制限せずにそのまま２：３プルダウン処理して得た２：３プルダウン信号とを出力可能であり、前記記録部へは後者の２：３プルダウン信号を出力し、前記表示部へは前者の２：３プルダウン信号を出力することを特徴とする。
本発明の請求項１０記載の撮像装置は、請求項７もしくは８のいずれかに記載の撮像装置であって、前記メモリ部は、前記記憶領域へ書き込む２４ｐ撮像信号の垂直帯域を制限するか否かを切り換える回路を有することを特徴とする。
【００３６】
以上のように、本発明によれば、２４ｐ撮像信号の出力が６０ｉ垂直同期信号の位相と一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分出力タイミングを遅延させることにより、メモリ部内部での２４ｐ撮像信号の書き込み動作を６０ｉ垂直同期信号に同期して行わせることができる。このようにすれば、メモリ部内部の各回路の信号レベルに差が生じないので、画面中央部に横筋などを発生させず、画質劣化を抑えることが可能となる。
【００３７】
さらに、上述したように２４ｐ撮像信号の出力を遅延させれば、撮像画像状態検出部による処理動作も６０ｉ垂直同期信号に同期して行われるようになるので、撮像画像状態検出部の６０ｉ信号用の回路を用いて簡単に２４ｐ撮像信号に対する撮像画像検出処理を行うことが可能となり、２４ｐ撮像信号用の回路を追加する必要が無くなる。
【００３８】
また、２：３プルダウン処理により２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するとともに、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算することにより、２：３プルダウン処理により変換された５番目のフィールドの前後のフィールドを補間するミックス信号を生成し、当該５番目のフィールドと置き換えることで、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となる。
【００３９】
また、２：３プルダウン処理により変換された５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへ２：３プルダウン信号を変換し、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成することにより、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となり、さらに、フィルムカメラで撮影したような機械的シャッタのちらつきを再現できるようになる。
【００４０】
また、２４ｐ撮像信号の垂直帯域を制限して２：３プルダウン信号（６０ｉ信号）の折り返し信号の垂直帯域を狭めることにより、大幅にフリッカを低減し、画質を向上させることが可能となる。
【００４１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしも以下の実施の形態に限定されるものではない。
【００４２】
（実施の形態１）
図１は本発明の実施の形態１による撮像装置の構成を示すブロック図である。なお、図１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００４３】
図１において、１は光学系レンズおよび光学絞りと機械シャッタからなるレンズ部、２はＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｓｅ）により構成される撮像部であり、蓄積電荷を順次走査で転送し（１／２４）秒ごとに２４ｐ撮像信号を出力する。
【００４４】
３は２４ｐ撮像信号を（１／３０）秒かけて図示しない記憶領域に書き込み、２：３プルダウン処理して標準テレビジョン方式の６０ｉ信号に変換し、所謂２：３プルダウン信号を出力するメモリ部であり、（１／６０）秒ごとに、インターレース信号の奇数ライン（ｏｄｄ）および偶数ライン（ｅｖｅｎ）を交互に出力する。
【００４５】
４はメモリ部３からの２：３プルダウン信号に６０ｉ垂直同期信号（６０ｉ−ＳＹＮＣ）を付加したビデオ信号を生成し、ビデオテープなどの記録媒体に記録する記録部である。
【００４６】
５はメモリ部３からの２：３プルダウン信号に６０ｉ垂直同期信号（６０ｉ−ＳＹＮＣ）を付加した表示信号を生成して表示するＶＦなどの表示部である。
【００４７】
６は２４ｐ垂直同期信号と６０ｉ垂直同期信号を発生する同期信号発生部、７は撮像画像の状態を検出し、レンズ部１と撮像部２へ制御信号を出力する撮像画像状態検出部である。
【００４８】
８は撮像部２からの２４ｐ撮像信号を遅延させてメモリ部３へ出力する遅延部である。
なお、表示部に撮影中の画像を表示するだけではなく、外部のモニタなどにも撮影中の画像を表示できるようにしてもよいし、また、記録媒体に記録した６０ｉ信号を再生して外部へ出力できるようにしてもよい。
【００４９】
本実施の形態１と従来例との相違点は、遅延部８を備えた点であり、その他各部については概略同じであり、その動作も同様な動作である。
以上のように構成された本実施の形態１による撮像装置の動作について、図１、図２を用いて説明する。図２は当該撮像装置の動作を説明するための図であり、図１に示す（ａ）〜（ｋ）の信号状態と動作を示している。
【００５０】
レンズ部１を通して入力された光学像は、撮像部２により２４ｐ撮像信号として出力される。撮像部２は、図２（ａ）に示すように、２４ｐ垂直同期信号に同期して（１／２４）秒ごとに２４ｐ撮像信号を出力する。信号の出力方法としては、従来例と同様に、（１／２４）秒の時間をかけて出力する方法（図２（ｂ）参照。）と、（１／２４）秒よりも短い時間で間欠的に出力する方法（図２（ｃ）参照。）がある。なお、図２（ｂ）、（ｃ）に示す番号は、２４ｐ撮像信号のフレーム番号を示している。また、図２（ｃ）に示す斜線部は信号無出力期間（ブランキング期間）を示している。
【００５１】
本実施の形態１においても、従来例と同様に、図２（ｃ）に示す方法で、（１／２４）秒ごとに、（１／３０）秒の時間をかけて２４ｐ撮像信号を出力する場合について説明する。
【００５２】
遅延部８は、撮像部２からの２４ｐ撮像信号を、２４ｐ垂直同期信号（図２（ｄ）参照。）と６０ｉ垂直同期信号（図２（ｈ）参照。）の位相が一致する場合は遅延せずそのまま出力し、一致しない場合は、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力する。つまり、６０ｉ垂直同期信号と一致するタイミングで撮像部２から２４ｐ撮像信号が出力された場合にはそのまま出力し、一致しない場合は、６０ｉ垂直同期信号と一致するタイミングでメモリ部３への書き込みが開始されるように遅延させて出力する（図２（ｅ）、（ｉ）参照。）。
【００５３】
これにより図２（ｅ）に示す信号がメモリ部３および撮像画像状態検出部７に出力される（図２（ｅ）中、横線部分が遅延期間。）。撮像画像状態検出部７は、６０ｉ垂直同期信号と一致するタイミングで、従来例と同様に撮像画像状態を検出し（図２（ｆ）参照。）、図２（ｇ）に示すように、６０ｉ垂直同期信号と一致するタイミングで、レンズ部１および撮像部２へ必要な制御データ（制御信号）を出力する。
【００５４】
メモリ部３は図２（ｉ）、（ｊ）に示す書込み動作、読出し動作を行う。すなわち、６０ｉ垂直同期信号と一致しないタイミングで撮像部２から出力された２４ｐ撮像信号についても、遅延部８により、６０ｉ信号が（１／２）フィールド走査される時間分の遅延を与えることにより、６０ｉ垂直同期信号と一致するタイミングでメモリ部３への書き込みが開始される。
【００５５】
記録部４および表示部５へは、図２（ｋ）に示すように、従来例と同様、２：３プルダウン信号が出力される。
このように、遅延部８の処理により、撮像画像状態検出部７による撮像画像状態検出処理および制御信号出力、並びにメモリ部３の書込み動作を、６０ｉ信号の垂直同期信号と同期して行わせることができる。
【００５６】
なお、遅延部８は、同期信号発生部６からの２４ｐ垂直同期信号および６０ｉ垂直同期信号を検出し、２４ｐ垂直同期信号と６０ｉ垂直同期信号の位相が一致するか否かを判断することにより、２４ｐ撮像信号を遅延するか否かを判断する。
【００５７】
以上のように、本実施の形態１によれば、撮像画像状態検出部７による撮像画像状態検出処理および制御信号出力を６０ｉ信号の垂直同期信号と同期して行うことができるため、撮像画像状態検出部が６０ｉ信号に対する撮像画像状態検出処理を基本に設計されている場合であっても、６０ｉ信号用の撮像画像状態検出処理回路を用いた２４ｐ撮像信号の撮像画像検出処理が複雑とならず、したがって２４ｐ撮像信号用の回路を追加する必要もなくなる。
【００５８】
また、メモリ部３の書込み動作も、６０ｉ信号の垂直同期信号と同期して行うことができるため、メモリ部内部の各回路の信号レベルに差が生じることを防ぐことができる。これにより、表示位置が（１／２）フィールド付近、つまり画面中央部付近での横筋発生を回避でき、画質劣化を防止することができる。
【００５９】
（実施の形態２）
図３は本発明の実施の形態２による撮像装置の構成を示すブロック図である。なお、図１、１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００６０】
本実施の形態２と実施の形態１及び従来例との相違点は、遅延部は備えず、撮像部９において、２４ｐ撮像信号の出力タイミングを遅延できるようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００６１】
また、図４は撮像部９の内部構成の一例を示すブロック図であり、１０は撮像部９内部に設置された撮像信号駆動回路、１１は２４ｐ垂直同期信号、６０ｉ垂直同期信号を基に、後述する読み出しパルス、転送パルス１〜３を出力可能な撮像信号駆動パルス発生回路、１２は撮像信号駆動パルス発生回路１１から出力される転送パルス１、２、３を切り換えて出力する切換回路、１３は２４ｐ垂直同期信号、６０ｉ垂直同期信号の互いの位相関係を判定し切換回路１２を制御する同期信号位相判定回路である。
【００６２】
以上のように構成された本実施の形態２による撮像装置の動作について、図３、図４、図５を用いて説明する。なお、撮像部以外の動作は実施の形態１と同様であるので、説明を省略する。
【００６３】
図５は、当該撮像装置の動作を説明するための図であり、図３、４に示す（ａ）〜（ｅ）、（ｈ）の信号状態と動作を示している。
撮像信号駆動パルス発生回路１１は、同期信号発生回路６からの２４ｐ垂直同期信号（図５（ｄ）参照。）および６０ｉ垂直同期信号（図５（ｈ）参照。）を基に、２４ｐ撮像信号の読み出しを開始するための読み出しパルス（図５（ａ）参照。）と、２４ｐ撮像信号を（１／２４）秒の期間をかけて転送するための転送パルス１（図５（ｂ）参照。）、もしくは（１／３０秒）の期間をかけて転送するための転送パルス２（図５（ｃ）参照。）、さらには転送パルス２の転送開始を、６０ｉ信号が（１／２）フィールド走査される時間分遅延させた転送パルス３（図示せず。）を出力可能であり、切換え回路１２は同期信号位相判定回路１３の判定結果に応じて転送パルス１〜３を切り換えて出力する。本実施の形態では、転送パルス２、３を切り換えて出力する。
【００６４】
同期信号位相判定回路１３は、同期信号発生回路６からの２４ｐ垂直同期信号および６０ｉ垂直同期信号の位相を検出し、２４ｐ垂直同期信号が６０ｉ垂直同期信号の位相と一致する場合には、切換回路１２が転送パルス２を選択する制御信号を出力し、一致しない場合には、切換回路１２が転送パルス３を選択する制御信号を出力する。
【００６５】
以上の動作により、撮像部９から出力される２４ｐ撮像信号は図５（ｅ）に示すようになる。つまり、２４ｐ撮像信号を６０ｉ垂直同期信号に同期するタイミングで出力することができ、実施の形態１のように遅延部を備えなくとも、実施の形態１と同様の効果を得ることができる。
【００６６】
すなわち、撮像画像状態検出部７による撮像画像状態検出処理及び制御信号出力を６０ｉ信号の垂直同期信号と同期して行うことができるため、撮像画像状態検出部が６０ｉ信号に対する撮像画像状態検出処理を基本に設計されている場合であっても、６０ｉ信号用の撮像画像状態検出処理回路を用いた２４ｐ撮像信号の撮像画像検出処理が複雑とならず、したがって２４ｐ撮像信号用の回路を追加する必要もなくなる。
【００６７】
また、メモリ部３の書込み動作も、６０ｉ信号の垂直同期信号と同期して行うことができるため、メモリ部内部の各回路の信号レベルに差が生じることを防ぐことができる。これにより、表示位置が（１／２）フィールド付近、つまり画面中央部付近での横筋発生を回避でき、画質劣化を防止することができる。
【００６８】
加えて、遅延部を備えなくとも良いので、実施の形態１より回路規模を小さくでき、また低コスト化を図ることができる。
(実施の形態３)
図６は本発明の実施の形態３による撮像装置の構成を示すブロック図である。なお、図１、１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００６９】
本実施の形態３と実施の形態１及び従来例との相違点は、メモリ部１４において、２：３プルダウン信号の５番目のフィールド（２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換した最後のフィールド）を、当該５番目のフィールド周辺（当該５番目のフィールドも含む）のフレーム（６０ｉ信号）をミックスしたミックス信号により置き換るようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００７０】
図７はメモリ部１４の内部構成の一例を示すブロック図であり、１５は２４ｐ撮像信号に２：３プルダウン処理を施し６０ｉ信号に変換して所謂２：３プルダウン信号を出力する２：３プルダウン変換回路、１６は６０ｉ信号の任意のフレームをミックスして６０ｉ信号の１フィールドの信号（ミックス信号）を生成するミックス回路、１７は２：３プルダウン変換回路１５からの２：３プルダウン信号とミックス回路１６からのミックス信号を切り換えて出力する切換回路、１８は切換回路１７を制御する切換コントロール回路である。
【００７１】
以上のように構成された本実施の形態３による撮像装置の動作について、図６、図７、図８を用いて説明する。図８は、当該撮像装置の動作を説明するための図であり、図６、７に示す（ａ）〜（ｋ１）、（ｋ２）の信号状態と動作を示している。なお、（ａ）〜（ｊ）までの動作および信号状態は、実施の形態１と全く同様であり、説明は省略する。
【００７２】
メモリ部１４に図８（ｅ）に示す信号が入力されると、２：３プルダウン変換回路１５は、実施の形態１と同様、図８（ｉ）、（ｊ）に示す書込み動作、および読出し動作を行い２：３プルダウン信号を出力する。ミックス回路１６は、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号、例えば（２−ｅ、２−ｏ）、（３−ｅ、３−ｏ）のフレームの信号を加算してミックス信号を出力する。このとき、置き換える２：３プルダウン信号の５番目のフィールドの位相と同位相のミックス信号を出力するようにする。例えば、置き換えるフィールドが奇数ラインか偶数ラインかに合わせて演算フィルタを選択して加算を行う。
【００７３】
切換回路１７は、切換コントロール回路１８の制御により、２：３プルダウン変換回路１５の出力とミックス回路１６の出力を切り換えて出力する。
切換コントロール回路１８は、２：３プルダウン信号の５番目のフィールドがミックス回路１６により生成されたミックス信号と置き換わるように（図８（ｋ２）参照。）切換回路１７を制御する。なお、図８（ｋ２）に示す信号は、演算による遅延は省略している。
【００７４】
以上のように、本実施の形態３によれば、元の２４ｐ撮像信号の複数フレームに相当する６０ｉ信号のフレームを加算し、２：３プルダウン信号の５番目のフィールドの前後のフィールドを補間するフィールド（ミックス信号）を生成し、当該５番目のフィールドと置き換えることにより、動きがぎくしゃくするという２：３プルダウンの問題点を軽減できる。
【００７５】
なお、ミックス回路は、複数フレーム分の信号を用いなくとも、動きのぎくしゃく感を低減できれば、例えば５番目のフィールドを含むフレームとその次のフレームを加算するだけでもよい。
【００７６】
(実施の形態４)
図９は本発明の実施の形態４による撮像装置の構成を示すブロック図である。なお、図１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００７７】
本実施の形態４と従来例との相違点は、同期信号発生部６において、表示専用の垂直同期信号（６０ｉ−ＳＹＮＣ２）を発生するようにし、表示部１９において、メモリ部３から入力された２：３プルダウン信号を、２：３プルダウン信号の５番目のフィールド（２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換した最後のフィールド）を除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへと変換し、このフレームの間隔が等間隔となるように各フレーム間に任意レベルの信号を挿入し、上記表示専用の垂直同期信号を付加して表示信号を生成するようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００７８】
また、図１０は表示部１９の内部構成の一例を示すブロック図であり、２０はメモリ部３から入力された２：３プルダウン信号を、６０ｉ信号が（１／２）フィールド走査される時間分遅延させる遅延回路、２１はメモリ部３から入力された２：３プルダウン信号、遅延回路２０からの信号、および任意レベルの信号を切り換えて出力する切換回路、２２は切換回路２１からの出力信号に、表示専用の垂直同期信号（６０ｉ−ＳＹＮＣ２）を付加する加算回路、２３は切換回路２１の切り換え動作を制御するタイミングパルス発生回である。
【００７９】
以上のように構成された本実施の形態４による撮像装置の動作について、図９、図１０、図１１を用いて説明する。なお、同期信号発生部と表示部以外の動作は従来例と同様であるので説明を省略する。
【００８０】
図１１は当該撮像装置の動作を説明するための図であり、図９、１０に示す（ａ）、（ｃ）、（ｄ）、（ｋ１）〜（ｋ４）、（ｈ１）、（ｈ２）の信号状態と動作を示している。
【００８１】
表示部１９および記録部４には、メモリ部３から図１１（ｋ１）に示す２：３プルダウン信号が入力される。ここで、表示部１９はこの信号を以下のように変換する。先ず、遅延回路２０で２：３プルダウン信号を、６０ｉ信号が（１／２）フィールド走査される時間分遅延させる（図１１（ｋ２）参照。）。切換回路２１は、元の２：３プルダウン信号と、この遅延された信号と、任意レベル（例えば黒レベル）の信号とを切り換えて、図１１（ｋ３）に示す信号を出力する。すなわち、２：３プルダウン信号を、２：３プルダウン信号の５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへと変換し、そのフレーム間隔が等間隔となるように任意レベルの信号を挿入した信号となるように切り換える。
【００８２】
タイミングパルス発生回路２３は、所定の切換パルスを発生することにより切換回路２１を制御し、図１１（ｋ３）に示す信号が出力されるようにする。すなわち、６０ｉ垂直同期信号１（図１１（ｈ１）参照。）と、６０ｉ垂直同期信号１を、６０ｉ信号が（１／２）フィールド走査される時間分遅延した信号とを基にして、所定の切換パルスを発生する。
【００８３】
加算回路２２は、表示素子、例えばブラウン管などで、切換回路２１の出力信号（図１１（ｋ３）に示す信号）の表示が適切になるように、図１１（ｈ２）に示す６０ｉ垂直同期信号２を切換回路２１の出力信号に付加する。この６０ｉ垂直同期信号２は、フレーム間隔が等間隔となるように挿入された任意レベルの信号期間の長さに合うように、６０ｉ垂直同期信号のその期間の垂直走査期間を短くしたものである。
【００８４】
以上のように、本実施の形態４によれば、２：３プルダウン信号を、２：３プルダウン信号の５番目のフィールドを除去した元の２４ｐ撮像信号と１対１対応の６０ｉ信号のフレームへと変換するとともに、このフレームの間隔を等間隔とすることにより、元の２４ｐ撮像信号のフレームと１対１対応で、かつ同じ信号間隔の信号を形成することができ、動きがぎくしゃくするという２：３プルダウンの問題点を軽減できる。
【００８５】
また、任意レベルの信号として黒レベルの信号を用いれば、フィルムカメラで撮影するときのように、機械的なシャッタのちらつき（黒レベル）も再現することができる。
【００８６】
なお、本実施の形態４では、２：３プルダウン信号を元の２４ｐ撮像信号と１対１対応の６０ｉ信号へと変換するのに、遅延回路２０、切換え回路２１、タイミングパルス発生回路２３を用いたが、同様な動作であればこの例に限らない。
【００８７】
（実施の形態５）
図１２は本発明の実施の形態５による撮像装置の構成を示すブロック図である。なお、図１、１５に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００８８】
本実施の形態５と実施の形態１及び従来例との相違点は、メモリ部２４内部に、２４ｐ撮像信号の垂直帯域を制限するＬＰＦ（ローパスフィルタ）を設け、入力された２４ｐ撮像信号の垂直帯域を制限した後２：３プルダウン処理を行うようにした点にあり、その他各部については概略同じであり、その動作も同様な動作である。
【００８９】
また、図１３はメモリ部２４の内部構成の一例を示すブロック図であり、２５は２４ｐ撮像信号に垂直帯域の制限を施す垂直ＬＰＦ回路（垂直帯域制限用ローパスフィルタ）、２６は入力された元の２４ｐ撮像信号と垂直ＬＰＦ回路２５からの出力信号とを切り換えて出力する切換回路、２７は２４ｐ撮像信号に２：３プルダウン処理を施し６０ｉ信号に変換して所謂２：３プルダウン信号を出力する２：３プルダウン変換回路、２８は切換回路２６を制御する切換コントロール回路である。
【００９０】
以上のように構成された本実施の形態５による撮像装置の動作について、図１２、図１３、図１４を用いて説明する。
図１４は、垂直ＬＰＦ回路２５による２４ｐ撮像信号の垂直帯域制限を説明するための図である。
【００９１】
２４ｐ撮像信号の垂直解像度が標準テレビジョン方式のインターレース走査方式による画像信号の約２倍となる場合、図１４（ａ）の（１）に示すように、２４ｐ撮像信号の垂直帯域特性は高くなる。このように垂直帯域の高い２４ｐ撮像信号を、標準テレビジョン方式の２倍の垂直走査周波数（９６０ＴＶ本）で標本化すると、折り返し雑音が斜線部で示すように発生する。
【００９２】
このように垂直帯域が高く、折り返し信号に折り返し雑音が発生する２４ｐ撮像信号を２：３プルダウン処理して得た２：３プルダウン信号（６０ｉ信号）を、標準テレビジョン方式の垂直走査周波数４８０ＴＶ本で標本化したときの折り返し信号は、図１４（ａ）の点線で示すように、垂直帯域が高く、かつ広帯域な信号となる。
【００９３】
通常、標準テレビジョン方式による信号を４８０ＴＶ本の周波数で標本化したときの折り返し信号は、フィールド毎に位相が違うのでモニタおよび人間の目でキャンセルされるように作用する。しかし、垂直帯域の高い信号を標本化した場合には、垂直帯域が広帯域なものとなるため、折り返し信号はフリッカとして検知され、画面がちらつき見難くなるという問題が生じる。
【００９４】
そのため、垂直解像度が標準テレビジョン方式の約２倍となる２４ｐ撮像信号を２：３プルダウン処理して得た６０ｉ信号を表示すると、上述したように折り返し信号はフリッカとして検知され、画面がちらつき見難くなるという問題が生じる。
【００９５】
そこで、本実施の形態５においては、図１４（ｃ）の（３）に示すように垂直帯域を制限する垂直ＬＰＦ回路を設け、２４ｐ撮像信号の垂直帯域をこの垂直ＬＰＦ回路により制限した後に２：３プルダウン処理するようにする。つまり、図１４（ｂ）に示すように２４ｐ撮像信号の垂直帯域を（１）から（２）へ制限し、上記折り返し雑音が生じないようにしてから２：３プルダウン処理するようにする。具体的には、例えば、２４ｐ撮像信号の隣り合う垂直の２ラインを加算するようにすれば、２４ｐ撮像信号の垂直帯域を（１）から（２）へ制限することができる。
【００９６】
このように垂直帯域を制限し、折り返し雑音が生じないようにすれば、図１４（ｄ）の点線で示すように、２：３プルダウン処理して得た６０ｉ信号の折り返し信号の垂直帯域を適当に狭めることができるので、大幅にフリッカを低減でき、画質を向上できる。
【００９７】
切換回路２６は元の２４ｐ撮像信号と、この垂直帯域制限が施された信号とを切り換えて２：３プルダウン変換回路２７へ出力する。２：３プルダウン変換回路２７は、他の実施の形態と同様に２４ｐ撮像信号を６０ｉ信号に変換し、記録部４および表示部５へ出力する。
【００９８】
なお、表示部５や外部モニタへ出力される２：３プルダウン信号のみ、垂直帯域制限の施された信号となるよう、切換回路２６を制御するようにしてもよい。また、記録媒体に記録された６０ｉ信号を、逆２：３プルダウン変換により２：３プルダウン信号をプログレッシブ信号に戻す機能を有する外部装置などに用いる場合には、垂直帯域制限の施されていない広帯域の垂直帯域特性を持つ２：３プルダウン信号を記録媒体に記録するように切換回路２６を制御するようにしてもよいし、記録媒体に記録された６０ｉ信号をそのまま用いる場合には、垂直帯域制限を施した２：３プルダウン信号を記録媒体に記録するように切換回路２６を制御するようにしてもよい。このように適宜自由に切り換えを選択してよいことは言うまでもない。
【００９９】
以上のように、本実施の形態５によれば、２４ｐ撮像信号を２：３プルダウン処理して６０ｉ信号に変換することにより生じるフリッカを低減することができ、画質劣化や表示部でのちらつきを抑えることができる。
【０１００】
【発明の効果】
以上のように、本発明によれば、フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置において、２４ｐ撮像信号の出力が６０ｉ垂直同期信号の位相と一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分出力タイミングを遅延させることにより、メモリ部内部での２４ｐ撮像信号の書き込み動作を６０ｉ垂直同期信号に同期して行わせることができる。このようにすれば、メモリ部内部の各回路の信号レベルに差が生じないので、画面中央部に横筋などを発生させず、画質劣化を抑えることが可能となる。
【０１０１】
さらに、上述したように２４ｐ撮像信号の出力を遅延させれば、撮像画像状態検出部による処理動作も６０ｉ垂直同期信号に同期して行われるようになるので、撮像画像状態検出部の６０ｉ信号用の回路を用いて簡単に２４ｐ撮像信号に対する撮像画像検出処理を行うことが可能となり、２４ｐ撮像信号用の回路を追加する必要が無くなる。
【０１０２】
また、２：３プルダウン処理により２４ｐ撮像信号の２フレームを６０ｉ信号の５フィールドに変換するとともに、元の２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算することにより、２：３プルダウン処理により変換された５番目のフィールドの前後のフィールドを補間するミックス信号を生成し、当該５番目のフィールドと置き換えることで、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となる。
【０１０３】
また、２：３プルダウン処理により変換された５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへ２：３プルダウン信号を変換し、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成することにより、２：３プルダウンの問題点である動きのぎくしゃく感を抑えることが可能となり、さらに、フィルムカメラで撮影したような機械的シャッタのちらつきを再現できるようになる。
【０１０４】
また、２４ｐ撮像信号の垂直帯域を制限して２：３プルダウン信号（６０ｉ信号）の折り返し信号の垂直帯域を狭めることにより、大幅にフリッカを低減し、画質を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による撮像装置の構成を示すブロック図
【図２】本発明の実施の形態１による撮像装置の動作を説明するための図
【図３】本発明の実施の形態２による撮像装置の構成を示すブロック図
【図４】本発明の実施の形態２による撮像装置の撮像部の内部構成の一例を示すブロック図
【図５】本発明の実施の形態２による撮像装置の動作を説明するための図
【図６】本発明の実施の形態３による撮像装置の構成を示すブロック図
【図７】本発明の実施の形態３による撮像装置のメモリ部の内部構成の一例を示すブロック図
【図８】本発明の実施の形態３による撮像装置の動作を説明するための図
【図９】本発明の実施の形態４による撮像装置の構成を示すブロック図
【図１０】本発明の実施の形態４による撮像装置の表示部の内部構成の一例を示すブロック図
【図１１】本発明の実施の形態４による撮像装置の動作を説明するための図
【図１２】本発明の実施の形態５による撮像装置の構成を示すブロック図
【図１３】本発明の実施の形態５による撮像装置のメモリ部の内部構成の一例を示すブロック図
【図１４】本発明の実施の形態５による撮像装置の垂直ＬＰＦ回路の垂直帯域制限を説明するための図
【図１５】従来の撮像装置の構成を示すブロック図
【図１６】従来の撮像装置の動作を説明するための図
【符号の説明】
１ レンズ
２、９ 撮像部
３、１４、２４ メモリ部
４ 記録部
５、１９ 表示部
６ 同期信号発生部
７ 撮像画像状態検出部
８ 遅延部
１０ 撮像信号駆動回路
１１ 撮像信号駆動パルス発生回路
１２ 切換回路
１３ 同期信号位相判定回路
１５、２７ ２：３プルダウン変換回路
１６ ミックス回路
１７ 切換回路
１８ 切換コントロール回路
２０ 遅延回路
２１ 切換回路
２２ 加算回路
２３ タイミングパルス発生回路
２５ 垂直ＬＰＦ回路
２６ 切換回路
２８ 切換コントロール回路
Claims (10)
- フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置であって、
２４ｐ撮像信号の垂直同期信号に同期して、（１／２４）秒ごとに、（１／３０）秒かけて１フレーム分の２４ｐ撮像信号を出力する撮像部と、
６０ｉ信号の垂直同期信号の位相と一致するタイミングで前記撮像部から出力された１フレーム分の２４ｐ撮像信号はそのまま出力し、一致しないタイミングで出力された１フレーム分の２４ｐ撮像信号は、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力する遅延部と、
前記遅延部から出力された１フレーム分の２４ｐ撮像信号を（１／３０）秒かけて記憶領域へ書き込み、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換した所謂２：３プルダウン信号を、６０ｉ信号の垂直同期信号に同期して、（１／６０）秒ごとに出力するメモリ部と、
前記メモリ部からの前記２：３プルダウン信号を記録媒体に記録する記録部と、
前記メモリ部からの前記２：３プルダウン信号を表示する表示部と
を備えることを特徴とする撮像装置。 - フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ撮像信号を、２：３プルダウン処理により、標準テレビジョン方式であるフィールド周波数６０Ｈｚのインターレース走査方式による６０ｉ信号に変換する撮像装置であって、
２４ｐ撮像信号の垂直同期信号が６０ｉ信号の垂直同期信号の位相と一致する場合には、２４ｐ撮像信号の垂直同期信号に同期して、（１／３０）秒かけて１フレーム分の２４ｐ撮像信号を出力し、一致しない場合には、６０ｉ信号が（１／２）フィールド走査される時間分遅延させて出力を開始する撮像部と、
前記撮像部から出力された１フレーム分の２４ｐ撮像信号を（１／３０）秒かけて記憶領域へ書き込み、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換した所謂２：３プルダウン信号を、６０ｉ信号の垂直同期信号に同期して、（１／６０）秒ごとに出力するメモリ部と、
前記メモリ部からの前記２：３プルダウン信号を記録媒体に記録する記録部と、
前記メモリ部からの前記２：３プルダウン信号を表示する表示部と
を備えることを特徴とする撮像装置。 - 前記メモリ部において、２：３プルダウン処理により２４ｐ撮像信号の２フレームを５フィールドの６０ｉ信号に変換するとともに、２４ｐ撮像信号の連続する複数フレームに相当する６０ｉ信号のフレームを加算したミックス信号を生成し、２：３プルダウン処理により変換された５番目のフィールドの６０ｉ信号と置き換えて出力することを特徴とする請求項１もしくは２のいずれかに記載の撮像装置。
- 前記５番目のフィールドを含むフレームとその次のフレームを加算したミックス信号を生成することを特徴とする請求項３記載の撮像装置。
- 前記５番目のフィールドの位相と同位相のミックス信号を生成することを特徴とする請求項３もしくは４のいずれかに記載の撮像装置。
- 前記表示部は、前記メモリ部からの前記２：３プルダウン信号を、５番目のフィールドを除去した元の２４ｐ撮像信号のフレームと１対１対応となる６０ｉ信号のフレームへと変換するとともに、このフレームの間隔が等間隔となるように黒レベルの信号を挿入した表示信号を生成して表示することを特徴とする請求項１もしくは２のいずれかに記載の撮像装置。
- 前記メモリ部は、前記記憶領域へ書き込む２４ｐ撮像信号の垂直帯域を制限することを特徴とする請求項１もしくは２のいずれかに記載の撮像装置。
- 前記メモリ部は、２４ｐ撮像信号の隣り合う垂直の２ラインを加算することで垂直帯域を制限することを特徴とする請求項７記載の撮像装置。
- 前記メモリ部は、２４ｐ撮像信号の垂直帯域を制限後２：３プルダウン処理して得た２：３プルダウン信号と、垂直帯域を制限せずにそのまま２：３プルダウン処理して得た２：３プルダウン信号とを出力可能であり、前記記録部へは後者の２：３プルダウン信号を出力し、前記表示部へは前者の２：３プルダウン信号を出力することを特徴とする請求項７もしくは８のいずれかに記載の撮像装置。
- 前記メモリ部は、前記記憶領域へ書き込む２４ｐ撮像信号の垂直帯域を制限するか否かを切り換える回路を有することを特徴とする請求項７もしくは８のいずれかに記載の撮像装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320591A JP4017498B2 (ja) | 2002-11-05 | 2002-11-05 | 撮像装置 |
| KR1020057007884A KR100943932B1 (ko) | 2002-11-05 | 2003-10-17 | 촬상장치 |
| CNB2003801023231A CN1333576C (zh) | 2002-11-05 | 2003-10-17 | 摄像装置 |
| US10/531,732 US7365776B2 (en) | 2002-11-05 | 2003-10-17 | Image pickup device |
| PCT/JP2003/013338 WO2004043058A1 (ja) | 2002-11-05 | 2003-10-17 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002320591A JP4017498B2 (ja) | 2002-11-05 | 2002-11-05 | 撮像装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007195278A Division JP4278690B2 (ja) | 2007-07-27 | 2007-07-27 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158938A JP2004158938A (ja) | 2004-06-03 |
| JP4017498B2 true JP4017498B2 (ja) | 2007-12-05 |
Family
ID=32310350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002320591A Expired - Fee Related JP4017498B2 (ja) | 2002-11-05 | 2002-11-05 | 撮像装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7365776B2 (ja) |
| JP (1) | JP4017498B2 (ja) |
| KR (1) | KR100943932B1 (ja) |
| CN (1) | CN1333576C (ja) |
| WO (1) | WO2004043058A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674474B1 (ko) * | 2005-11-02 | 2007-01-25 | 엠텍비젼 주식회사 | 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서 |
| US20100177161A1 (en) * | 2009-01-15 | 2010-07-15 | Dell Products L.P. | Multiplexed stereoscopic video transmission |
| US8937673B2 (en) * | 2010-05-18 | 2015-01-20 | Seiko Epson Corporation | Image-displaying device and display timing control circuit |
| US9147365B2 (en) * | 2010-05-18 | 2015-09-29 | Seiko Epson Corporation | Image-displaying device and display control circuit |
| JP5251926B2 (ja) * | 2010-06-16 | 2013-07-31 | セイコーエプソン株式会社 | 撮影装置およびタイミング制御回路 |
| JP5163702B2 (ja) | 2010-06-16 | 2013-03-13 | セイコーエプソン株式会社 | 撮影装置およびタイミング制御回路 |
| CN105306866A (zh) * | 2015-10-27 | 2016-02-03 | 青岛海信电器股份有限公司 | 帧率转换方法及装置 |
| CN107197158A (zh) * | 2017-06-29 | 2017-09-22 | 深圳鼎智通讯股份有限公司 | 一种相机拍摄显示器滤波纹方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199720B2 (ja) * | 1990-07-13 | 2001-08-20 | 株式会社日立製作所 | テレビジョン受像機および信号検出回路 |
| JP3102494B2 (ja) * | 1990-09-28 | 2000-10-23 | 株式会社日立製作所 | 信号検出回路 |
| JPH0548962A (ja) * | 1991-08-16 | 1993-02-26 | Pioneer Electron Corp | テレシネの出力ビデオ信号記録及び再生装置 |
| JPH08331473A (ja) * | 1995-05-29 | 1996-12-13 | Hitachi Ltd | テレビジョン信号の表示装置 |
| US6957350B1 (en) * | 1996-01-30 | 2005-10-18 | Dolby Laboratories Licensing Corporation | Encrypted and watermarked temporal and resolution layering in advanced television |
| US6539120B1 (en) * | 1997-03-12 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | MPEG decoder providing multiple standard output signals |
| US6788347B1 (en) * | 1997-03-12 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | HDTV downconversion system |
| JP4131052B2 (ja) * | 1998-07-17 | 2008-08-13 | ソニー株式会社 | 撮像装置 |
| US6670996B2 (en) * | 1998-08-20 | 2003-12-30 | Intel Corporation | Apparatus and method for display of progressive and interland video content |
| JP3661588B2 (ja) | 2000-11-07 | 2005-06-15 | 松下電器産業株式会社 | シネマ信号作成システム |
| JP2003299038A (ja) * | 2002-04-05 | 2003-10-17 | Sony Corp | フレーム変換装置及びフレーム変換方法 |
| US7202907B2 (en) * | 2002-04-09 | 2007-04-10 | Zoran Corporation | 2:2 and 3:2 pull-down detection techniques |
| JP2004015700A (ja) * | 2002-06-11 | 2004-01-15 | Sony Corp | プログレッシブ変換方法、プログレッシブ変換装置、シーケンス検出方法、シーケンス検出装置および映像データ処理装置 |
| US6894726B2 (en) * | 2002-07-05 | 2005-05-17 | Thomson Licensing S.A. | High-definition de-interlacing and frame doubling circuit and method |
-
2002
- 2002-11-05 JP JP2002320591A patent/JP4017498B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-17 WO PCT/JP2003/013338 patent/WO2004043058A1/ja active Application Filing
- 2003-10-17 KR KR1020057007884A patent/KR100943932B1/ko not_active IP Right Cessation
- 2003-10-17 CN CNB2003801023231A patent/CN1333576C/zh not_active Expired - Fee Related
- 2003-10-17 US US10/531,732 patent/US7365776B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004043058A1 (ja) | 2004-05-21 |
| KR20050084931A (ko) | 2005-08-29 |
| US20050280715A1 (en) | 2005-12-22 |
| CN1333576C (zh) | 2007-08-22 |
| KR100943932B1 (ko) | 2010-02-24 |
| US7365776B2 (en) | 2008-04-29 |
| JP2004158938A (ja) | 2004-06-03 |
| CN1708980A (zh) | 2005-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101035770B1 (ko) | 촬상 장치와 동기 신호 발생 장치 | |
| EP1739959B1 (en) | Image pickup apparatus and method | |
| US5831673A (en) | Method and apparatus for storing and displaying images provided by a video signal that emulates the look of motion picture film | |
| JPH06153069A (ja) | 画像の変換装置、複製装置、再生装置、および表示装置 | |
| JP2003116061A (ja) | 撮像装置 | |
| JP4017498B2 (ja) | 撮像装置 | |
| JP2005286677A (ja) | 撮像装置 | |
| TW201223268A (en) | Imaging apparatus, signal processing method, and program | |
| JP2004336608A (ja) | 画像データの変換方法および変換回路と、電子カメラ | |
| JP2001086394A (ja) | 撮像装置 | |
| JP4278690B2 (ja) | 撮像装置 | |
| JP2929956B2 (ja) | ビデオカメラにおける静止画像データの作成方法 | |
| JP3516071B2 (ja) | 撮像装置 | |
| JP4547877B2 (ja) | 撮像装置 | |
| JP4214781B2 (ja) | 撮像装置および方法、記録媒体、並びにプログラム | |
| JP2000299810A (ja) | 撮像装置 | |
| TWI239773B (en) | Frame conversion method, frame conversion circuit, and electronic camera | |
| JP2005026885A (ja) | テレビジョン受信装置及びその制御方法 | |
| JP3125903B2 (ja) | 撮像装置 | |
| JP2786354B2 (ja) | ワイド画面撮影装置 | |
| EP0989746B1 (en) | Imaging apparatus having a high-speed imaging function with electronic zoom circuit | |
| JP2006229552A (ja) | ビデオカメラ | |
| JP3078024B2 (ja) | 映像信号記録再生処理装置 | |
| JP2728135B2 (ja) | 撮像装置 | |
| JP2000206945A (ja) | 表示装置への高精細静止画出力の方法および装置とそれを用いる撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070918 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |