JP4010236B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4010236B2 JP4010236B2 JP2002352757A JP2002352757A JP4010236B2 JP 4010236 B2 JP4010236 B2 JP 4010236B2 JP 2002352757 A JP2002352757 A JP 2002352757A JP 2002352757 A JP2002352757 A JP 2002352757A JP 4010236 B2 JP4010236 B2 JP 4010236B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- semiconductor
- semiconductor chip
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に半導体チップとインダクタを有する半導体装置および半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
誘導素子（インダクタ）が、シリコン基板に搭載されているものが従来提案されている。この従来技術では、誘導素子は、シリコン基板に対して誘電体層と保護膜を介して積層して形成されている。そしてその誘導素子は、封止膜により封止された構造になっている（たとえば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−５７２９２号公報（第１頁、図１参照）
【０００４】
【発明が解決しようとする課題】
ところで、フィルターや整合回路を形成するためにはインダクタ（誘導素子）が必要である。このインダクタは、半導体チップ上にたとえばアルミニウム配線により形成しようとする場合には、半導体チップのサイズが非常に小さいために、大きなインダクタンス成分を有するインダクタは形成することができない。
しかも、このインダクタをシリコン基板上に形成すると、インダクタは半導体基板であるシリコン基板に対して間隔が近い位置に形成されるので、インダクタは高いＱ値を実現することが難しい。
【０００５】
一般的に上述したようなフィルターや整合回路を有する高周波モジュールには、高いＱ値のインダクタが必要とされている。このために、積層セラミックなどのインダクタは、外付け部品としてシリコン基板から距離を離した状態でシリコン基板に対して搭載するしかないのが現状である。このインダクタを外付けしたために、インダクタを含む半導体装置そのものが大きくなってしまい、半導体装置の小型化と薄型化の要求に対応することができない。
そこで本発明は上記課題を解消し、シリコン基板のような半導体基板の導電率の影響を受けずに高いＱ値の特性を得ることができ、小型化および薄型化を図ることができる半導体装置および半導体装置の製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
請求項１の発明は、半導体基板と、前記半導体基板に搭載された半導体チップと、前記半導体基板に形成されて前記半導体チップを覆う電気絶縁性樹脂層と、前記電気絶縁性樹脂層に形成されて前記半導体チップの電極に対して電気的に接続されているシールドメッキ層と銅電解メッキ層からなる導電金属層と、前記導電金属層に形成される追加電極を形成するのと同時に形成されるインダクタと、前記導電金属層に形成されて前記インダクタを覆うバッファ層と、を備えることを特徴とする半導体装置である。
【０００７】
請求項１では、半導体チップは半導体基板に搭載されている。電気絶縁性樹脂層は、半導体基板に形成されて、半導体チップを覆う。
導電金属層は、電気絶縁性樹脂層に形成されている。この導電金属層は、半導体チップの電極に対して電気的に接続されている。
インダクタは、導電金属層に形成される追加電極を形成するのと同時に形成される。バッファ層は、導電金属層に形成されてインダクタを覆うものである。
これにより、インダクタは、導電金属層に形成される追加電極を形成するのと同時に、すなわち追加電極を形成するいわゆる再配線時と同時に形成することができる。しかも、このインダクタは、電気絶縁性樹脂層を介して半導体チップおよび半導体基板の上に形成される。この電気絶縁性樹脂層の存在により、インダクタは、半導体基板の導電率の影響を受けないようにすることができ、インダクタは、高いＱ値の特性を得ることができる。しかもインダクタは外付け部品として搭載する必要がないので、半導体装置の小型化および薄型化の要求に対応できる。
【０００８】
請求項２の発明は、請求項１に記載の半導体装置において、前記追加電極には、球状の外部電極が形成されている。
請求項２では、追加電極に対して、球状の外部電極を形成する。
【０００９】
請求項３の発明は、請求項１に記載の半導体装置において、前記半導体チップは、受動素子である。
請求項３では、半導体チップは受動素子である。
【００１０】
請求項４の発明は、請求項１に記載の半導体装置において、前記追加電極と前記インダクタは、Ｃｕ配線を用いて形成されている。
請求項４では、追加電極とインダクタは、Ｃｕ配線を用いて形成するのが好ましい。
【００１１】
請求項５の発明は、請求項１に記載の半導体装置において、前記半導体基板は、シリコン基板である。
請求項５では、半導体基板はシリコン基板である。
【００１２】
請求項６の発明は、半導体基板に半導体チップを搭載して固定して、前記半導体基板に電気絶縁性樹脂層を形成することで前記半導体チップを覆う半導体チップ被覆ステップと、前記電気絶縁性樹脂層にシールドメッキ層と銅電解メッキ層からなる導電金属層を形成して、前記導電金属層を前記半導体チップの電極に対して電気的に接続する接続ステップと、前記導電金属層に追加電極を形成するのと同時にインダクタを形成するインダクタ形成ステップと、前記導電金属層にバッファ層を形成して前記バッファ層により前記インダクタを覆うインダクタ被覆ステップと、を含むことを特徴とする半導体装置の製造方法である。
【００１３】
請求項６では、半導体チップ被覆ステップにおいて、半導体基板に半導体チップを搭載して固定する。この半導体チップ被覆ステップでは、さらに半導体基板に電気絶縁性樹脂層を形成することで半導体チップを覆う。
接続ステップでは、電気絶縁性樹脂層に導電金属層を形成して、導電金属層を半導体チップの電極に対して電気的に接続する。
【００１４】
インダクタ形成ステップでは、導電金属層に追加電極を形成すると同時にインダクタを形成する。
インダクタ被覆ステップでは、導電金属層にバッファ層を形成してバッファ層によりインダクタを覆う。
【００１５】
これにより、インダクタは、導電金属層に形成される追加電極を形成するのと同時に、すなわち追加電極を形成する再配線時と同時に形成することができる。しかも、このインダクタは、電気絶縁性樹脂層を介して半導体チップおよび半導体基板の上に形成される。この電気絶縁性樹脂層の存在により、インダクタは、半導体基板の導電率の影響を受けないようにすることができ、インダクタは、高いＱ値の特性を得ることができる。しかもインダクタは外付け部品として搭載する必要がないので、半導体装置の小型化および薄型化の要求に対応できる。
【００１６】
請求項７の発明は、請求項６に記載の半導体装置の製造方法において、さらに、前記インダクタ被覆ステップに続いて、前記追加電極には、球状の外部電極を形成する外部電極形成ステップを有する。
【００１７】
請求項７では、さらにインダクタ被覆ステップに続いて、追加電極には球状の外部電極を形成する外部電極形成ステップを行う。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１９】
図１は、本発明の半導体装置の好ましい実施の形態の断面構造例を示している。
この半導体装置１０は、半導体基板１１、半導体チップ１３、電気絶縁性樹脂層１５、導電金属層１７、インダクタ２０、追加電極２１、そしてバッファ層２３を有している。
この半導体装置１０には、半導体基板１１の上に半導体チップ１３とインダクタ２０が搭載され、たとえば受動素子である半導体チップ１３とインダクタ２０とが、１つの半導体装置に含まれている構造である。
【００２０】
図１に示す半導体装置１０は、次に説明する半導体装置の製造方法により製造することができる。
まず半導体装置１０の製造方法を説明する前に、図２を参照して使用する半導体チップ１３の構造例について説明する。
半導体チップ１３は、たとえば受動素子である。図２はこの半導体チップ１３の断面構造を示している。半導体チップ１３は、基板３０と、電気絶縁膜３１および複数の電極パッド３３を有している。基板３０はたとえばシリコン基板である。この基板３０の上には、電気絶縁膜３１と電極パッド３３が形成されている。電極パッド３３は、電気絶縁膜３１を開口部３５を通じて外部に露出している。
【００２１】
図１１は、本発明の半導体装置１０の製造方法の手順の一例を示している。この図１１および図３乃至図１０を参照して、半導体装置１０の製造方法について説明する。
図１１および図３乃至図１０は、半導体チップ１３を半導体基板１１に搭載し、ＷＬＣＳＰ（ウェーハレベルチップサイズパッケージ）のＣｕ再配線時に、Ｑ値の高いインダクタ２０を形成するための製造方法を示している。
【００２２】
図３と図４は、図１１に示す半導体チップ被覆ステップＳＴ１を示している。
図３において、半導体基板１１の上には半導体チップ１３が搭載される。この半導体基板１１はたとえばシリコン基板である。半導体チップ１３は、開口部３５がＺ１方向に向いているいわゆるフェイスアップ状態で半導体基板１１の上に搭載する。従って半導体チップ１３の基板３０が、半導体基板１１の面１１Ａに対して密着して搭載されて固定される。
【００２３】
半導体チップ１３の基板３０は、半導体基板１１の面１１Ａに対して、次のような要領で固定することができる。
たとえば基板３０と半導体基板１１の面１１Ａは、エポキシ系の導電性フィルムまたは電気絶縁性フィルムあるいはペーストを用いて熱圧着により固定する。この熱圧着作業は半導体基板１１の上で行う。半導体基板１１の形状としては、たとえばウェーハ型、正方形型あるいは長方形型のいずれであっても勿論構わない。
【００２４】
いずれの形状の半導体基板１１を採用しても、半導体基板１１上には、複数個の半導体チップ１３が等間隔で搭載される。
半導体チップ１３を搭載後に、半導体基板１１の面１１Ａには、電気絶縁性樹脂層１５がスピンコートまたはラミネートにより形成されて、この電気絶縁性樹脂層１５の中に半導体チップ１３を埋め込んで、半導体チップ１３と外部との電気的絶縁を行う。
【００２５】
図３に示す電気絶縁性樹脂層１５の厚みｔ１は、半導体チップ１３の埋め込み性の観点から、５０μｍ以上、好ましくは１００μｍ以上とする。電気絶縁性樹脂層１５の厚みｔ１を５０μｍ以上にする必要があるのは、半導体チップ１３を確実に埋め込むためである。
電気絶縁性樹脂層１５の厚みｔ１をたとえば１００μｍ以上にコーティングするためには次のようなコーティング条件で行う。
粘度：３００ｐｓｉ
コート条件：８００ｒｐｍ／３０ｓ（秒）＋１５００ｒｐｍ／３０ｓ
プリベーク温度：９０℃／３００ｓ＋１１０℃／３００ｓ
キュア温度：２００℃ ０．５ｈ（時間）＋３２０℃ １ｈ
【００２６】
また電気絶縁性樹脂層１５は、たとえば感光性ポリイミドの他に、エポキシ系、ポリオレフィン系、フェノール系、シリコン系などの樹脂であっても勿論構わない。
電気絶縁性樹脂層１５の厚みｔ１が１００μｍ以上である場合には、樹脂フィルムを数回重ねてラミネートを行う。電気絶縁性樹脂層１５の厚みが２００μｍの場合のエポキシシートの成形条件は、たとえば次の通りである。
１３０℃×１０ｋｇ／ｃｍ2（圧力）
１０ｓｅｃ+１７５℃ （加熱時間と温度）
１０ｋｇ／ｃｍ2（圧力）×６０ｓｅｃ
後で説明するインダクタ２０が高いＱ値を得るためには、電気絶縁性樹脂層１５の材質は、比誘電率の低い絶縁材を選択する必要がある。この場合の比誘電率は、たとえば３以下が望ましい。
【００２７】
次に、図４に示すように、電気絶縁性樹脂層１５の表面の平坦化処理を行う。図３に示す電気絶縁性樹脂層１５の表面１５Ａは、凹凸を有している。このために、図４に示すように電気絶縁性樹脂層１５の表面をたとえばグライディングにより面粗度１ｓ程度に平坦化処理を行う。このように電気絶縁性樹脂層１５の平坦化処理を行うのは、この後の工程において、Ｃｕの再配線処理を行いやすくするためである。
【００２８】
次に、図５〜図７と図１１に示す接続ステップＳＴ２に移る。
図５では、電気絶縁性樹脂層１５の平坦面１５Ｂに対してたとえばマスク露光を行うことにより、半導体チップ１３の電極パッド３３に対応する位置に窓４０を開けて形成する。このようにマスク露光により窓４０を形成する場合には、電気絶縁性樹脂層１５は、たとえば感光性ポリイミドを用いている場合である。
この場合に、半導体チップ１３の上部に位置している電気絶縁性樹脂層１５の厚みがたとえば１０μｍである場合には、たとえば１００ｍＪ程度のマスク露光量とした。
【００２９】
次に図６に示す接続ステップＳＴ２では、電気絶縁性樹脂層１５の平坦面１５Ｂの上および窓４０の中と電極パッド３３の上に導電金属層としてのシールドメッキ層４５をたとえばスパッタにより成膜する。
このシールドメッキ層４５は、上述したように導電金属層の一種であり、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）の一種である。このシールドメッキ層４５は、図７において形成するＣｕ電解メッキ層５０と、半導体チップのアルミニウム製の電極パッド３３が反応するのを防止するための膜である。
【００３０】
図７に示す接続ステップＳＴ２では、シールドメッキ層４５を電極として、たとえばＣｕの電解メッキ層５０が、たとえば５μｍ以上の厚さＤで形成される。このようにＣｕ電解メッキ層５０の厚さＤが５μｍ以上の厚さを必要とするのは、次の理由からである。
すなわち半導体基板１１としてシリコン基板を使用した場合には、シリコン基板の電気抵抗率を１０Ωｃｍ乃至３ｋΩｃｍで振った結果では、シリコン基板からインダクタ２０までの距離を５０μｍ以上離すことで、シリコン基板の導電率の影響を受けなくなることが判明した。また高周波の表皮影響に関しては、Ｃｕ電解メッキ層５０の厚さＤが５μｍ以上あれば無視できることが判明した。図６と図７に示すシールドメッキ層４５とＣｕ電解メッキ層５０の積層体は、導電金属層を構成している。
【００３１】
次に、図８と図１１に示すインダクタ形成ステップＳＴ３に移る。
インダクタ形成ステップＳＴ３では、Ｃｕ電解メッキ層５０の上に、Ｃｕポストのような追加電極２１とインダクタ２０が同時に形成される。この追加電極２１は、それぞれ半導体チップ１３の電極パッド３３に対応した位置に形成されており、電極パッド３３は追加電極２１に対して電気的に接続されている。
【００３２】
追加電極２１の周囲であって、Ｃｕ電解メッキ層５０の上にはインダクタ２０が形成されている。このインダクタ２０は、追加電極２１がＣｕ電解メッキ層５０の上にいわゆる再配線処理される時に同時に形成される。つまりインダクタ２０は、たとえばＣｕ配線パターンにより構成されており、このインダクタ２０は、半導体チップ１３の電極パッド３３に対応する追加電極２１をいわゆるＷＬＣＳＰ（ウェーハレベルチップサイズパッケージ）再配線する時に、同時に形成することができることが特徴である。
インダクタ２０は、いわゆるたとえばメアンダ型インダクタであり、たとえば角型や円形スパイラルや直線状のものでも同様の効果が認められる。
【００３３】
この半導体装置１０が、実装される実装基板としてたとえばＦＲ４を代表とするガラスエポキシ基材に実装される場合に、この実装基板と図１０に示す外部電極取り出し部９０との熱膨張係数のアンマッチ防止（不整合防止）のために、図９に示すインダクタ被覆ステップＳＴ４を行う。
インダクタ被覆ステップＳＴ４では、バッファ層２３がＣｕ電解メッキ層５０の上に形成される。このバッファ層２３は、追加電極２１とインダクタ２０および外部電極取り出し部９０を覆うような形状である。ただし外部電極取り出し部９０の先端部はバッファ層２３の表面に露出している。
【００３４】
次に、図１０と図１１に示す外部電極形成ステップＳＴ５に移る。
このステップＳＴ５では、外部電極１００が外部電極取り出し部９０に対して形成される。この外部電極１００は、たとえば球状のバンプ（Ｂｕｍｐ）である。
本発明の実施の形態におけるインダクタは、たとえば高周波モジュールのフィルタや整合回路を形成するために必要である。
本発明の実施の形態では、図１に示すようにたとえばシリコン基板である半導体基板１１の上にたとえば受動素子である半導体チップ１３が搭載されている。この半導体チップ１３を覆うようにして、電気絶縁性樹脂層１５が半導体基板１１に形成されている。この電気絶縁性樹脂層１５の上には、導電金属層１７を介してインダクタ２０が、追加電極２１を再配線する時と同時に形成されている。
【００３５】
したがって、インダクタ２０は、電気絶縁性樹脂層１５により、シリコン基板である半導体基板１１の導電率に影響を受けない離した位置に形成することができ、インダクタ２０は高いＱ値の特性を得ることができる。
この場合に図３に示す電気絶縁性樹脂層１５の厚みｔ１はたとえば１００μｍを確保し、図４に示すように電気絶縁性樹脂層１５を平坦化した結果、電気絶縁性樹脂層１５の厚みｔは５０μｍ以上を確保する。
これによりインダクタ２０は、半導体基板１１から少なくとも５０μｍ以上離すことができるので、シリコンの基板誘電率の影響を受けずに、インダクタ２０は高いＱ値の特性を得ることができる。しかも、高周波の表皮の影響に関しては、Ｃｕで作られた図１に示すインダクタ２０の大きさＥは５μｍ以上であれば無視することができることが判明した。
【００３６】
このように、電気絶縁性樹脂層１５を介在させることにより、インダクタ２０と半導体チップ１３は１つの半導体基板１１に対して搭載することができる。したがって、インダクタ２０は外付けで搭載する必要がないので、半導体装置１０の小型化および薄型化が図れる。
このような半導体装置１０が得られると、半導体装置１０は能動素子として機能するが、このような能動素子である半導体装置１０と別の同様の半導体装置１０を貼り合わせた構造であっても、互いに干渉の問題がなく、インダクタ２０は高いＱ値のものを形成することができる。
【００３７】
本発明の実施の形態では、高いＱ値を有するインダクタの形成が、シリコン基板である半導体基板１１の上に、いわゆるＷＬＣＳＰのＣｕ再配線プロセスと同時に行うことができる。
半導体基板１１の上には、厚い電気絶縁性樹脂層１５を有するために、インダクタ２０と半導体基板１１の間における干渉防止となり、半導体基板１１において配線パターンを形成することができる。
半導体チップ１３に近い位置でインダクタ２０が形成できるので、半導体装置１０の高周波特性の改善を図ることができる。
【００３８】
ところで本発明は上記実施の形態に限定されるものではない。
図１の実施の形態では半導体基板１１としてシリコン基板を用いているが、これに限らずガラス基板、セラミックス基板、ガラスエポキシ基板、フィルム基板、エポキシ基板、金属基板を用いても勿論構わない。
インダクタ２０はＣｕにより作られているが、これに限らずアルミニウムや、銀、金、タングステン、ニッケル、スズにより作ることも可能である。
バッファ層２３は電気絶縁性を有する樹脂、たとえばポリイミド、ポリアミド、エポキシ、フッ素樹脂、ポリオレフィン、フェノール樹脂、シアネート、ポリベンザオキサゾールを用いることができる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、シリコン基板のような半導体基板の導電率の影響を受けずに高いＱ値の特性を得ることができ、小型化および薄型化を図ることができる。
また、半導体チップのアルミニウム製のような電極パット上に成膜する導電金属層がシールドメッキ層と銅電解メッキ層からなるので、銅電解メッキ層と電極パットが反応するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の好ましい実施の形態を示す断面図。
【図２】図１の半導体装置に用いられる半導体チップの構造例を示す図。
【図３】本発明の半導体装置の製造方法における半導体被覆ステップＳＴ１の電気絶縁性樹脂の充填処理を示す図。
【図４】半導体被覆ステップＳＴ１の平坦化処理を示す図。
【図５】本発明における接続ステップＳＴ２の電極パッドの窓開け処理を示す図。
【図６】接続ステップＳＴ２におけるＵＢＭメタルスパッタ処理を示す図。
【図７】接続ステップＳＴ２におけるＣｕメッキ層形成処理を示す図。
【図８】インダクタ形成ステップＳＴ３を示す図。
【図９】インダクタ被覆ステップＳＴ４を示す図。
【図１０】外部電極形成ステップＳＴ５を示す図。
【図１１】本発明の半導体装置の製造方法を示す流れ図。
【符号の説明】
１０・・・半導体装置、１１・・・半導体基板、１３・・・半導体チップ、１５・・・電気絶縁性樹脂層、１７・・・導電金属層、２０・・・インダクタ、２１・・・追加電極、２３・・・バッファ層
【発明の属する技術分野】
本発明は、半導体基板上に半導体チップとインダクタを有する半導体装置および半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
誘導素子（インダクタ）が、シリコン基板に搭載されているものが従来提案されている。この従来技術では、誘導素子は、シリコン基板に対して誘電体層と保護膜を介して積層して形成されている。そしてその誘導素子は、封止膜により封止された構造になっている（たとえば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−５７２９２号公報（第１頁、図１参照）
【０００４】
【発明が解決しようとする課題】
ところで、フィルターや整合回路を形成するためにはインダクタ（誘導素子）が必要である。このインダクタは、半導体チップ上にたとえばアルミニウム配線により形成しようとする場合には、半導体チップのサイズが非常に小さいために、大きなインダクタンス成分を有するインダクタは形成することができない。
しかも、このインダクタをシリコン基板上に形成すると、インダクタは半導体基板であるシリコン基板に対して間隔が近い位置に形成されるので、インダクタは高いＱ値を実現することが難しい。
【０００５】
一般的に上述したようなフィルターや整合回路を有する高周波モジュールには、高いＱ値のインダクタが必要とされている。このために、積層セラミックなどのインダクタは、外付け部品としてシリコン基板から距離を離した状態でシリコン基板に対して搭載するしかないのが現状である。このインダクタを外付けしたために、インダクタを含む半導体装置そのものが大きくなってしまい、半導体装置の小型化と薄型化の要求に対応することができない。
そこで本発明は上記課題を解消し、シリコン基板のような半導体基板の導電率の影響を受けずに高いＱ値の特性を得ることができ、小型化および薄型化を図ることができる半導体装置および半導体装置の製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】
請求項１の発明は、半導体基板と、前記半導体基板に搭載された半導体チップと、前記半導体基板に形成されて前記半導体チップを覆う電気絶縁性樹脂層と、前記電気絶縁性樹脂層に形成されて前記半導体チップの電極に対して電気的に接続されているシールドメッキ層と銅電解メッキ層からなる導電金属層と、前記導電金属層に形成される追加電極を形成するのと同時に形成されるインダクタと、前記導電金属層に形成されて前記インダクタを覆うバッファ層と、を備えることを特徴とする半導体装置である。
【０００７】
請求項１では、半導体チップは半導体基板に搭載されている。電気絶縁性樹脂層は、半導体基板に形成されて、半導体チップを覆う。
導電金属層は、電気絶縁性樹脂層に形成されている。この導電金属層は、半導体チップの電極に対して電気的に接続されている。
インダクタは、導電金属層に形成される追加電極を形成するのと同時に形成される。バッファ層は、導電金属層に形成されてインダクタを覆うものである。
これにより、インダクタは、導電金属層に形成される追加電極を形成するのと同時に、すなわち追加電極を形成するいわゆる再配線時と同時に形成することができる。しかも、このインダクタは、電気絶縁性樹脂層を介して半導体チップおよび半導体基板の上に形成される。この電気絶縁性樹脂層の存在により、インダクタは、半導体基板の導電率の影響を受けないようにすることができ、インダクタは、高いＱ値の特性を得ることができる。しかもインダクタは外付け部品として搭載する必要がないので、半導体装置の小型化および薄型化の要求に対応できる。
【０００８】
請求項２の発明は、請求項１に記載の半導体装置において、前記追加電極には、球状の外部電極が形成されている。
請求項２では、追加電極に対して、球状の外部電極を形成する。
【０００９】
請求項３の発明は、請求項１に記載の半導体装置において、前記半導体チップは、受動素子である。
請求項３では、半導体チップは受動素子である。
【００１０】
請求項４の発明は、請求項１に記載の半導体装置において、前記追加電極と前記インダクタは、Ｃｕ配線を用いて形成されている。
請求項４では、追加電極とインダクタは、Ｃｕ配線を用いて形成するのが好ましい。
【００１１】
請求項５の発明は、請求項１に記載の半導体装置において、前記半導体基板は、シリコン基板である。
請求項５では、半導体基板はシリコン基板である。
【００１２】
請求項６の発明は、半導体基板に半導体チップを搭載して固定して、前記半導体基板に電気絶縁性樹脂層を形成することで前記半導体チップを覆う半導体チップ被覆ステップと、前記電気絶縁性樹脂層にシールドメッキ層と銅電解メッキ層からなる導電金属層を形成して、前記導電金属層を前記半導体チップの電極に対して電気的に接続する接続ステップと、前記導電金属層に追加電極を形成するのと同時にインダクタを形成するインダクタ形成ステップと、前記導電金属層にバッファ層を形成して前記バッファ層により前記インダクタを覆うインダクタ被覆ステップと、を含むことを特徴とする半導体装置の製造方法である。
【００１３】
請求項６では、半導体チップ被覆ステップにおいて、半導体基板に半導体チップを搭載して固定する。この半導体チップ被覆ステップでは、さらに半導体基板に電気絶縁性樹脂層を形成することで半導体チップを覆う。
接続ステップでは、電気絶縁性樹脂層に導電金属層を形成して、導電金属層を半導体チップの電極に対して電気的に接続する。
【００１４】
インダクタ形成ステップでは、導電金属層に追加電極を形成すると同時にインダクタを形成する。
インダクタ被覆ステップでは、導電金属層にバッファ層を形成してバッファ層によりインダクタを覆う。
【００１５】
これにより、インダクタは、導電金属層に形成される追加電極を形成するのと同時に、すなわち追加電極を形成する再配線時と同時に形成することができる。しかも、このインダクタは、電気絶縁性樹脂層を介して半導体チップおよび半導体基板の上に形成される。この電気絶縁性樹脂層の存在により、インダクタは、半導体基板の導電率の影響を受けないようにすることができ、インダクタは、高いＱ値の特性を得ることができる。しかもインダクタは外付け部品として搭載する必要がないので、半導体装置の小型化および薄型化の要求に対応できる。
【００１６】
請求項７の発明は、請求項６に記載の半導体装置の製造方法において、さらに、前記インダクタ被覆ステップに続いて、前記追加電極には、球状の外部電極を形成する外部電極形成ステップを有する。
【００１７】
請求項７では、さらにインダクタ被覆ステップに続いて、追加電極には球状の外部電極を形成する外部電極形成ステップを行う。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１９】
図１は、本発明の半導体装置の好ましい実施の形態の断面構造例を示している。
この半導体装置１０は、半導体基板１１、半導体チップ１３、電気絶縁性樹脂層１５、導電金属層１７、インダクタ２０、追加電極２１、そしてバッファ層２３を有している。
この半導体装置１０には、半導体基板１１の上に半導体チップ１３とインダクタ２０が搭載され、たとえば受動素子である半導体チップ１３とインダクタ２０とが、１つの半導体装置に含まれている構造である。
【００２０】
図１に示す半導体装置１０は、次に説明する半導体装置の製造方法により製造することができる。
まず半導体装置１０の製造方法を説明する前に、図２を参照して使用する半導体チップ１３の構造例について説明する。
半導体チップ１３は、たとえば受動素子である。図２はこの半導体チップ１３の断面構造を示している。半導体チップ１３は、基板３０と、電気絶縁膜３１および複数の電極パッド３３を有している。基板３０はたとえばシリコン基板である。この基板３０の上には、電気絶縁膜３１と電極パッド３３が形成されている。電極パッド３３は、電気絶縁膜３１を開口部３５を通じて外部に露出している。
【００２１】
図１１は、本発明の半導体装置１０の製造方法の手順の一例を示している。この図１１および図３乃至図１０を参照して、半導体装置１０の製造方法について説明する。
図１１および図３乃至図１０は、半導体チップ１３を半導体基板１１に搭載し、ＷＬＣＳＰ（ウェーハレベルチップサイズパッケージ）のＣｕ再配線時に、Ｑ値の高いインダクタ２０を形成するための製造方法を示している。
【００２２】
図３と図４は、図１１に示す半導体チップ被覆ステップＳＴ１を示している。
図３において、半導体基板１１の上には半導体チップ１３が搭載される。この半導体基板１１はたとえばシリコン基板である。半導体チップ１３は、開口部３５がＺ１方向に向いているいわゆるフェイスアップ状態で半導体基板１１の上に搭載する。従って半導体チップ１３の基板３０が、半導体基板１１の面１１Ａに対して密着して搭載されて固定される。
【００２３】
半導体チップ１３の基板３０は、半導体基板１１の面１１Ａに対して、次のような要領で固定することができる。
たとえば基板３０と半導体基板１１の面１１Ａは、エポキシ系の導電性フィルムまたは電気絶縁性フィルムあるいはペーストを用いて熱圧着により固定する。この熱圧着作業は半導体基板１１の上で行う。半導体基板１１の形状としては、たとえばウェーハ型、正方形型あるいは長方形型のいずれであっても勿論構わない。
【００２４】
いずれの形状の半導体基板１１を採用しても、半導体基板１１上には、複数個の半導体チップ１３が等間隔で搭載される。
半導体チップ１３を搭載後に、半導体基板１１の面１１Ａには、電気絶縁性樹脂層１５がスピンコートまたはラミネートにより形成されて、この電気絶縁性樹脂層１５の中に半導体チップ１３を埋め込んで、半導体チップ１３と外部との電気的絶縁を行う。
【００２５】
図３に示す電気絶縁性樹脂層１５の厚みｔ１は、半導体チップ１３の埋め込み性の観点から、５０μｍ以上、好ましくは１００μｍ以上とする。電気絶縁性樹脂層１５の厚みｔ１を５０μｍ以上にする必要があるのは、半導体チップ１３を確実に埋め込むためである。
電気絶縁性樹脂層１５の厚みｔ１をたとえば１００μｍ以上にコーティングするためには次のようなコーティング条件で行う。
粘度：３００ｐｓｉ
コート条件：８００ｒｐｍ／３０ｓ（秒）＋１５００ｒｐｍ／３０ｓ
プリベーク温度：９０℃／３００ｓ＋１１０℃／３００ｓ
キュア温度：２００℃ ０．５ｈ（時間）＋３２０℃ １ｈ
【００２６】
また電気絶縁性樹脂層１５は、たとえば感光性ポリイミドの他に、エポキシ系、ポリオレフィン系、フェノール系、シリコン系などの樹脂であっても勿論構わない。
電気絶縁性樹脂層１５の厚みｔ１が１００μｍ以上である場合には、樹脂フィルムを数回重ねてラミネートを行う。電気絶縁性樹脂層１５の厚みが２００μｍの場合のエポキシシートの成形条件は、たとえば次の通りである。
１３０℃×１０ｋｇ／ｃｍ2（圧力）
１０ｓｅｃ+１７５℃ （加熱時間と温度）
１０ｋｇ／ｃｍ2（圧力）×６０ｓｅｃ
後で説明するインダクタ２０が高いＱ値を得るためには、電気絶縁性樹脂層１５の材質は、比誘電率の低い絶縁材を選択する必要がある。この場合の比誘電率は、たとえば３以下が望ましい。
【００２７】
次に、図４に示すように、電気絶縁性樹脂層１５の表面の平坦化処理を行う。図３に示す電気絶縁性樹脂層１５の表面１５Ａは、凹凸を有している。このために、図４に示すように電気絶縁性樹脂層１５の表面をたとえばグライディングにより面粗度１ｓ程度に平坦化処理を行う。このように電気絶縁性樹脂層１５の平坦化処理を行うのは、この後の工程において、Ｃｕの再配線処理を行いやすくするためである。
【００２８】
次に、図５〜図７と図１１に示す接続ステップＳＴ２に移る。
図５では、電気絶縁性樹脂層１５の平坦面１５Ｂに対してたとえばマスク露光を行うことにより、半導体チップ１３の電極パッド３３に対応する位置に窓４０を開けて形成する。このようにマスク露光により窓４０を形成する場合には、電気絶縁性樹脂層１５は、たとえば感光性ポリイミドを用いている場合である。
この場合に、半導体チップ１３の上部に位置している電気絶縁性樹脂層１５の厚みがたとえば１０μｍである場合には、たとえば１００ｍＪ程度のマスク露光量とした。
【００２９】
次に図６に示す接続ステップＳＴ２では、電気絶縁性樹脂層１５の平坦面１５Ｂの上および窓４０の中と電極パッド３３の上に導電金属層としてのシールドメッキ層４５をたとえばスパッタにより成膜する。
このシールドメッキ層４５は、上述したように導電金属層の一種であり、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）の一種である。このシールドメッキ層４５は、図７において形成するＣｕ電解メッキ層５０と、半導体チップのアルミニウム製の電極パッド３３が反応するのを防止するための膜である。
【００３０】
図７に示す接続ステップＳＴ２では、シールドメッキ層４５を電極として、たとえばＣｕの電解メッキ層５０が、たとえば５μｍ以上の厚さＤで形成される。このようにＣｕ電解メッキ層５０の厚さＤが５μｍ以上の厚さを必要とするのは、次の理由からである。
すなわち半導体基板１１としてシリコン基板を使用した場合には、シリコン基板の電気抵抗率を１０Ωｃｍ乃至３ｋΩｃｍで振った結果では、シリコン基板からインダクタ２０までの距離を５０μｍ以上離すことで、シリコン基板の導電率の影響を受けなくなることが判明した。また高周波の表皮影響に関しては、Ｃｕ電解メッキ層５０の厚さＤが５μｍ以上あれば無視できることが判明した。図６と図７に示すシールドメッキ層４５とＣｕ電解メッキ層５０の積層体は、導電金属層を構成している。
【００３１】
次に、図８と図１１に示すインダクタ形成ステップＳＴ３に移る。
インダクタ形成ステップＳＴ３では、Ｃｕ電解メッキ層５０の上に、Ｃｕポストのような追加電極２１とインダクタ２０が同時に形成される。この追加電極２１は、それぞれ半導体チップ１３の電極パッド３３に対応した位置に形成されており、電極パッド３３は追加電極２１に対して電気的に接続されている。
【００３２】
追加電極２１の周囲であって、Ｃｕ電解メッキ層５０の上にはインダクタ２０が形成されている。このインダクタ２０は、追加電極２１がＣｕ電解メッキ層５０の上にいわゆる再配線処理される時に同時に形成される。つまりインダクタ２０は、たとえばＣｕ配線パターンにより構成されており、このインダクタ２０は、半導体チップ１３の電極パッド３３に対応する追加電極２１をいわゆるＷＬＣＳＰ（ウェーハレベルチップサイズパッケージ）再配線する時に、同時に形成することができることが特徴である。
インダクタ２０は、いわゆるたとえばメアンダ型インダクタであり、たとえば角型や円形スパイラルや直線状のものでも同様の効果が認められる。
【００３３】
この半導体装置１０が、実装される実装基板としてたとえばＦＲ４を代表とするガラスエポキシ基材に実装される場合に、この実装基板と図１０に示す外部電極取り出し部９０との熱膨張係数のアンマッチ防止（不整合防止）のために、図９に示すインダクタ被覆ステップＳＴ４を行う。
インダクタ被覆ステップＳＴ４では、バッファ層２３がＣｕ電解メッキ層５０の上に形成される。このバッファ層２３は、追加電極２１とインダクタ２０および外部電極取り出し部９０を覆うような形状である。ただし外部電極取り出し部９０の先端部はバッファ層２３の表面に露出している。
【００３４】
次に、図１０と図１１に示す外部電極形成ステップＳＴ５に移る。
このステップＳＴ５では、外部電極１００が外部電極取り出し部９０に対して形成される。この外部電極１００は、たとえば球状のバンプ（Ｂｕｍｐ）である。
本発明の実施の形態におけるインダクタは、たとえば高周波モジュールのフィルタや整合回路を形成するために必要である。
本発明の実施の形態では、図１に示すようにたとえばシリコン基板である半導体基板１１の上にたとえば受動素子である半導体チップ１３が搭載されている。この半導体チップ１３を覆うようにして、電気絶縁性樹脂層１５が半導体基板１１に形成されている。この電気絶縁性樹脂層１５の上には、導電金属層１７を介してインダクタ２０が、追加電極２１を再配線する時と同時に形成されている。
【００３５】
したがって、インダクタ２０は、電気絶縁性樹脂層１５により、シリコン基板である半導体基板１１の導電率に影響を受けない離した位置に形成することができ、インダクタ２０は高いＱ値の特性を得ることができる。
この場合に図３に示す電気絶縁性樹脂層１５の厚みｔ１はたとえば１００μｍを確保し、図４に示すように電気絶縁性樹脂層１５を平坦化した結果、電気絶縁性樹脂層１５の厚みｔは５０μｍ以上を確保する。
これによりインダクタ２０は、半導体基板１１から少なくとも５０μｍ以上離すことができるので、シリコンの基板誘電率の影響を受けずに、インダクタ２０は高いＱ値の特性を得ることができる。しかも、高周波の表皮の影響に関しては、Ｃｕで作られた図１に示すインダクタ２０の大きさＥは５μｍ以上であれば無視することができることが判明した。
【００３６】
このように、電気絶縁性樹脂層１５を介在させることにより、インダクタ２０と半導体チップ１３は１つの半導体基板１１に対して搭載することができる。したがって、インダクタ２０は外付けで搭載する必要がないので、半導体装置１０の小型化および薄型化が図れる。
このような半導体装置１０が得られると、半導体装置１０は能動素子として機能するが、このような能動素子である半導体装置１０と別の同様の半導体装置１０を貼り合わせた構造であっても、互いに干渉の問題がなく、インダクタ２０は高いＱ値のものを形成することができる。
【００３７】
本発明の実施の形態では、高いＱ値を有するインダクタの形成が、シリコン基板である半導体基板１１の上に、いわゆるＷＬＣＳＰのＣｕ再配線プロセスと同時に行うことができる。
半導体基板１１の上には、厚い電気絶縁性樹脂層１５を有するために、インダクタ２０と半導体基板１１の間における干渉防止となり、半導体基板１１において配線パターンを形成することができる。
半導体チップ１３に近い位置でインダクタ２０が形成できるので、半導体装置１０の高周波特性の改善を図ることができる。
【００３８】
ところで本発明は上記実施の形態に限定されるものではない。
図１の実施の形態では半導体基板１１としてシリコン基板を用いているが、これに限らずガラス基板、セラミックス基板、ガラスエポキシ基板、フィルム基板、エポキシ基板、金属基板を用いても勿論構わない。
インダクタ２０はＣｕにより作られているが、これに限らずアルミニウムや、銀、金、タングステン、ニッケル、スズにより作ることも可能である。
バッファ層２３は電気絶縁性を有する樹脂、たとえばポリイミド、ポリアミド、エポキシ、フッ素樹脂、ポリオレフィン、フェノール樹脂、シアネート、ポリベンザオキサゾールを用いることができる。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、シリコン基板のような半導体基板の導電率の影響を受けずに高いＱ値の特性を得ることができ、小型化および薄型化を図ることができる。
また、半導体チップのアルミニウム製のような電極パット上に成膜する導電金属層がシールドメッキ層と銅電解メッキ層からなるので、銅電解メッキ層と電極パットが反応するのを防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の好ましい実施の形態を示す断面図。
【図２】図１の半導体装置に用いられる半導体チップの構造例を示す図。
【図３】本発明の半導体装置の製造方法における半導体被覆ステップＳＴ１の電気絶縁性樹脂の充填処理を示す図。
【図４】半導体被覆ステップＳＴ１の平坦化処理を示す図。
【図５】本発明における接続ステップＳＴ２の電極パッドの窓開け処理を示す図。
【図６】接続ステップＳＴ２におけるＵＢＭメタルスパッタ処理を示す図。
【図７】接続ステップＳＴ２におけるＣｕメッキ層形成処理を示す図。
【図８】インダクタ形成ステップＳＴ３を示す図。
【図９】インダクタ被覆ステップＳＴ４を示す図。
【図１０】外部電極形成ステップＳＴ５を示す図。
【図１１】本発明の半導体装置の製造方法を示す流れ図。
【符号の説明】
１０・・・半導体装置、１１・・・半導体基板、１３・・・半導体チップ、１５・・・電気絶縁性樹脂層、１７・・・導電金属層、２０・・・インダクタ、２１・・・追加電極、２３・・・バッファ層
Claims (7)
- 半導体基板と、
前記半導体基板に搭載された半導体チップと、
前記半導体基板に形成されて前記半導体チップを覆う電気絶縁性樹脂層と、
前記電気絶縁性樹脂層に形成されて前記半導体チップの電極に対して電気的に接続されているシールドメッキ層と銅電解メッキ層からなる導電金属層と、
前記導電金属層に形成される追加電極を形成するのと同時に形成されるインダクタと、
前記導電金属層に形成されて前記インダクタを覆うバッファ層と、
を備えることを特徴とする半導体装置。 - 前記追加電極には、球状の外部電極が形成されている請求項１に記載の半導体装置。
- 前記半導体チップは、受動素子である請求項１に記載の半導体装置。
- 前記追加電極と前記インダクタは、Ｃｕ配線を用いて形成されている請求項１に記載の半導体装置。
- 前記半導体基板は、シリコン基板である請求項１に記載の半導体装置。
- 半導体基板に半導体チップを搭載して固定して、前記半導体基板に電気絶縁性樹脂層を形成することで前記半導体チップを覆う半導体チップ被覆ステップと、
前記電気絶縁性樹脂層にシールドメッキ層と銅電解メッキ層からなる導電金属層を形成して、前記導電金属層を前記半導体チップの電極に対して電気的に接続する接続ステップと、
前記導電金属層に追加電極を形成するのと同時にインダクタを形成するインダクタ形成ステップと、
前記導電金属層にバッファ層を形成して前記バッファ層により前記インダクタを覆うインダクタ被覆ステップと、を含むことを特徴とする半導体装置の製造方法。 - さらに、前記インダクタ被覆ステップに続いて、前記追加電極には、球状の外部電極を形成する外部電極形成ステップを有する請求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002352757A JP4010236B2 (ja) | 2002-12-04 | 2002-12-04 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002352757A JP4010236B2 (ja) | 2002-12-04 | 2002-12-04 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004186497A JP2004186497A (ja) | 2004-07-02 |
| JP4010236B2 true JP4010236B2 (ja) | 2007-11-21 |
Family
ID=32754284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002352757A Expired - Fee Related JP4010236B2 (ja) | 2002-12-04 | 2002-12-04 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4010236B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4442181B2 (ja) * | 2003-10-07 | 2010-03-31 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| US7808073B2 (en) | 2004-03-31 | 2010-10-05 | Casio Computer Co., Ltd. | Network electronic component, semiconductor device incorporating network electronic component, and methods of manufacturing both |
| JP4547247B2 (ja) * | 2004-12-17 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4812440B2 (ja) * | 2005-02-03 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 回路基板および半導体装置 |
| JP2006216769A (ja) * | 2005-02-03 | 2006-08-17 | Sony Corp | 半導体装置およびその製造方法 |
| JP4725346B2 (ja) * | 2006-02-08 | 2011-07-13 | ソニー株式会社 | 半導体装置 |
| JP2012248754A (ja) | 2011-05-30 | 2012-12-13 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法、及び半導体装置 |
| US20170040266A1 (en) | 2015-05-05 | 2017-02-09 | Mediatek Inc. | Fan-out package structure including antenna |
| JP7238301B2 (ja) * | 2018-09-05 | 2023-03-14 | 株式会社レゾナック | 材料の選定方法及びパネルの製造方法 |
-
2002
- 2002-12-04 JP JP2002352757A patent/JP4010236B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004186497A (ja) | 2004-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683380B2 (en) | Integrated circuit with bonding layer over active circuitry | |
| US7414309B2 (en) | Encapsulated electronic part packaging structure | |
| US7790503B2 (en) | Semiconductor device and method of forming integrated passive device module | |
| CN102956590B (zh) | 用于减少应力的伪倒装芯片凸块 | |
| JP5387407B2 (ja) | 半導体装置 | |
| US6492200B1 (en) | Semiconductor chip package and fabrication method thereof | |
| US20080203565A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20050176233A1 (en) | Wafer-level chip scale package and method for fabricating and using the same | |
| KR101605600B1 (ko) | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 | |
| US6717252B2 (en) | Semiconductor device | |
| JP6466252B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2000323516A (ja) | 配線基板の製造方法及び配線基板及び半導体装置 | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| JP4010236B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001127095A (ja) | 半導体装置及びその製造方法 | |
| JP2005332896A (ja) | 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法 | |
| JP4380551B2 (ja) | 半導体装置およびその製造方法 | |
| JP5294611B2 (ja) | 半導体装置及びその製造方法 | |
| US11205628B2 (en) | Semiconductor device package and method of manufacturing the same | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4200812B2 (ja) | 半導体装置とその製造方法および電子回路装置 | |
| US20040004277A1 (en) | Semiconductor package with reinforced substrate and fabrication method of the substrate | |
| JP2004273561A (ja) | 半導体装置及びその製造方法 | |
| CN108807321A (zh) | 封装结构及其制作方法 | |
| JP4658914B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070814 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |