JP4007916B2 - 集積回路パッケージ用分路付き電源接続部 - Google Patents

集積回路パッケージ用分路付き電源接続部 Download PDF

Info

Publication number
JP4007916B2
JP4007916B2 JP2002577502A JP2002577502A JP4007916B2 JP 4007916 B2 JP4007916 B2 JP 4007916B2 JP 2002577502 A JP2002577502 A JP 2002577502A JP 2002577502 A JP2002577502 A JP 2002577502A JP 4007916 B2 JP4007916 B2 JP 4007916B2
Authority
JP
Japan
Prior art keywords
assembly
conductive member
integrated circuit
socket
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002577502A
Other languages
English (en)
Other versions
JP2004526288A5 (ja
JP2004526288A (ja
Inventor
デイビット ジー. フィグロア
ユアン−リャン リ
ホン セ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2004526288A publication Critical patent/JP2004526288A/ja
Publication of JP2004526288A5 publication Critical patent/JP2004526288A5/ja
Application granted granted Critical
Publication of JP4007916B2 publication Critical patent/JP4007916B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • H05K7/10Plug-in assemblages of components, e.g. IC sockets
    • H05K7/1092Plug-in assemblages of components, e.g. IC sockets with built-in components, e.g. intelligent sockets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Connecting Device With Holders (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Description

本発明は、集積回路パッケージ用の分路付き電源接続部に関する。
ソケットは、パッケージのピンをプリント回路基板に電気的に接続する。パッケージは、パッケージに接続されたダイ上の集積回路に対し入力/出力(I/O)信号または電力を供給するためのバイアスのような導電性経路だけでなく多種の回路素子を包含することができる。
特定のダイの電力要求に依存する形で、パッケージからダイへ大電流量を伝送するために追加バイアスが必要となる。これは、パッケージ内の作動温度を高温にするという結果を起こす。
また、装置のサイズを縮小し、パッケージ密度を増大するという工業動向は、高い電流密度の起因となり、結果として、パッケージ内部の作動温度を高温にするという結果を生み出す。
高集積回路の電力に関する要件としては、利用可能な多数のピン/ソケットの組合せが電力の伝送専用として求められている。従って、より少数のピン/ソケットの組合せだけがI/O信号の伝送に利用できる。
パッケージ組立体10及びソケット組立体12は、図1A及び図1Bに図示したように互いに接続可能である。その組立体が互いに接続されるとき、分路付き電源接続部14a、14bは、パッケージ18の側表面に位置した接触部16a、16bを通してパッケージ組立体10に電力を伝送することができる。
分路付き電源接続部14a、14bの各々は、誘電性のハウジング20と導電性部材22とを有している。誘電性のハウジング20は、熱可塑性または熱硬化性のポリマーの材料を用いて形成されていてもよい。ハウジングの材料の一例としては、ポリアミド(polyamides)、FR−4エポキシ樹脂(FR-4 epoxy)、ポリブチレン テレフタレート(PBT:polybutylene terepthalate)、ポリエチレン テレフタレート(PET:polyethylene
terepthalate)、ポリサイクロヘキシレンジメチレン テレフタレート(PCT:polycyclohexylenedimethylene terepthalate)、ポリフェニレン サルファイド(PPS:polyphenylene
sulfide)、シアン酸エステル(cyanate ester)、液晶性ポリマー(liquid crystal polymers)が挙げられる。
導電性部材22の第1の部分は、ハウジング20の底表面にて露出されており、ソケットバンプ(socket bumps)26を通じてプリント回路基板28に接続されている。導電性部材22の第2の部分は、ハウジング20の側表面の開口部から伸びている導電性の指(conductive
fingers)30を含んでいる。指30は、可撓(たわみ)性を有し、パッケージ18の接触部16a、16bと接続するように位置付けられている。また、指30は、パッケージ18に保持する力を加える。導電性部材22の第3の部分は、ハウジング20の内側に埋め込まれている。
分路付き電源接続部14a、14bの各々は、パッケージ18のピン34がPGA(pin grid array)ソケット32と接続している時に、指30が接触部16a、16bに電気的に接続されてなるように、旧来のPGAソケット32の隣に位置されている。
組み立てられた時、例えば、電流は電源24からプリント回路基板28内の導電性経路を通り、ソケットバンプ26を通過して流れることが可能である。分路付き電源接続部14aは、電流をパッケージ18の側面に配置された接触部16aに伝送する。電流は、パッケージ18の内部に水平に位置付けられた電源面35を通り、経路36を経由し、ダイバンプ(die bump)38を通過してダイ40の内部に流れる。
電流は、例えば、ダイ40からダイバンプ38を経てパッケージ18の内部に流れることによって電源24にてシステムの接地点に戻ることが可能である。電流は、パッケージ18内の経路42を経由し、パッケージ18の内部に水平に位置付けられた接地面44を通り、接触部16bを通過して流れる。分路付き電源接続部14bは、接触部16bからソケットバンプ26へ電流を伝送する。それから、電流は、プリント回路基板28の内部に流れ、そして、電源24にてシステムの接地点に戻る。
パッケージ18の底表面から伸びている各導電性ピン34は、入力/出力データ信号、他の信号または電力を伝送することができる。分路付き電源接続部14a、14bによって供給される電力は、ピン34によって伝送される電力を補うことができる。
デカップリングキャパシタ56はパッケージ18にマウントされ、高い負荷状態の下においてダイ40に追加電流を供給することを可能とする。そのような追加電流は、電源24によって供給された電流が電源とダイ40との間の導電性経路のインピーダンスによって制限されてくると必要になる。導電性経路のインピーダンスは、デカップリングキャパシタ56の必要とされるサイズに影響を及ぼす。
図2に図示された分路付き電源接続部は、互いに略垂直な2つのセクションを含んでいる。各セクションは、各セクションの幅のほぼ全体に渡る3本の接触部30を1セットとして含んでいる。接触部30の各セットは、パッケージの側表面にて露出された対応する導電性接触部と接続するように構成されている。
分路付き電源接続部の多様な配置が可能である。図3A及び図3Bに示すように、各分路付き電源接続部14a、14bは、プリント回路基板28とパッケージ18の反対の側面に渡って伸びている接触部16a、16bとの間に導電性経路を提供するように構成され得る。分路付き電源接続部14aは、電源24のプラス端子(positive terminal)52に電気的に接続され、分路付き電源接続部14bは、システムの接地点54に電気的に接続される。
他の分路付き電源接続部の構成が図4A及び図4Bに図示されている。パッケージ18は、パッケージ18の反対の側面に配置された接触部16a、16b、・・・16jを含んでいる。分路付き電源接続部14a、14bは、プリント回路基板28と接触部16a、16b、・・・16jとの間に導電性経路を提供する。分路付き電源接続部14a、14bの各々は、パッケージ18の反対の側面に配置された対応する接触部16a、16b、・・・16jと接続するように配置された導電性の指のグループ30a、30b、・・・30jを含んでいる。分路付き電源接続部14aは、電源24のプラス端子52に電気的に接続され、分路付き電源接続部14bは、システムの接地点54に電気的に接続される。
図5A及び図5Bの分路付き電源接続部の配置は、略長方形の設置面(footprint)を持つ分路付き電源接続部14を含んでいる。分路付き電源接続部14は、略長方形のパッケージ18の周囲を囲んでおり、パッケージ18の4つの側面の各々の周囲に配置された対応する接触部16a、16b、・・・16pと接続するように配置された導電性の指のグループ30a、30b、・・・30pを含んでいる。指の隣接するグループ(例えば、30a及び30b)は反対の極性を持つ。
図6A及び図6Bに示すように、分路付き電源接続部14a、14bの各々は、L型の設置面を形成する2つの略垂直なセクションを含んでいる。分路付き電源接続部14a、14bの各々は、プリント回路基板28とパッケージ18の側面の接触部16a、16bとの間に導電性経路を提供する。分路付き電源接続部14aは、電源24のプラス端子52に電気的に接続され、分路付き電源接続部14bは、システムの接地点54に電気的に接続される。
図7に示すように、他に取り得る実施形態において、分路付き電源接続部14は誘電性のハウジング20に取り付けられた導電性部材22を含んでいる。図1A及び図1Bに対比して、導電性部材22は誘電性のハウジング20内に埋め込まれていない。
上述の技術を具体化する集積回路は、次のような1以上の利点を実現する。パッケージ内部の作動温度を過度に上昇させることなく、ソケット/パッケージの取り合わせにおける電流伝送性能が向上され得る。従って、集積回路は、そのサイズを増大することなく、高電力レベルでより高速に作動することができる。
ダイに電力を供給するために必要とされるピン/ソケットの組合せをより少なくすることができ、従って、より多いピン/ソケットの組合せが、入力/出力データ信号及び他の信号を伝送することに利用できる。
パッケージを通過するのに必要な電力運搬専用の経路をより少なくすることができる。それによって信号を伝送するためのより多くの専用経路やキャパシタのような回路素子を埋め込むためのパッケージ内部における利用可能なスペースを増やすことができる。
高電流伝送能力を持つ分路付き電源接続部を使用することは、電源とデカップリングキャパシタとの間の導電性経路のインピーダンスを低減することを可能とする。それによってパッケージ上により小さなデカップリングキャパシタを使用することが許されるため、結果として、パッケージの製造コストを節約することができる。
分路付き電源接続部は、工業規格(industry standard)に適合した容易に入手可能な部品とともに使用され得る。
多様な改良がなされてもよい。この分路付き電源接続部は、ボール グリッド アレイ(BGA:ball grid array)タイプのソケットやランド グリッド アレイ(LGA:land grid array)タイプのソケットや他のタイプのソケット接続部を伴う使用に適応可能である。
指の構成及び形状は異なっていてもよい。例えば、上述したよりもより少ないまたはより多い指の数であってもよく、指は上述したよりも長くまたは短くてもよく、上述したよりも広くまたは狭くてもよい。指と指との間の間隔は変えることができ、均一であってもなくてもよい。指は、パッケージの1つの側面或いは複数の側面に露出された接触部に接続するように構成されていてもよい。
加えて、分路付きソケット結合部は、相補型金属酸化膜半導体(CMOS)技術やゲート ターンオフ ロジック(GTL:gate turnoff logic)技術を伴う利用に適した電圧を含む、異なる電圧を伝送するのに適応され得る。分路付き電源接続部は、ソケットとともに一体化して製造され得る。
他の実施態様も開示する特許請求の範囲に含まれる。
分路付き電源接続部をもつパッケージ組立体の断面図である。 分路付き電源接続部をもつパッケージ組立体の断面図である。 分路付き電源接続部の斜視図である。 分路付き電源接続部をもつパッケージ組立体の平面図である。 分路付き電源接続部をもつパッケージ組立体の横断面図である。 分路付き電源接続部をもつパッケージ組立体の平面図である。 分路付き電源接続部をもつパッケージ組立体の横断面図である。 分路付き電源接続部をもつパッケージ組立体の平面図である。 分路付き電源接続部をもつパッケージ組立体の横断面図である。 分路付き電源接続部をもつパッケージ組立体の平面図である。 分路付き電源接続部をもつパッケージ組立体の横断面図である。 分路付き電源接続部の側面図である。

Claims (24)

  1. ソケットと、
    前記ソケット付近に配置されたハウジングとを備え、
    前記ソケットと前記ハウジングとは、集積回路パッケージを受け入れるための内部部位を実際上画定し、前記ハウジングは、前記ハウジングの底表面に隣接して露出された第1の部分と前記内部部位に隣接して露出された第2の部分とを有する導電性部材を備え、前記導電性部材の第2の部分は前記底表面から異なる高さに配置された複数の可撓性のある部材を備え、前記可撓性のある部材のそれぞれは前記ソケットに対向する自由端を有する装置。
  2. 前記ハウジングは誘電性の材料を含む請求項1の装置。
  3. 前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている請求項2の装置。
  4. 請求項1の装置において、前記ハウジングは誘電性の材料を含み、前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている装置。
  5. 集積回路パッケージを受け入れるように適合されたソケットと、
    前記ソケットと隣接する分路付き電源接続部とを備え、
    前記分路付き電源接続部は前記分路付き電源接続部の底表面に隣接して露出された第1の部分と前記分路付き電源接続部の側表面に隣接して露出された第2の部分とを有する導電性部材を備え、前記第2の部分は前記集積回路パッケージの側表面にて導電性構成要素を電気的に接触するように適合され、前記導電性部材の第2の部分は前記底表面から異なる高さに配置された複数の可撓性のある部材を備え、前記可撓性のある部材のそれぞれは前記ソケットに対向する自由端を有する装置。
  6. 前記分路付き電源接続部は誘電性の材料を含む請求項5の装置。
  7. 前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている請求項6の装置。
  8. 請求項5の装置において、前記分路付き電源接続部は誘電性の材料を含み、前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている装置。
  9. 集積回路パッケージであって、そのパッケージの側表面に露出された導電性構成要素を含む集積回路パッケージと、
    ソケットと、
    前記ソケット付近に配置されたハウジングとを備え、
    前記ソケットと前記ハウジングとは、前記集積回路パッケージが配置される内部部位を画定し、前記ハウジングは、前記ハウジングの底表面に隣接して露出された第1の部分と、前記内部部位に隣接する表面で前記パッケージの前記導電性構成要素と電気的に接続される第2の部分と、を備える導電性部材を有し、前記導電性部材の第2の部分は前記底表面から異なる高さに配置された複数の可撓性のある部材を備え、前記可撓性のある部材のそれぞれは前記ソケットに対向する自由端を有する組立体。
  10. 前記組立体は、プリント回路基板を備え、
    前記導電性部材の前記第1の部分は、前記プリント回路基板と電気的に接続される請求項9の組立体。
  11. 前記組立体は、電源を備え、
    前記導電性部材の前記第1の部分は、前記電源と電気的に接続される請求項10の組立体。
  12. 前記ハウジングは誘電性の材料を含んでいる請求項9の組立体。
  13. 前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている請求項12の組立体。
  14. 記集積回路パッケージは、前記集積回路パッケージの側表面に導電性接触部を有し、前記第2の部分の可撓性のある部材のそれぞれは、前記集積回路パッケージの側表面の対応する導電性接触部と電気的に接続される請求項9の組立体。
  15. 前記組立体はプリント回路基板を備え、
    前記導電性部材の前記第1の部分は、前記プリント回路基板と電気的に接続され、前記ハウジングは誘電性の材料を含み、前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている請求項9の組立体。
  16. ソケットと、
    前記ソケットに接続される集積回路パッケージであって、前記集積回路パッケージの側表面にて導電性構成要素を含む集積回路パッケージと、
    前記ソケットに隣接する分路付き電源接続部とを備え、
    前記分路付き電源接続部は、前記分路付き電源接続部の底表面に隣接して露出された第1の部分と、前記集積回路パッケージの前記側表面にて前記導電性構成要素と接続する前記分路付き電源接続部の側表面の第2の部分とを有する導電性部材を備え、前記導電性部材の第2の部分は前記底表面から異なる高さに配置された複数の可撓性のある部材を備え、前記可撓性のある部材のそれぞれは前記ソケットに対向する自由端を有する組立体。
  17. 前記組立体は、プリント回路基板を備え、
    前記導電性部材の前記第1の部分は、前記プリント回路基板と電気的に接続される請求項16の組立体。
  18. 前記組立体は、電源を備え、
    前記導電性部材の前記第1の部分は、前記電源と電気的に接続される請求項17の組立体。
  19. 前記分路付き電源接続部は誘電性の材料を含んでいる請求項16の組立体。
  20. 前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている請求項19の組立体。
  21. 記集積回路パッケージは、前記集積回路パッケージの側表面に導電性接触部を有し、前記第2の部分の可撓性のある部材のそれぞれは、前記集積回路パッケージの側表面の対応する導電性接触部と電気的に接続される請求項16の組立体。
  22. プリント回路基板を備え、前記導電性部材の第1の部分は前記プリント回路基板と電気的に接続され、前記分路付き電源接続部は誘電性の材料を含み、前記導電性部材の一部は前記誘電性の材料によって部分的に囲まれている請求項16の組立体。
  23. 前記可撓性のある部材のそれぞれは前記集積回路パッケージの側表面の対応する導電性接触部と電気的に接続される請求項1の装置。
  24. 前記可撓性のある部材のそれぞれは前記集積回路パッケージの側表面の対応する導電性接触部と電気的に接続される請求項5の装置。
JP2002577502A 2001-03-29 2002-02-11 集積回路パッケージ用分路付き電源接続部 Expired - Fee Related JP4007916B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/821,699 US6558169B2 (en) 2001-03-29 2001-03-29 Shunt power connection for an integrated circuit package
PCT/US2002/004140 WO2002080640A2 (en) 2001-03-29 2002-02-11 Shunt power connection for an integrated circuit package

Publications (3)

Publication Number Publication Date
JP2004526288A JP2004526288A (ja) 2004-08-26
JP2004526288A5 JP2004526288A5 (ja) 2005-07-21
JP4007916B2 true JP4007916B2 (ja) 2007-11-14

Family

ID=25234076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002577502A Expired - Fee Related JP4007916B2 (ja) 2001-03-29 2002-02-11 集積回路パッケージ用分路付き電源接続部

Country Status (9)

Country Link
US (1) US6558169B2 (ja)
EP (1) EP1374652B1 (ja)
JP (1) JP4007916B2 (ja)
KR (1) KR100574250B1 (ja)
CN (1) CN1231106C (ja)
AT (1) ATE512572T1 (ja)
HK (1) HK1059018A1 (ja)
MY (1) MY129878A (ja)
WO (1) WO2002080640A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6811410B2 (en) * 2002-05-28 2004-11-02 Intel Corporation Integrated circuit socket with capacitors and shunts
US6979208B2 (en) * 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
US6979784B1 (en) * 2003-10-17 2005-12-27 Advanced Micro Devices, Inc. Component power interface board
US7265534B2 (en) * 2004-10-20 2007-09-04 Freescale Semiconductor, Inc. Test system for device characterization
US7170169B2 (en) * 2005-03-11 2007-01-30 Tyco Electronics Corporation LGA socket with EMI protection
KR100771862B1 (ko) * 2005-08-12 2007-11-01 삼성전자주식회사 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리
US20080251275A1 (en) * 2007-04-12 2008-10-16 Ralph Morrison Decoupling Transmission Line
US8222964B2 (en) * 2008-06-30 2012-07-17 Intel Corporation System, method and apparatus employing crystal oscillator
US8189339B2 (en) * 2009-09-25 2012-05-29 Synaptics, Inc. Flexible circuit assembly for a capacitive-sensing device
US8079849B2 (en) * 2010-05-11 2011-12-20 Tyco Electronics Corporation Socket connector assembly with compressive contacts
US20120155044A1 (en) * 2010-12-17 2012-06-21 General Electric Company Electronic circuit board and a related method thereof
CN102394461B (zh) * 2011-07-13 2013-10-09 台达电子企业管理(上海)有限公司 防电磁干扰插座的制造方法及防电磁干扰的插座
JP5754398B2 (ja) * 2012-03-09 2015-07-29 三菱電機株式会社 半導体装置
KR101398739B1 (ko) 2012-09-11 2014-05-28 엘에스산전 주식회사 전력 소자와 pcb의 결합 어셈블리 및 전력 소자와 pcb의 결합방법
US20150014852A1 (en) * 2013-07-12 2015-01-15 Yueli Liu Package assembly configurations for multiple dies and associated techniques
US9912083B2 (en) * 2015-07-21 2018-03-06 Sentinel Connector Systems, Inc. High speed plug
US20200066692A1 (en) * 2016-12-14 2020-02-27 Intel IP Corporation Package devices having a ball grid array with side wall contact pads
CN114079183A (zh) * 2020-08-12 2022-02-22 庆鼎精密电子(淮安)有限公司 板对板连接结构及其制备方法
US20230071476A1 (en) * 2021-09-03 2023-03-09 Cisco Technology, Inc. Optimized power delivery for multi-layer substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3910664A (en) 1973-01-04 1975-10-07 Amp Inc Multi-contact electrical connector for a ceramic substrate or the like
US3951495A (en) * 1974-09-23 1976-04-20 Advanced Memory Systems, Inc. Leadless package receptacle
US4037270A (en) * 1976-05-24 1977-07-19 Control Data Corporation Circuit packaging and cooling
US4089575A (en) * 1976-09-27 1978-05-16 Amp Incorporated Connector for connecting a circuit element to the surface of a substrate
US4814857A (en) * 1987-02-25 1989-03-21 International Business Machines Corporation Circuit module with separate signal and power connectors
US5104327A (en) 1991-02-28 1992-04-14 Amp Incorporated Wire form socket connector
US5444298A (en) * 1993-02-04 1995-08-22 Intel Corporation Voltage converting integrated circuit package
US5556811A (en) 1993-12-21 1996-09-17 Intel Corporation Method of optimizing operating parameters of an integrated circuit package having a voltage regulator mounted thereon
JPH07254469A (ja) * 1994-03-16 1995-10-03 Texas Instr Japan Ltd ソケット
US5763947A (en) 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US6031283A (en) 1996-09-09 2000-02-29 Intel Corporation Integrated circuit package
US5923086A (en) 1997-05-14 1999-07-13 Intel Corporation Apparatus for cooling a semiconductor die
US6184477B1 (en) 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
US6328574B1 (en) * 2001-07-27 2001-12-11 Hon Hai Precision Ind. Co., Ltd. High current capacity socket with side contacts

Also Published As

Publication number Publication date
US6558169B2 (en) 2003-05-06
JP2004526288A (ja) 2004-08-26
HK1059018A1 (en) 2004-06-11
EP1374652A2 (en) 2004-01-02
KR100574250B1 (ko) 2006-04-27
CN1511435A (zh) 2004-07-07
WO2002080640A3 (en) 2003-01-03
ATE512572T1 (de) 2011-06-15
KR20030087032A (ko) 2003-11-12
MY129878A (en) 2007-05-31
CN1231106C (zh) 2005-12-07
US20020142628A1 (en) 2002-10-03
EP1374652B1 (en) 2011-06-08
WO2002080640A2 (en) 2002-10-10

Similar Documents

Publication Publication Date Title
JP4007916B2 (ja) 集積回路パッケージ用分路付き電源接続部
EP1323340B1 (en) System and method for connecting a power converter to a land grid array socket
US6329708B1 (en) Micro ball grid array semiconductor device and semiconductor module
US6597582B2 (en) Semiconductor device incorporating module structure
US6392887B1 (en) PLGA-BGA socket using elastomer connectors
US6495770B2 (en) Electronic assembly providing shunting of electrical current
US5671121A (en) Kangaroo multi-package interconnection concept
JP4444335B2 (ja) 電力半導体装置
US20020055283A1 (en) Multiple line grid connector
US7361982B2 (en) Bumpless chip package
EP0295948A2 (en) Improved VLSI package having multiple power planes
KR101689546B1 (ko) 착탈형 전기 접속 구조와 이를 구비하는 전자기기
US8039959B2 (en) Microelectronic connection component
CN105280603A (zh) 电子封装组件
TWI735781B (zh) 電連接器組合及其內插件
CN110504818B (zh) 一种点电源模块及电源组件
US6476477B2 (en) Electronic assembly providing shunting of electrical current
KR20080071447A (ko) 연성인쇄회로기판
JP2003068968A (ja) 半導体集積回路装置
KR200283907Y1 (ko) 볼 그리드 어레이 패키지 적층형 반도체 소자
US9788425B2 (en) Electronic package assembly
KR100505357B1 (ko) 반도체 패키지
JP4382774B2 (ja) 半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法
JP2023139458A (ja) 半導体デバイス
KR19990031691A (ko) 반도체 패키지 테스트 보드

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees