JP4007826B2 - プリディストーション歪み補償装置 - Google Patents
プリディストーション歪み補償装置 Download PDFInfo
- Publication number
- JP4007826B2 JP4007826B2 JP2002058179A JP2002058179A JP4007826B2 JP 4007826 B2 JP4007826 B2 JP 4007826B2 JP 2002058179 A JP2002058179 A JP 2002058179A JP 2002058179 A JP2002058179 A JP 2002058179A JP 4007826 B2 JP4007826 B2 JP 4007826B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- signal
- amplitude
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、プリディストーション方式により増幅器で発生する歪みを補償するプリディストーション歪み補償装置に関し、特に、増幅器で発生する上側の周波数帯の3次歪み(上側3次歪み)と下側の周波数帯の3次歪み(下側3次歪み)とのアンバランスを改善する技術に関する。
【0002】
【従来の技術】
増幅器では信号を増幅する場合に歪みが発生し、例えば通信信号を増幅器により増幅する通信装置では、W(Wide-band)−CDMA(Code Division Mu1tiple Access)の信号やマルチキャリアの信号などを増幅器で増幅する場合に発生する歪みを補償することが必要とされている。
このような歪みを補償する機能を有した増幅装置として、例えばフィードフォワード方式による歪み補償回路を増幅器に付加した増幅装置が知られているが、主増幅器に関する効率の低下が生じてしまうという問題があった。
【0003】
これに対して、プリディストーション方式による歪み補償回路を増幅器に付加した増幅装置として、例えばプリディストーション回路と主増幅器とを直列に接続した増幅装置が知られており、このような増幅装置では高効率を実現することができる。しかしながら、このような増幅装置では、増幅器で発生する歪みの原因となると考えられるAM(Amplitude Modulation)−AM(Amplitude Modulation)変換やAM(Amplitude Modulation)−PM(Phase Modulation)変換の特性が非常に複雑であるため、3次の相互変調(IM:Intermodulation)歪み(IM3)や5次の相互変調歪み(IM5)を無くすことは現実的には非常に困難なこととなってしまう。
【0004】
そこで、上記のようなプリディストーション方式による歪み補償回路を備えた増幅装置を改良したものとして、例えば図6に示されるような増幅装置が検討等されている。同図に示した増幅装置では、2乗検波回路3により検出される入力信号のレベルに応じて位相回路8で発生させる位相歪みや振幅回路9で発生させる振幅歪みを制御することができ、また、歪み検知回路12やテーブル更新回路13から構成されるフィードバック系により、例えば温度変化や経年変化の影響にかかわらずに有効な動作を保証することができる。
【0005】
なお、後述する本発明の実施例で示す増幅装置は、上記図6に示した増幅装置に本発明を適用したものであり、ここでは上記図6に示した増幅装置の構成や動作の詳しい説明は省略する。
また、参考として、本出願人は、例えば特願2001−296812号や特願2001−297632号において、後述する本発明の課題と同様な課題を解決するための発明を提案している。
【0006】
【発明が解決しようとする課題】
しかしながら、上記のような従来の歪み補償機能付き増幅装置では、増幅器の一般的な特徴として発生する歪みが周波数依存性を有してしまうことから、例えば周波数f1の信号及び周波数f2の信号を増幅器で増幅する場合に発生する周波数(2・f2−f1)の上側3次歪み及び角周波数(2・f1−f2)の下側3次歪みを精度よく補償することができないといった不具合があった。
【0007】
なお、本明細書では、周波数f1と角周波数ω1とが対応し、周波数f2と角周波数ω2とが対応し、周波数(2・f2−f1)と角周波数(2・ω2−ω1)とが対応し、周波数(2・f1−f2)と角周波数(2・ω1−ω2)とが対応し、f1<f2すなわちω1<ω2であるとする。
【0008】
ここで、増幅器で発生する歪みの周波数依存性を説明する。
図7には、周波数f1の主信号と周波数f2の主信号との2波を増幅器に入力した場合に、当該増幅器から出力される当該2波の主信号及び歪みの一例を示してあり、横軸は周波数を示しており、縦軸は信号の振幅レベルを示している。また、歪みとしては、相互変調歪みなどによる成分を示してあり、周波数(2・f2−f1)の上側3次歪みと周波数(2・f1−f2)の下側3次歪みとを示してある。
【0009】
同図に示されるように、2波の主信号の振幅レベルが同一である場合には、下側3次歪みの振幅レベルZ1と上側3次歪みの振幅レベルZ2との間にはΔIM(=Z1−Z2)の差が生じる。このようなΔIMの差が生じる場合には、例えば上記図6に示したような増幅装置のプリディストーション回路部が理想的に動作するとしても、全周波数に対して同じ歪み補償処理が行われることから、当該差の成分については補償することが出来ずに歪み補償後の信号中に残ってしまうといった問題がある。
【0010】
なお、このようなΔIMの差は、増幅器で通常発生する歪みの要因以外の要因により生じるものであり、例えば増幅器で発生する通常の3次歪みの成分については上側の周波数(2・f2−f1)と下側の周波数(2・f1−f2)とで歪みの振幅レベルは同一となる。しかしながら、ΔIMの差が通常のAM−AM変換や通常のAM−PM変換以外の要因で発生するため、通常の3次歪み成分の特性とプリディストーション回路部の特性とが逆特性であっても、当該差の成分については補償することができない。
【0011】
本発明は、このような従来の課題を解決するためになされたもので、例えば周波数f1の信号及び周波数f2の信号を増幅器で増幅する場合に発生する周波数(2・f2−f1)の上側3次歪み及び周波数(2・f1−f2)の下側3次歪みを補償することを従来と比べて改善することを可能とするプリディストーション歪み補償装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るプリディストーション歪み補償装置では、複数の周波数成分から構成される増幅対象となる信号を増幅する増幅器で発生する3次歪みを低減させるために、次のようにして、当該3次歪みを低減させるための位相歪み及び振幅歪みを当該増幅器の前段において当該増幅対象信号に対して発生させる。
すなわち、位相歪み発生手段が増幅器の前段において増幅対象信号に対して位相歪み制御信号に基づく位相歪みを発生させ、振幅歪み発生手段が増幅器の前段において増幅対象信号に対して振幅歪み制御信号に基づく振幅歪みを発生させ、制御信号供給手段が増幅対象信号のレベルと位相差がゼロで同期した当該増幅対象信号の差周波数成分を有した位相歪み制御信号を位相歪み発生手段に対して供給するとともに、増幅対象信号のレベルと位相差が非ゼロ(つまり、ゼロではない値)で同期した当該増幅対象信号の差周波数成分を有した振幅歪み制御信号を振幅歪み発生手段に対して供給する。
【0013】
従って、例えば従来のように位相歪み制御信号と振幅歪み制御信号との両方が位相差がゼロで増幅対象信号のレベルと同期している場合と比べて、本発明では、振幅歪み制御信号と増幅対象信号のレベルとを位相差が非ゼロで同期させることにより、位相歪み発生手段や振幅歪み発生手段により発生させる歪みに自由度が与えられるため、例えば周波数f1の信号及び周波数f2の信号を増幅器で増幅する場合に発生する周波数(2・f2−f1)の上側3次歪み及び周波数(2・f1−f2)の下側3次歪みを補償することを従来と比べて改善することを可能とすることができ、上側3次歪みと下側3次歪みとのアンバランスを改善することができる。
【0014】
なお、増幅器で発生する周波数(2・f2−f1)の上側3次歪み及び周波数(2・f1−f2)の下側3次歪みとは、例えば上記図7に示したΔIMの差を有した2つの歪みのようなものである。
【0015】
ここで、増幅対象となる信号としては、種々な信号が用いられてもよく、例えばW−CDMAの信号やマルチキャリアの信号などが用いられる。
また、増幅対象となる信号は、複数の周波数成分から構成され、当該周波数成分としては種々な周波数の成分が用いられてもよい。具体的には、例えば2つの周波数成分から構成される信号(2波の信号)が用いられてもよく、例えば3つ以上の周波数成分から構成される信号(3波以上の信号)が用いられてもよい。更に具体的に、例えば周波数f1の信号及び周波数f2の信号のみから構成されてもよく、或いは、これらの周波数f1、f2の信号と共に他の周波数の信号を含むものであってもよい。
また、各周波数成分の信号は、通常、周波数の幅(帯域の幅)を有する。
【0016】
また、増幅器としては、例えば電界効果トランジスタ(FET:Field Effect Transistor)などの種々な増幅器が用いられてもよい。
また、増幅器としては、例えば単数の増幅器が用いられてもよく、或いは、複数の増幅器が組み合わされて用いられてもよい。
【0017】
また、増幅器で発生する3次歪みを低減させる程度、つまり、増幅器で発生する3次歪みを補償する精度としては、実用上で有効な歪み補償が行われれば、種々であってもよい。
また、例えば、上記した位相歪み発生手段や振幅歪み発生手段により発生させる歪みを用いて歪み補償を行う構成と共に、他の手段により発生させる歪みを用いて歪み補償を行うような構成が用いられてもよい。
【0018】
また、増幅器の前段において位相歪みを発生させる位相歪み発生手段や、増幅器の前段において振幅歪みを発生させる振幅歪み発生手段としては、例えば増幅器の直前に配置されてもよく、或いは、増幅器との間に他の処理部が介在されて配置されてもよい。
また、増幅器に対して位相歪み発生手段と振幅歪み発生手段とを配置する位置の関係としては、種々であってもよく、例えばいずれが前段に配置されていずれが後段に配置されてもよい。
【0019】
また、位相歪み発生手段は、例えば位相歪み制御信号に基づく大きさの位相変化を有する位相歪みを増幅対象信号に対して発生させて与える。
同様に、振幅歪み発生手段は、例えば振幅歪み制御信号に基づく大きさの振幅変化を有する振幅歪みを増幅対象信号に対して発生させて与える。
【0020】
また、位相歪み制御信号は、増幅対象信号のレベルに対してゼロの位相差をもって同期しており、当該増幅対象信号の差周波数成分を有している。また、振幅歪み制御信号は、増幅対象信号のレベルに対して非ゼロの位相差をもって同期しており、当該増幅対象信号の差周波数成分を有している。
また、振幅歪み制御信号と増幅対象信号のレベルとが同期する際の非ゼロの位相差としては、種々な値の位相差が用いられてもよい。
また、レベルとしては、例えば振幅のレベルや電力のレベルなどの種々なレベルが用いられてもよい。
【0021】
また、差周波数成分を有する位相歪み制御信号や振幅歪み制御信号としては、例えば周波数f1の信号と周波数f2の信号から構成される増幅対象信号については差の周波数(f2−f1)の信号が用いられ、また、例えば3波以上から構成される増幅対象信号については1組以上の異なる周波数間の差周波数成分を含むような信号が用いられる。
【0022】
また、本発明に係るプリディストーション歪み補償装置では、一構成例として、位相歪み発生手段は位相歪み制御信号に基づいて信号の位相を変化させる位相回路から構成され、振幅歪み発生手段は振幅歪み制御信号に基づいて信号の振幅を変化させる振幅回路から構成される。また、制御信号供給手段は、増幅対象信号のレベルに対応した位相歪み制御信号を当該増幅対象信号のレベルと位相差がゼロで同期させて位相回路に対して供給する位相歪み制御信号供給回路と、増幅対象信号のレベルに対応した振幅歪み制御信号を当該増幅対象信号のレベルと位相差が非ゼロで同期させて振幅回路に対して供給する振幅歪み制御信号供給回路とから構成される。
【0023】
ここで、位相歪み制御信号供給回路は、例えば、増幅対象信号のレベルを検出する手段と、当該検出されるレベルに対応した位相歪み制御信号を出力する手段を用いて構成される。
また、振幅歪み制御信号供給回路は、例えば、増幅対象信号のレベルを検出する手段と、当該検出されるレベルに対応した振幅歪み制御信号を出力する手段と、当該出力の前や後に当該振幅歪み制御信号の位相を変化させる手段を用いて構成される。
【0024】
また、本発明に係るプリディストーション歪み補償装置では、好ましい態様例として、上述のように、制御信号供給手段により供給される振幅歪み制御信号と増幅対象信号のレベルとの位相差により、増幅器で発生する上側周波数帯の3次歪み(上側3次歪み)と下側周波数帯の3次歪み(下側3次歪み)とのアンバランス成分を低減させる。
【0025】
また、本発明に係るプリディストーション歪み補償装置では、一構成例として、位相差調整手段が、増幅器から出力される信号に含まれる上側周波数帯の3次歪みと下側周波数帯の3次歪みとのアンバランス成分を低減させるように、制御信号供給手段により供給される振幅歪み制御信号と増幅対象信号のレベルとの位相差を調整する。
【0026】
従って、例えば温度変化や経年変化の影響により、振幅歪み制御信号と増幅対象信号のレベルとの位相差が好ましい値ではなくなってしまったような場合においても、当該位相差を、上側周波数帯の3次歪みと下側周波数帯の3次歪みとのアンバランス成分を低減させるのに好ましい値へ調整することができる。
【0027】
なお、増幅対象信号として周波数f1の信号及び周波数f2の信号から構成される信号を用いた場合における本発明の態様例を示しておく。
例えば、本発明を適用したプリディストーション歪み補償回路では、周波数f1の信号及び周波数f2の信号を増幅器で増幅する場合に周波数(2・f2−f1)の上側3次歪み及び周波数(2・f1−f2)の下側3次歪みが発生するときに、次のようにして、当該増幅器で発生する歪みを補償する。
すなわち、プリディストーション方式の歪み補償において、位相回路により発生させた角周波数(2・ω2−ω1)の上側3次位相歪みと角周波数(2・ω1−ω2)の下側3次位相歪みがあり、さらに振幅回路により角周波数(2・ω2−ω1)の上側3次振幅歪みと周波数(2・ω1−ω2)の下側3次振幅歪みを発生させる。この際に、位相回路に入力する信号(増幅対象信号)の振幅レベルと位相回路の制御信号となる位相補正データの信号とは同期しているが、振幅回路に入力する信号(増幅対象信号)の振幅レベルと振幅回路の制御信号となる振幅補正データの信号とは或る位相差を持たせて同期させる。そして、当該位相差を持たせることで、例えば増幅器で発生する周波数(2・f2−f1)の上側3次歪みと周波数(2・f1−f2)の下側3次歪みを補償した場合に残るアンバランスを小さくすることができる。
【0028】
また、例えば、上記のような本発明を適用したプリディストーション歪み補償回路において、更に、歪みレベル検出手段が歪み補償後の信号に含まれる周波数(2・f2−f1)の上側3次歪みのレベル及び周波数(2・f1−f2)の下側3次歪みのレベルを検出し、歪み調整手段が検出される上側3次歪みのレベルと下側3次歪みのレベルとの差が小さくなるように、振幅回路により発生させられる周波数(2・f2−f1)の上側3次振幅歪み及び周波数(2・f1−f2)の下側3次振幅歪みを調整する。
【0029】
このような構成では、歪み補償後の信号に含まれる周波数(2・f2−f1)の上側3次歪みのレベルと周波数(2・f1−f2)の下側3次歪みのレベルとの差が小さくなるように調整が行われるため、これら2つの周波数において歪み補償後に残ってしまう歪みのレベルを同程度とすることができ、これにより、全体としての歪み補償の精度を向上させることができる。
【0030】
ここで、歪み補償後の信号に含まれる上側3次歪みのレベルと下側3次歪みのレベルとの差が小さくなるようにする態様としては、例えば当該差が最少となるようにする態様が用いられるのが好ましいが、必ずしもこれに限られず、他の態様が用いられてもよい。
【0031】
また、歪み調整手段により歪みを調整する仕方としては、種々な仕方が用いられてもよく、一例として、振幅回路に用いられる差周波数(f2−f1)の制御信号の位相を調整することで振幅回路により発生させられる振幅歪みの位相を調整する仕方を用いることができ、他の例として、振幅回路に用いられる差周波数(f2−f1)の制御信号の遅延を調整することで振幅回路により発生させられる振幅歪みの位相を調整する仕方を用いることができる。
【0032】
以下で、本発明の原理を説明する。
まず、本発明の課題に関して、増幅器における通常の要因以外の歪み発生要因について説明する。
例えば増幅器に用いるFETのドレイン(Drain)は、入出力特性における偶数次歪みの影響により低周波で揺れていて、特に、2次歪みの影響が大きい。
【0033】
図8には、周波数f1の信号と周波数f2の信号との2波をFETにより増幅する場合におけるドレイン電圧の様子の一例を示してあり、横軸は時間[sec]を示しており、縦軸はFETのドレイン電圧[V]を示している。ドレイン電圧で観測される波形は、ドレインのDC電圧V1(例えば28VDC)と、増幅される信号が有する包絡線V2とが重畳されたようなものである。但し、ドレインで観測される包絡線V3は、ドレイン部に存在するコンデンサやコイルや抵抗から構成されるドレインバイアス回路の時定数の影響により、純粋な包絡線V2と比べて、波形が歪んでいる。
【0034】
さて、ドレインの電圧が変化するということは、FETの利得特性と位相特性が変化するということであり、しかも包絡線に準じた情報、具体的には上記図8に示した波形V3、により利得特性と位相特性が変化するということである。以下では、このような現象をドレイン変動によるAM−AM変換及びドレイン変動によるAM−PM変換と呼ぶこととし、これに対して、理想的な、すなわち純粋な包絡線によるAM−AM変換及び純粋な包絡線によるAM−PM変換を純粋なAM−AM変換及び純粋なAM−PM変換と呼ぶ。
【0035】
次に、図9を参照して、純粋なAM−AM変換とドレイン変動によるAM−AM変換との違いを説明する。同図には、FETで処理される信号の包絡線の一例を示してあり、同図の横軸は時間を示しており、縦軸は包絡線レベルを示している。
また、図10には、FETにおけるドレイン変動によるAM−AM変換の特性T1の一例を示してあり、同図の横軸は入力電力[dBm]を示しており、縦軸はゲイン[dB]を示している。この特性T1は、入力電力が増加するとゲインが圧縮される性質を有している。
【0036】
ここで、説明の便宜上から、FETの利得は1とし、FETの入力包絡線を上記図9の波形S1のように示す。入力包絡線S1はFETにより純粋なAM−AM変換を受け、波形S2のようになろうとするが、さらに波形S2はドレイン変動によるAM−AM変換により波形S3のようになる。同図に示されるように、純粋なAM−AM変換とドレイン変動によるAM−AM変換とは、純粋なAM−AM変換が包絡線に完全に同期したものであるのに対して、ドレイン変動によるAM−AM変換は包絡線とは或る時定数をもって同期している点で異なり、これはドレインバイアス回路の時定数によるものである。
【0037】
次に、図11を参照して、純粋なAM−PM変換とドレイン変動によるAM−PM変換との違いを説明する。同図には、FETで処理される信号の包絡線の一例を示してあり、同図の横軸は時間を示しており、縦軸は包絡線レベルを示している。
また、図12には、FETにおけるドレイン変動によるAM−PM変換の特性T2の一例を示してあり、同図の横軸は入力電力[dBm]を示しており、縦軸は位相[deg]を示している。この特性T2は、入力電力が増加すると位相が減少する性質を有している。
【0038】
ここで、説明の便宜上から、FETの位相は0度(°)とし、FETの入力包絡線を上記図11の波形S11のように示す。入力包絡線S11はFETにより純粋なAM−PM変換を受け、波形S12のようになる。さらに波形S12はドレイン変動によるAM−PM変換により、波形S13のようになる。同図に示されるように、純粋なAM−PM変換とドレイン変動によるAM−PM変換とは、純粋なAM−PM変換が包絡線に完全に同期したものであるのに対して、ドレイン変動によるAM−PM変換は包絡線とは或る時定数をもって同期している点で異なり、これはドレインバイアス回路の時定数によるものである。
【0039】
次に、純粋なAM−AM変換により発生する3次歪みとドレイン変動によるAM−AM変換により発生する3次歪みとの違いを、振幅変調器を例として、増幅器をモデル化して説明する。
被変調信号として角周波数ω1の信号と角周波数ω2の信号を考え、変調信号として差の角周波数(ω2−ω1)の信号を考える。
【0040】
まず、図13(a)及び図13(b)においてΦ1=0である場合を考えて、純粋なAM−AM変換により発生する3次歪みを説明する。
前記のように入力信号はcos(ω1・t)+cos(ω2・t)と表され、変調信号をcos{(ω2−ω1)・t}とし、変調度をΔ1とすると、振幅変調器41の出力は[1+Δ1・cos{(ω2−ω1)・t}]{cos(ω1・t)+cos(ω2・t)}となる。なお、tは時刻を表す。
【0041】
振幅変調器41の出力を展開すると式1のように表され、角周波数(2・ω1−ω2)に下側3次歪み{+(Δ1/2)・cos(2・ω1−ω2)・t}が発生し、角周波数(2・ω2−ω1)に上側3次歪み{+(Δ1/2)・cos(2・ω2−ω1)・t}が発生する。いわば、上記図13(a)の例は、AM−AM変換を表しており、ここでは、Φ1=0として、被変調信号が有する包絡線と変調信号とが同期している場合をモデル化している。
【0042】
【数1】
【0043】
また、上記図13(b)には、発生した角周波数(2・ω1−ω2)の下側3次歪みと角周波数(2・ω2−ω1)の上側3次歪みだけを上記式1から抜き出してベクトル表示してあり、それぞれの3次歪みがベクトルa1及びベクトルa2(ここでは、Φ1=0)で表されている。
【0044】
また、上記図13(a)及び上記図13(b)においてΦ1≠0である場合を考えて、ドレイン変動によるAM−AM変換により発生する3次歪みを説明する。
ドレイン変動によるAM−AM変換では、前記のように被変調信号と変調信号とが位相差をもって同期している。このため、変調信号にΦ1の初期位相を持たせてある。
【0045】
振幅変調器41の出力を展開すると式2のように表され、角周波数(2・ω1−ω2)に下側3次歪み[+(Δ1/2)・cos{(2・ω1−ω2)・t−Φ1}]が発生し、角周波数(2・ω2−ω1)に上側3次歪み[+(Δ1/2)・cos{(2・ω2−ω1)・t+Φ1}]が発生する。
【0046】
【数2】
【0047】
また、上記図13(b)には、発生した角周波数(2・ω1−ω2)の下側3次歪みと角周波数(2・ω2−ω1)の上側3次歪みだけを上記式2から抜き出してベクトル表示してあり、それぞれの3次歪みがベクトルa1及びベクトルa2で表されている。
ドレイン変動によるAM−AM変換では、バイアス回路が有する時定数の影響により、上記図13(b)に示したように、下側3次歪みa1の位相がΦ1=0の場合と比べてΦ1だけ半時計回りに回転しており、上側3次歪みa2の位相がΦ1=0の場合と比べてΦ1だけ時計回りに回転している。
【0048】
次に、純粋なAM−PM変換により発生する3次歪みとドレイン変動によるAM−PM変換により発生する3次歪みとの違いを、位相変調器を例として、増幅器をモデル化して説明する。
被変調信号として角周波数ω1の信号と角周波数ω2の信号を考え、変調信号として差の角周波数(ω2−ω1)の信号を考える。
【0049】
まず、図14(a)及び図14(b)においてΦ2=0である場合を考えて、純粋なAM−PM変換により発生する3次歪みを説明する。
前記のように入力信号はcos(ω1・t)+cos(ω2・t)と表され、変調信号をcos{(ω2−ω1)・t}とし、変調度をΔ2とすると、位相変調器51の出力はcos[ω1・t+Δ2・cos{(ω2−ω1)・t}]+cos[ω2・t+Δ2・cos{(ω2−ω1)・t}]となる。
【0050】
位相変調器51の出力を展開すると近似的に式3のように表され、角周波数(2・ω1−ω2)に下側3次歪み[−(Δ2/2)・sin{(2・ω1−ω2)・t}]が発生し、角周波数(2・ω2−ω1)に上側3次歪み[−(Δ2/2)・sin{(2・ω2−ω1)}・t]が発生する。いわば、上記図14(a)の例は、AM−PM変換を表しており、ここでは、Φ2=0として、被変調信号が有する包絡線と変調信号とが同期している場合をモデル化している。
【0051】
【数3】
【0052】
また、上記図14(b)には、発生した角周波数(2・ω1−ω2)の下側3次歪みと角周波数(2・ω2−ω1)の上側3次歪みだけを上記式3から抜き出してベクトル表示してあり、それぞれの3次歪みがベクトルb1及びベクトルb2(ここでは、Φ2=0)で表されている。
【0053】
また、上記図14(a)及び上記図14(b)においてΦ2≠0である場合を考えて、ドレイン変動によるAM−PM変換により発生する3次歪みを説明する。
ドレイン変動によるAM−PM変換では、前記のように被変調信号と変調信号とが位相差をもって同期している。このため、変調信号にΦ2の初期位相を持たせてある。
【0054】
位相変調器51の出力を展開すると近似的に式4のように表され、角周波数(2・ω1−ω2)に下側3次歪み[−(Δ2/2)・sin{(2・ω1−ω2)・t−Φ2}]が発生し、角周波数(2・ω2−ω1)に上側3次歪み[−(Δ2/2)・sin{(2・ω2−ω1)・t+Φ2}]が発生する。
【0055】
【数4】
【0056】
また、上記図14(b)には、発生した角周波数(2・ω1−ω2)の下側3次歪みと角周波数(2・ω2−ω1)の上側3次歪みだけを上記式4から抜き出してベクトル表示してあり、それぞれの3次歪みがベクトルb1及びベクトルb2で表されている。
ドレイン変動によるAM−PM変換では、バイアス回路が有する時定数の影響により、上記図14(b)に示したように、下側3次歪みb1の位相がΦ2=0の場合と比べてΦ2だけ半時計回りに回転しており、上側3次歪みb2の位相がΦ2=0の場合と比べてΦ2だけ時計回りに回転している。
【0057】
ここで、FETの利得及び位相に周波数特性がない場合であって、純粋なAM−AM変換及び純粋なAM−PM変換のみであれば、IM歪みのアンバランスは発生しないが、純粋なAM−AM変換及び純粋なAM−PM変換にドレイン変動によるAM−AM変換及びドレイン変動によるAM−PM変換が加わることにより、IM歪みのアンバランスが発生する。
【0058】
図15のベクトル図を参照して、このようなアンバランスの発生などの様子を説明する。
例として、角周波数ω1の信号と角周波数ω2の信号がFETから構成される増幅器により増幅される場合に、AM−AM変換及びAM−PM変換により、角周波数(2・ω1−ω2)と角周波数(2・ω2−ω1)に3次IM歪みが発生する様子を説明する。
【0059】
図15(a)には純粋なAM−AM変換により発生する3次IM歪みとして、角周波数(2・ω1−ω2)の下側3次IM歪み及び角周波数(2・ω2−ω1)の上側3次IM歪みをそれぞれベクトルc1及びベクトルc2として示してある。
また、同図(a)には、これらのベクトルc1、c2に加えて、純粋なAM−PM変換により発生する3次IM歪みとして、角周波数(2・ω1−ω2)の下側3次IM歪み及び角周波数(2・ω2−ω1)の上側3次IM歪みをそれぞれベクトルd1及びベクトルd2として示してある。
【0060】
同図(a)に示したように、下側周波数帯のベクトルc1とベクトルd1との合成ベクトルe1が純粋なAM−AM変換及び純粋なAM−PM変換により発生した下側3次IM歪みに相当し、上側周波数帯のベクトルc2とベクトルd2との合成ベクトルe2が純粋なAM−AM変換及び純粋なAM−PM変換により発生した上側3次IM歪みに相当する。
【0061】
次に、角周波数ω1の信号と角周波数ω2の信号がFETにより増幅され、FETにより増幅される信号の包絡線とドレインの変動とが位相差θで同期している場合に、FETのドレインバイアス回路の影響を受けて、ドレイン変動によるAM−AM変換及びドレイン変動によるAM−PM変換により、角周波数(2・ω1−ω2)と角周波数(2・ω2−ω1)に発生する3次IM歪みを考える。
【0062】
図15(b)にはドレイン変動によるAM−AM変換により発生する3次IM歪みとして、角周波数(2・ω1−ω2)の下側3次IM歪み及び角周波数(2・ω2−ω1)の上側3次IM歪みをそれぞれベクトルf1及びベクトルf2として示してある。ベクトルf1は同図(a)に示したベクトルc1と比べて位相が反時計回りにθだけ回転しており、ベクトルf2は同図(a)に示したベクトルc2と比べて位相が時計回りにθだけ回転している。
【0063】
また、同図(b)には、これらのベクトルf1、f2に加えて、ドレイン変動によるAM−PM変換により発生する3次IM歪みとして、角周波数(2・ω1−ω2)の下側3次IM歪み及び角周波数(2・ω2−ω1)の上側3次IM歪みをそれぞれベクトルg1及びベクトルg2として示してある。ベクトルg1は同図(a)に示したベクトルd1と比べて位相が反時計回りにθだけ回転しており、ベクトルg2は同図(a)に示したベクトルd2と比べて位相が時計回りにθだけ回転している。
【0064】
同図(b)に示したように、下側周波数帯のベクトルf1とベクトルg1との合成ベクトルh1がドレイン変動によるAM−AM変換及びドレイン変動によるAM−PM変換により発生した下側3次IM歪みに相当し、上側周波数帯のベクトルf2とベクトルg2との合成ベクトルh2がドレイン変動によるAM−AM変換及びドレイン変動によるAM−PM変換により発生した上側3次IM歪みに相当する。なお、ベクトルf1及びベクトルf2は上記図9に示した波形S2と波形S3との差の歪みを表しており、ベクトルg1及びベクトルg2は上記図11に示した波形S12と波形S13との差の歪みを表している。
【0065】
図15(a)に示したベクトルe1及びベクトルe2は|e1|=|e2|(ここで| |は絶対値を示す、以下も同様)となり、同図(b)に示したベクトルh1及びベクトルh2も|h1|=|h2|となる。
しかしながら、図15(c)に示されるように、純粋なAM−AM変換及び純粋なAM−PM変換に加えて、ドレイン変動によるAM−AM変換及びドレイン変動によるAM−PM変換が加わると、下側周波数帯のベクトルe1とベクトルh1との合成ベクトルi1と、上側周波数帯のベクトルe2とベクトルh2との合成ベクトルi2とでは、それぞれの長さが異なり、|i1|≠|i2|となる。
【0066】
以上のような要因により、角周波数ω1の信号と角周波数ω2の信号をFETで増幅する場合に、角周波数(2・ω1−ω2)の下側3次IM歪みと角周波数(2・ω2−ω1)の上側3次IM歪みとの間にアンバランスが生じる。
【0067】
次に、図15(d)を参照して、上記のようなアンバランスが発生するFETから構成される増幅器で発生する歪みを、従来のプリディストーション回路により歪み補償する場合の様子を説明する。
同図(d)には、上記図6に示したような従来のプリディストーション回路を構成する振幅回路9により発生させられる角周波数(2・ω1−ω2)の下側3次振幅歪みのベクトルj1及び角周波数(2・ω2−ω1)の上側3次振幅歪みのベクトルj2と、このような従来のプリディストーション回路を構成する位相回路8により発生させられる角周波数(2・ω1−ω2)の下側3次位相歪みのベクトルk1及び角周波数(2・ω2−ω1)の上側3次位相歪みのベクトルk2を示してある。
【0068】
ここで、プリディストーション方式は、増幅器のAM−AM変換及びAM−PM変換により発生する振幅歪み及び位相歪みに対して、振幅回路及び位相回路により逆位相の振幅歪み及び位相歪みを発生させることにより、歪みを補償する方式であり、また、従来のプリディストーション方式では、位相回路及び振幅回路に入力する信号(増幅対象信号)の包絡線のレベルと位相回路及び振幅回路に対する制御信号とが同期している。
【0069】
このため、上記図15(d)に示した振幅歪みj1及び振幅歪みj2は上記図15(a)に示した増幅器のAM−AM変換により発生する振幅歪みc1及び振幅歪みc2に対してそれぞれ逆位相となっており、また、上記図15(d)に示した位相歪みk1及び位相歪みk2は上記図15(a)に示した増幅器のAM−PM変換により発生する位相歪みd1及び位相歪みd2に対してそれぞれ逆位相となっている。
【0070】
上記図15(d)には、従来のプリディストーション回路により発生させる下側周波数帯の振幅歪みj1と位相歪みk1との合成ベクトルm1と、上側周波数帯の振幅歪みj2と位相歪みk2との合成ベクトルm2を示してあり、これらの合成ベクトルm1、m2がそれぞれ当該プリディストーション回路により発生させる角周波数(2・ω1−ω2)の下側3次IM歪みと角周波数(2・ω2−ω1)の上側3次IM歪みに相当する。
【0071】
そして、同図(d)に示されるように、従来のプリディストーションでは、例えば一方の角周波数(2・ω1−ω2)においては増幅器で発生する歪みi1を歪み補償用の歪みm1により完全に相殺させることができるが、他方の角周波数(2・ω2−ω1)においては歪み補償後にベクトルn2(=i2−m2)に相当する歪み成分が残ってしまう。このように、従来のプリディストーションでは歪み補償後に角周波数(2ω1−ω2)の下側3次IM歪みと角周波数(2・ω2−ω1)の上側3次IM歪みとのアンバランスが残ってしまう。
【0072】
次に、本発明により歪み補償を行う場合を説明する。
例えば一般に用いられている振幅変調の式によると、tが時刻を示すとして、角周波数ω1と角周波数ω2の信号{cos(ω1・t)+cos(ω2・t)}を振幅変調した結果yは式5のように示される。ここで、δは変調度を示しており、プリディストーション方式においては例えば振幅回路に対する制御信号の振幅を調整することにより当該変調度δを変化させることができる。また、(ω2−ω1)は振幅変調信号の角周波数を示している。
【0073】
【数5】
【0074】
また、FETから構成される増幅器におけるAM−AM変換を振幅変調器41を用いてモデル化した上記図13(a)では振幅変調器41への制御信号を+cos{(ω2−ω1)・t}で表したが、プリディストーションにおける振幅回路では、FETのAM−AM変換により発生する振幅歪みに対して逆位相の振幅歪みを与えることで歪み補償を行うため、プリディストーションにおける振幅回路への制御信号は−cos{(ω2−ω1)・t}で表す。
また、上記式5を分解すると、式6のように示される。
【0075】
【数6】
【0076】
ここで、図4(a)には、上記式6に示した振幅変調された結果の信号yのスペクトラムの一例を示してあり、横軸は角周波数を示しており、縦軸は信号の振幅のレベルを示している。
同図(a)に示したスペクトラムでは、角周波数ω1の信号が上記式6の最右辺の第1項及び第6項で表される主信号の成分に相当し、角周波数ω2の信号が上記式6の最右辺の第2項及び第3項で表される主信号の成分に相当し、角周波数(2・ω2−ω1)の信号が上記式6の最右辺の第5項で表される上側振幅歪みの成分に相当し、角周波数(2・ω1−ω2)の信号が上記式6の最右辺の第4項で表される下側振幅歪みの成分に相当している。
【0077】
また、同図(b)には、同図(a)に示した2つの振幅歪みのそれぞれをベクトル表示したものを示している。
また、振幅変調に用いられる上記した制御信号−cos{(ω2−ω1)・t}の位相をφだけ変化させると、振幅変調した結果の信号y’は式7に示されるようになる。
【0078】
【数7】
【0079】
上記式7では、角周波数(2・ω2−ω1)の振幅歪みが右辺の第5項で表され、当該振幅歪みの位相が時計回りにφだけ回転しており、また、角周波数(2・ω1−ω2)の振幅歪みが右辺の第4項で表され、当該振幅歪みの位相が反時計回りにφだけ回転している。
図4(c)には、上記式7に示したようにそれぞれ(+φ)或いは(−φ)だけ位相が回転した場合における上下の角周波数の2つの振幅歪みをベクトル表示してある。
【0080】
次に、図5(a)〜図5(c)を参照して、上記式7に示したような2つの振幅歪みを用いて、増幅器で発生する周波数(2・f2−f1)の上側3次歪み及び周波数(2・f1−f2)の下側3次歪みをキャンセルする仕方の一例を示す。
図5(a)には、増幅器で発生する周波数(2・f1−f2)の下側3次歪みを表すベクトルi1及び周波数(2・f2−f1)の上側3次歪みを表すベクトルi2として、上記図15(c)で示したのと同様なベクトルを示してある。
【0081】
また、図5(a)には、振幅回路への制御信号を+φだけ位相回転させて本発明に係る振幅回路により発生させる周波数(2・f2−f1)の上側振幅歪み及び周波数(2・f1−f2)の下側振幅歪みをそれぞれベクトルp1及びベクトルp2として示してあり、本発明に係る位相回路により発生させる周波数(2・f2−f1)の上側位相歪み及び周波数(2・f1−f2)の下側位相歪みをそれぞれベクトルq1及びベクトルq2として示してある。
【0082】
また、図5(b)には、下側周波数帯において歪み補償用に発生させる振幅歪みp1と位相歪みq1との合成ベクトルr1と、上側周波数帯において歪み補償用に発生させる振幅歪みp2と位相歪みq2との合成ベクトルr2を示してある。そして、本例では、下側周波数帯において増幅器で発生する歪みi1と歪み補償用の歪み(合成ベクトル)r1とが逆ベクトルの関係となるようにしてあり、この場合、下側周波数帯において増幅器で発生する歪みを完全に相殺することができる。
【0083】
一方、本例では、上側周波数帯において、増幅器で発生する歪みi2と歪み補償用の歪み(合成ベクトル)r2とが逆ベクトルの関係にはないため、残歪みとして差のベクトルs2(=i2−r2)が残ってしまうが、例えば従来のプリディストーションにより歪み補償した場合に残ってしまう上記図15(d)に示したのと同様な歪みのベクトルn2と比較した場合には、本発明を適用した場合に残る歪みs2の方が小さくなる。
【0084】
このように、本発明を適用した場合には、例えば従来のプリディストーション歪み補償と比べて、歪み補償後に残ってしまう周波数(2・f2−f1)の上側3次歪みと周波数(2・f1−f2)の下側3次歪みとのアンバランスを改善することができ、これにより、良好な歪み補償を実現することができる。
【0085】
【発明の実施の形態】
本発明に係る実施例を図面を参照して説明する。
以下の実施例では、本発明に係るプリディストーション歪み補償装置をプリディストーション方式により増幅器で発生する歪みを補償する歪み補償回路に適用した場合を示し、このような歪み補償回路を備えた増幅装置を例として示す。
【0086】
まず、本発明の第1実施例に係る増幅装置を説明する。
図1には、本例の増幅装置の回路構成例を示してあり、本例の増幅装置には、分岐部1と、例えば遅延線から構成された遅延手段2と、2乗検波器(2乗検波回路)3と、A/D(Analog to Digital)変換器4と、位相補正用のテーブル5aと、振幅補正用のテーブル5bと、2つのD/A(Digital to Analog)変換器6a、6bと、D/A変換器6a、6bからの出力の折り返し成分を除去するための2つのLPF(Low Pass Filter)7a、7bと、主信号(増幅対象となる信号)の位相を制御するための位相回路8と、主信号の振幅を制御するための振幅回路9と、主信号を増幅するための増幅器(主増幅器)10と、分岐部11と、歪み検知回路12と、テーブル更新回路13と、後述するVCO(Voltage Controlled Oscillator)16の発振周波数を制御するためのVCO制御回路14と、D/A変換器15と、D/A変換器6bに対して駆動するVCO16と、デジタル処理部18のクロック信号発生器17とが備えられている。
【0087】
また、本例では、A/D変換器4と、2つのテーブル5a、5bと、2つのD/A変換器6a、6bと、テーブル更新回路13と、VCO制御回路14と、D/A変換器15と、VCO16と、クロック信号発生器17がデジタル処理部18に含まれている。
【0088】
なお、本例では2乗検波器3を用いたが、例えば信号の包絡線成分を取り出すことが出来る機能を有する検波器であればよく、必ずしも検波方式は2乗検波に限られない。
また、2乗検波器3の出力に対して、例えば高周波成分除去のためのLPFが付加されてもよい。
【0089】
本例の増幅装置では、増幅対象となる例えば周波数f1の信号及び周波数f2の信号を含んだRF(Radio Frequency)帯の信号が分岐部1に入力される。
分岐部1は、入力される信号を2つの信号に分岐し、一方の分岐信号を遅延手段2を介して位相回路8へ出力し、他方の分岐信号を2乗検波器3へ出力する。
【0090】
2乗検波器3は、分岐部1から入力される他方の分岐信号の瞬時的な振幅レベルを検出し、当該検出結果をA/D(Analog to Digital)変換器4へ出力する。
A/D変換器4は、2乗検波器3から入力される振幅レベルの検出結果をアナログ信号からデジタル信号へ変換して位相補正用のテーブル5a及び振幅補正用のテーブル5bへ出力する。
【0091】
位相補正用のテーブル5aは、位相を補正するための位相補正データを振幅レベルと対応付けてメモリに記憶しており、当該記憶内容に基づいて、A/D変換器4から入力される振幅レベルの検出結果に対応した位相補正データを読み出してD/A(Digital to Analog)変換器6aへ出力する。
D/A変換器6aは、位相補正用のテーブル5aから入力される位相補正データをデジタル信号からアナログ信号へ変換してLPF7aへ出力する。
LPF7aは、D/A変換器6aの出力から折り返し成分を除去して、信号を位相回路8へ出力する。
【0092】
振幅補正用のテーブル5bは、振幅を補正するための振幅補正データを振幅レベルと対応付けてメモリに記憶しており、当該記憶内容に基づいて、A/D変換器4から入力される振幅レベルの検出結果に対応した振幅補正データを読み出してD/A変換器6bへ出力する。
D/A変換器6bは、振幅補正用のテーブル5bから入力される振幅補正データをデジタル信号からアナログ信号へ変換してLPF7bへ出力する。
LPF7bは、D/A変換器6bの出力から折り返し成分を除去して、信号を振幅回路9へ出力する。
【0093】
なお、本例では、位相補正用のD/A変換器6aでは後述するクロック信号発生器17から入力されるクロック信号に基づいてD/A変換処理が行われ、また、振幅補正用のD/A変換器6bでは後述するクロック信号発生器17から入力されるクロック信号及び後述するVCO16から入力される信号に基づいてD/A変換処理が行われる。
【0094】
分岐部1から遅延手段2へ出力される一方の分岐信号は、上記した2乗検波器3とA/D変換器4と位相補正用テーブル5a及び振幅補正用テーブル5bと2つのD/A変換器6a、6bと2つのLPF7a、7bから成る処理系により他方の分岐信号(当該一方の分岐信号に対応したもの)の振幅レベルに対応した位相補正データの信号及び振幅補正データの信号が位相回路8や振幅回路9に入力されるタイミングと同期するように、当該遅延手段2により遅延させられる。
【0095】
このような遅延により、位相回路8は、遅延手段2から入力される一方の分岐信号に対して、当該一方の分岐信号の振幅レベルに対応した位相補正データに基づく位相歪みを与えて振幅回路9へ出力する。
【0096】
振幅回路9は、例えば後述するクロック信号発生器17と後述するVCO16との発振周波数が同じである場合には、上記した位相回路8と同様に、位相回路8から入力される一方の分岐信号に対して、当該一方の分岐信号の振幅レベルと位相差がゼロで同期した振幅補正データに基づく振幅歪みを与えて主増幅器10へ出力する。
【0097】
また、振幅回路9は、例えば後述するクロック信号発生器17と後述するVCO16との発振周波数が異なる場合には、位相回路8から入力される一方の分岐信号に対して、当該一方の分岐信号の振幅レベルに対してクロック信号発生器17の発振周波数とVCO16の発振周波数との差の周波数に対応した位相差をもって同期した振幅補正データに基づく振幅歪みを与えて主増幅器10へ出力する。なお、この位相差は例えば上記図5(a)に示した位相差φに相当する。
【0098】
主増幅器10は、例えばFETを用いて共通増幅器として構成されており、振幅回路9から入力される信号を増幅して当該増幅信号を分岐部11を介して出力する。この際に、主増幅器10で発生する位相歪み及び振幅歪みが位相回路8で与えられた位相歪み及び振幅回路9で与えられた振幅歪みにより補償され、主増幅器10からは歪みが補償された増幅信号が分岐部11を介して出力される。
【0099】
また、分岐部11は、主増幅器10から入力される増幅信号の一部を分岐して、当該分岐信号を歪み検知回路12へ出力する。
歪み検知回路12は、分岐部11から入力される分岐信号に含まれる歪み補償後に残っている周波数(2・f2−f1)の上側3次歪み成分及び周波数(2・f1−f2)の下側3次歪み成分を検出し、当該検出結果をテーブル更新回路13及びVCO制御回路14へ出力する。
【0100】
テーブル更新回路13は、歪み検知回路12から入力される検出結果に基づいて、分岐部11により取得される分岐信号に含まれる歪み成分が例えば最少となるような位相補正データ及び振幅補正データを計算して当該計算結果を各テーブル5a、5bへ出力することにより、当該各テーブル5a、5bに記憶される位相補正データ及び振幅補正データを最良の値とするように書き換える。
【0101】
VCO制御回路14は、歪み検知回路12から入力される検出結果に関して、周波数(2・f2−f1)の上側3次歪みのレベルと周波数(2・f1−f2)の下側3次歪みのレベルとの差が例えば最少となるように、後述するVCO16の発振周波数を調整するための制御信号をD/A変換器15へ出力する。
【0102】
D/A変換器15は、VCO制御回路14から入力される制御信号をデジタル信号からアナログ信号へ変換してVCO16へ出力する。
VCO16は、VCO制御回路14からD/A変換器15を介して入力される制御信号に対応した周波数の信号を発振してD/A変換器6bへ出力する。
クロック信号発生器17は、例えば一定の周波数のクロック信号を発振して、当該クロック信号をデジタル処理部18に備えられた2つのD/A変換器6a、6bなどの各処理部4、5a、5b、6a、6b、13〜16へ供給する。
【0103】
本例では、このようなフィードバック系を用いて位相補正データ及び振幅補正データの更新処理や振幅補正データの位相制御の更新処理を行うことにより、例えぱ温度変化や経年変化の影響にかかわらず有効に動作することが可能な増幅装置を実現している。
【0104】
また、上述のように、一方の分岐信号に与えられる位相歪みや振幅歪みとしては、主増幅器10で発生する位相歪みや振幅歪みを打ち消すことができるような歪みを発生する。このため、例えば主増幅器10の特性が入カレベルに応じてAM−AM変換やAM−PM変換を生じることに対応して、主増幅器10で発生する位相歪みや振幅歪みを良好に補償することができるような位相補正データ及び振幅補正データが各テーブル5a、5bに設定されるようにし、これにより、増幅装置の全体として歪みを低減させることが実現される。
【0105】
以上のように、本例の増幅装置では、主増幅器10により増幅する信号の包絡線を検波して当該包絡線に基づいてプリディストーション部の位相回路8及び振幅回路9を制御してプリディストーション方式により歪み補償を行う回路において、振幅回路9を制御するための振幅補正データと当該振幅回路9に入力する歪み補償対象となる信号(一方の分岐信号)のレベルとの間に位相差を与えることにより、上側周波数帯の3次歪みと下側周波数の3次歪みとにアンバランスが存在するような主増幅器10で発生する歪みを良好に歪み補償する。
【0106】
更に具体的には、本例の増幅装置では、例えば周波数f1の信号及び周波数f2の信号を主増幅器10で増幅するに際して、振幅補正データをデジタル信号からアナログ信号へ変換するためのD/A変換器6bを駆動するためのクロック用VCO16の発振周波数をクロック信号発振器17の発振周波数に対して変化させることにより、振幅回路9で発生させる周波数(2・f2−f1)の上側3次歪みの位相と周波数(2・f1−f2)の下側3次歪みの位相を変化させ、これにより、例えば従来と比べて、歪み補償後に残る周波数(2・f2−f1)の上側3次歪みと周波数(2・f1−f2)の下側3次歪みのアンバランスを改善しており、本例のような増幅装置は増幅器の線形化に役立つことができる。
【0107】
なお、上記した分岐部11や歪み検知回路12やテーブル更新回路13から構成されるフィードバック系や、分岐部11や歪み検知回路12やVCO制御回路14やD/A変換器15から構成されるフィードバック系は、必ずしも備えられなくともよい。
また、本例では、位相補正用のテーブル5a及びD/A変換器6aと振幅補正用のテーブル5b及びD/A変換器6bとを別個のものとして備えたが、例えば位相補正用と振幅補正用とでテーブルやD/A変換器が共用化されてもよい。
【0108】
また、主信号に対して位相歪みを与えるための位相回路8と、主信号に対して振幅歪みを与えるための振幅回路9の並び順としては、本例のように位相回路8の後段に振幅回路9が備えられてもよく、或いは、振幅回路9の後段に位相回路8が備えられる構成が用いられてもよい。
【0109】
ここで、本例では、位相回路8の機能により位相歪み発生手段が構成されており、振幅回路9の機能により振幅歪み発生手段が構成されている。
また、本例では、位相回路8を制御するための位相補正データの信号が位相歪み制御信号に相当し、振幅回路9を制御するための振幅補正データの信号が振幅歪み制御信号に相当する。
【0110】
また、本例では、2乗検波器3やA/D変換器4や位相補正用のテーブル5aやD/A変換器6aやLPF7aを用いて位相歪み制御信号供給回路が構成されており、2乗検波器3やA/D変換器4や振幅補正用のテーブル5bやD/A変換器6bやVCO16やLPF7bを用いて振幅歪み制御信号供給回路が構成されており、そして、位相歪み制御信号供給回路と振幅歪み制御信号供給回路から制御信号供給手段が構成されている。
また、本例では、分岐部11や歪み検知回路12やVCO制御回路14やD/A変換器15の機能により位相差調整手段が構成されている。
【0111】
次に、本発明の第2実施例に係る増幅装置を説明する。
図2には、本例の増幅装置の回路構成例を示してある。
ここで、本例の増幅装置の構成や動作は、振幅補正データの位相を変化させる構成部分が異なるという点を除いては、例えば上記第1実施例の図1に示した増幅装置と同様であるため、本例では異なる部分を詳しく説明する。
【0112】
本例の増幅装置には、上記図1に示した増幅装置と比較して、上記図1に示したVCO16が備えられていない代わりに、振幅補正用のD/A変換器6bとLPF7bとの間に位相回路21が備えられており、また、上記図1に示したフィードバック系のVCO制御回路14及びD/A変換器15が備えられていない代わりに、フィードバック系の位相制御回路22とD/A変換器23が備えられている。
【0113】
位相回路21は、D/A変換器6bから出力される振幅回路9に対する振幅補正データの信号の位相を回転させて、当該位相回転後の信号をLPF7bへ出力する。
位相制御回路22は、歪み検知回路12から入力される検出結果に関して、周波数(2・f2−f1)の上側3次歪みのレベルと周波数(2・f1−f2)の下側3次歪みのレベルとの差が例えば最少となるように、位相回路21により振幅補正データに対して与えられる位相変化量を調整するための制御信号をD/A変換器23へ出力する。
D/A変換器23は、位相制御回路22から入力される制御信号をデジタル信号からアナログ信号へ変換して位相回路21へ出力する。
【0114】
このような構成により、振幅回路9では、例えば位相回路21による位相回転量がゼロである場合には、位相回路8から入力される一方の分岐信号に対して、当該一方の分岐信号の振幅レベルと位相差がゼロで同期した振幅補正データに基づく振幅歪みを与えて主増幅器10へ出力する。
また、振幅回路9では、例えば位相回路21による位相回転量がゼロではない場合には、位相回路8から入力される一方の分岐信号に対して、当該一方の分岐信号の振幅レベルに対して位相回路21で与えられる位相差をもって同期した振幅補正データに基づく振幅歪みを与えて主増幅器10へ出力する。
【0115】
以上のように、本例の増幅装置では、例えば周波数f1の信号及び周波数f2の信号を主増幅器10で増幅するに際して、振幅補正データの信号を位相回路21により位相回転させて、振幅回路9で発生させる周波数(2・f2−f1)の上側3次歪みの位相と周波数(2・f1−f2)の下側3次歪みの位相を変化させることにより、例えば上記第1実施例で述べたのと同様に、良好な歪み補償を実現することができる。
【0116】
なお、本例では、D/A変換器6bとLPF7bとの間に位相回路21を備えたが、例えばLPF7bと振幅回路9との間に位相回路21を備えるような構成においても、本例と同様な効果を得ることができる。
【0117】
ここで、本例では、2乗検波器3やA/D変換器4や振幅補正用のテーブル5bやD/A変換器6bや位相回路21やLPF7bを用いて振幅歪み制御信号供給回路が構成されている。
また、本例では、分岐部11や歪み検知回路12や位相制御回路22やD/A変換器23の機能により位相差調整手段が構成されている。
【0118】
次に、本発明の第3実施例に係る増幅装置を説明する。
図3には、本例の増幅装置の回路構成例を示してある。
ここで、本例の増幅装置の構成や動作は、振幅補正データの位相を変化させる構成部分が異なるという点を除いては、例えば上記第1実施例の図1に示した増幅装置と同様であるため、本例では異なる部分を詳しく説明する。
【0119】
本例の増幅装置には、上記図1に示した増幅装置と比較して、上記図1に示したVCO16が備えられていない代わりに、振幅補正用のD/A変換器6bとLPF7bとの間に遅延回路31が備えられており、また、上記図1に示したフィードバック系のVCO制御回路14及びD/A変換器15が備えられていない代わりに、フィードバック系の遅延制御回路32とD/A変換器33が備えられている。
【0120】
遅延回路31は、振幅補正用のD/A変換器6bから出力される振幅補正データの信号を遅延させることにより当該信号の位相を回転させ、当該位相回転後の信号をLPF7bへ出力する。
遅延制御回路32は、歪み検知回路12から入力される検出結果に関して、周波数(2・f2−f1)の上側3次歪みのレベルと周波数(2・f1−f2)の下側3次歪みのレベルとの差が例えば最少となるように、遅延回路31により振幅補正データの信号に対して与えられる遅延量を調整するための制御信号をD/A変換器33へ出力する。
D/A変換器33は、遅延制御回路32から入力される制御信号をデジタル信号からアナログ信号へ変換して遅延回路31へ出力する。
【0121】
このような構成により、振幅回路9では、例えば遅延回路31による遅延量がゼロである場合には、位相回路8から入力される一方の分岐信号に対して、当該一方の分岐信号の振幅レベルと位相差がゼロで同期した振幅補正データに基づく振幅歪みを与えて主増幅器10へ出力する。
また、振幅回路9では、例えば遅延回路31による遅延量がゼロではない場合には、位相回路8から入力される一方の分岐信号に対して、当該一方の分岐信号の振幅レベルに対して遅延回路31で与えられる遅延量に対応する位相差をもって同期した振幅補正データに基づく振幅歪みを与えて主増幅器10へ出力する。
【0122】
以上のように、本例の増幅装置では、例えば周波数f1の信号及び周波数f2の信号を主増幅器10で増幅するに際して、振幅補正データの信号に対して遅延回路31により遅延を与えて、当該遅延時間に対応した位相回転に応じて振幅回路9で発生させる周波数(2・f2−f1)の上側3次歪みの位相と周波数(2・f1−f2)の下側3次歪みの位相を変化させることにより、例えば上記第1実施例で述べたのと同様に、良好な歪み補償を実現することができる。
【0123】
なお、本例では、D/A変換器6bとLPF7bとの間に遅延回路31を備えたが、例えばLPF7bと振幅回路9との間に遅延回路31を備えるような構成においても、本例と同様な効果を得ることができる。
【0124】
ここで、本例では、2乗検波器3やA/D変換器4や振幅補正用のテーブル5bやD/A変換器6bや遅延回路31やLPF7bを用いて振幅歪み制御信号供給回路が構成されている。
また、本例では、分岐部11や歪み検知回路12や遅延制御回路32やD/A変換器33の機能により位相差調整手段が構成されている。
【0125】
ここで、本発明に係るプリディストーション歪み補償装置や増幅装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
【0126】
例えば、プリディストーション歪み補償装置と増幅器とは別個に構成されてもよく、或いは、一体としてプリディストーション歪み補償機能付きの増幅装置として構成されてもよい。
また、本発明に係る技術を例えばプリディストーション歪み補償方法や当該方法を実現するためのプログラム等として提供することも可能である。
【0127】
また、以上に示した実施例では、信号を遅延させる遅延手段2の一例として、遅延線を用いたが、他の構成から成る遅延回路を用いることも可能である。
また、以上に示した実施例では、周波数f1の信号と周波数f2の信号との2波を増幅装置により処理する場合を示したが、例えばn≧3としてn波を処理する装置に本発明を適用することも可能である。
また、本発明に係るプリディストーション機能は、特に、例えばW−CDMAやマルチキャリアなどの信号を送信する通信機の送信部などに設けられるのに適している。
【0128】
また、本発明のように振幅歪み制御信号と増幅対象信号のレベルとを位相差が非ゼロで同期させるような技術を、例えばプリディストーション歪み補償以外の歪み補償に適用することも可能であり、この場合には、例えば位相歪み発生手段や振幅歪み発生手段が増幅器の後段のように増幅器の前段以外の所に備えられるような構成を用いることも可能であり、つまり、増幅器で発生する3次歪みを低減させるための位相歪みや振幅歪みを増幅器の後段などで増幅後の信号に対して発生させるような構成を用いることも可能である。
【0129】
また、本発明に係るプリディストーション歪み補償装置や増幅装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがROM(Read Only Memory)に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー(登録商標)ディスクやCD(Compact Disc)−ROM等のコンピュータにより読み取り可能な記録媒体や当該プログラム(自体)として把握することもでき、当該制御プログラムを記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【0130】
【発明の効果】
以上説明したように、本発明に係るプリディストーション歪み補償装置によると、複数の周波数成分から構成される増幅対象となる信号を増幅する増幅器で発生する3次歪みを低減させるために、増幅対象信号のレベルと位相差がゼロで同期した当該増幅対象信号の差周波数成分を有した位相歪み制御信号を生成するとともに、増幅対象信号のレベルと位相差が非ゼロで同期した当該増幅対象信号の差周波数成分を有した振幅歪み制御信号を生成し、増幅器の前段において増幅対象信号に対して位相歪み制御信号に基づく位相歪みを発生させるとともに、増幅器の前段において増幅対象信号に対して振幅歪み制御信号に基づく振幅歪みを発生させるようにしたため、例えば従来と比べて、増幅器で発生する上側3次歪みと下側3次歪みとのアンバランスを改善することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例に係る歪み補償回路を備えた増幅装置の構成例を示す図である。
【図2】 本発明の第2実施例に係る歪み補償回路を備えた増幅装置の構成例を示す図である。
【図3】 本発明の第3実施例に係る歪み補償回路を備えた増幅装置の構成例を示す図である。
【図4】 振幅変調結果の信号スペクトラムの一例を示す図である。
【図5】 本発明に係るプリディストーション歪み補償の一例を説明するための図である。
【図6】 従来例に係るプリディストーション方式による歪み補償機能付き増幅装置の構成例を示す図である。
【図7】 増幅器から出力される増幅後の信号の一例を示す図である。
【図8】 周波数f1の信号と周波数f2の信号との2波をFETにより増幅する場合におけるドレイン電圧の一例を示す図である。
【図9】 FETで処理される信号の包絡線の一例を示す図である。
【図10】 FETにおけるAM−AM変換の特性例を示す図である。
【図11】 FETで処理される信号の包絡線の一例を示す図である。
【図12】 FETにおけるAM−PM変換の特性例を示す図である。
【図13】 FETによるAM−AM変換の一例を説明するための図である。
【図14】 FETによるAM−PM変換の一例を説明するための図である。
【図15】 増幅器で発生する歪み及び従来例に係るプリディストーション歪み補償の一例を説明するための図である。
【符号の説明】
1、11・・分岐部、 2・・遅延手段、 3・・2乗検波器、
4・・A/D変換器、 5a、5b・・テーブル、
6a、6b、15、23、33・・D/A変換器、 7a、7b・・LPF、
8、21・・位相回路、 9・・振幅回路、 10・・主増幅器、
12・・歪み検知回路、 13・・テーブル更新回路、
14・・VCO制御回路、 16・・VCO、 17・・クロック信号発生器、
18・・デジタル処理部、 22・・位相制御回路、 31・・遅延回路、
32・・遅延制御回路、 41・・振幅変調器、 51・・位相変調器、
Claims (2)
- 複数の周波数成分から構成される増幅対象となる信号を増幅する増幅器で発生する3次歪みを低減させるための位相歪み及び振幅歪みを当該増幅器の前段において当該増幅対象信号に対して発生させるプリディストーション歪み補償装置において、
増幅器の前段において増幅対象信号に対して位相歪み制御信号に基づく位相歪みを発生させる位相歪み発生手段と、
増幅器の前段において増幅対象信号に対して振幅歪み制御信号に基づく振幅歪みを発生させる振幅歪み発生手段と、
増幅対象信号のレベルと位相差がゼロで同期した当該増幅対象信号の差周波数成分を有した位相歪み制御信号を位相歪み発生手段に対して供給し、増幅対象信号のレベルと位相差が非ゼロで同期した当該増幅対象信号の差周波数成分を有した振幅歪み制御信号を振幅歪み発生手段に対して供給する制御信号供給手段と、を備え、
制御信号供給手段により供給される振幅歪み制御信号と増幅対象信号のレベルとの位相差により、増幅器で発生する上側周波数帯の3次歪みと下側周波数帯の3次歪みとのアンバランス成分を低減させる、
ことを特徴とするプリディストーション歪み補償装置。 - 請求項1に記載のプリディストーション歪み補償装置において、
位相歪み発生手段は、位相歪み制御信号に基づいて信号の位相を変化させる位相回路から構成され、
振幅歪み発生手段は、振幅歪み制御信号に基づいて信号の振幅を変化させる振幅回路から構成され、
制御信号供給手段は、増幅対象信号のレベルに対応した位相歪み制御信号を当該増幅対象信号のレベルと位相差がゼロで同期させて位相回路に対して供給する位相歪み制御信号供給回路と、増幅対象信号のレベルに対応した振幅歪み制御信号を当該増幅対象信号のレベルと位相差が非ゼロで同期させて振幅回路に対して供給する振幅歪み制御信号供給回路とから構成された、
ことを特徴とするプリディストーション歪み補償装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002058179A JP4007826B2 (ja) | 2002-03-05 | 2002-03-05 | プリディストーション歪み補償装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002058179A JP4007826B2 (ja) | 2002-03-05 | 2002-03-05 | プリディストーション歪み補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258560A JP2003258560A (ja) | 2003-09-12 |
JP4007826B2 true JP4007826B2 (ja) | 2007-11-14 |
Family
ID=28668207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002058179A Expired - Fee Related JP4007826B2 (ja) | 2002-03-05 | 2002-03-05 | プリディストーション歪み補償装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4007826B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7792181B2 (en) | 2004-06-23 | 2010-09-07 | Nec Corporation | Linearity evaluation method using integrations weighted by probability density function, and circuit simulator, evaluation device, communication circuit, and program using the method |
JP4951238B2 (ja) * | 2005-12-27 | 2012-06-13 | パナソニック株式会社 | 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法 |
JP2008028746A (ja) * | 2006-07-21 | 2008-02-07 | Hitachi Kokusai Electric Inc | 歪み補償装置 |
WO2013053087A1 (zh) * | 2011-10-09 | 2013-04-18 | 中国科学院微电子研究所 | 压控振荡器装置及压控振荡器的校正方法 |
-
2002
- 2002-03-05 JP JP2002058179A patent/JP4007826B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003258560A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3696121B2 (ja) | 歪み改善回路 | |
JP4467319B2 (ja) | プリディストータ | |
US7831221B2 (en) | Predistortion system and amplifier for addressing group delay modulation | |
JP5634271B2 (ja) | 改良された増幅段用制御ループ | |
EP1895654B1 (en) | High frequency power amplifier distortion compensation device | |
KR100421145B1 (ko) | 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로 | |
JP4282955B2 (ja) | 歪み補償装置 | |
JPWO2006087864A1 (ja) | プリディストータ | |
JP2001053552A (ja) | フィードフォワード増幅回路、及びフィードフォワード増幅回路における非線形歪の補償方法。 | |
JP2002368547A (ja) | 歪み改善回路 | |
JP4007826B2 (ja) | プリディストーション歪み補償装置 | |
AU4633399A (en) | A predistorter | |
JP2002057533A (ja) | 前置歪み補償回路、低歪み電力増幅器、及びその制御方法 | |
JP3916905B2 (ja) | 歪み補償装置 | |
JP2008028746A (ja) | 歪み補償装置 | |
JP3916906B2 (ja) | 歪み補償装置 | |
JP2000261252A (ja) | 歪補償電力増幅回路 | |
JP2006093872A (ja) | Eer変調増幅装置 | |
EP3043468A1 (en) | Distortion compensation device and distortion compensation method | |
JP6769544B2 (ja) | 増幅装置、及び増幅方法 | |
JP2008154284A (ja) | 歪み補償装置 | |
JP2006217670A (ja) | 歪み補償装置 | |
JP2006217669A (ja) | 歪み補償装置 | |
US20030085762A1 (en) | Distortion compensation circuit | |
JP2008154283A (ja) | 歪み補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070828 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4007826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140907 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |