JP4003277B2 - ショットキバリアダイオードの製造方法 - Google Patents
ショットキバリアダイオードの製造方法 Download PDFInfo
- Publication number
- JP4003277B2 JP4003277B2 JP3449398A JP3449398A JP4003277B2 JP 4003277 B2 JP4003277 B2 JP 4003277B2 JP 3449398 A JP3449398 A JP 3449398A JP 3449398 A JP3449398 A JP 3449398A JP 4003277 B2 JP4003277 B2 JP 4003277B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- impurity
- forming
- concentration region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、逆方向電流ＩＲを増大させることなく、順方向電圧ＶＦを低くすることができるショットキバリアダイオードの製造方法に関する。
【０００２】
【従来の技術】
図４は一般的なショットキバリアダイオードのチップ断面図である。Ｎ++型のシリコン基板１上にＮ型のエピタキシャル層２が形成され、このエピタキシャル層２表面には環状にＰ型のガードリング層４が設けられている。エピタキシャル層２上には環状に酸化膜５が形成され、ガードリング層４の内側にできた開口部（図示せず）にショットキメタルであるチタン６がエピタキシャル層２と接触するように形成されている。なお、７はニッケル、８はアルミニウムからなる電極である。
【０００３】
ショットキバリアダイオードは金属と半導体とを面接触させて整流作用をもたせたダイオードであり、ＰＮ接合のダイオードと比べると、スイッチング速度が速い、順方向電圧ＶＦが低いなどの利点がある反面、逆方向電流ＩＲが一般的に大きい、耐圧が低いなどの欠点がある。
【０００４】
近年、消費電力の削減のため、順方向電圧ＶＦをさらに低くしたショットキバリアダイオードが要望されている。
【０００５】
ショットキバリアダイオードの順方向電圧ＶＦを低くするには、例えばショットキメタル−半導体界面のバリアハイトΦＢが低くなるようなメタル材料を選択するといった手段や、エピタキシャル層を薄型化したり、エピタキシャル層の不純物濃度を大きくするなどしてエピタキシャル層の抵抗値を下げるといった手段により行うことができる。
【０００６】
ところが、上記のような手段では順方向電圧ＶＦを低くすることができる一方、逆方向電流ＩＲが大きくなってしまうという不都合が起こる。このため、逆方向電流ＩＲが大きくなることなく順方向電圧ＶＦを小さくすることができる理想的なショットキバリアダイオードの開発が強く望まれている。
【０００７】
これを実現するショトキバリアダイオードとして、図５に示す構成が特開平８−６４８４５号公報で提案されている。その構成は図５に示すように、Ｎ++型のシリコン基板１上に形成されたＮ型のエピタキシャル層２内に、このエピタキシャル層２の不純物濃度よりも大きな不純物濃度を有する高濃度領域３が埋め込まれている。比抵抗の低い高濃度領域３を設けることにより、ショットキ接合部の直下のみシリーズ抵抗が下がり、順方向電圧ＶＦを低くすることができる。ただし、高濃度領域３はエピタキシャル層２の表面にまで達していないため、ショットキ接合付近とガードリング接合まわりのエピタキシャル層の比抵抗は、初期の値のままで維持でき、逆方向電流ＩＲが大きくなることがない。なお、高濃度領域３はエピタキシャル層２の表面から不純物をイオン注入することにより形成している。
【０００８】
【発明が解決しようとする課題】
ところで、エピタキシャル層の表面からのイオン注入によりエピタキシャル層の内部に高濃度領域を形成するには、非常に大きなエネルギでイオン注入する必要がある。しかし、高エネルギでイオン注入すると、エピタキシャル層の表面付近にダメージが与えられ、ショットキ接合面に単結晶でない部分（結晶欠陥）が生じる。このため、ショットキ接合がくずれ、そこからリーク電流が発生して、ショットキ接合面の逆方向電流ＩＲが大きくなってしまう。
【０００９】
また、「電子材料 １９８５年８月Ｐ１２１〜１２８ 高耐圧ショットキバリアダイオード」に記載があるように、エピタキシャル層表面にできた結晶欠陥が原因となり、エピタキシャル層中およびエピタキシャル層と酸化膜界面に再結合センターが発生し、逆方向電流ＩＲが理論値より高い値を示すことがある。
【００１０】
本発明は上記問題点を解決するためのものであり、逆方向電流ＩＲを増大させることなく順方向電圧ＶＦを低くすることができるショットキバリアダイオードの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明のショットキバリアダイオードの製造方法は、半導体基板表面の所定領域に半導体基板と同じ導電型を有する不純物層を形成する第１の工程と、不純物層を含む半導体基板の主面に第１のエピタキシャル層を形成する第２の工程と、第１のエピタキシャル層を形成すると同時に、不純物層の不純物を第１のエピタキシャル層の表面に達するまでオートドープさせることにより、第１のエピタキシャル層の表面に達する第１のエピタキシャル層よりも不純物濃度の大きい高濃度領域を形成する第３の工程と、高濃度領域を含む前記第１のエピタキシャル層の上に第２のエピタキシャル層を形成する第４の工程とを含むことを特徴とする。
【００１２】
本発明のショットキバリアダイオードによれば、ショットキ接合面の直下に比抵抗の小さい高濃度領域がシリコン基板と接するように形成されることから、ダイオードのシリーズ抵抗を下げ、順方向電圧ＶＦを低くすることができる。また、高濃度領域は第２のエピタキシャル層で覆われ、ショットキ接合付近とガードリング接合まわりのエピタキシャル層の比抵抗は、初期の値のままで維持できるため、逆方向電流ＩＲが大きくなることはない。
【００１３】
また、本発明は、第１のエピタキシャル層の形成と同時に、シリコン基板に形成した不純物層をオートドープさせて、高濃度領域を形成する。この方法により得られたショットキバリアダイオードの濃度プロファイルは、エピタキシャル層の表面からのイオン注入により高濃度領域を形成する従来の方法と比べ、シリコン基板付近の不純物濃度が大きくなるため、エピタキシャル層の抵抗値が小さくなり、順方向電圧ＶＦをより低くすることができる。その一方で、第１のエピタキシャル層の上に第２のエピタキシャル層を形成するため、第２のエピタキシャル層を含む基板の主面が結晶欠陥の無い良好な状態に保たれ、逆方向電流ＩＲが増大することはない。
【００１４】
また、シリコン基板表面の不純物層を第１のエピタキシャル層表面に達するまでオートドープさせ、この後、第２のエピタキシャル層を形成して高濃度領域を埋め込む。このため、不純物層のオートドープをエピタキシャル層の途中で止めるといった条件設定が必要なく、容易にエピタキシャル層内に高濃度領域を形成することができる。さらに高濃度領域と第２のエピタキシャル層表面との距離の制御も容易である。
【００１５】
【発明の実施の形態】
図１は本発明によるショットキバリアダイオードのチップ断面図である。Ｎ++型のシリコン基板１上にはＮ型の第１のエピタキシャル層２ａが形成され、第１のエピタキシャル層２ａ内にはＮ+型の高濃度領域３が設けられている。高濃度領域３を含む第１のエピタキシャル層２ａ上にはＮ型の第２のエピタキシャル層２ｂが形成され、高濃度領域３がショットキ接合面に露出しないように形成されている。第２のエピタキシャル層２ｂ表面から第１のエピタキシャル層２ａにかけて環状にＰ型のガードリング層４が形成されている。第２のエピタキシャル層２ｂ表面には環状の酸化膜５が形成され、その開口部（図示せず）には第２のエピタキシャル層２ｂと接合するようにチタンからなるショットキメタル６、およびニッケル７、アルミニウム８からなる電極が形成されている。
【００１６】
本実施の形態では、シリコン基板１は不純物濃度が３〜４×１０19ｃｍ-3、比抵抗が３ｍΩｃｍ（好適範囲は１〜４ｍΩｃｍ）、第１および第２のエピタキシャル層２ａ，２ｂは不純物濃度が５×１０19ｃｍ-3で比抵抗が２Ωｃｍとなるように設定した。高濃度領域の不純物濃度は、第１のエピタキシャル層の不純物濃度よりも大きく、かつ第２のエピタキシャル層２ｂが単結晶として形成できる濃度範囲とすればよく、例えば１×１０19ｃｍ-3と設定した。
【００１７】
このように、第１のエピタキシャル層内に高濃度領域を形成したため、ショットキ接合部直下のシリーズ抵抗が下がり、エピタキシャル層の厚さを薄くしたり、エピタキシャル層全体の比抵抗を下げることなく順方向電圧ＶＦを低くすることができる。高濃度領域は第２のエピタキシャル層で覆われ、ショットキ接合付近とガードリング接合まわりのエピタキシャル層の比抵抗は高いままで保たれるため、逆方向電流ＩＲが増大することがない。
【００１８】
次に、このショットキバリアダイオードの製造方法について図２（ａ）〜（ｄ）を参照しながら説明する。
【００１９】
まず、砒素をドーピングしたＮ++型のシリコン基板１を用意し、中央部に４２０〜４８０μｍ角の開口部（図示せず）を残して酸化膜５を形成した。この開口部にＮ型不純物であるリンを蒸着または塗布した後、シリコン基板中に若干拡散し、不純物層９を形成した。この状態を図２（ａ）に示す。なお、Ｎ型不純物にはアンチモン、砒素を用いてもよい。
【００２０】
次いで、シリコン基板１表面の酸化膜５を除去した後、シリコン基板１の全面に第１のエピタキシャル層２ａを４μｍ形成した。このとき、第１のエピタキシャル層２ａ形成と同時に下方から不純物層９がオートドープし、Ｎ+の高濃度領域３が形成される。この際、不純物層９を第１のエピタキシャル層２ａの表面に達するまでオートドープさせるため、エピタキシャル層の途中で止めるといった複雑な条件設定を行う必要がない。この状態を図２（ｂ）に示す。高濃度領域３は、この上にエピタキシャル層が単結晶として成長できる表面濃度とする必要があり、１×１０19ｃｍ-3以下であることが望ましい。
【００２１】
次いで、高濃度領域３を含む第１のエピタキシャル層２ａの全面に第２のエピタキシャル層を２μｍ形成し、高濃度領域３を内部に埋め込んだ。この状態を図２（ｃ）に示す。
【００２２】
次いで、第２のエピタキシャル層２ｂの表面からＰ型不純物であるボロンを拡散して、環状のガードリング層４を形成した。この後、ＣＶＤ、コンタクト窓エッチを行いチタンからなるショットキメタル６、ニッケル７、アルミニウム８の電極を順に形成し、ショットキバリアダイオードを完成した。この状態を図２（ｄ）に示す。
【００２３】
図３（ａ）は、図１に示された本発明のショットキバリアダイオードの濃度プロファイルを図示したもので、第２のエピタキシャル層２ｂは表面に薄く形成され、高濃度領域３は第１、第２のエピタキシャル層２ａ，２ｂの界面付近からシリコン基板１までほぼ同じ不純物濃度を保っている。このため、エピタキシャル層の表面の不純物濃度を小さくしてバリアの形成し易さを確保すると共に、比抵抗を低く保つことができ、順方向電圧を十分に下げることができる。一方、図３（ｂ）は、エピタキシャル層２内にイオンを注入して高濃度領域３を形成した従来のショットキバリアダイオード（図５に例示）の濃度プロファイルを図示したものである。この例示した従来例では、シリコン基板１に近づくに従って濃度が小さくなり、この部分の比抵抗が大きくなるため、順方向電圧を十分に下げられないが、本発明では、比抵抗を小さくし順方向電圧を十分に下げられる。
【００２４】
なお、本実施の形態では、Ｎ型シリコン基板を用いた場合を示したが、これに限ることなくＰ型シリコン基板を用いた場合でも同等の効果を得ることができる。
【００２５】
【発明の効果】
以上説明したように本発明によれば、エピタキシャル層の表面に欠陥が生じることがなく高濃度領域が形成できるため、ショットキバリアダイオードの逆方向電流ＩＲを増大させることなく順方向電圧ＶＦを小さくすることができる。
【図面の簡単な説明】
【図１】本発明のショットキバリアダイオードを示す断面図
【図２】本発明のショットキバリアダイオードの製造方法を説明する図
【図３】（ａ）本発明によるショットキバリアダイオードの濃度プロファイルを示す図
（ｂ）従来のショットキバリアダイオードの濃度プロファイルを示す図
【図４】従来のショットキバリアダイオードを示す断面図
【図５】特開平８−６４８４５号公報に開示されたショットキバリアダイオードを示す断面図
【符号の説明】
１ シリコン基板
２ エピタキシャル層
２ａ 第１のエピタキシャル層
２ｂ 第２のエピタキシャル層
３ 高濃度領域
４ ガードリング層
５ 酸化膜
６ ショットキメタル（チタン）
７ 電極（ニッケル）
８ 電極（アルミニウム）
９ 不純物層
【発明の属する技術分野】
本発明は、逆方向電流ＩＲを増大させることなく、順方向電圧ＶＦを低くすることができるショットキバリアダイオードの製造方法に関する。
【０００２】
【従来の技術】
図４は一般的なショットキバリアダイオードのチップ断面図である。Ｎ++型のシリコン基板１上にＮ型のエピタキシャル層２が形成され、このエピタキシャル層２表面には環状にＰ型のガードリング層４が設けられている。エピタキシャル層２上には環状に酸化膜５が形成され、ガードリング層４の内側にできた開口部（図示せず）にショットキメタルであるチタン６がエピタキシャル層２と接触するように形成されている。なお、７はニッケル、８はアルミニウムからなる電極である。
【０００３】
ショットキバリアダイオードは金属と半導体とを面接触させて整流作用をもたせたダイオードであり、ＰＮ接合のダイオードと比べると、スイッチング速度が速い、順方向電圧ＶＦが低いなどの利点がある反面、逆方向電流ＩＲが一般的に大きい、耐圧が低いなどの欠点がある。
【０００４】
近年、消費電力の削減のため、順方向電圧ＶＦをさらに低くしたショットキバリアダイオードが要望されている。
【０００５】
ショットキバリアダイオードの順方向電圧ＶＦを低くするには、例えばショットキメタル−半導体界面のバリアハイトΦＢが低くなるようなメタル材料を選択するといった手段や、エピタキシャル層を薄型化したり、エピタキシャル層の不純物濃度を大きくするなどしてエピタキシャル層の抵抗値を下げるといった手段により行うことができる。
【０００６】
ところが、上記のような手段では順方向電圧ＶＦを低くすることができる一方、逆方向電流ＩＲが大きくなってしまうという不都合が起こる。このため、逆方向電流ＩＲが大きくなることなく順方向電圧ＶＦを小さくすることができる理想的なショットキバリアダイオードの開発が強く望まれている。
【０００７】
これを実現するショトキバリアダイオードとして、図５に示す構成が特開平８−６４８４５号公報で提案されている。その構成は図５に示すように、Ｎ++型のシリコン基板１上に形成されたＮ型のエピタキシャル層２内に、このエピタキシャル層２の不純物濃度よりも大きな不純物濃度を有する高濃度領域３が埋め込まれている。比抵抗の低い高濃度領域３を設けることにより、ショットキ接合部の直下のみシリーズ抵抗が下がり、順方向電圧ＶＦを低くすることができる。ただし、高濃度領域３はエピタキシャル層２の表面にまで達していないため、ショットキ接合付近とガードリング接合まわりのエピタキシャル層の比抵抗は、初期の値のままで維持でき、逆方向電流ＩＲが大きくなることがない。なお、高濃度領域３はエピタキシャル層２の表面から不純物をイオン注入することにより形成している。
【０００８】
【発明が解決しようとする課題】
ところで、エピタキシャル層の表面からのイオン注入によりエピタキシャル層の内部に高濃度領域を形成するには、非常に大きなエネルギでイオン注入する必要がある。しかし、高エネルギでイオン注入すると、エピタキシャル層の表面付近にダメージが与えられ、ショットキ接合面に単結晶でない部分（結晶欠陥）が生じる。このため、ショットキ接合がくずれ、そこからリーク電流が発生して、ショットキ接合面の逆方向電流ＩＲが大きくなってしまう。
【０００９】
また、「電子材料 １９８５年８月Ｐ１２１〜１２８ 高耐圧ショットキバリアダイオード」に記載があるように、エピタキシャル層表面にできた結晶欠陥が原因となり、エピタキシャル層中およびエピタキシャル層と酸化膜界面に再結合センターが発生し、逆方向電流ＩＲが理論値より高い値を示すことがある。
【００１０】
本発明は上記問題点を解決するためのものであり、逆方向電流ＩＲを増大させることなく順方向電圧ＶＦを低くすることができるショットキバリアダイオードの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明のショットキバリアダイオードの製造方法は、半導体基板表面の所定領域に半導体基板と同じ導電型を有する不純物層を形成する第１の工程と、不純物層を含む半導体基板の主面に第１のエピタキシャル層を形成する第２の工程と、第１のエピタキシャル層を形成すると同時に、不純物層の不純物を第１のエピタキシャル層の表面に達するまでオートドープさせることにより、第１のエピタキシャル層の表面に達する第１のエピタキシャル層よりも不純物濃度の大きい高濃度領域を形成する第３の工程と、高濃度領域を含む前記第１のエピタキシャル層の上に第２のエピタキシャル層を形成する第４の工程とを含むことを特徴とする。
【００１２】
本発明のショットキバリアダイオードによれば、ショットキ接合面の直下に比抵抗の小さい高濃度領域がシリコン基板と接するように形成されることから、ダイオードのシリーズ抵抗を下げ、順方向電圧ＶＦを低くすることができる。また、高濃度領域は第２のエピタキシャル層で覆われ、ショットキ接合付近とガードリング接合まわりのエピタキシャル層の比抵抗は、初期の値のままで維持できるため、逆方向電流ＩＲが大きくなることはない。
【００１３】
また、本発明は、第１のエピタキシャル層の形成と同時に、シリコン基板に形成した不純物層をオートドープさせて、高濃度領域を形成する。この方法により得られたショットキバリアダイオードの濃度プロファイルは、エピタキシャル層の表面からのイオン注入により高濃度領域を形成する従来の方法と比べ、シリコン基板付近の不純物濃度が大きくなるため、エピタキシャル層の抵抗値が小さくなり、順方向電圧ＶＦをより低くすることができる。その一方で、第１のエピタキシャル層の上に第２のエピタキシャル層を形成するため、第２のエピタキシャル層を含む基板の主面が結晶欠陥の無い良好な状態に保たれ、逆方向電流ＩＲが増大することはない。
【００１４】
また、シリコン基板表面の不純物層を第１のエピタキシャル層表面に達するまでオートドープさせ、この後、第２のエピタキシャル層を形成して高濃度領域を埋め込む。このため、不純物層のオートドープをエピタキシャル層の途中で止めるといった条件設定が必要なく、容易にエピタキシャル層内に高濃度領域を形成することができる。さらに高濃度領域と第２のエピタキシャル層表面との距離の制御も容易である。
【００１５】
【発明の実施の形態】
図１は本発明によるショットキバリアダイオードのチップ断面図である。Ｎ++型のシリコン基板１上にはＮ型の第１のエピタキシャル層２ａが形成され、第１のエピタキシャル層２ａ内にはＮ+型の高濃度領域３が設けられている。高濃度領域３を含む第１のエピタキシャル層２ａ上にはＮ型の第２のエピタキシャル層２ｂが形成され、高濃度領域３がショットキ接合面に露出しないように形成されている。第２のエピタキシャル層２ｂ表面から第１のエピタキシャル層２ａにかけて環状にＰ型のガードリング層４が形成されている。第２のエピタキシャル層２ｂ表面には環状の酸化膜５が形成され、その開口部（図示せず）には第２のエピタキシャル層２ｂと接合するようにチタンからなるショットキメタル６、およびニッケル７、アルミニウム８からなる電極が形成されている。
【００１６】
本実施の形態では、シリコン基板１は不純物濃度が３〜４×１０19ｃｍ-3、比抵抗が３ｍΩｃｍ（好適範囲は１〜４ｍΩｃｍ）、第１および第２のエピタキシャル層２ａ，２ｂは不純物濃度が５×１０19ｃｍ-3で比抵抗が２Ωｃｍとなるように設定した。高濃度領域の不純物濃度は、第１のエピタキシャル層の不純物濃度よりも大きく、かつ第２のエピタキシャル層２ｂが単結晶として形成できる濃度範囲とすればよく、例えば１×１０19ｃｍ-3と設定した。
【００１７】
このように、第１のエピタキシャル層内に高濃度領域を形成したため、ショットキ接合部直下のシリーズ抵抗が下がり、エピタキシャル層の厚さを薄くしたり、エピタキシャル層全体の比抵抗を下げることなく順方向電圧ＶＦを低くすることができる。高濃度領域は第２のエピタキシャル層で覆われ、ショットキ接合付近とガードリング接合まわりのエピタキシャル層の比抵抗は高いままで保たれるため、逆方向電流ＩＲが増大することがない。
【００１８】
次に、このショットキバリアダイオードの製造方法について図２（ａ）〜（ｄ）を参照しながら説明する。
【００１９】
まず、砒素をドーピングしたＮ++型のシリコン基板１を用意し、中央部に４２０〜４８０μｍ角の開口部（図示せず）を残して酸化膜５を形成した。この開口部にＮ型不純物であるリンを蒸着または塗布した後、シリコン基板中に若干拡散し、不純物層９を形成した。この状態を図２（ａ）に示す。なお、Ｎ型不純物にはアンチモン、砒素を用いてもよい。
【００２０】
次いで、シリコン基板１表面の酸化膜５を除去した後、シリコン基板１の全面に第１のエピタキシャル層２ａを４μｍ形成した。このとき、第１のエピタキシャル層２ａ形成と同時に下方から不純物層９がオートドープし、Ｎ+の高濃度領域３が形成される。この際、不純物層９を第１のエピタキシャル層２ａの表面に達するまでオートドープさせるため、エピタキシャル層の途中で止めるといった複雑な条件設定を行う必要がない。この状態を図２（ｂ）に示す。高濃度領域３は、この上にエピタキシャル層が単結晶として成長できる表面濃度とする必要があり、１×１０19ｃｍ-3以下であることが望ましい。
【００２１】
次いで、高濃度領域３を含む第１のエピタキシャル層２ａの全面に第２のエピタキシャル層を２μｍ形成し、高濃度領域３を内部に埋め込んだ。この状態を図２（ｃ）に示す。
【００２２】
次いで、第２のエピタキシャル層２ｂの表面からＰ型不純物であるボロンを拡散して、環状のガードリング層４を形成した。この後、ＣＶＤ、コンタクト窓エッチを行いチタンからなるショットキメタル６、ニッケル７、アルミニウム８の電極を順に形成し、ショットキバリアダイオードを完成した。この状態を図２（ｄ）に示す。
【００２３】
図３（ａ）は、図１に示された本発明のショットキバリアダイオードの濃度プロファイルを図示したもので、第２のエピタキシャル層２ｂは表面に薄く形成され、高濃度領域３は第１、第２のエピタキシャル層２ａ，２ｂの界面付近からシリコン基板１までほぼ同じ不純物濃度を保っている。このため、エピタキシャル層の表面の不純物濃度を小さくしてバリアの形成し易さを確保すると共に、比抵抗を低く保つことができ、順方向電圧を十分に下げることができる。一方、図３（ｂ）は、エピタキシャル層２内にイオンを注入して高濃度領域３を形成した従来のショットキバリアダイオード（図５に例示）の濃度プロファイルを図示したものである。この例示した従来例では、シリコン基板１に近づくに従って濃度が小さくなり、この部分の比抵抗が大きくなるため、順方向電圧を十分に下げられないが、本発明では、比抵抗を小さくし順方向電圧を十分に下げられる。
【００２４】
なお、本実施の形態では、Ｎ型シリコン基板を用いた場合を示したが、これに限ることなくＰ型シリコン基板を用いた場合でも同等の効果を得ることができる。
【００２５】
【発明の効果】
以上説明したように本発明によれば、エピタキシャル層の表面に欠陥が生じることがなく高濃度領域が形成できるため、ショットキバリアダイオードの逆方向電流ＩＲを増大させることなく順方向電圧ＶＦを小さくすることができる。
【図面の簡単な説明】
【図１】本発明のショットキバリアダイオードを示す断面図
【図２】本発明のショットキバリアダイオードの製造方法を説明する図
【図３】（ａ）本発明によるショットキバリアダイオードの濃度プロファイルを示す図
（ｂ）従来のショットキバリアダイオードの濃度プロファイルを示す図
【図４】従来のショットキバリアダイオードを示す断面図
【図５】特開平８−６４８４５号公報に開示されたショットキバリアダイオードを示す断面図
【符号の説明】
１ シリコン基板
２ エピタキシャル層
２ａ 第１のエピタキシャル層
２ｂ 第２のエピタキシャル層
３ 高濃度領域
４ ガードリング層
５ 酸化膜
６ ショットキメタル（チタン）
７ 電極（ニッケル）
８ 電極（アルミニウム）
９ 不純物層
Claims (3)
- 半導体基板表面の所定領域に前記半導体基板と同じ導電型を有する不純物層を形成する第１の工程と、
前記不純物層を含む前記半導体基板の主面に第１のエピタキシャル層を形成する第２の工程と、
前記第１のエピタキシャル層を形成すると同時に、前記不純物層の不純物を前記第１のエピタキシャル層の表面に達するまでオートドープさせることにより、前記第１のエピタキシャル層の表面に達する前記第１のエピタキシャル層よりも不純物濃度の大きい高濃度領域を形成する第３の工程と、
前記高濃度領域を含む前記第１のエピタキシャル層の上に第２のエピタキシャル層を形成する第４の工程とを含むショットキバリアダイオードの製造方法。 - 前記第２のエピタキシャル層の厚さを、前記第１のエピタキシャル層の厚さよりも薄く形成することを特徴とする請求項１記載のショットキバリアダイオードの製造方法。
- Ｎ＋＋型のシリコン基板表面の所定領域にＮ型不純物層を形成する第１の工程と、
前記Ｎ型不純物層を含む前記シリコン基板の主面にＮ型の第１のエピタキシャル層を形成する第２の工程と、
前記第１のエピタキシャル層を形成すると同時に、前記Ｎ型不純物層を前記第１のエピタキシャル層の表面に達するまでオートドープさせることにより、前記第１のエピタキシャル層表面に達するＮ＋型の高濃度領域を形成する第３の工程と、
前記高濃度領域を含む前記第１のエピタキシャル層の上にＮ型の第２のエピタキシャル層を形成する第４の工程とを含むショットキバリアダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3449398A JP4003277B2 (ja) | 1998-02-17 | 1998-02-17 | ショットキバリアダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3449398A JP4003277B2 (ja) | 1998-02-17 | 1998-02-17 | ショットキバリアダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233796A JPH11233796A (ja) | 1999-08-27 |
| JP4003277B2 true JP4003277B2 (ja) | 2007-11-07 |
Family
ID=12415784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3449398A Expired - Fee Related JP4003277B2 (ja) | 1998-02-17 | 1998-02-17 | ショットキバリアダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4003277B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4126872B2 (ja) * | 2000-12-12 | 2008-07-30 | サンケン電気株式会社 | 定電圧ダイオード |
| JP4659490B2 (ja) * | 2005-03-02 | 2011-03-30 | パナソニック株式会社 | ショットキバリアダイオードおよびその製造方法 |
| JP5037003B2 (ja) * | 2005-11-25 | 2012-09-26 | 一般財団法人電力中央研究所 | ショットキーバリアダイオードおよびその使用方法 |
| KR20130049919A (ko) | 2011-11-07 | 2013-05-15 | 현대자동차주식회사 | 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법 |
-
1998
- 1998-02-17 JP JP3449398A patent/JP4003277B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233796A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060237813A1 (en) | Junction barrier schottky with low forward drop and improved reverse block voltage | |
| US20040061195A1 (en) | Semiconductor device and manufacturing method thereof | |
| US8802532B2 (en) | Bipolar transistor and method for manufacturing the same | |
| JPH07312372A (ja) | 高電圧半導体装置のための集積エッジ構造及びその製造方法 | |
| US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
| US6710419B2 (en) | Method of manufacturing a schottky device | |
| CN111755503A (zh) | 一种可变横向掺杂的终端结构及其制作方法 | |
| CA2986333C (en) | Multijunction solar cell having patterned emitter and method of making the solar cell | |
| JP4003277B2 (ja) | ショットキバリアダイオードの製造方法 | |
| JPH09129722A (ja) | 電力装置のための構成方法 | |
| JP3653969B2 (ja) | ショットキバリアダイオードの製造方法 | |
| JP2919405B2 (ja) | シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード | |
| KR20100122281A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| WO2014131140A1 (zh) | 太阳能电池及其制作方法 | |
| JP5047596B2 (ja) | ショットキバリア半導体装置 | |
| JP2000294805A (ja) | ショットキバリアダイオード及びその製造方法 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JP2020127055A (ja) | ダイオード | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH0864845A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2607616B2 (ja) | 半導体装置の製造方法 | |
| JPH1197717A (ja) | ショットキバリアダイオードの製造方法 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| KR100317604B1 (ko) | 쇼트키 베리어 다이오드 및 그 제조방법 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050621 |
|
| RD01 | Notification of change of attorney |
Effective date: 20050627 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Written amendment |
Effective date: 20070705 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070813 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110831 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |