JP4002864B2 - バラクタダイオードおよび半導体集積回路装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は一般に半導体装置に係り、特に電圧可変容量素子、およびかかる電圧可変容量素子を有するＭＭＩＣ（マイクロ波モノリシック集積回路装置）に関する。ただし本発明はＭＭＩＣに集積化される電圧可変容量素子に限定されるものではなく、単体の電圧可変容量素子をも含むものである。
【０００２】
マイクロ波帯域で動作するいわゆるＭＭＩＣは、携帯電話や無線ＬＡＮその他のマイクロ波帯域で動作する無線装置あるいは電子装置で広く使われている。
【０００３】
このようなＭＭＩＣにおいては、特にチューナー部などにおいて電圧制御発振器ＶＣＯが使われるが、このようなＶＣＯにおいてはバリアブルキャパシタあるいはバラクタダイオードと呼ばれる電圧可変容量素子が使われる。特にＭＭＩＣなどで使われるバラクタダイオードは、ＭＭＩＣを構成するＨＢＴやＨＥＭＴ、ＭＥＳＦＥＴなどの高速能動素子と共に共通基板上に集積化できるのが望ましい。
【０００４】
【従来の技術】
バラクタダイオードには接合容量型のものやショットキーバリア型、あるいはＭＯＳ容量型のものが知れられているが、図１は、ＭＭＩＣへの集積化に適した本発明の関連技術による接合容量型バラクタ１０の構成の例を示す。
【０００５】
図１を参照するに、バラクタダイオード１０はｎ⁺型のＧａＡｓコンタクト層１２を形成された半絶縁性ＧａＡｓ基板１１上に形成されており、前記コンタクト層１２上に形成されたｎ^-型ＧａＡｓ層１３と、前記ｎ^-型ＧａＡｓ層１３上に形成され前記ＧａＡｓ層１３との間にｐｎ接合１４Ｊを形成するｐ⁺型のＧａＡｓ層１４とを含み、前記ｎ⁺型ＧａＡｓコンタクト層１２上にはｎ側オーミック電極１５が、また前記ｐ⁺型ＧａＡｓ層１４上にはｐ側オーミック電極１６が形成されている。
【０００６】
図１の例ではバラクタダイオード１０は単体素子を形成しているが、図１のバラクタダイオード１０をＭＭＩＣ上に集積化する場合には、前記ｎ⁺型ＧａＡｓ層１２を前記ＭＭＩＣが基板される基板上にエピタキシャルに成長させればよい。
【０００７】
このような構成のバラクタダイオード１０では前記オーミック電極１５，１６の間に前記ｎ^-型ＧａＡｓ層１３とｐ⁺型ＧａＡｓ層１４との間に形成されるｐｎ接合１４Ｊを逆バイアスするように電圧を印加することにより、前記接合１４Ｊに形成されていた空乏層１７が拡大し、接合容量が減少する。
【０００８】
【非特許文献１】
Lundien, K., et al., Hyperabrupt Junction Varactor Diodes for Millimeter-Wavelength Harmonic Generators, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, VOL.MTT-31, No.2, February 1983.
【０００９】
【非特許文献２】
Williams, R. E., et al., Graded Channel FET's: Improved Linearity and Noise Figure, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.ED-25, NO.6, JUNE 1978, pp.600-605.
【００１０】
【非特許文献３】
Sassen, Stefan, et al., Barrier Height Engineering on GaAs THz Schottky Diodes by Means of High-Low Doping, InGaAs- and InGaP-Layers, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.ED-47, NO.1, JANUARY 2000, pp.24-32.
【００１１】
【非特許文献４】
Lheurette, E., et al., Capacitance Engineering for InP-Based Heterostructure Barrier Varactor, IEEE ELECTRON DEVICE LETTERS, VOL.19, NO.9, SEPTEMBER 1998, pp.338-340.
【００１２】
【非特許文献５】
「リード端子タイプでは業界宰相のバリキャップダイオードを製品化−携帯機器向けに１００６タイプのＥＦＰパッケージを採用し、実装面積を従来の１４０６タイプ品の約７０％に小型化」２００２年４月４日http://www.hitachi.co.jp/New/cnews/2002/0404/0404.pdf
【００１３】
【非特許文献６】
M. T. Fresina, et al., "InGaP/GaAs HBT with novel layer structure for emitter edge fabrication", IEDM 96-207 (1996)
【００１４】
【発明が解決しようとする課題】
しかし、このような構成の従来のバラクタダイオードで実現できる接合容量の変化比、すなわちキャパシタンス変化比はせいぜい３倍程度であり、１００〜２００ＧＨｚの超高周波帯域で動作するＭＭＩＣと集積化でき、しかも１０倍あるいはそれを超える接合容量変化比を実現できるバラクタダイオードは実現されていなかった。例えば従来のバラクタダイオードでは、印加電圧を増大させても容量変化は３倍程度で飽和してしまう。
【００１５】
図１のバラクタダイオード１０においてキャパシタンス変化比を増大させるには、ｐｎ接合１４Ｊを形成しているＧａＡｓ層１３の不純物濃度を増大させて、駆動電圧を印加しない初期状態の空乏層の厚さを減少させればよいが、このようにＧａＡｓ層１３および１４の不純物濃度を増大させると、電極１５および１６の間に駆動電圧を印加した場合に容易に降伏が生じてしまい、結果的に大きなキャパシタンス変化比を実現することができない。
【００１６】
このため、従来のバラクタダイオードでは前記ＧａＡｓ層１３の不純物濃度を低減させ、また前記層１３においてＧａＡｓのかわりにバンドギャップの大きいＩｎＧａＰを使うなどの対策がなされているが、この場合には大きな駆動電圧を印加しても得られるキャパシタンス変化比は、先にも説明したように、せいぜい３倍程度にしかならない。
【００１７】
そこで本発明は上記の課題を解決した、新規で有用なバラクタダイオードおよびかかるバラクタダイオードを有する半導体集積回路装置を提供することを概括的課題とする。
【００１８】
本発明のより具体的な課題は、高周波用途への応用に適した構造を有し、降伏を生じることなく大きな駆動電圧を印加でき、大きな駆動電圧に応じた大きなキャパシタンス変化比を実現できるバラクタダイオード、およびかかるバラクタダイオードを有する半導体集積回路装置を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
導電領域と、
前記導電領域に接して形成され、前記導電領域との界面において接合面を形成する、ｐ型あるいはｎ型の導電型を有する半導体領域とを含むバラクタダイオードであって、
前記半導体領域は、前記導電型の不純物元素を、前記接合面に近接するにつれて増大する濃度分布で含み、
前記半導体領域においては全体として、前記不純物元素の深さ方向への相対濃度変化率が、前記接合面に向かって増大し、
前記半導体領域は、前記接合面近傍に前記接合面を含むように形成された接合領域を含み、前記接合領域においては前記相対濃度変化率が、前記半導体領域中、前記接合領域の外におけるよりも減少し、
前記半導体領域において前記濃度分布は階段状に変化することを特徴とするバラクタダイオードにより、または
請求項２に記載したように、
前記不純物元素の濃度は、前記接合領域においては実質的に一定であることを特徴とする請求項１記載のバラクタダイオードにより、または
請求項３に記載したように、
前記接合領域は、６０ｎｍ未満の厚さを有することを特徴とする請求項１または２記載のバラクタダイオードにより、または
請求項４に記載したように、
前記接合領域は、１０ｎｍの厚さを有することを特徴とする請求項１〜３のうち、いずれか一項記載のバラクタダイオードにより、または
請求項５に記載したように、
前記接合領域は、前記接合面から延伸する空乏層が、前記接合領域中において降伏が生じる前に前記外側領域中に侵入するような膜厚および不純物濃度で形成されることを特徴とする請求項１〜３のうち、いずれか一項記載のバラクタダイオードにより、または
請求項６に記載したように、
前記半導体領域は、前記不純物元素の濃度が５．０×１０¹⁶ｃｍ^-3で厚さが２４ｎｍの第１層と、前記第１層上に積層され、前記不純物元素の濃度が１．０×１０¹⁷ｃｍ^-3で厚さが１８ｎｍの第２層と、前記第２層上に積層され、前記不純物元素の濃度が５．０×１０¹⁷ｃｍ^-3で厚さが１２ｎｍの第３層と、前記第３層上に積層され、前記不純物元素の濃度が１．０×１０¹⁸ｃｍ^-3の第４層とより形成され、前記第４層が前記導電層との間に前記接合面を形成することを特徴とする請求項１〜５のうち、いずれか一項記載のバラクタダイオードにより、または
請求項７に記載したように、
前記半導体領域は、前記接合面において１．０×１０¹⁸ｃｍ^-3以上のキャリア濃度を有することを特徴とする請求項１〜６のうち、いずれか一項記載のバラクタダイオードにより、または
請求項８に記載したように、
前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体層はｐ⁺型あるいはｎ⁺型の導電型を有することを特徴とする請求項１〜７のうち、いずれか一項記載のバラクタダイオードにより、または
請求項９に記載したように、
前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体層は、前記逆導電型の不純物元素を、前記逆導電型の不純物元素の濃度が前記接合面に向かって増大するような濃度分布で含むことを特徴とする請求項１〜８のうち、いずれか一項記載のバラクタダイオードにより、または
請求項１０に記載したように、
前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体領域は、前記半導体層よりも大きなバンドギャップを有することを特徴とする請求項１〜９のうち、いずれか一項記載のバラクタダイオードにより、または
請求項１１に記載したように、
前記導電領域はＧａＡｓよりなり、前記半導体領域はＩｎＧａＰよりなることを特徴とする請求項１０記載のバラクタダイオードにより、または
請求項１２に記載したように、
前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体領域は前記半導体層と実質的に同一のバンドギャップを有することを特徴とする請求項１〜９のうち、いずれか一項記載のバラクタダイオードにより、または
請求項１３に記載したように、
前記導電領域および前記半導体領域はＩｎＧａＰよりなることを特徴とする請求項１２記載のバラクタダイオードにより、または
請求項１４に記載したように、
前記導電領域はショットキー電極よりなることを特徴とする請求項１〜６のうち、いずれか一項記載のバラクタダイオードにより、または
請求項１５に記載したように、
前記半導体領域は、前記導電型を有する半導体基板の表面上に形成されることを特徴とする請求項１〜１４のうち、いずれか一項記載のバラクタダイオードにより、または
請求項１６に記載したように、
前記半導体基板の裏面上には、オーミック電極が形成されていることを特徴とする請求項１５記載のバラクタダイオードにより、または
請求項１７に記載したように、
前記半導体領域は、半絶縁性半導体基板上に形成されることを特徴とする請求項１〜１４のうち、いずれか一項記載のバラクタダイオードにより、または
請求項１８に記載したように、
前記半絶縁性基板上には、他の半導体素子が形成されていることを特徴とする請求項１７記載のバラクタダイオードにより、または
請求項１９に記載したように、
前記バラクタダイオードは孤立した素子を形成することを特徴とする請求項１〜１７のうち、いずれか一項記載のバラクタダイオードにより、または
請求項２０に記載したように、
前記半導体領域は、逆メサ構造を形成することを特徴とする請求項１〜１９のうち、いずれか一項記載のバラクタダイオードにより、または
請求項２１に記載したように、
前記逆メサ構造は、５００μｍ以下の径を有することを特徴とする請求項２０記載のバラクタダイオードにより、または
請求項２２に記載したように、
前記逆メサ構造は、結晶面により画成されていることを特徴とする請求項２０または２１記載のバラクタダイオードにより、または
請求項２３に記載したように、
第１の素子領域と第２の素子領域とを画成された基板と
前記基板上、前記第１の領域に形成されたバラクタダイオードと、
前記基板上、前記第２の領域に形成された能動素子とよりなる半導体集積回路装置であって、
前記バラクタダイオードは、
前記基板上、前記第１の領域に形成された一導電型半導体層よりなるコンタクト層と、
前記コンタクト層上に形成された、前記一導電型の半導体領域と、
前記半導体領域上に形成され、前記半導体領域との間に接合面を形成する導電領域とよりなり、
前記半導体領域は、前記一導電型の不純物元素を、前記接合面に近接するにつれて増大する濃度分布で含み、
前記半導体領域においては全体として、前記不純物元素の深さ方向への相対濃度変化率が、前記接合面に向かって増大することを特徴とする半導体集積回路装置により、または
請求項２４に記載したように、
第１の素子領域と第２の素子領域とを画成された基板と、
前記基板上、前記第１の領域に形成されたバラクタダイオードと、
前記基板上、前記第２の領域に形成された能動素子とよりなる半導体集積回路装置であって、
前記バラクタダイオードは、
前記基板上、前記第１の領域に形成された一導電型半導体層よりなるコンタクト層と、
前記コンタクト層上に形成された、前記一導電型の半導体領域と、
前記半導体領域上に形成され、前記半導体領域との間に接合面を形成する導電領域とよりなり、
前記半導体領域は、前記一導電型の不純物元素を、前記接合面に近接するにつれて増大する濃度分布で含み、
前記半導体領域においては全体として、前記不純物元素の深さ方向への相対濃度変化率が、前記接合面に向かって増大し、
前記半導体領域は、前記接合面近傍に前記接合面を含むように形成された接合領域を含み、前記接合領域においては前記相対濃度変化率が、前記半導体領域中、前記接合領域の外におけるよりも減少し、
前記半導体領域において前記濃度分布は階段状に変化することを特徴とする半導体集積回路装置により、または
請求項２５に記載したように、
前記バラクタダイオードは、前記基板上にモノリシックに形成されていることを特徴とする請求項２３または２４記載の半導体集積回路装置により、または
請求項２６に記載したように、
前記能動素子は、前記基板上にモノリシックに形成されたＨＢＴよりなることを特徴とする請求項２３〜２５のうち、いずれか一項記載の半導体集積回路装置により、または
請求項２７に記載したように、
前記能動素子は、前記基板上にモノリシックに形成されたＭＥＳＦＥＴよりなることを特徴とする請求項２３〜２５のうち、いずれか一項記載の半導体集積回路装置により、または
請求項２８に記載したように、
前記能動素子は、前記基板上にモノリシックに形成されたＨＥＭＴよりなることを特徴とする請求項２３〜２５のうち、いずれか一項記載の半導体集積回路装置により、または
請求項２９に記載したように、
前記第１の素子領域と第２の素子領域とは、素子分離溝により画成されていることを特徴とする請求項２３〜２８のうち、いずれか一項記載の半導体集積回路装置により、または
請求項３０に記載したように、
前記第１の素子領域と第２の素子領域とは、段差部により画成されていることを特徴とする請求項２３〜２８のうち、いずれか一項記載の半導体集積回路装置により、解決する。
【００２０】
本発明によれば、前記接合領域の不純物濃度を高く設定することにより、駆動電圧を印加しない初期状態における空乏層の厚さが減少し、初期状態におけるバラクタダイオードのキャパシタンスが増大する。さらにかかるバラクタダイオードに駆動電圧を印加することにより空乏層は延在し、バラクタダイオードのキャパシタンスが減少する。このように本発明のバラクタダイオードでは、前記初期状態におけるキャパシタンスが大きいため、駆動電圧を印加することにより、大きなキャパシタンス変化比を確保することができる。その際、前記半導体領域中において不純物濃度を前記接合領域あるいは接合面から徐々に減少させることにより、バラクタダイオードのキャパシタンスを印加される駆動電圧と共に滑らかに変化させることが可能になる。
【００２１】
さらに本発明のバラクタダイオードでは、駆動電圧を印加した場合に前記接合領域に生じやすい降伏を抑制し、大きな駆動電圧を印加することで非常に大きなキャパシタンス変化比が実現できるように、前記外側領域において不純物濃度が前記接合面から離れるにつれて急激に減少するように不純物濃度分布を制御している。すなわち本発明のバラクタダイオードでは、駆動電圧の印加により延伸した空乏層の先端部が、空乏層のさらなる延伸に伴って不純物元素濃度のより低い領域に侵入するように、前記外側領域の不純物濃度分布が設計されており、このため大きな駆動電圧を印加した場合でも、空乏層中の多量の空間電荷が形成する強電界による降伏の問題が回避される。また本発明ではこのような降伏を抑制するために、前記不純物元素を高濃度に導入される接合領域の厚さを制限している。
【００２２】
【発明の実施の形態】
［原理］
本発明の発明者は、本発明の基礎となる研究において、図１のバラクタダイオード構造をもとに、その不純物濃度プロファイルを様々に変化させ、キャパシタンス変化比、さらに降伏電圧との関係を実験的に求めた。
【００２３】
図２は、本発明の発明者が前記実験において使ったバラクタダイオードのモデル構造を示す。ただし図２中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００２４】
図２を参照するに、本発明では図１のバラクタダイオード１０においてより大きな駆動電圧を印加できるように、図１のｎ^-型ＧａＡｓ層１３の代わりに膜厚および不純物濃度の異なるｎ型ＩｎＧａＰエピタキシャル層２３Ａ〜２３Ｄの積層よりなるｎ型ＩｎＧａＰ積層構造２３を使う。なお以下に説明する実験は、図２の構造を、（１００）面に対して２度の傾斜角を有するＧａＡｓ傾斜基板上に形成した試料について行ったものである。
【００２５】
図３は、本発明の発明者が、本発明の基礎となる研究において、研究の出発点として使った、前記ＩｎＧａＰ積層構造２３中における不純物濃度分布を、また以下の表１は、図３の各層中における不純物濃度と膜厚とを示す。
【００２６】
【表１】

図３を参照するに、前記ｐ⁺型ＧａＡｓ層１４としてはＣ（炭素）により４．０×１０¹⁹ｃｍ^-3のキャリア濃度にドープされた厚さが５０ｎｍ（５００Å）のＧａＡｓ層を使っている。なお、同じＧａＡｓ膜は、以下に説明する本発明者の実験において、前記ＧａＡｓ層１４として、一貫して使われている。
【００２７】
図３の不純物濃度分布では、大きな駆動電圧を印加することにより大きなキャパシタンス変化比が実現できるように、前記ｐ⁺型ＧａＡｓ層１４に隣接するｎ型層２３Ｄとしてバンドギャップの大きなＩｎＧａＰを使い、さらに前記ｎ型ＩｎＧａＰ層２３Ｄの不純物濃度を５×１０¹⁶ｃｍ^-3まで減少させ、さらにその厚さを２４０ｎｍと大きな値に設定している。
【００２８】
図４および５は、それぞれ図２，３のモデル構造を有するバラクタダイオードについて求めた降伏特性および電圧対キャパシタンス特性を示す。ただし図４中、横軸は図１の構造中、電極１５，１６間に印加した逆バイアス電圧を、また縦軸は前記接合面を流れる電流を表し、データ（Ｉ）は、前記ｎ型ＩｎＧａＰ積層構造２３が前記図３および表１の不純物濃度分布プロファイルを有する場合について得られた、前記接合面を流れる電流と印加電圧との関係を示す。また図５中、データ（Ｉ）は、前記ｎ型ＩｎＧａＰ積層構造２３が前記図３および表１の不純物濃度分布プロファイルを有する場合について得られた、印加電圧対キャパシタンス特性を示す。
【００２９】
図４を参照するに、前記図３および表１に対応するデータ（Ｉ）の結果は、前記ｐ⁺型ＧａＡｓ層１４に印加される電圧が−２５Ｖを超え２７Ｖ近くに達しても、前記ＧａＡｓ層１４とｎ^-型ＩｎＧａＰ層２３Ｄとの間の接合面１４Ｊにおいて降伏、すなわちリーク電流の急増は生じないことがわかる。
【００３０】
このように図４の結果からは、前記表１の不純物濃度プロファイルを有するバラクタダイオードには大きさが２７Ｖを超える非常に高い駆動電圧を印加することができるのがわかるが、一方、図５の印加電圧対キャパシタンス特性からは、このようなバラクタダイオードでは、２０Ｖを超える高い駆動電圧を印加しても、キャパシタンスの変化は高々３倍程度に過ぎないことがわかる。
【００３１】
図５の結果は、図３および表１に示す不純物濃度分布を有するバラクタダイオードでは、前記ｐ⁺型ＧａＡｓ層１４に接するｎ型ＩｎＧａＰ層２３Ｄ中における不純物濃度が低いため、駆動電圧を印加しない初期状態においても前記ｐｎ接合面１４Ｊから空乏層がかなり延伸しており、これに伴って初期容量が小さく、大きな駆動電圧を印加しても十分なキャパシタンス変化比を達成できないものと考えられる。
【００３２】
そこで、本発明の発明者は、図６に示すように、前記ｐ⁺型ＧａＡｓ層１４に接するｎ型ＩｎＧａＰ層２３Ｄの不純物濃度を１×１０¹⁸ｃｍ^-3まで増大させ、さらにその膜厚を６０ｎｍまで減少させる実験を行った。
【００３３】
またこれに伴って、前記ｎ型ＩｎＧａＰ層２３Ｃ，２３Ｂおよび２３Ａの濃度を、前記接合面１４Ｊから遠ざかるにつれて減少するように、また膜厚が前記接合面１４Ｊから遠ざかるにつれて増大するように、前記ｎ型ＩｎＧａＰ積層構造２３中の不純物濃度分布を制御した。
【００３４】
以下の表２は、図６の不純物濃度分布プロファイルを表す。
【００３５】
【表２】

図４および図５中、データ（ＩＩ）は前記図６および表２の不純物濃度分布プロファイルを有するバラクタダイオードについて求められた降伏特性および電圧対キャパシタンス特性を示す。
【００３６】
図５を参照するに、前記図６および表２の不純物濃度分布プロファイルを有するバラクタダイオードでは印加電圧がゼロの場合に１１０ｐＦに達する大きなキャパシタンスが実現されているのがわかる。
【００３７】
一方、図６の不純物濃度分布プロファイルを有するバラクタダイオードでは、図４よりわかるように、前記電極１５，１６間に印加される逆バイアス電圧の大きさが５Ｖを超えたあたりからリーク電流が急増しており、降伏が生じていることを示している。この降伏は５Ｖ程度の大きさで生じるため、図５の電圧対キャパシタンス特性においても、実際に素子に印加できる駆動電圧は５Ｖ程度に限定されてしまい、その結果、この駆動電圧範囲で実現できるキャパシタンス変化比は２〜３倍程度に限定されてしまう。
【００３８】
これに対し、前記図３の、接合面から遠ざかるにつれて不純物濃度が増大するプロファイル（Ｉ）から出発して前記ｎ^-型ＩｎＧａＰ層２３Ｄの膜厚を減少させ、さらに各半導体層の膜厚を前記接合面から遠ざかるにつれて徐々に増加させた図７および以下の表３に示す不純物濃度プロファイルを有する素子を試みたが、この場合、図４，５にデータ（ＩＩＩ）で示すように降伏電圧は大きく増大するがキャパシタンス変化比を向上させることは出来なかった。
【００３９】
【表３】

一方、初期状態において非常に大きなキャパシタンスが実現できた前記図６のプロファイルから出発して、前記ｎ⁺型ＩｎＧａＰ層２３Ｄの膜厚を減少させた、図８および以下の表４に示す不純物濃度プロファイルを有するバラクタダイオードを形成したところ、図４，５のデータ（ＩＶ）で示すように、降伏を生じることなく１０Ｖを超える駆動電圧を印加することができ、しかもキャパシタンスをこの電圧範囲内において約１００ｐＦからほぼ１０ｐＦまで滑らかに変化させることが見出された。この場合、１０．０に達するキャパシタンス変化比を実現することができる。
【００４０】
【表４】

このように、前記図８および表４の不純物濃度プロファイルでは、前記図６および表２の不純物濃度プロファイルにおいて前記ｎ⁺型ＩｎＧａＰ層２３Ｄの膜厚を減少させているが、このような不純物濃度プロファイルを使ったバラクタダイオードでは、駆動電圧が印加され前記ｐｎ接合面１４Ｊから空乏層が延伸した場合、前記空乏層の先端部が直ちに不純物濃度のより低いｎ型ＩｎＧａＰ層２３Ｃ中に侵入し、空乏層内の空間電荷密度が減少するものと考えられる。さらに前記駆動電圧を増大させ、前記空乏層の先端部がその下のｎ型ＩｎＧａＰ層２３Ｂあるいはｎ^-型ＩｎＧａＰ層２３Ａに侵入した場合、空乏層中の空間電荷密度はさらに減少することになる。このような空乏層の延伸の結果、バラクタダイオードのキャパシタンスは駆動電圧と共に滑らかに変化する。
【００４１】
このように、本発明では、前記図８および表４の不純物濃度プロファイルに従って、前記ｐ⁺型領域に対してｐｎ接合を形成するｎ型ＩｎＧａＰ層２３Ｄの不純物濃度を増大させると同時にその膜厚を減少させ、さらに前記ＩｎＧａＰ層２３Ｄの外側に形成されるＩｎＧａＰ層２３Ｃ〜２３Ａの不純物濃度を前記接合面１４Ｊから離れるにつれて徐々に減少させることにより、初期状態において大きなキャパシタン値を確保すると同時に降伏の発生を抑制しており、その結果、大きなキャパシタンス変化比を実現することが可能になる。
【００４２】
図８の不純物濃度分布では、前記ＩｎＧａＰ層２３Ａ〜２３Ｄの膜厚は前記接合面１４Ｊから離間するにつれて増大しており、また縦軸の不純物濃度は対数スケールで示されているため、Ｎを不純物濃度、ｘを深さとして、１／Ｎ×（ｄＮ／ｄｘ）（＝ｄ（ｌｏｇ_eＮ（ｘ））／ｄｘ）で定義される不純物元素の相対濃度変化率は、図８中に破線で示すように、前記層２３Ａ〜２３Ｃ中においては全体として、前記接合面１４Ｊに接近するにつれて増大する。ただし図８中の破線は、階段状に変化する層２３Ａ〜２３Ｃ中の不純物濃度分布を滑らかな曲線でフィットしたものである。
【００４３】
なお、本発明は図８に示す階段状の不純物濃度プロファイルに限定されるものではなく、図９あるいは図１０に示すように連続的なものであってもよい。図９のプロファイルでは層２３Ａ〜２３Ｃ中の不純物濃度は前記接合面１４Ｊに向かって連続的に増大し、また深さ方向の不純物濃度変化率も前記接合面１４Ｊに向かって変化しているが、前記接合面１４Ｊに沿って、前記ＩｎＧａＰ層２３Ｄに対応する平坦部が形成されているのがわかる。一方図１０のプロファイルでは、連続的な不純物濃度プロファイルは接合面１４Ｊまで連続して形成されている。図９，図１０の濃度分布プロファイルにおいても、前記相対濃度変化率は、接合面１４Ｊに近接するにつれて増大するのがわかる。
【００４４】
図１０のプロファイルでは、前記接合面１４Ｊに沿った高濃度領域の厚さが極小になるため、先に説明したメカニズムにより、前記接合面１４Ｊ近傍における降伏の発生が非常に効果的に抑制される。
【００４５】
さらに前記半導体層２３Ａ〜２３ＤはＩｎＧａＰに限定されるものではなく、例えばＡｌＧａＡｓやＧａＮ、ＡｌＧａＮなど、他のワイドギャップ化合物半導体材料を使うことも可能である。
【００４６】
このように接合面に隣接する半導体層が相対濃度変化率が接合面に近接するにつれて増大するプロファイルを有するバラクタダイオードでは、相対濃度変化率が一定なプロファイルを有するバラクタダイオードに比べて大きなキャパシタンス変化比を実現することができる。
【００４７】
電位分布φとドナー濃度プロファイルN_D（ｘ）の関係は、ｐ⁺／ｎ接合の場合、以下に示すポアソンの方程式により与えられる。
【００４８】
【数１】

ただしε₀は真空の誘電率、K_sは半導体の比誘電率を表す。なお、同様な関係はｎ⁺／ｐ接合の場合も成立するため、以下ではｎ⁺／ｐ接合の場合の説明は省略する。
【００４９】
このような半導体層中においては、電界Ｅ（＝−ｄφ／ｄｘ）は幅がＷの空乏層の端（ｘ＝Ｗ）ではゼロとなるため、逆バイアス電圧Ｖ_Ｒは、
【００５０】
【数２】

で与えられる。
【００５１】
そこで、式（１）で与えられる逆バイアス電圧Ｖ_Ｒを、図８に示した相対濃度変化率が接合面１４Ｊに近接するにつれて増大する不純物濃度プロファイルと、前記相対濃度変化率が一定な不純物濃度プロファイル、すなわち指数関数的な不純物濃度プロファイルとを比較すると、図１１に示すように接合面１４Ｊ（ｘ＝０）と、例えばＧａＡｓ層１２とＩｎＧａＰ層２３Ａとの界面（ｘ＝ｘ_ｍ）において二つの不純物濃度分布の不純物濃度が一致するとして、前記半導体層２３Ａ〜２３Ｄ中においては（ｘ＜ｘ_ｍ）、式（１）において積分核となっている量ｘＮ_Ｄ（ｘ）は、本発明の場合の方が常に小さいため（ｘＮ_Ｄ２（ｘ）＜ｘＮ_Ｄ１（ｘ）；Ｎ_Ｄ１（ｘ）は指数関数濃度分布における深さｘでの不純物濃度、Ｎ_Ｄ２（ｘ）は本発明の濃度分布における深さｘでの不純物濃度分布を表す）、前記式（１）の積分値は、同じ空乏層幅Ｗで比較すれば、本発明のものの方が、指数関数濃度分布のものよりも必ず小さくなる。換言すると、本発明の不純物濃度分布を有するバラクタダイオードと指数関数濃度分布を有するバラクタダイオードにおいて同じキャパシタンスＣ_１を実現した場合、本発明の方が低い電圧で所望のキャパシタンスを実現することができるのがわかる。換言すると、
Ｖ_Ｒ２（Ｃ_１）＜Ｖ_Ｒ１（Ｃ_１） （式２）
の関係が成立する。ただしＶ_Ｒ２（Ｃ_１）は本発明のバラクタダイオードにおいてＣ_１のキャパシタンスを実現するために印加する必要のある逆バイアス電圧を、Ｖ_Ｒ１（Ｃ_１）は、指数関数濃度分布を有するバラクタダイオードにおいてＣ_１のキャパシタンスを実現するために印加する必要のある逆バイアス電圧を示す。
【００５２】
次に降伏電圧について考察する。
【００５３】
このようなバラクタダイオードでは、最大電界Ｅ_ｍａｘは接合面１４Ｊ（ｘ＝０）において生じるため、前記最大電界Ｅ_ｍａｘの大きさは、
【００５４】
【数３】

により与えられる。
【００５５】
従って、同一のキャパシタンス、従って同一の空乏層幅Wで比較した場合、本発明のバラクタダイオードで生じる最大電界Ｅ_ｍａｘは、Ｎ_Ｄ２（ｘ）＜Ｎ_Ｄ１（ｘ）の関係より、指数関数濃度分布を有するバラクタダイオードの最大電界よりも必ず小さくなり、指数関数濃度分布を有するバラクタダイオードで降伏が発生している場合でも、本発明のバラクタダイオードでは降伏までにまだ余裕があることがわかる。
【００５６】
このことはまた、本発明のバラクタダイオードではより高い駆動電圧Ｖ_Ｒを印加することにより、空乏層幅をさらに広げ、より大きなキャパシタンス変化を実現することができることを意味している。
［第１実施例］
図１２は、本発明の第１実施例によるバラクタダイオード４０の構成を示す。
【００５７】
図１２を参照するにバラクタダイオード４０は不純物濃度が４．０×１０¹⁸cm^-3で厚さが５００ｎｍのｎ⁺型ＧａＡｓコンタクト層４２をエピタキシャルに形成された、傾斜角が２度の半絶縁性ＧａＡｓ傾斜基板４１上に形成されており、前記ＧａＡｓコンタクト層４２上には、前記図８の不純物濃度分布に対応した、不純物濃度が５．０×１０¹⁶ｃｍ^-3で厚さが２４０ｎｍのｎ^-型ＩｎＧａＰ層４３Ａと、不純物濃度が１．０×１０¹⁷ｃｍ^-3で厚さが１８０ｎｍのｎ型ＩｎＧａＰ層４３Ｂと、不純物濃度が５．０×１０¹⁷ｃｍ^-3で厚さが１２０ｎｍのｎ型ＩｎＧａＰ層４３Ｃと、不純物濃度が１．０×１０¹⁸ｃｍ^-3で厚さが１０ｎｍのｎ型ＩｎＧａＰ層４３Ｄとを積層したｎ⁺型ＩｎＧａＰ積層構造４３がエピタキシャルに形成されている。
【００５８】
さらに前記ＩｎＧａＰ構造４３の最上層４３Ｄに接してＣにより４．０×１０¹⁹ｃｍ^-3の不純物濃度にドープされたｐ⁺型ＧａＡｓ層４４が５０ｎｍの厚さに形成されており、前記ＩｎＧａＰ積層構造４３およびｐ⁺ＧａＡｓ層４４は前記ｎ⁺型ＧａＡｓ層４２上においてメサ構造を形成している。
【００５９】
さらに前記ｎ⁺型ＧａＡｓ層４２上にはｎ側オーミック電極４５が形成されており、さらに前記ｐ⁺型ＧａＡｓ層４４上にはｐ側オーミック電極４６が形成されている。
【００６０】
図１２のバラクタダイオード４０は、典型的には３４５μｍ×１８０μｍの、非常に小さな孤立素子ないし部品を形成する。このようにして形成されたバラクタダイオード４０は通常のＭＨｚ〜ＧＨｚ帯域などの高周波帯域においても動作可能であるが、特に１００〜２００ＧＨｚの超高周波帯域において動作可能であり、このような超高周波帯域において大きなキャパシタンス変化比を実現することができる。
【００６１】
本実施例においては前記ｐ⁺型ＧａＡｓ層４４の代わりにｐ⁺型ＩｎＧａＰ層など、他の半導体層を使うことも可能である。さらに前記積層構造４３をＧａＮ層の積層により形成することも可能である。さらに、図１２の構成において導電型を反転させ、前記層４２をｐ⁺型ＧａＡｓ層により、層４３Ａをｐ^-型ＩｎＧａＰ層により、層４３Ｂ，４３Ｃをそれぞれｐ^-型およびｐ型ＩｎＧａＰ層により、さらに層４３Ｄをｐ⁺型ＩｎＧａＰ層により形成することも可能である。この場合、前記層４４はｎ⁺型ＧａＡｓ層により形成される。
【００６２】
前記ｐ⁺型ＧａＡｓ層４４の代わりにｐ⁺型ＩｎＧａＰ層を使った場合には、前記層４４と４３Ｄとの間に形成されるｐｎ接合面はホモ接合となる。
［第２実施例］
図１３は、本発明の第２実施例によるバラクタダイオード４０Ａの構成を示す。ただし図１３中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００６３】
図１３を参照するに、本実施例では半絶縁性ＧａＡｓ基板４１の代わりにｎ⁺型のＧａＡｓ基板４１Ａが使われており、また前記ｎ側オーミック電極４５のかわりに前記ＧａＡｓ基板４１Ａの裏面にｎ側オーミック電極４５Ａが形成されている。
【００６４】
また図１３のバラクタダイオード４０Ａは底面に電極４５Ａを有しているため、回路基板上に形成された配線パターン上に容易に実装することができる。
【００６５】
本実施例においても前記ｐ⁺型ＧａＡｓ層４４の代わりにｐ⁺型ＩｎＧａＰ層など、他の半導体層を使うことも可能である。さらに前記積層構造４３をＧａＮ層の積層により形成することも可能である。さらに、図１３の構成において導電型を反転させ、前記基板４１Ａおよび層４２をそれぞれｐ⁺型ＧａＡｓ基板およびｐ⁺型ＧａＡｓ層により、層４３Ａをｐ^-型ＩｎＧａＰ層により、層４３Ｂ，４３Ｃをそれぞれｐ^-型およびｐ型ＩｎＧａＰ層により、さらに層４３Ｄをｐ⁺型ＩｎＧａＰ層により形成することも可能である。この場合、前記層４４はｎ⁺型ＧａＡｓ層により形成される。
［第３実施例］
図１４は、本発明の第３実施例によるバラクタダイオード４０Ｂの構成を、図１５は前記バラクタダイオード４０Ｂ中において使われる不純物濃度分布を示す。
【００６６】
図１４を参照するに、本実施例においては前記ｐ⁺型ＧａＡｓ層４４の代わりに図１５に示す階段状の不純物濃度分布を有するｐ⁺型ＩｎＧａＰ層が前記層４４として形成されており、前記ＩｎＧａＰ層４４中において前記接合面１４Ｊから遠ざかるにつれて、ｐ型不純物、すなわちＣの濃度が減少する。
【００６７】
このような不純物濃度分布を前記ｐ型ＩｎＧａＰ層４４中に形成することにより、前記接合面１４ＪからＩｎＧａＰ層４４中への空乏層の侵入に伴う降伏の発生を、先に説明したのと同様なメカニズムにより抑制することが可能になる。なお図１４中、ＩｎＧａＰ層４３Ａ〜４３Ｄにおいては前記図８のプロファイルが使われている。
【００６８】
もちろん、前記ＩｎＧａＰ層４４中の不純物濃度分布は階段状のプロファイルに限定されるものではなく、連続的なプロファイルを使うことも可能である。また図１５の例では前記ＩｎＧａＰ層４４中の不純物濃度は前記ＩｎＧａＰ層４３Ｄの濃度よりも高く設定されているが、本発明はこのような特定の濃度に限定されるものではなく、前記ＩｎＧａＰ層４４中の不純物濃度を前記ＩｎＧａＰ層４３Ｄの濃度よりも低く設定してもよい。
［第４実施例］
図１６は、本発明の第４実施例によるバラクタダイオード４０Ｃの構成を示す。ただし図１６中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００６９】
図１６を参照するに、バラクタダイオード４０Ｃは図１３のバラクタダイオード４０Ａと同様な構成を有しているが、本実施例では前記ｐ⁺型ＧａＡｓ層４４の代わりにＡｕなどのショットキー電極４６Ａを形成し、ショットキー型のバラクタダイオードを構成している。また前記電極４６Ａによりショットキー接合を形成するために、前記ｎ+型ＩｎＧａＰ層４３Ｄの表面には薄いｎ型ＩｎＧａＰ層４３ｄが形成される。
【００７０】
このようなショットキー型のバラクタダイオード４０Ｃにおいても前記半導体層４３に先に図８で説明したような不純物元素の濃度分布プロファイルを形成することにより、金属・半導体接合面近傍における降伏の発生を抑制することができる。
［第５実施例］
図１７は、本発明の第５実施例による、バラクタダイオードとヘテロバイポーラトランジスタ（ＨＢＴ）とを集積化した半導体集積回路装置６０の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７１】
図１７を参照するに、半導体集積回路装置６０は半絶縁性ＧａＡｓ基板６１上に形成されており、前記基板６１上には素子分離溝６１Ｉにより、バラクタダイオードの素子領域６０ＡとＨＢＴの素子領域６０Ｂとが画成されている。
【００７２】
前記素子領域６０Ａおよび６０Ｂ上には、図１２の層４２に対応するｎ⁺型ＧａＡｓ層６２Ａおよび６２Ｂがそれぞれコンタクト層およびコレクタコンタクト層としてエピタキシャルに形成されており、前記ＧａＡｓ層６２Ａ上には図１２のｎ型ＩｎＧａＰ層４３Ａ〜４３Ｄおよびｐ⁺型ＧａＡｓ層４４が順次エピタキシャルに積層され、積層構造６３Ａを形成している。
【００７３】
一方、前記ＧａＡｓ層６２Ｂ上には、同じｎ型ＩｎＧａＰ層４３Ａ〜４３Ｄおよびｐ⁺型ＧａＡｓ層４４が順次エピタキシャルに積層され、前記ＩｎＧａＰ層４３Ａ〜４３Ｄがコレクタ層となる積層構造６３Ｂを形成している。前記ｐ⁺型ＧａＡｓ層４４はｐ型ベース層６４を形成する。すなわち本実施例ではＨＢＴはコレクタ層が前記バラクタダイオードに対応した傾斜組成を有する。
【００７４】
さらに前記積層構造６３Ｂ上には前記ベース層６４に接するようにｎ型のＩｎＧａＰ層６５がＨＢＴのエミッタ層として、エピタキシャルに形成されている。
【００７５】
前記素子領域６０Ａおよび６０Ｂにおいて前記積層構造６３Ａおよび６３Ｂはメサ構造を形成しており、前記素子領域６０Ａにおいては前記ｎ⁺型ＧａＡｓコンタクト層６２Ａの露出表面に、前記図１２のオーミック電極４５に対応するオーミック電極６２ａが形成されている。また前記ｐ+型ＧａＡｓコンタクト層４４上には図１２のオーミック電極４６に対応するオーミック電極６４ａが形成されている。ここで「メサ構造」は、側壁面で画成され平坦な頂面を有する凸構造を意味し、頂面の面積が基部よりも小さいいわゆる順メサ構造や、頂面の面積が基部よりの大きいいわゆる逆メサ構造のみならず、垂直な側壁面を有し、頂面と基部が実質的に同一面積を有する構造をも含むものとする。
【００７６】
一方、前記素子領域６０Ｂにおいては前記コレクタコンタクト層６２Ｂの露出表面には前記オーミック電極６２ａと同様なコレクタ電極６２ｂが形成され、また前記ベース層６４の表面には前記オーミック電極６４ａと同様なベース電極６４ｂが形成されている。なお、前記エミッタ層６５は前記ベース層６４上において前記ベース電極６２ｂに囲まれてメサ構造を形成している。
【００７７】
さらに前記エミッタ層６５上には、ｎ⁺型ＧａＡｓよりなるエミッタコンタクト層６５Ａを介してｎ型オーミック電極６５ｂが形成されている。
【００７８】
このような構成の半導体集積回路装置６０では、バラクタダイオードとして先に説明した図８の組成プロファイルを使うことにより、非常に大きなキャパシタンス変化比を実現でき、また前記バラクタダイオードとＨＢＴとを同一の半導体積層構造体からエッチングにより、容易に、効率よく、安い費用で形成することが可能になる。
［第６実施例］
図１８は、本発明の第６実施例による半導体集積回路装置８０の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
【００７９】
図１８を参照するに前記半導体集積回路装置８０は半絶縁性ＧａＡｓ傾斜基板８１上に形成されており、前記基板８１上には素子分離溝８１Ｉによりバラクタダイオードの素子領域８０ＡとＨＢＴの素子領域８０Ｂとが画成されている。
【００８０】
前記基板８１上には前記素子領域８０Ｂに対応してｎ⁺ＧａＡｓよりなるコレクタコンタクト層８２が形成されており、前記コレクタコンタクト層８２上にはｎ型ＧａＡｓよりなるコレクタ層８３が形成されている。また前記コレクタ層８３上にはｐ⁺型のＧａＡｓベース層８４が形成されている。
【００８１】
本実施例では、同じ半導体層８２〜８４が前記素子領域８０Ａ上にも積層されているが、前記素子領域８０Ａにおいては前記ｐ⁺型ＧａＡｓ層８４上にｎ型ＩｎＧａＰ層８５とｎ⁺型ＧａＡｓ層８６とが、それぞれエミッタ層およびエミッタコンタクト層として形成されている。
【００８２】
再び素子領域８０Ｂを参照するに、前記ｐ⁺型ＧａＡｓベース層８４上にはｎ型ＩｎＧａＰ層よりなるエミッタ層８５が形成されており、前記コレクタコンタクト層８２上にはコレクタ電極８２Ａが、また前記ベース層８４上にはベース電極８４Ａが、それぞれコレクタ層８３が形成するメサ構造およびエミッタ層８５が形成するメサ構造を囲むように形成されている。
【００８３】
さらに前記エミッタ層８５上には、エミッタコンタクト層８６を介してエミッタ電極８７Ａが形成されている。
【００８４】
一方、前記エミッタコンタクト層８６上には、先に図１２で説明した構造がエピタキシャルに形成されており、バラクタダイオードが前記基板８１上にモノリシックに形成されている。
【００８５】
図１８の半導体集積回路装置８０では、前記基板８１上にバラクタダイオードと共にモノリシックに集積化されるＨＢＴが、必ずしもバラクタダイオードと同じ層構造を有する必要がなく、所望の半導体層あるいは濃度プロファイルを使うことにより、所望の特性を有するＨＢＴを形成することが可能である。
【００８６】
その際、前記バラクタダイオードおよびＨＢＴは、図１９に示すＨＢＴの層構造とバラクタダイオードの層構造を積層した半導体積層構造をエッチングすることにより、容易に形成することができる。
【００８７】
なお本実施例において、前記コレクタ層をＩｎＧａＰとしてもよい。この場合、ＨＢＴは実際にはダブル接合へテロバイポーラトランジスタ（ＤＨＢＴ）となる。なお、先に図１７で説明したＨＢＴも、実際にはＤＨＢＴとなっている。
【００８８】
図１８の実施例の場合、前記コレクタコンタクト層８２およびコレクタ層８３は前記ＨＢＴの素子領域８０Ｂを超えてバラクタダイオード８０Ａの素子領域にまで形成されるが、素子領域８０ＡはＨＢＴの素子領域８０Ｂに対して、前記半絶縁性ＧａＡｓ基板８１にまで到達する素子分離溝８１Ｉにより分離されており、これらの存在がバラクタダイオードの特性に影響することはない。またバラクタダイオードがＨＢＴの動作に影響することはない。
【００８９】
また図１８の構造では、前記素子領域８０Ｂに形成される能動素子はＨＢＴに限定されず、例えば図２０に示すように非ドープＧａＡｓよりなる電子走行層９２とｎチャネルＡｌＧａＡｓなどよりなる電子供給層９３を備え、前記電子走行層９２中に前記電子供給層９３との界面に沿って２次元電子ガス９２Ａを形成したＨＥＭＴ（高電子移動度トランジスタ）であってもよい。前記電子供給層９３は、前記２次元電子ガス中における電子の不純物散乱を最小化するため、前記電子走行層９２との界面に沿って、非常に薄い非ドープスペーサ層（図示せず）を設けられている場合が多い。ただし図２０中、先に説明した部分には同一の参照符号を付し、説明を省略する。この場合には、前記ＨＥＭＴを構成する電子走行層９２および電子供給層９３が素子領域８０Ａにも存在するが、図１８のＨＢＴの場合と同様に、ＨＥＭＴの動作がバラクタダイオードの動作に影響することはなく、またバラクタダイオードの動作がＨＥＭＴの動作に影響することはない。
【００９０】
図２０の構成では、前記電子供給層９３上に、チャネル領域に対応して前記電子供給層９３に対してショットキー接触するゲート電極９４Ｇが形成され、その両側にオーミック電極よりなるソース電極９４Ｓおよびドレイン電極９４Ｄが、それぞれ前記ｎ⁺型ＧａＡｓ層８５に対応するｎ⁺型ＧａＡｓコンタクト層を介して形成されている。
【００９１】
さらに図２１に示すように、前記素子領域８０Ｂに、電子走行層１０２を備えたＭＥＳＦＥＴ（金属−半導体電界効果トランジスタ）を形成することも可能である。だだし図２１中、先に説明した部分には同一の参照符号を付し、説明を省略する。この場合には、前記ＭＥＳＦＥＴを構成する電子走行層１０２が素子領域８０Ａにも存在するが、図１８のＨＢＴの場合と同様に、ＭＥＳＦＥＴの動作がバラクタダイオードの動作に影響することはなく、またバラクタダイオードの動作がＭＥＳＦＥＴの動作に影響することはない。
【００９２】
図２１の構成では、前記電子走行層１０２上に、チャネル領域に対応して前記電子走行層１０２に対してショットキー接触するゲート電極１０３Ｇが形成され、その両側にオーミック電極よりなるソース電極１０３Ｓおよびドレイン電極１０３Ｄが、それぞれ前記ｎ⁺型ＧａＡｓ層８５に対応するｎ⁺型ＧａＡｓコンタクト層を介して形成されている。
【００９３】
さらに本発明においては、図１８の構成を変形し、図２２に示すようにバラクタダイオードが前記基板８１上、ＨＢＴよりも下層に位置するように形成することも可能である。同様に、前記バラクタダイオードがＨＥＭＴあるいはＭＥＳＦＥＴよりも下層に位置するように形成することも可能である。ただし図２２中、先に説明した部分には同一の参照符号を付し、説明を省略する。また同様な変形は、図２０あるいは２１の集積回路装置においても可能である。
［第７実施例］
さらに本発明の発明者は、本発明の第７実施例の基礎となる研究において、図１３の積層構造を有するバラクタダイオードについて、メサ構造のサイズを変化させ、メサ構造のサイズとバラクタダイオードの特性との関係を調べる研究を行った。
【００９４】
図２３（Ａ），（Ｂ）は、本発明の発明者が、本発明の第７実施例の基礎となる研究において作製したバラクタダイオード試験片の構成を示す。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付している。
【００９５】
図２３（Ａ），（Ｂ）を参照するに、図示の試験片では図１３の積層構造体上に、前記電極４６をマスクに前記ＧａＡｓ層４４およびその下のＩｎＧａＰ層４３を切るようにメサエッチングを行うことにより、複数のメサ構造Ｍが形成されており、その結果、各々のメサ構造Ｍ上には前記ｐ側オーミック電極４６として、Ａｕ／Ｐｔ／Ｔｉ積層構造の積層電極が形成されている。また前記ｎ⁺型ＧａＡｓ基板４１Ａの底面には、前記ｎ側オーミック電極４５Ａとして、Ａｕ／Ｎｉ／ＡｕＧｅ積層構造の積層電極が形成されている。なお前記ＩｎＧａＰ層４３のメサエッチングの際には、ＨＣｌをエッチャントとして使っている。
【００９６】
本発明の発明者は前記試験片において、このようにして形成された多数のバラクタダイオード素子の電極４６、従ってメサ構造Ｍの径Ｄを様々に変化させ、バラクタダイオード素子の電気特性を測定した。
【００９７】
図２４は、このようにして得られた様々なメサ径Ｄを有するバラクタダイオード素子についてのキャパシタンス特性を、また図２５は降伏特性を示す。
【００９８】
図２４、２５を参照するに、同じ電圧同士で比較した場合、単位面積あたりのキャパシタンスは駆動電圧が低い場合、メサ径Ｄによらないが、駆動電圧が高い場合にはメサ径Ｄに依存するようである。メサ径Ｄが１００μｍより大きな試料では降伏電圧が十分に高くないため、高い駆動電圧を印加できず、キャパシタンス変化比のメサ径依存性は見られていない。しかし、メサ径Ｄが１００μｍの試料では、降伏電圧が十分高いとは言えないが、キャパシタンス変化比の増大が見られる。前記メサ径Ｄが１００μｍの場合、１０Ｖ程度の駆動電圧の印加により、３０倍近いキャパシタンス変化比が実現できることがわかる。
【００９９】
図２３（Ａ），（Ｂ）の試験片の場合、メサ構造Ｍの形成にＨＣｌをエッチャントとして使っており、その結果、前記メサ構造Ｍは、図２６に示すように側壁面が傾斜した逆メサ構造になっているものと考えられる（非特許文献６）。なお、図２６は本発明の第７実施例によるバラクタダイオード１１０の構成を示す。図２６中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【０１００】
このようにメサ構造Ｍが、下方に向かって面積を減少させる逆メサ構造となっている場合、前記ｐｎ接合面から延在する空乏層が形成するキャパシタンスは、前記空乏層が延伸するにつれて減少する分に加えて空乏層の面積が減少する効果が加わり、その結果、キャパシタンスの減少が加速されるものと考えられる。またこのような、メサ構造の効果は、メサ構造Ｍの径Ｄが小さければ小さいほど顕著に現れると考えられる。
【０１０１】
このように、図２６の本発明第７実施例によるバラクタダイオード１１０では、前記メサ構造Ｍを逆メサ構造とし、前記メサ径Ｄを約１００μｍ、あるいはそれ以下とすることで、通常の空乏層の延伸によるキャパシタンスの変化に加えて、逆メサ構造に伴う素子面積の減少の効果を利用し、非常に大きなキャパシタンス変化比を実現することができる。同様な効果は、前記メサ径Ｄを５００μｍ以下とした場合にも、降伏の発生を抑制することにより達成できるものと考えられる。このような逆メサ構造のバラクタダイオードにおいても、駆動電圧の印加に伴ってキャパシタンスを滑らかに変化させることができる。
【０１０２】
先にも述べたように、このような逆メサ構造はＩｎＧａＰ層をメサエッチングする場合にはエッチャントとしてＨＣｌを使うことで実現できる。その場合、前記メサ構造Ｍの側壁面には、前記電極４６が図２３（Ａ）に示すように円形にパターニングされていても、ＩｎＧａＰの（１１１）面が露出する。なお図２６では縦横のスケールが同じでないことに注意が必要である。
【０１０３】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【０１０４】
【発明の効果】
本発明によれば、前記接合領域の不純物濃度を高く設定することにより、駆動電圧を印加しない初期状態における空乏層の厚さが減少し、初期状態におけるバラクタダイオードのキャパシタンスが増大する。さらにかかるバラクタダイオードに駆動電圧を印加することにより空乏層は延在し、バラクタダイオードのキャパシタンスが減少する。このように本発明のバラクタダイオードでは、前記初期状態におけるキャパシタンスが大きいため、駆動電圧を印加することにより、大きなキャパシタンス変化比を確保することができると共に、キャパシタンスを滑らかに変化させることが可能になる。
【０１０５】
さらに本発明のバラクタダイオードでは、駆動電圧を印加した場合に前記接合領域に生じやすい降伏を抑制し、大きな駆動電圧を印加することで非常に大きなキャパシタンス変化比が実現できるように、前記外側領域において不純物濃度が前記接合面から離れるにつれて急激に減少するように不純物濃度分布を制御している。すなわち本発明のバラクタダイオードでは、駆動電圧の印加により延伸した空乏層の先端部が、空乏層のさらなる延伸に伴って不純物元素濃度のより低い領域に侵入するように、前記外側領域の不純物濃度分布が設計されており、このため大きな駆動電圧を印加した場合でも、空乏層中の多量の空間電荷が形成する強電界による降伏の問題が回避される。また本発明ではこのような降伏を抑制するために、前記不純物元素を高濃度に導入される接合領域の厚さを制限している。
【図面の簡単な説明】
【図１】本発明の関連技術によるバラクタダイオードの構成を示す図である。
【図２】本発明の基礎となる研究で使われたバラクタダイオードのモデル構造を示す図である。
【図３】本発明の基礎となる研究で使われた不純物濃度分布を示す図である。
【図４】本発明の基礎となる研究において作製されて様々なバラクタダイオードの降伏特性を示す図である。
【図５】本発明の基礎となる研究において作製された様々なバラクタダイオードのキャパシタンス特性を示す図である。
【図６】本発明の基礎となる研究で使われた別の不純物濃度分布を示す図である。
【図７】本発明の基礎となる研究で使われた別の不純物濃度分布を示す図である。
【図８】本発明の基礎となる研究で使われたさらに別の不純物濃度分布を示す図である。
【図９】本発明で使われる概略的な不純物濃度分布を示す図である。
【図１０】本発明で使われる別の不純物濃度分布を示す図である。
【図１１】本発明の原理を説明する図である。
【図１２】本発明の第１実施例によるバラクタダイオードの構成を示す図である。
【図１３】本発明の第２実施例によるバラクタダイオードの構成を示す図である。
【図１４】本発明の第３実施例によるバラクタダイオードの構成を示す図である。
【図１５】図１３のバラクタダイオードにおける不純物濃度分布を示す図である。
【図１６】本発明の第４実施例によるショットキー型バラクタダイオードの構成を示す図である。
【図１７】本発明の第５実施例による半導体集積回路装置の構成を示す図である。
【図１８】本発明の第６実施例による半導体集積回路装置の構成を示す図である。
【図１９】図１８の半導体集積回路装置の製造に使われる積層半導体構造体を示す図である。
【図２０】図１８の一変形例による半導体集積回路装置の構成を示す図である。
【図２１】図１８の他の変形例による半導体集積回路装置の構成を示す図である。
【図２２】図１８のさらに他の変形例による半導体集積回路装置の構成を示す図である。
【図２３】（Ａ），（Ｂ）は本発明第７実施例の基礎となる研究で使われた試験片の構成を示す図である。
【図２４】図２３の試験片について求められたキャパシタンス特性を示す図である。
【図２５】図２３の試験片について求められた降伏特性を示す図である。
【図２６】本発明第７実施例によるバラクタダイオードの構成を示す図である。
【符号の説明】
１０，４０ バラクタダイオード
１１，２１，４１ 基板
１２，４２，６２Ａ コンタクト層
１３，２３，４３，６３Ａ ｎ型半導体層
１４，４４ ｐ型半導体層
１５，４５，６２ａ ｎ側オーミック電極
１６，４６，６４ａ ｐ側オーミック電極
２０ バラクタダイオードモデル構造
２３Ａ〜２３Ｄ，４３Ａ〜４３Ｄ ＩｎＧａＰ層
４６ 金属電極
４６Ａ ショットキー電極
６０，８０，９０，１００ 半導体集積回路装置
６０Ａ，８０Ａ バラクタダイオード素子領域
６０Ｂ，８０Ｂ ＨＢＴ素子領域
６１Ｉ，８１Ｉ 素子分離溝
６２Ｂ，８２ コレクタコンタクト層
６２ｂ，８２Ａ コレクタ電極
６３Ｂ，８３ コレクタ層
６４，８４ ベース層
６４ｂ，８４Ａ ベース電極
６５，８５ エミッタ層，Ｓ／Ｄコンタクト層
６５ｂ，８７Ａ エミッタ電極
８６ エミッタコンタクト層
９２ 電子走行層
９２Ａ ２次元電子ガス
９３，１０２ 電子供給層
９４Ｇ，１０３Ｇ ゲート電極
９４Ｓ，１０３Ｓ ソース電極
９４Ｄ，１０３Ｄ ドレイン電極

Claims (30)

1. 導電領域と、
   前記導電領域に接して形成され、前記導電領域との界面において接合面を形成する、ｐ型あるいはｎ型の導電型を有する半導体領域とを含むバラクタダイオードであって、
   前記半導体領域は、前記導電型の不純物元素を、前記接合面に近接するにつれて増大する濃度分布で含み、
   前記半導体領域においては全体として、前記不純物元素の深さ方向への相対濃度変化率が、前記接合面に向かって増大し、
   前記半導体領域は、前記接合面近傍に前記接合面を含むように形成された接合領域を含み、前記接合領域においては前記相対濃度変化率が、前記半導体領域中、前記接合領域の外におけるよりも減少し、
   前記半導体領域において前記濃度分布は階段状に変化することを特徴とするバラクタダイオード。
2. 前記不純物元素の濃度は、前記接合領域においては実質的に一定であることを特徴とする請求項１記載のバラクタダイオード。
3. 前記接合領域は、６０ｎｍ未満の厚さを有することを特徴とする請求項１または２記載のバラクタダイオード。
4. 前記接合領域は、１０ｎｍの厚さを有することを特徴とする請求項１〜３のうち、いずれか一項記載のバラクタダイオード。
5. 前記接合領域は、前記接合面から延伸する空乏層が、前記接合領域中において降伏が生じる前に前記外側領域中に侵入するような膜厚および不純物濃度で形成されることを特徴とする請求項１〜３のうち、いずれか一項記載のバラクタダイオード。
6. 前記半導体領域は、前記不純物元素の濃度が５．０×１０¹⁶ｃｍ^-3で厚さが２４ｎｍの第１層と、前記第１層上に積層され、前記不純物元素の濃度が１．０×１０¹⁷ｃｍ^-3で厚さが１８ｎｍの第２層と、前記第２層上に積層され、前記不純物元素の濃度が５．０×１０¹⁷ｃｍ^-3で厚さが１２ｎｍの第３層と、前記第３層上に積層され、前記不純物元素の濃度が１．０×１０¹⁸ｃｍ^-3の第４層とより形成され、前記第４層が前記導電層との間に前記接合面を形成することを特徴とする請求項１〜５のうち、いずれか一項記載のバラクタダイオード。
7. 前記半導体領域は、前記接合面において１．０×１０¹⁸ｃｍ^-3以上のキャリア濃度を有することを特徴とする請求項１〜６のうち、いずれか一項記載のバラクタダイオード。
8. 前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体層はｐ⁺型あるいはｎ⁺型の導電型を有することを特徴とする請求項１〜７のうち、いずれか一項記載のバラクタダイオード。
9. 前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体層は、前記逆導電型の不純物元素を、前記逆導電型の不純物元素の濃度が前記接合面に向かって増大するような濃度分布で含むことを特徴とする請求項１〜８のうち、いずれか一項記載のバラクタダイオード。
10. 前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体領域は、前記半導体層よりも大きなバンドギャップを有することを特徴とする請求項１〜９のうち、いずれか一項記載のバラクタダイオード。
11. 前記導電領域はＧａＡｓよりなり、前記半導体領域はＩｎＧａＰよりなることを特徴とする請求項１０記載のバラクタダイオード。
12. 前記導電領域は、前記半導体領域の導電型とは逆導電型を有する半導体層を含み、前記半導体領域は前記半導体層と実質的に同一のバンドギャップを有することを特徴とする請求項１〜９のうち、いずれか一項記載のバラクタダイオード。
13. 前記導電領域および前記半導体領域はＩｎＧａＰよりなることを特徴とする請求項１２記載のバラクタダイオード。
14. 前記導電領域はショットキー電極よりなることを特徴とする請求項１〜６のうち、いずれか一項記載のバラクタダイオード。
15. 前記半導体領域は、前記導電型を有する半導体基板の表面上に形成されることを特徴とする請求項１〜１４のうち、いずれか一項記載のバラクタダイオード。
16. 前記半導体基板の裏面上には、オーミック電極が形成されていることを特徴とする請求項１５記載のバラクタダイオード。
17. 前記半導体領域は、半絶縁性半導体基板上に形成されることを特徴とする請求項１〜１４のうち、いずれか一項記載のバラクタダイオード。
18. 前記半絶縁性基板上には、他の半導体素子が形成されていることを特徴とする請求項１７記載のバラクタダイオード。
19. 前記バラクタダイオードは孤立した素子を形成することを特徴とする請求項１〜１７のうち、いずれか一項記載のバラクタダイオード。
20. 前記半導体領域は、逆メサ構造を形成することを特徴とする請求項１〜１９のうち、いずれか一項記載のバラクタダイオード。
21. 前記逆メサ構造は、５００μｍ以下の径を有することを特徴とする請求項２０記載のバラクタダイオード。
22. 前記逆メサ構造は、結晶面により画成されていることを特徴とする請求項２０または２１記載のバラクタダイオード。
23. 第１の素子領域と第２の素子領域とを画成された基板と、
    前記基板上、前記第１の領域に形成されたバラクタダイオードと、
    前記基板上、前記第２の領域に形成された能動素子とよりなる半導体集積回路装置であって、
    前記バラクタダイオードは、
    前記基板上、前記第１の領域に形成された一導電型半導体層よりなるコンタクト層と、
    前記コンタクト層上に形成された、前記一導電型の半導体領域と、
    前記半導体領域上に形成され、前記半導体領域との間に接合面を形成する導電領域とよりなり、
    前記半導体領域は、前記一導電型の不純物元素を、前記接合面に近接するにつれて増大する濃度分布で含み、
    前記半導体領域においては全体として、前記不純物元素の深さ方向への相対濃度変化率が、前記接合面に向かって増大することを特徴とする半導体集積回路装置。
24. 第１の素子領域と第２の素子領域とを画成された基板と、
    前記基板上、前記第１の領域に形成されたバラクタダイオードと、
    前記基板上、前記第２の領域に形成された能動素子とよりなる半導体集積回路装置であって、
    前記バラクタダイオードは、
    前記基板上、前記第１の領域に形成された一導電型半導体層よりなるコンタクト層と、
    前記コンタクト層上に形成された、前記一導電型の半導体領域と、
    前記半導体領域上に形成され、前記半導体領域との間に接合面を形成する導電領域とよりなり、
    前記半導体領域は、前記一導電型の不純物元素を、前記接合面に近接するにつれて増大する濃度分布で含み、
    前記半導体領域においては全体として、前記不純物元素の深さ方向への相対濃度変化率が、前記接合面に向かって増大し、
    前記半導体領域は、前記接合面近傍に前記接合面を含むように形成された接合領域を含み、前記接合領域においては前記相対濃度変化率が、前記半導体領域中、前記接合領域の外におけるよりも減少し、
    前記半導体領域において前記濃度分布は階段状に変化することを特徴とする半導体集積回路装置。
25. 前記バラクタダイオードは、前記基板上にモノリシックに形成されていることを特徴とする請求項２３または２４記載の半導体集積回路装置。
26. 前記能動素子は、前記基板上にモノリシックに形成されたＨＢＴよりなることを特徴とする請求項２３〜２５のうち、いずれか一項記載の半導体集積回路装置。
27. 前記能動素子は、前記基板上にモノリシックに形成されたＭＥＳＦＥＴよりなることを特徴とする請求項２３〜２５のうち、いずれか一項記載の半導体集積回路装置。
28. 前記能動素子は、前記基板上にモノリシックに形成されたＨＥＭＴよりなることを特徴とする請求項２３〜２５のうち、いずれか一項記載の半導体集積回路装置。
29. 前記第１の素子領域と第２の素子領域とは、素子分離溝により画成されていることを特徴とする請求項２３〜２８のうち、いずれか一項記載の半導体集積回路装置。
30. 前記第１の素子領域と第２の素子領域とは、段差部により画成されていることを特徴とする請求項２３〜２８のうち、いずれか一項記載の半導体集積回路装置。

Images