KR100198455B1 - 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터 - Google Patents
부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터 Download PDFInfo
- Publication number
- KR100198455B1 KR100198455B1 KR1019950042602A KR19950042602A KR100198455B1 KR 100198455 B1 KR100198455 B1 KR 100198455B1 KR 1019950042602 A KR1019950042602 A KR 1019950042602A KR 19950042602 A KR19950042602 A KR 19950042602A KR 100198455 B1 KR100198455 B1 KR 100198455B1
- Authority
- KR
- South Korea
- Prior art keywords
- emitter
- bipolar transistor
- heterojunction bipolar
- negative resistance
- output characteristics
- Prior art date
Links
- 239000010410 layer Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000011241 protective layer Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 에미터 층을 형성하는 반도체 재료의 화학적 구성 성분비를 변화시킴으로써 부저항 출력특성을 감소시키거나 소멸시키도록 하는 이종접합 바이폴러 트랜지스터(Heterojunction Bipolar Transistor, 이하 HBT라고 약칭함)의 구조에 관한 것으로서, 반도체 기판과, 상기 반도체 기판 위에 형성된 컬렉터부와, 상기 컬렉터부 위에 형성된 베이스부와, 상기 베이스부 위에 형성된 에미터부와, 상기 에미터부 위에 형성된 보호층 부로 구성된 이종접합 바이폴러 트랜지스터에 있어서, 상기 에미터부와 베이스층 사이에 AlxGa1-xAs로 형성되며, 상기 X를 0부터 0.3까지 변화시키는 제 1에미터 그레이딩층을 포함하는 것을 특징으로 한다.
Description
제1도는 종래의 AlGaAs/GaAs를 이용한 전형적인 이종접합 바이폴러 트랜지스터 구조의 에피택셜층 구조의 단면도.
제2도는 부저항 출력특성을 개선하기 위한 본 발명에 따른 AlGaAs/GaAs 이종접합 바이폴러 트랜지스터 구조의 제작을 위한 에피택셜층 구조의 단면도.
본 발명은 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터(Heterojunction Bipolar Transistor, 이하 HBT라고 약칭함)에 관한 것으로서, 특히 에미터 층을 형성하는 반도체 재료의 화학적 구성 성분비를 변화시킴으로써, 초고속 및 전력소자용 부저항 출력특성을 감소시키거나 소멸시키는 것을 특징으로 하는 이종접합 바이폴러 트랜지스터에 관한 것이다.
일반적으로, 이종접합이란 격자 상수가 비슷하나 밴드 갭(Band gap)이 서로 다른 물질을 접합하여 전도대(conduction band)의 전위장벽(potential barrier)과 가전자대(valence band)의 전위장벽이 서로 다르게 만드는 접합을 말한다.
종래에는 실리콘 바이폴러 트랜지스터(Si-BJT)의 경우와는 다르게 화합물 반도체를 이용한 HBT의 경우에 있어서 컬렉터-공통 출력특성(Ic/VCE)상에서 전압(VCE)의 증가에 따라 전류(Ic)가 감소하는 부저항 특성을 볼 수가 있다.
그러나, 이러한 부저항 출력특성은 소자의 최대전류를 제한하여 소자를 안정화시켜주는 장점이 되기도 하나 소자의 최대전류를 제한하여 HBT의 전류용량을 감소시키는 단점이 되기도 한다.
즉, HBT의 부저항 출력특성을 이용하여 발진기와 같은 회로를 구성하거나 전력소자에서 최대전류를 제한하여 소자의 과도한 발열현상을 억제하는 등의 응용을 생각할 수 있겠으나, 한편 초고속 집적회로에 사용되는 소자로서의 HBT는 필요한 동작전류의 출력을 위한 바이어스 전압이 부저항 특성으로 인하여 증가하므로 소비전력을 증대시키는 문제점이 있었다.
상기 문제점을 해결하기 위한 본 발명의 목적은 에미터 층을 형성하는 반도체 재료의 화학적 구성성분비를 변화시킴으로써 부저항 출력특성을 감소시키거나 소멸시키도록 하는 이종접합 바이폴러 트랜지스터를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 특징은 부저항 출력특성을 개선하기 위하여 반절연성의 반도체 기판과, 상기 반도체 기판 위에 형성된 컬렉터부와, 상기 컬렉터부 위에 형성된 베이스부와, 상기 베이스부 위에 형성된 에미터부와, 상기 에미터부 위에 형성된 보호층부로 구성된 이종접합 바이폴러 트랜지스터에 있어서, 상기 에미터부가, 상기 베이스부 위에 형성된 제 1에미터 그레이딩과, 상기 에미터 그레이딩 위에 형성된 에미터 및 상기 에미터 위에 형성된 제 2에미터 그레이딩으로 형성되는 데에 있다.
본 발명은 기존의 AlGaAs/GaAs로 구성된 에피택셜 웨이퍼를 사용하나, 소비전력이 증가함에 따라 소자의 온도가 증가하고 따라서 에미터 전자 주입효율이 감소하여 부저항 특성을 유발한다는 점에 착안하여 소자의 온도가 증가하더라도 전자 주입효율을 최대한 안정화시키기 위하여 유료 가전자대 에너지 불연속을 증가시키고 에미터 층의 도핑 농도를 증대시킨 HBT의 에피택셜층 구조를 제안하였다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명한다.
제1도는 종래의 AlGaAs/GaAs를 이용한 전형적인 이종접합 바이폴러 트랜지스터 구조의 에피택셜층 구조의 단면도이다.
제1도를 참조하여 종래의 AlGaAs/GaAs를 이용한 전형적인 이종접합 바이폴러 트랜지스터 구조의 에피택셜층 구조를 설명하면 다음과 같다.
먼저 이상적인 바이폴러 트랜지스터의 에미터 전자 주입효율을 다음과 같이 근사적으로 표현할 수 있다.
트랜지스터의 전류 이득 β는 1(1-γE)로 표현되므로 β를 크게 하기 위하여 γE는 가능한 한 1에 가깝게 만들어 주어야 한다.
실리콘을 이용한 바이폴러 트랜지스터(Bipolar Junction Transistor, 이하, BJT라고 약칭함)의 경우는 △EV가 0.0eV 이므로 에미터 전자 주입효율 γE를 1로 만들어 주기 위하여 NE≫NB인 구조를 사용하였다.
그러나 에미터에 큰 에너지 대역을 가진 화합물을 사용하는 HBT의 경우에 에미터-베이스간의 에너지 대역 차이 중 일부가 가전자대의 불연속 에너지인 △EV로 존재하므로 상기 식에 따라 NE≪NB인 구조를 사용하여도 γE는 1에 가까운 값을 유지하여 전류이득을 크게 할 수 있다.
즉 HBT에서 γE는 1에 가까운 값을 유지하면서, 베이스 도핑 NB를 크게 하여 베이스 층의 저항을 감소시키고, 에미터 도핑 NE를 작게하여 에미터-베이스 커패시턴스를 개선시켜 HBT의 초고속 특성을 얻을 수 있다.
그러나 기존의 HBT에서 많이 사용되는 제1도와 같은 구조하에서, 즉 NB/NE가 150 정도의 크기를 가지는 경우에 상기 식의 Exp 항은 이를 상쇄시킬 정도의 값을 가져야 하나, 높은 바이어스에서 △EV가 감소하거나 또는 약간의 온도상승으로 인하여 Exp 항이 급격하게 감소할 수 있다.
따라서, 온도 상승 등에 의하여 γE가 약간만 감소하여도 β≒1/(1-γE) 식에 따라서 β는 크게 감소한다.
이는 HBT의 출력에서 부저항 특성을 보여주는 주요 현상인 것으로 믿어지고 있다.
따라서 HBT의 부저항 출력특성을 개선하기 위하여는 InGaP/GaAs와 같은 △EV가 큰 화합물 반도체 이종접합을 사용하거나 또는 NB/NE비율을 감소시킬 필요가 있다.
특히 AlGaAs/GaAs HBT의 경우 △EV가 0.1eV 내외의 작은 값을 가지므로 에미터-베이스 그레이드에 의해 △Ec를 감소시켜 유료 △EV를 증가시킬 수 있다.
제2도는 부저항 출력특성을 개선하기 위한 본 발명에 따른 AlGaAs/GaAs 이종접합 바이폴러 트랜지스터 구조의 제작을 위한 에피택셜층 구조의 단면도이다.
제2도를 참조하여 부저항 출력특성을 개선하기 위한 본 발명에 따른 AlGaAs/GaAs 이종접합 바이폴러 트랜지스터 구조의 제작을 위한 에피택셜층 구조를 설명하면 다음과 같다.
NB/NE비율을 감소시키면서 그레이드에 의한 유효 △EV를 증가시키도록 하였다.
따라서, γE에 관한 식에서 온도의 변화에 따른 γE의 변화를 최소화함으로써 HBT에서 온도가 증가함에 따라 전류 이득이 감소하는 현상을 최소화하도록 하였다.
예를 들면 △EV= 0.15eV이고 NB/NE= 150인 경우에는 온도가 300K에서 400K로 상승할 때 γE는 50% 수준으로 감소하나, 표 2와 같이 △EV= 0.2eV이고 NB/NE= 15인 경우에는 γE는 96% 수준을 유지하게 된다.
또한, 상기 제5층의 에미터 그레이딩(56)은 AlxGa1-xAs로 형성되는 데 베이스층의 GaAs에 격자상수를 일치시키기 위해서 약 50nm 정도의 두께로 X를 0부터 0.3까지 변화시킨다.
그러나 계산에 의하면 에미터의 도핑 농도를 표 2에서와 같이 증가시키면 차단 및 최대 공진 주파수의 감소를 초래하게 되나 이는 에미터(57)의 면적을 감소시킴으로써 보상할 수 있다.
그러므로, 상술한 바와 같은 본 발명의 효과는 부저항 특성의 원인으로 알려진 기존의 열적 현상과 더불어 새로운 전기적 현상에 근거하여 HBT의 부저항 출력특성을 개선함으로써 집적회로의 소비전력을 감소시킨다는 점에서 구성소자의 동작점 소비전력을 감소시키며 집적 회로의 설계에서 많은 선택권을 가지게 된다는 데에 있다.
Claims (7)
- 부저항 출력특성을 개선하기 위하여 반절연성의 반도체 기판과, 상기 반도체 기판 위에 형성된 컬렉터부와, 상기 컬렉터부 위에 형성된 베이스부와, 상기 베이스부 위에 형성된 에미터부와, 상기 에미터부 위에 형성된 보호층 부로 구성된 이종접합 바이폴러 트랜지스터에 있어서, 상기 에미터부와 베이스층사이에, AlxGa1-xAs로 형성되며, 상기 X를 0부터 0.3까지 변화시키는 제 1에미터 그레이딩층을 포함하는 것을 특징으로 하는 이종접합 바이폴러 트랜지스터.
- 제1항에 있어서, 상기 에미터부가 소정의 도핑 농도로 일정하게 도핑되는 것을 특징으로 하는 이종접합 바이폴러 트랜지스터.
- 제2항에 있어서, 상기 에미터부가 도핑 농도가 2×1017㎝-3내지 2×1019㎝-3인 것을 특정으로 하는 이종접합 바이폴러 트랜지스터.
- 제1항에 있어서, 상기 에미터부의 두께가 200nm 내지 300nm인 것을 특징으로 하는 이종접합 바이폴러 트랜지스터.
- 제1항에 있어서, 상기 제1에미터 그레이딩의 두께가 30nm 내지 80nm인 것을 특징으로 하는 이종접합 바이폴러 트랜지스터.
- 제1항에 있어서, 상기 에미터의 두께가 100nm 내지 200nm인 것을 특징으로 하는 이종접합 바이폴러 트랜지스터.
- 제1항에 있어서, 상기 제2에미터 그레이딩의 두께가 30nm 내지 80nm인 것을 특징으로 하는 이종접합 바이폴러 트랜지스터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042602A KR100198455B1 (ko) | 1995-11-21 | 1995-11-21 | 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042602A KR100198455B1 (ko) | 1995-11-21 | 1995-11-21 | 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030870A KR970030870A (ko) | 1997-06-26 |
| KR100198455B1 true KR100198455B1 (ko) | 1999-07-01 |
Family
ID=19435004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042602A KR100198455B1 (ko) | 1995-11-21 | 1995-11-21 | 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100198455B1 (ko) |
-
1995
- 1995-11-21 KR KR1019950042602A patent/KR100198455B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030870A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250826A (en) | Planar HBT-FET Device | |
| US7009225B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| KR100508894B1 (ko) | 헤테로접합 바이폴라트랜지스터 및 이를 이용한반도체집적회로장치 | |
| US6806512B2 (en) | InPSb/InAs BJT device and method of making | |
| US5631477A (en) | Quaternary collector InAlAs-InGaAlAs heterojunction bipolar transistor | |
| US6737684B1 (en) | Bipolar transistor and semiconductor device | |
| CN109671769B (zh) | 异质结双极晶体管 | |
| US20140110761A1 (en) | Monolithic HBT with Wide-Tuning Range Varactor | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| US4712122A (en) | Heterojunction gate ballistic JFET with channel thinner than Debye length | |
| US5382814A (en) | Semiconductor device with low thermally generated leakage current | |
| US5250822A (en) | Field effect transistor | |
| US4590502A (en) | Camel gate field effect transistor device | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JP2001345328A (ja) | 半導体装置、及び、半導体集積回路 | |
| EP0938140A2 (en) | Semiconductor device with bipolar transistor | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| US20050067629A1 (en) | Semimetal semiconductor | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| KR100198455B1 (ko) | 부저항 출력특성을 개선한 이종접합 바이폴러 트랜지스터 | |
| US7573080B1 (en) | Transient suppression semiconductor device | |
| Taylor et al. | Demonstration of a p-channel GaAs/AlGaAs BICFET | |
| JP3352629B2 (ja) | バイポーラトランジスタ | |
| KR102109712B1 (ko) | 그래핀 실리콘 접합 트랜지스터 | |
| JP2010287603A (ja) | 化合物半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040302 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |