JP3990076B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3990076B2
JP3990076B2 JP18670199A JP18670199A JP3990076B2 JP 3990076 B2 JP3990076 B2 JP 3990076B2 JP 18670199 A JP18670199 A JP 18670199A JP 18670199 A JP18670199 A JP 18670199A JP 3990076 B2 JP3990076 B2 JP 3990076B2
Authority
JP
Japan
Prior art keywords
electrostatic chuck
processing substrate
particles
voltage
discharge plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18670199A
Other languages
English (en)
Other versions
JP2001015581A (ja
Inventor
雅貴 成田
幸正 吉田
克明 青木
博 藤田
修 山崎
俊光 大嶺
功 松井
魯濱 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18670199A priority Critical patent/JP3990076B2/ja
Priority to US09/604,722 priority patent/US6333246B1/en
Publication of JP2001015581A publication Critical patent/JP2001015581A/ja
Application granted granted Critical
Publication of JP3990076B2 publication Critical patent/JP3990076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。特に、本発明は、反応容器内において処理基板を吸着保持する静電チャックの電圧印加シーケンスを含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
反応容器（チャンバ）内の基板保持台上に静電チャックを配設し、この静電チャックに処理基板を吸着保持させた状態で所定処理を行う半導体製造装置は、一般的によく知られている。静電チャックは、導体層と、この導体層を上下両面で挟み込む絶縁体層とを備えて構成されている。導体層には銅（Cu）、タングステン（W）等の薄膜が実用的に使用されている。絶縁体層にはポリイミド、セラミックス等の絶縁体シートが実用的に使用されている。この種の静電チャックは、導体層に直流電圧を与え、この導体層と処理基板との間の絶縁体層の表面に電荷を誘起させ、静電気により処理基板を吸着させるようになっている。
【０００３】
静電チャックには２種類のタイプがある。一方の種類の静電チャックは単極型（モノポールタイプ）であり、１つの導体層の平面形状が１枚の処理基板の平面形状と同等で、この導体層には単一の電圧が印加されるようになっている。もう一方の種類の静電チャックは多極型（マルチポールタイプ）であり、複数に分割された導体層のすべての平面形状が１枚の処理基板の平面形状と同等で、複数に分割された導体層のそれぞれには極性の異なる直流電圧が印加されるようになっている。
【０００４】
静電チャックのチャックシーケンス並びにこのチャックシーケンスを含む半導体装置の製造は以下の手順で行われている。
【０００５】
（１）まず、半導体製造装置において反応容器内の基板保持台上に配設された静電チャックに直流電圧が供給される。基板保持台は処理電極として兼用され、又基板保持台上には別途処理電極が配設されている。この直流電圧の供給により、静電チャックの表面に電荷が蓄積される。
【０００６】
（２）直流電圧が印加された状態において静電チャック上に処理基板が搬送され、処理基板が静電チャックの表面上に吸着される。処理基板には例えばシリコン（Si）単結晶からなる半導体ウェハが使用される。
【０００７】
（３）反応容器内にプロセスガスが導入され、反応容器内の圧力が適正に調節され、反応容器内の圧力が所定圧力に達した時点で処理電極に高周波等が印加され、反応容器内に放電プラズマが生成される。
【０００８】
（４）反応容器内に導入されたプロセスガス又は反応容器内に生成された放電プラズマにより、処理基板表面又は処理基板上に形成された特定の薄膜に所定処理が行われる。この所定処理には例えばエッチング、成膜のいずれかが含まれる。
【０００９】
（５）所定処理の終了後、すなわちプロセスガスの導入を停止し、放電プラズマの生成を終了した後に、静電チャックの直流電圧の印加が停止される。
【００１０】
（６）静電チャックの吸着が解除され、処理基板は静電チャックから反応容器外部に搬出される。
【００１１】
【発明が解決しようとする課題】
しかしながら、前述の静電チャックのチャックシーケンスを含む半導体装置の製造においては、以下の点について配慮がなされていなかった。
【００１２】
単極型の静電チャックの導体層には接地電圧に対して正電圧が印加されている。ここで、静電チャックに直流電圧を印加した後にこの静電チャックで処理基板を吸着保持させる理由は、基板保持台上における処理基板の滑り、位置ずれ等をなくすためである。静電チャックに直流電圧が印加されたことにより、静電チャックの表面は正電荷が誘起され、反応容器内に存在するパーティクルは通常負電圧に帯電されているので、静電チャックの表面にパーティクルが引き寄せられ付着してしまう。さらに、静電チャックの表面が正電荷に誘起されたことにより、静電チャックに吸着された処理基板の表面は同様に正電荷に誘起され、この処理基板の表面上にもパーティクルが引き寄せられ付着してしまう。この状態で所定処理、例えばドライエッチングを行うと処理基板上に付着したパーティクルがエッチングマスクとなり、所望のドライエッチング加工を行うことができない。すなわち、このような処理基板は不良品となり、半導体装置の製造上の歩留まりを低下させてしまうという問題点があった。
【００１３】
このような問題点は、ドライエッチング限らず、スパッタリングや化学気相成長（CVD）等の堆積技術を含めた単極型の静電チャックを用いる広範囲の半導体製造技術に共通の問題点である。
【００１４】
本発明は上記課題を解決するためになされたものである。従って、本発明の第１の目的は、所定処理中の処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することである。特に、本発明の第１の目的は、所定処理の全般にわたって処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することである。
【００１５】
本発明の第２の目的は、少なくとも所定処理を行う直前に処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することである。
【００１６】
本発明の第３の目的は、少なくとも放電プラズマにより所定処理を行う場合、処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することである。
【００１７】
本発明の第４の目的は、本発明の第３の目的を達成しつつ、所定処理の終了後に処理基板上にパーティクルが付着することを防止し、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することである。さらに、本発明の第４の目的は、工程切り替え時間を短縮することにより、半導体装置の製造時間を短縮することができる半導体装置の製造方法を提供することである。
【００１８】
本発明の第５の目的は、少なくとも放電プラズマによる所定処理の終了時点で処理基板上にパーティクルが付着することを防止し、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することである。
【００１９】
本発明の第６の目的は、少なくとも放電プラズマによる所定処理の終了後に処理基板上にパーティクルが付着することを防止し、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することである。
【００２１】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、半導体装置の製造方法において、反応容器内の基板保持台上に処理基板を載置する工程と、接地電位に対して負電圧を単極型の静電チャックに印加し、この静電チャックにより基板保持台上に処理基板を吸着させる工程と、静電チャックに負電圧を印加した状態で処理基板に所定処理を行う工程とを備えたことである。
【００２２】
ここで、「反応容器」とは、ドライエッチング装置、プラズマCVD装置、スパッタリング装置等の反応容器（チャンバ）という意味で使用される。さらに、「反応容器」には、例えばスパッタリング装置のように、プラズマは利用するものの、処理基板を固定する電極に高周波が印加できないような装置の反応容器が含まれる。「プラズマ」は、平行平板型プラズマ発生装置、誘導結合型プラズマ発生装置、電子サイクロトロン共鳴型プラズマ発生装置等のプラズマ発生装置で生成されることが好ましい。「静電チャック」とは、静電気を利用して処理基板を吸着させるチャックという意味で使用され、好ましくは導体層を絶縁体層で挟み込んだものが使用される。「単極型の静電チャック」とは、単一の電圧が印加される構造を有する静電チャックという意味で使用され、単一の電圧が印加され１枚の処理基板を１つで保持する静電チャック、それぞれに同一の単一の電圧が印加され１枚の処理基板を複数で保持する静電チャックのいずれもが含まれる。「所定処理」とは、処理基板表面若しくは処理基板上に成膜した薄膜に行われるエッチング処理、処理基板上に行われる成膜処理のいずれもが含まれる。「薄膜」には、導体膜、絶縁体膜、レジスト膜のいずれもが含まれる。さらに、「反応容器内の基板保持台上に処理基板を載置する工程」と、「接地電位に対して負電圧を単極型の静電チャックに印加し、この静電チャックにより基板保持台上に処理基板を吸着させる工程」とは、互いに前後関係でも良く、同時でも良い。即ち、処理基板の載置の後に処理基板を吸着させても良く、処理基板の載置と同時に処理基板を吸着させても良い。
【００２３】
このような本発明の第１の特徴に係る半導体装置の製造方法においては、静電チャックに負電圧を印加することにより処理基板の表面を負電荷に誘起させることができるので、負電位に帯電（チャージアップ）されたパーティクルを処理基板上から反発力で排除した状態において所定処理を行うことができる。従って、パーティクルに起因する不良がなくなるので、半導体装置の製造上の歩留まりを向上させることができる。
【００２４】
本発明の第２の特徴は、半導体装置の製造方法において、反応容器内の基板保持台上に処理基板を載置する工程と、接地電位に対して負電圧を単極型の静電チャックに印加し、この静電チャックにより基板保持台上に処理基板を吸着させる工程と、静電チャックに負電圧を印加した状態で反応容器内にプロセスガスを導入し、又は放電プラズマを生成し、処理基板に所定処理を行う工程とを備えたことである。
【００２５】
ここで、「プロセスガスを導入する」とは、処理基板に所定処理を行うためのプロセスガスを導入するという意味で使用され、例えばエッチングを行うためにエッチングガスを導入する、成膜を行うために成膜ガスを導入することがいずれも含まれる。同様に、「放電プラズマを生成する」とは、処理基板に所定処理を行うための放電でプラズマを生成するという意味で使用され、例えばエッチングを行うために放電プラズマを生成する、プラズマCVD等の成膜を行うために放電プラズマを生成することがいずれも含まれる。
【００２６】
このような本発明の第２の特徴に係る半導体装置の製造方法においては、プロセスガスを導入する工程又は放電プラズマを生成する工程の前、好ましくは直前に、静電チャックに負電圧を印加することにより処理基板の表面を負の電荷に誘起させることができるので、負電位に帯電されたパーティクルを処理基板上から反発力で排除した状態において所定処理を行うことができる。従って、パーティクルに起因する不良がなくなるので、半導体装置の製造上の歩留まりを向上させることができる。
【００２７】
本発明の第３の特徴は、半導体装置の製造方法において、反応容器内の基板保持台上に単極型の静電チャックを介在させて処理基板を載置する工程と、反応容器内に放電プラズマを生成する工程と、この放電プラズマを生成する工程の後に、接地電位に対して正電圧を印加し、静電チャックに処理基板を吸着させる工程と、この静電チャックに処理基板を吸着させた状態で放電プラズマにより処理基板に所定処理を行う工程とを備えたことである。
【００２８】
このような本発明の第３の特徴に係る半導体装置の製造方法においては、特に静電チャックに負電圧が印加できない場合に、静電チャックに正電圧を印加する前に予め放電プラズマを生成することによりイオンシース（陰極降下）層を処理基板上に形成し、このイオンシース層で処理基板上にパーティクルが付着しない状態で所定処理を行うことができる。ここで、「イオンシース層で処理基板上にパーティクルが付着しない状態」とは、イオンシース層により処理基板上にイオンシース層を介在させてパーティクルを浮遊させ、処理基板上にパーティクルが存在しない状態という意味で使用される。従って、パーティクルに起因する不良がなくなるので、半導体装置の製造上の歩留まりを向上させることができる。
【００２９】
さらに、本発明の第３の特徴に係る半導体装置の製造方法においては、放電プラズマを生成した直後に静電チャックに正電圧を印加しこの静電チャックに処理基板を吸着させることが好ましい。例えば、放電プラズマを生成した後、0.1秒から3.0秒の範囲内、好ましくは0.1秒程度で静電チャックに正電圧を印加し静電チャックに処理基板を吸着させる。このような本発明の第３の特徴に係る半導体装置の製造方法においては、所定処理の開始直後に処理基板を静電チャックを介して基板保持台に密着させることができるので、処理基板の温度を速やかに下げることができる。従って、最適な温度条件において処理基板に所定処理を行うことができるので、半導体装置の製造上の歩留まりを向上させることができる。
【００３０】
本発明の第４の特徴は、本発明の第３の特徴に係る半導体装置の製造方法において、処理基板に所定処理を行う工程の後に、静電チャックの正電圧の印加を解除する工程と、この正電圧の印加を解除する工程の後に放電プラズマの生成を終了する工程をさらに備えたことである。
【００３１】
このような本発明の第４の特徴に係る半導体装置の製造方法においては、放電プラズマの生成の終了前に静電チャックに印加されている正電圧を解除したので、放電プラズマの生成の終了後に静電チャックに印加される正電圧に基づく処理基板上のパーティクルの付着を防止することができる。ここで、放電プラズマの生成の終了までは、処理基板上には放電プラズマによりイオンシース層が生成されているので、処理基板上のパーティクルの付着は防止されている。従って、処理基板上にパーティクルが付着されない状態で、この処理基板の次段の所定処理を行うことができるので、半導体装置の製造上の歩留まりを向上させることができる。
【００３２】
さらに、本発明の第４の特徴に係る半導体装置の製造方法においては、放電プラズマの生成の終了の直前に静電チャックの正電圧の印加を解除することが好ましい。例えば、放電プラズマの生成の終了直前の0.1秒から3.0秒の範囲内、好ましくは0.1秒程度で静電チャックの正電圧の印加の解除が行われる。このような本発明の第４の特徴に係る半導体装置の製造方法においては、静電チャックの正電圧の印加の解除から放電プラズマの生成の終了までの工程切り替え時間を短縮することができるので、半導体装置の製造時間を短縮することができる。
【００３３】
本発明の第５の特徴は、半導体装置の製造方法において、反応容器内の基板保持台上に単極型の静電チャックを介在させて処理基板を載置する工程と、反応容器内にプロセスガスを導入するとともに放電プラズマを生成し、処理基板に所定処理を行う工程と、接地電位に対して負電圧を前記静電チャックに印加し、この静電チャックに処理基板を吸着させた状態で、少なくとも放電プラズマの生成を終了させる工程とを備えたことである。ここで、「少なくとも放電プラズマの生成を終了させる工程」とは、放電プラズマの生成を終了させることは勿論のこと、この放電プラズマの生成を終了させるとともにプロセスガスの導入を停止させることも含まれる意味で使用される。
【００３４】
このような本発明の第５の特徴に係る半導体装置の製造方法においては、放電プラズマの生成を終了した時点で放電プラズマによるイオンシース層が消滅し、パーティクルが処理基板上に付着しようとするが、放電プラズマの生成の終了時点において静電チャックに負電圧が印加されているので、処理基板上のパーティクルの付着を防止することができる。従って、処理基板上にパーティクルが付着されない状態で、この処理基板の次段の所定処理を行うことができるので、半導体装置の製造上の歩留まりを向上させることができる。
【００３５】
本発明の第６の特徴は、半導体装置の製造方法において、反応容器内の基板保持台上に単極型の静電チャックを介在させて処理基板を載置する工程と、反応容器内にプロセスガスを導入するとともに放電プラズマを生成し、処理基板に所定処理を行う工程と、少なくとも放電プラズマの生成を終了させる工程とを備え、処理基板を載置する工程前から放電プラズマの生成を終了させる工程前までのいずれかで、接地電位に対して負電圧を静電チャックに印加し、この静電チャックに処理基板を吸着させる工程を備え、さらに放電プラズマの生成を終了させる工程の後に静電チャックに印加された負の電圧を解除する工程を備えたことである。
【００３６】
このような本発明の第６の特徴に係る半導体装置の製造方法においては、放電プラズマの生成を終了した時点で放電プラズマによるイオンシース層が消滅し、パーティクルが処理基板上に付着しようとするが、放電プラズマの生成の終了後において静電チャックに負電圧が印加されているので、処理基板上のパーティクルの付着を防止することができる。ここで、放電プラズマの終了後にイオンシース層が消滅し、処理基板上に一旦パーティクルが付着したとしても、静電チャックに負電圧を印加することにより処理基板上に付着したパーティクルを反発力により排除することができる。従って、処理基板上にパーティクルが付着されない状態で、この処理基板の次段の所定処理を行うことができるので、半導体装置の製造上の歩留まりを向上させることができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。まず初めに、静電チャックのシーケンスとプラズマ処理中のパーティクルの挙動との関係を調べるために、ドライエッチング装置を用い、本発明者は以下の実験を行った。
【００４０】
（実験並びに実験の観測結果）
実験システム構成：
図２は本発明に係る静電チャックのシーケンスとプラズマ処理中のパーティクルの挙動との関係を調べるための実験システムを示す概略構成図、図３は図２に示す実験システムの平面図である。この実験システムのベースとなるドライエッチング装置にはマグネトロン反応性イオンエッチング（マグネトロンRIE）装置が使用される。
【００４１】
図２及び図３に示すように、マグネトロンRIE装置は、反応容器（チャンバ）１と、この反応容器１の内部に配設された基板保持台２と、基板保持台２上の静電チャック３と、そして静電チャック３上に吸着される処理基板４とを少なくとも備えて構築されている。
【００４２】
図４は静電チャック３の構成図である。図４に示すように、静電チャック３は、導体層３Ｂと、この導体層３Ｂの上下両面に導体層３Ｂを挟み込むように配設された絶縁体層３Ａ及び３Ｃとで形成されている。導体層３ＢにはCu、W等の薄膜を実用的に使用することができる。絶縁体層３Ａ、３Ｃには、それぞれポリイミド、セラミックス等のシート状の絶縁膜を実用的に使用することができる。この静電チャック３の導体層３Ｂの平面形状は処理基板４の平面形状とほぼ同様で、導体層３Ｂには単一の直流電圧が印加されるようになっている。すなわち、静電チャック３は単極型構造で構成されている。
【００４３】
反応容器１には、パーティクルの挙動を観測するために、レーザー光入射窓１Ａとレーザー光出射窓１Ｂとを備えている。このレーザー光入射窓１Ａ、レーザー光出射窓１Ｂはいずれも石英ガラスで形成されている。反応容器１の外部には、アルゴン（Ar）レーザー発振装置５と、このレーザー発振装置５から発振されるレーザー光をレーザー光入射窓１Ａを通して反応容器１内に照射し所定の角度範囲で処理基板４の表面に平行にスキャンさせるための光学的ミラー６と、反応容器１内に照射されたレーザー光をレーザー光出射窓１Ｂを通して検出する高感度ＣＣＤカメラ７と、高感度ＣＣＤカメラ７から得られた画像情報を記録するビデオ装置９と、高感度ＣＣＤカメラ７から得られた画像情報を表示するモニター装置８とを備え、これらを含めて実験システムが構築されている。実験において、処理基板４にはSi単結晶からなる半導体ウェハが使用されている。
【００４４】
すなわち、図２及び図３に示す実験システムにおいては、レーザー発振装置５から発振されるレーザー光を光学的ミラー６により反応容器１内においてスキャンさせ、パーティクルの存在で散乱されるレーザー光（散乱光）を高感度ＣＣＤカメラ７で捕らえ、高感度ＣＣＤカメラ７で画像情報に変換され、この画像情報をモニター装置８で表示し、又必要に応じてビデオ装置９に画像情報が記録されるようになっている。
【００４５】
さらに、反応容器１には、反応容器１内部にプロセスガスを供給するプロセスガス供給源１０と、このプロセスガス供給源１０に連接され反応容器１内上方においてプロセスガスをシャワー状に噴出するガスノズル１１とを備えている。
【００４６】
実験の観測結果１：
まず、処理基板４が図示しないロードロックチャンバから反応容器１内に搬送され、基板保持台２上に載置される前に静電チャック３の導体層３Ｂに1.5kVの正の直流電圧を印加した。この時のレーザー光の散乱状態を図２及び図３に示す実験システムで観測し、パーティクルの挙動を調べた。
【００４７】
観測の結果、静電チャック３の表面に基板保持台２の周辺からパーティクルが吸引され、静電チャック３の表面にパーティクルが付着される事実が確認された。
【００４８】
実験の観測結果２：
引き続き、基板保持台２上において処理基板４を降下させ、静電チャック３の表面に処理基板４を接触させ、この静電チャック３に処理基板４を吸着させた。この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００４９】
観測の結果、静電チャック３の表面に処理基板４を吸着させた瞬間にこの処理基板４の表面上にパーティクルが付着される事実が確認された。
【００５０】
実験の観測結果３：
引き続き、プロセスガス供給源１０からガスノズル１１を通して反応容器１内にプロセスガスを導入した。この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００５１】
観測の結果、プロセスガスの導入の際に処理基板４上にパーティクルが付着される事実が確認された。ここでの観測結果において、パーティクルの発生源を特定することができなかったが、プロセスガスの導入のタイミングと合わせてパーティクルの付着が確認された事実からガスノズル１１からの発塵であると推定される。
【００５２】
実験の観測結果４：
プロセスガスの導入後、反応容器１内が所定圧力になった時点で、基板保持台（カソード電極）２に13.56MHzの高周波を印加し、放電プラズマを生成した。この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００５３】
観測の結果、放電プラズマの生成の際に、処理基板４上に存在していたいくつかのパーティクルは処理基板４外に移動するのが確認された。さらに、図２に示すように、放電プラズマの生成により処理基板４の表面上と放電プラズマ１２との間にはイオンシース層１２Ａが生成され、このイオンシース層１２Ａ上にパーティクルが浮遊していることが確認された。これは、よく知られているように、放電プラズマ１２中に存在する微粒子が負に帯電するために負の電位勾配を持つイオンシース層１２Ａに電気的に反発しているためと推定される。
【００５４】
実験の観測結果５：
所定時間、放電プラズマ１２の生成状態を継続し、静電チャック３に印加されている直流電圧の供給を停止した。この時、放電プラズマ１２の生成は継続させている。静電チャック３への直流電圧の供給を停止した後、基板保持台２に供給していた高周波電源の電力印加を停止した。この高周波電源の電力印加の停止により放電プラズマ１２は消滅した。この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００５５】
観測の結果、処理基板４上には多量のパーティクルが付着する事実が確認された。これは、放電プラズマ１２の生成により存在していたイオンシース層１２Ａが消滅し、イオンシース層１２Ａ上に浮遊していたパーティクルがイオンシース層１２Ａの消滅とともにパーティクルの反発力が消滅し、処理基板４上に落下したものと推定される。
【００５６】
以上の実験の観測結果１乃至実験の観測結果５に鑑み、本願発明者は以下に示す新たな静電チャックのシーケンスを考案し、同様に上記実験システムを使用して、それぞれのシーケンスにおけるパーティクルの挙動を観測した。
【００５７】
新たな実験の観測結果１：
まず、処理基板４が図示しないロードロックチャンバから反応容器１内に搬送され、基板保持台２上に載置される前に静電チャック３の導体層３Ｂに1.5kVの接地電位に対して負の直流電圧を印加した。この時のレーザー光の散乱状態を図２及び図３に示す実験システムで観測し、パーティクルの挙動を調べた。
【００５８】
観測の結果、静電チャック３の表面に基板保持台２の周辺からパーティクルが吸引されることがなく、実験の観測結果１で説明したような、静電チャック３の表面にパーティクルが付着されるような事実は確認されなかった。
【００５９】
新たな実験の観測結果２：
引き続き、基板保持台２上において処理基板４を降下させ、静電チャック３の表面に処理基板４を接触させ、この静電チャック３に処理基板４を吸着させた。この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００６０】
観測の結果、静電チャック３の表面に処理基板４を吸着させた瞬間にこの処理基板４の表面上に乗っていた又は付着されていたパーティクルが処理基板４外に飛び散り、実験の観測結果２で説明したような、処理基板４上にパーティクルが付着されるような事実は確認されなかった。さらに、処理基板４上に基板保持台２の周囲からパーティクルを吸引するような事実も確認されなかった。
【００６１】
新たな実験の観測結果３：
引き続き、プロセスガス供給源１０からガスノズル１１を通して反応容器１内にプロセスガスを導入した。この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００６２】
観測の結果、プロセスガスの導入の際に数個のパーティクルの存在を確認することができたが、これらのパーティクルはいずれも処理基板４上に付着されることなく、処理基板４外に飛び散る事実が確認された。
【００６３】
新たな実験の観測結果４：
プロセスガスの導入後、反応容器１内が所定圧力になった時点で、基板保持台（カソード電極）２に13.56MHzの高周波を印加し、放電プラズマを生成した。この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００６４】
観測の結果、上記実験の観測結果４と同様に、放電プラズマ１２の生成よるインオシース層１２Ａの存在で処理基板４上の数個のパーティクルは処理基板４上に浮遊している事実が確認された。
【００６５】
新たな実験の観測結果５：
所定時間、放電プラズマ１２の生成状態を継続し、静電チャック３に印加されている直流電圧の供給を停止した。この時、放電プラズマ１２の生成は継続させている。静電チャック３への直流電圧の供給を停止した後、基板保持台２に供給していた高周波電源の電力印加を停止した。この高周波電源の電力印加の停止により放電プラズマ１２は消滅した。この時のパーティクルの挙動は上記実験の観測結果５で説明した通りであり、放電プラズマ１２の生成により存在していたイオンシース層１２Ａが消滅し、イオンシース層１２上に浮遊していたパーティクルが処理基板４上に付着する事実が確認されている。
【００６６】
そこで、放電プラズマ１２の生成を停止してから一定時間継続して静電チャック３に接地電位に対して負の直流電圧を供給し、この時のレーザー光の散乱状態を観測し、パーティクルの挙動を調べた。
【００６７】
観測の結果、処理基板４上に落下するパーティクルの数が激減する事実を確認することができた。さらに、処理基板４上に既に落下してしまったパーティクルが処理基板４外に飛び散る事実が確認された。
【００６８】
以上の実験の観測結果１乃至５、並びに新たな実験の観測結果１乃至５から、次のような結論を導き出すことができる。
【００６９】
（１）静電チャック３に正の直流電圧が印加される場合、図４に示す静電チャック３の絶縁体層３Ｃの表面にも正の電荷が誘起され、静電チャック３の表面にもパーティクルが付着させてしまう。
【００７０】
（２）正の直流電圧を印加した静電チャック３上に処理基板４が載置された瞬間に処理基板４の表面が正の電荷に誘起され、処理基板４の表面にもパーティクルが付着されてしまう。放電プラズマ雰囲気中のパーティクル（微粒子）は負に帯電されることが知られており、放電プラズマの生成の開始前においてもパーティクルは正電荷に引き寄せられる。このパーティクルが負に帯電する理由は定かではない。
【００７１】
（３）負の直流電圧を静電チャック３に印加した場合には、静電チャック３の絶縁体層３Ｃの表面に負の電荷が誘起され、静電チャック３の表面にはパーティクルが付着されない。
【００７２】
（４）負の直流電圧を印加した静電チャック３上に処理基板４が載置された瞬間に処理基板４の表面が負の電荷に誘拐され、処理基板４の表面にはパーティクルが付着されない。
【００７３】
（５）静電チャック３に正の直流電圧を印加した場合でも、正の直流電圧を放電プラズマ１２の生成の開始以降にすれば、最初から処理基板４上に乗っていたパーティクルを排除することはできないが、イオンシース層１２Ａにより静電チャック３の表面並びに処理基板４上の表面に新たにパーティクルが付着しないようにすることができる。
【００７４】
（６）負の直流電圧を静電チャック３に印加し、この状態を放電プラズマ１２の生成の停止以後も引き続き継続させることにより、放電プラズマ１２の生成で発生していたイオンシース層１２Ａ上に浮遊していたパーティクルの処理基板４の表面への落下を抑制することができる。これは、パーティクルが負に帯電しているためで、静電チャック３に負の直流電圧を印加することで静電チャック３上の処理基板４の表面には負の電荷が誘起され、パーティクルは処理基板４との間に反発力が生じ処理基板４外に飛び散ったものと推定することができる。
【００７５】
なお、放電プラズマ１２の生成の停止以降も静電チャック３に負の直流電圧を印加しているため、静電チャック３の電圧印加を停止しても残留電荷が存在してしまうので、静電チャック３に処理基板４が吸着されたままになってしまう。これは、反応容器１内において、所定ガスを数秒間流すことで静電チャック３への処理基板４の吸着をなくすことができた。
【００７６】
（７）最後に、所定処理時、例えばドライエッチング処理時に静電チャック３に正の直流電圧を印加しても、この所定処理の終了直前に静電チャック３に負の直流電圧を印加し、放電プラズマ１２の生成の終了後に負の直流電圧の印加を停止した場合においては、処理基板４上にはパーティクルが付着されない。
【００７７】
（第１の実施の形態）
第１の実施の形態は、上記実験の観測結果並びに新たな実験の観測結果から導き出された結論に基づきなされたものであり、静電チャックの最適なシーケンスを含む半導体装置の製造方法並びにこの半導体装置の製造方法の実現に最適な半導体製造装置を説明するものである。
【００７８】
図５は本発明の第１の実施の形態に係る半導体製造装置の構成図である。図５に示すように、第１の実施の形態に係る半導体製造装置２０にはマグネトロンRIE装置が使用され、この半導体製造装置２０は、反応容器（プロセスチャンバ）２１と、この反応容器２１の内部に配設された基板保持台２２と、基板保持台２２上の静電チャック２３と、そして静電チャック２３上に吸着される処理基板２４とを少なくとも備えて構築されている。
【００７９】
ここで、静電チャック２３には前述の図４に示す静電チャック３と同一構造のものが使用される。すなわち、静電チャック２３は、図４に示すように導体層２３Ｂと、この導体層２３Ｂの上下両面に導体層２３Ｂを挟み込むように配設された絶縁体層２３Ａ及び２３Ｃとで形成されている。導体層２３ＢにはCu薄膜を実用的に使用することができる。絶縁体層２３Ａ、２３Ｃには、それぞれシート状のポリイミド膜を実用的に使用することができる。導体層２３Ｂと絶縁体層２３Ａ、２３Ｃのそれぞれとの間は図示しないが接着材により接合されている。この静電チャック２３の導体層２３Ｂの平面形状は処理基板２４の平面形状とほぼ同様で、導体層２３Ｂには単一の直流電圧が印加されるようになっている。すなわち、静電チャック２３は単極型構造で構成されている。
【００８０】
図５に示すように、この半導体製造装置２０には、静電チャック２３に直流電圧を供給する静電チャック電源発生回路４０を備えている。この静電チャック電源発生回路４０には、接地電位に対して正の直流電圧を静電チャック２３に供給する正電圧電源４１と、接地電位に対して負の直流電圧を静電チャック２３に供給する負電圧電源４２とを備えている。さらに、半導体製造装置２０には、静電チャック電源発生回路４０の正電圧電源４１と負電圧電源４２との電源切り換えを行う電源切換回路４５と、この電源切換回路４５の切り換え動作を制御するための電源制御回路４６とを備えている。電源制御回路４６は実質的にはマイクロコンピューターを内蔵したものであり、電源切り換え動作はソフトウエアにより実行されている。
【００８１】
さらに、半導体製造装置２０においては、基板保持台２２に電気的に接続された高周波電源２５と、反応容器２１の内部圧力を調節する真空排気ポンプ装置２６と、反応容器２１の内部にガスノズル３０Ａを通じてプロセスガスを供給するプロセスガス供給源３０とを備えている。ガスノズル３０Ａの一端はプロセスガス供給源３０に接続されており、他端は反応容器２１の上部において図示しないがリング状に配設されプロセスガスをシャワー状に噴出させることができる。
【００８２】
図６は本発明の第１の実施の形態に係る処理基板２４の断面構造図である。第１の実施の形態に係る半導体製造装置２０でドライエッチング処理を行う処理基板２４にはSi単結晶からなる半導体ウェハが使用される。第１の実施の形態に係る半導体ウェハは、Si単結晶基板２４０をベースとして、このSi単結晶基板２４０上に層間絶縁膜２４１、配線２４２、有機系反射防止膜２４３、レジスト膜２４４のそれぞれを順次積層したものである。
【００８３】
層間絶縁膜２４１は、Si単結晶基板２４０の表面部に形成されたトランジスタ、抵抗、容量等の素子を覆い、これらの素子と配線２４２との間を電気的に絶縁するためのものである。層間絶縁膜２４１には例えば1000nmの膜厚を有するシリコン酸化（SiO2）膜を実用的に使用することができ、このSiO2膜は減圧CVDで成膜させることができる。
【００８４】
配線２４２は、チタン（Ti）膜２４２Ａ、チタンナイトライド（TiN）膜２４２Ｂ、アルミニウム合金（Al-Cu）膜２４２Ｃ、TiN膜２４２Ｄのそれぞれを順次積層して形成されている。Ti膜２４２Ａ、TiN膜２４２Ｂは、いずれもバリアメタル膜として使用され、スパッタリング法で成膜される。Ti膜は例えば20nm〜30nmの膜厚で形成され、TiN膜は例えば60nm〜80nmの膜厚で形成される。配線２４２Ｃにはマイグレーション対策として例えば0.5%のCuが添加されアルミニウム（Al）を主成分とするアルミニウム合金膜が使用され、このアルミニウム合金膜はスパッタリング法により500nm〜900nmの膜厚で形成される。TiN膜２４２Ｄは、バリアメタル膜として使用され、例えばスパッタリング法により60nm〜80nmの膜厚で形成される。
【００８５】
有機系反射防止膜２４３は上層のレジスト膜２４４の露光の際のハレーション防止膜として使用されている。この有機系反射防止膜２４３には例えば炭素（C）を主鎖とする樹脂膜が実用的に使用されており、この樹脂膜はスピンコータにより塗布される。レジスト膜２４４には例えば光感光性のフォトレジスト膜を実用的に使用することができる。レジスト膜２４４は、露光され現像され、所定配線パターンがフォトマスクから転写された状態にある。
【００８６】
第１の実施の形態に係る半導体製造装置２０は、レジスト膜２４４をエッチングマスクとして使用し、有機系反射防止膜２４３をエッチングによりパターンニングする処理を行う。パターンニングされた有機系反射防止膜２４３は引き続き配線２４２をパターンニングするエッチングマスクとなる。この寸法に必ずしも限定されるものではないが、第１の実施の形態に係る半導体製造装置２０において、配線２４２の配線幅と隣接する配線２４２間の離間寸法（ラインアンドスペース）とはいずれも0.20μmに設定されている。なお、配線２４２のパターンニングに限らず、絶縁ゲート型電界効果トランジスタのゲート電極のパターンニング、コンタクトホールの加工、スルーホールの加工等の微細加工において、有機系反射防止膜２４３はハレーション対策に極めて有効である。
【００８７】
次に、上記実験の観測結果並びに新たな実験の観測結果に基づいて作成した静電チャック２３の最適なシーケンス並びにそのシーケンスを含む半導体装置の製造方法を図１、図５及び図６を使用して説明する。図１は本発明の第１の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。
【００８８】
（１）まず、処理基板２４が図示しないロードロックチャンバから反応容器２１内に搬送され、基板保持台２２上に載置される前に静電チャック２３の導体層２３Ｂ（図４参照）に1.5kVの接地電位に対して負の直流電圧を印加する（Ｓ１）。この負の直流電圧は、図５に示すように電源制御回路４６からの制御信号により電源切換回路４５を動作させ、静電チャック２３と負電圧電源４２との間を接続することで得ることができる。この負の直流電圧を静電チャック２３に印加したことにより、上記新たな実験の観測結果１で説明したように、静電チャック２３の表面からパーティクルを排除することができる。なお、処理基板２４は、図６に示すように、Si単結晶基板２４０上の有機系反射防止膜２４３の表面上に所定配線パターンの形状が既に転写されたレジスト膜２４４を形成したものを使用している。
【００８９】
（２）静電チャック２３に負の直流電圧を印加した状態で、基板保持台２２上において処理基板２４を降下させ、静電チャック２３の表面に処理基板２４を接触させ、この静電チャック２３に処理基板２４を吸着させる（Ｓ２）。上記新たな実験の観測結果２で説明したように、この処理基板２４を静電チャック２３に吸着させた瞬間に処理基板２４の表面上のパーティクルを排除することができる。
【００９０】
（３）引き続き、プロセスガス供給源３０からガスノズル３０Ａを通して反応容器２１内にプロセスガスを導入する（Ｓ３）。プロセスガスには例えば四フッ化炭素（CF4）ガスと酸素（O2）ガスとの混合ガスを実用的に使用することができる。上記新たな実験の観測結果４で説明したように、プロセスガスの導入の際に僅かにパーティクルが発生する可能性があるが、静電チャック２３には負の直流電圧が印加され処理基板２４の表面は負の電荷が誘起されるので、静電チャック２３上並びに処理基板２４上のパーティクルを排除することができる。
【００９１】
（４）プロセスガスの導入後、反応容器２１内が所定圧力、例えば5.3×103mPa程度の圧力になった時点で、基板保持台（カソード電極）２２に高周波電源２５から800Wの高周波電力を供給し、図５に示すように放電プラズマ３２を生成し（Ｓ４）、ドライエッチング処理を行う。ドライエッチング処理は、有機系反射防止膜２４３の膜厚にもよるが、約20秒〜40秒間行われる。上記新たな実験の観測結果４で説明したように、放電プラズマ３２の生成により処理基板２４の表面と放電プラズマ３２との間にはイオンシース層３２Ａが生成されおり、処理基板２４上にはイオンシース層３２Ａを介在させてパーティクルが浮遊しているので、パーティクルの落下を防止し、処理基板２４の表面にパーティクルが付着することはない。
【００９２】
（５）所定時間経過後、放電プラズマ３２の生成状態並びにプロセスガスの導入状態において、静電チャック２３に印加されている負の直流電圧の供給を停止する（Ｓ５）。負の直流電圧の停止は、電源制御回路４６からの制御信号により電源切換回路４５を動作させ、負電圧電源４２と静電チャック２３との間の接続を断ち切ることで実現することができる。上記実験の観測結果４で説明したように、放電プラズマ３２の生成状態においてはイオンシース層３２Ａが生成され、パーティクルが浮遊状態にあるので、処理基板２４上にパーティクルが付着することはない。
【００９３】
（６）そして、プロセスガスの導入を停止し、合わせ放電プラズマ３２の生成を終了する（Ｓ６）ことにより、ドライエッチング処理が終了し、このドライエッチング処理か終了した処理基板２４は反応容器２１から図示しないアンロードチャンバに搬送される。
【００９４】
このような本発明の第１の実施の形態に係る半導体装置の製造方法においては、接地電位に対して負の直流電圧を静電チャック２３に印加し、この静電チャック２３に処理基板２４を吸着させる工程と、静電チャック２３に負電圧を印加した状態で処理基板２４に所定処理を行う工程とを備えたことにより、静電チャック２３の表面並びに処理基板２４の表面を負電荷に誘起させることができるので、負電位に帯電されたパーティクルを処理基板２４上から反発力で排除した状態において所定処理を行うことができる。従って、パーティクルに起因する不良がなくなるので、半導体装置の製造上の歩留まりを向上させることができる。
【００９５】
さらに、本発明の第１の実施の形態に係る半導体装置の製造方法においては、接地電位に対して負の直流電圧を静電チャック２３に印加し、この静電チャック２３に処理基板２４を吸着させる工程と、静電チャック２３に負の直流電圧を印加した状態で反応容器２１内にプロセスガスを導入し、又は放電プラズマ２３を生成し、処理基板２４に所定処理を行う工程とを備えたことにより、プロセスガスを導入する工程又は放電プラズマ２３を生成する工程の前、好ましくは直前に、静電チャック２３に負の直流電圧を印加しているので、処理基板２４の表面に負の電荷を誘起させることができ、負電位に帯電されたパーティクルを処理基板２４上から反発力で排除した状態において所定処理を行うことができる。従って、パーティクルに起因する不良がなくなるので、半導体装置の製造上の歩留まりを向上させることができる。
【００９６】
図７は通常使用されていた静電チャックのシーケンスを示すタイムチャート、図８は本発明に係る静電チャックのシーケンスと欠陥数と短絡試験結果との関係を示す図である。図７に示す静電チャックのシーケンスにおいては、静電チャックに正の直流電圧が印加され、この後にプロセスガスの導入及び放電プラズマの生成が行われていた。すなわち、図１に示す本発明の第１の実施の形態に係る静電チャック２３のシーケンスは、図７に示す静電チャックのシーケンスに対して、静電チャック２３に負の直流電圧を印加する点で相違している。
【００９７】
図８に示す欠陥数とは、配線２４２間の短絡箇所等、不良個所の数量である。この不良個所のカウントは、有機系反射防止膜２４３にドライエッチング処理を行い、この有機系反射防止膜２４３及びその上層のレジスト膜２４４をエッチングマスクとして配線２４２をパターンニングし、レジスト膜２４４を剥離し、そして熱処理等の後処理を施した後に行われる。また、短絡試験結果とは、隣接配線２４２間の電圧測定の結果で、数値が大きいほど短絡箇所が少ないことを意味している。
【００９８】
図８に示すように、図７に示す静電チャックのシーケンスを含む半導体装置の製造方法においては、欠陥数が34で短絡試験結果が78%であるのに対して、図１に示す本発明の第１の実施の形態に係る静電チャック２３のシーケンスを含む半導体装置の製造方法においては、欠陥数を12と激減させることができ、短絡試験結果を91%と向上させることができる。
【００９９】
そして、本発明の第１の実施の形態に係る半導体製造装置２０においては、少なくとも負電圧電源４２を有する静電チャック電源発生回路４０を備えることにより、最適な静電チャック２３のシーケンスを簡易に実現することができる。
【０１００】
（第２の実施の形態）
本発明の第２の実施の形態は、静電チャックに正の直流電圧を印加する場合の最適な静電チャックのシーケンスを含む半導体装置の製造方法を説明するものである。図９は本発明の第２の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。なお、第２の実施の形態並びにこれ以後の実施の形態に係る半導体装置の製造方法の説明は、第１の実施の形態に係る半導体装置の製造方法の説明で使用した図４（静電チャック２３の構成図）、図５（半導体製造装置２０の構成図）、図６（処理基板２４の断面構成図）のそれぞれを併用して行う。
【０１０１】
（１）まず、処理基板２４が図示しないロードロックチャンバから反応容器２１内に搬送され、基板保持台２２上において処理基板２４を降下させ、静電チャック２３の表面に処理基板２４を接触させ、この静電チャック２３に処理基板２４を載置させる（Ｓ１１）。
【０１０２】
（２）引き続き、プロセスガス供給源３０からガスノズル３０Ａを通して反応容器２１内にプロセスガスを導入する（Ｓ１２）。
【０１０３】
（３）プロセスガスの導入後、反応容器２１内が所定圧力になった時点で、基板保持台２２に高周波電源２５から高周波電力を供給し、図５に示すように放電プラズマ３２を生成し（Ｓ１３）、ドライエッチング処理を開始する。
【０１０４】
（４）そして、ドライエッチング処理の開始直後に、静電チャック２３の導体層２３Ｂ（図４参照）に1.5kVの接地電位に対して正の直流電圧を印加する（Ｓ１４）。この正の直流電圧は、図５に示すように電源制御回路４６からの制御信号により電源切換回路４５を動作させ、静電チャック２３と正電圧電源４１との間を接続することで得ることができる。静電チャック２３に正の直流電圧を印加することで静電チャック２３に処理基板２４を吸着させることができる。この時、上記新たな実験の観測結果４で説明したように、既に放電プラズマ３２を生成し処理基板２４の表面上にはイオンシース層３２Ａが生成されているので、処理基板２４上にはイオンシース層３２Ａを介在させてパーティクルが浮遊しており、処理基板２４上にパーティクルが落下することはない。
【０１０５】
さらに、本発明の第２の実施の形態においては、放電プラズマ３２を生成した直後、例えば0.1秒から3.0秒の範囲内、好ましくは0.1秒程度で静電チャック２３に正の直流電圧を印加し静電チャック２３に処理基板２４を吸着させている。このように、ドライエッチング処理の開始直後に処理基板２４を静電チャック２３を介して基板保持台２２に密着させることにより、処理基板２から基板保持台２２に放熱経路を生成することができるので、処理基板２４の温度を速やかに下げることができる。従って、最適な温度条件において処理基板２４にドライエッチング処理を行うことができるので、半導体装置の製造上の歩留まりを向上させることができる。
【０１０６】
なお、第２の実施の形態に係る半導体装置２０においては、負の直流電圧を使用しないので、負電圧電源４２を備えていない装置構成とすることができる。
【０１０７】
（５）この後、上記プロセスガスの導入及び放電プラズマ３２の生成によりドライエッチング処理が実行され、処理基板２４上の有機系反射防止膜２４３がパターンニングされる。
【０１０８】
（６）所定時間経過後、放電プラズマ３２の生成状態並びにプロセスガスの導入状態において、静電チャック２３に印加されている正の直流電圧の供給を停止する（Ｓ１５）。上記新たな実験の観測結果４で説明したように、放電プラズマ３２の生成状態においてはイオンシース層３２Ａが生成され、パーティクルが浮遊状態にあるので、処理基板２４上にパーティクルが付着することはない。
【０１０９】
さらに、第２の実施の形態に係る半導体装置の製造方法においては、放電プラズマ３２の生成の終了の直前に静電チャック２３の正の直流電圧の印加を解除することが好ましい。例えば、放電プラズマ３２の生成の終了直前の0.1秒から3.0秒の範囲内、好ましくは0.1秒程度で静電チャック２３の正の直流電圧の印加の解除が行われる。この結果、静電チャック２３の正の直流電圧の印加の解除から放電プラズマ３２の生成の終了までの工程切り替え時間を短縮することができるので、半導体装置の製造時間を短縮することができる。
【０１１０】
（７）そして、プロセスガスの導入を停止し、併せて放電プラズマ３２の生成を終了する（Ｓ１６）ことにより、ドライエッチング処理が終了し、このドライエッチング処理か終了した処理基板２４は反応容器２１から図示しないアンロードチャンバに搬送される。
【０１１１】
このような本発明の第２の実施の形態に係る半導体装置の製造方法においては、反応容器２１内の基板保持台２２上に単極型の静電チャック２３を介在させて処理基板２４を載置する工程と、反応容器２１内に放電プラズマ３２を生成する工程と、接地電位に対して正電圧を印加し、静電チャック２３に処理基板２４を吸着させ、この状態で放電プラズマ３２により処理基板２４に所定処理を行う工程とを備えることにより、特に静電チャック２３に負の直流電圧が印加できない場合に、静電チャック２３に正の直流電圧を印加する前に予め放電プラズマ３２を生成することによりイオンシース層３２Ａを処理基板２４上に形成し、このイオンシース層３２Ａで処理基板２４上にパーティクルが付着しない状態で所定処理を行うことができる。
【０１１２】
さらに、本発明の第２の実施の形態に係る半導体装置の製造方法においては、処理基板２４にドライエッチング処理を行った後に、静電チャック２３の正の直流電圧の印加を解除し、この後に放電プラズマ３２の生成を終了する工程をさらに備えたことより、放電プラズマ３２の生成の終了前に静電チャック２３に印加されている正電圧を解除したので、放電プラズマ３２の生成によるイオンシース層３２Ａでパーティクルを浮遊させることができ、処理基板２４の表面にパーティクルが落下することがなくなる。
【０１１３】
従って、パーティクルに起因する不良がなくなるので、半導体装置の製造上の歩留まりを向上させることができる。
【０１１４】
前述の図８に示すように、図９に示す本発明の第２の実施の形態に係る静電チャック２３のシーケンスを含む半導体装置の製造方法においては、欠陥数を9と激減させることができ、短絡試験結果を94%と向上させることができる。
【０１１５】
（第３の実施の形態）
本発明の第３の実施の形態は、静電チャックに正の直流電圧を印加する場合、静電チャックに負の直流電圧を印加する場合のそれぞれを組み合わせた、最適な静電チャックのシーケンスを含む半導体装置の製造方法を説明するものである。図１０は本発明の第３の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。
【０１１６】
（１）まず、処理基板２４が図示しないロードロックチャンバから反応容器２１内に搬送され、基板保持台２２上に載置される前に静電チャック２３の導体層２３Ｂ（図４参照）に1.5kVの接地電位に対して正の直流電圧を印加する（Ｓ２１）。この正の直流電圧は、図５に示すように電源制御回路４６からの制御信号により電源切換回路４５を動作させ、静電チャック２３と正電圧電源４１との間を接続することで得ることができる。
【０１１７】
（２）静電チャック２３に正の直流電圧を印加した状態で、基板保持台２２上において処理基板２４を降下させ、静電チャック２３の表面に処理基板２４を接触させ、この静電チャック２３に処理基板２４を吸着させる（Ｓ２２）。
【０１１８】
（３）引き続き、プロセスガス供給源３０からガスノズル３０Ａを通して反応容器２１内にプロセスガスを導入する（Ｓ２３）。
【０１１９】
（４）プロセスガスの導入後、反応容器２１内が所定圧力になった時点で、基板保持台２２に高周波電源２５から高周波電力を供給し、図５に示すように放電プラズマ３２を生成し（Ｓ２４）、ドライエッチング処理を行う。上記新たな実験の観測結果４で説明したように、放電プラズマ３２の生成により処理基板２４の表面と放電プラズマ３２との間にはイオンシース層３２Ａが生成されており、処理基板２４上にはイオンシース層３２Ａを介在させてパーティクルが浮遊しているので、パーティクルの落下を防止し、処理基板２４の表面にパーティクルが付着することはない。
【０１２０】
（５）所定時間経過後、放電プラズマ３２の生成状態並びにプロセスガスの導入状態において、静電チャック２３に印加されている正の直流電圧の供給を停止するとともに、今度は静電チャック２３に負の直流電圧を印加する（Ｓ２５）。正の直流電圧から負の直流電圧の切り替えは、図５に示すように電源制御回路４６からの制御信号により電源切換回路４５を動作させ、静電チャック２３と正電圧電源４１との間を切断し、静電チャック２３と負電圧電源４２との間を接続することで得ることができる。上記実験の観測結果４で説明したように、放電プラズマ３２の生成状態においてはイオンシース層３２Ａが生成され、パーティクルが浮遊状態にあるので、処理基板２４上にパーティクルが付着することはない。さらに、静電チャック２３に負の直流電圧を印加したことにより、処理基板２４の表面上並びに静電チャック２３の表面上のパーティクルを排除することができる。
【０１２１】
（６）静電チャック２３に負の直流電圧を印加した状態において、プロセスガスの導入を停止し、合わせ放電プラズマ３２の生成を終了し（Ｓ２６）、ドライエッチング処理を終了させる。この時、放電プラズマ３２の生成の停止で処理基板２４の表面と放電プラズマ３２との間のイオンシース層３２Ａが消滅し、処理基板２４の表面に浮遊していたパーティクルが落下しようとするが、静電チャック２３には負の直流電圧が印加されているので、処理基板２４の表面上並びに静電チャック２３の表面上のパーティクルを排除することができる。
【０１２２】
（７）そして、静電チャック２３の負の直流電圧の印加を停止し（Ｓ２７）、処理基板２４は反応容器２１から図示しないアンロードチャンバに搬送される。
【０１２３】
このような本発明の第３の実施の形態に係る半導体装置の製造方法においては、反応容器２１内の基板保持台２２上に単極型の静電チャック２３を介在させて処理基板２４を載置する工程と、反応容器２１内にプロセスガスを導入するとともに放電プラズマ３２を生成し、処理基板２４にドライエッチング処理を行う工程と、接地電位に対して負の直流電圧を静電チャック２３に印加し、この静電チャック２３に処理基板２４を吸着させた状態で、少なくとも放電プラズマ３２の生成を終了させる工程とを備えたことにより、放電プラズマ３２の生成を終了した時点で放電プラズマ３２によるイオンシース層３２Ａが消滅し、パーティクルが処理基板２４上に付着しようとするが、放電プラズマ３２の生成の終了時点において静電チャック２３に負の直流電圧が印加されているので、処理基板２４上のパーティクルの付着を防止することができる。従って、処理基板２４上にパーティクルが付着されない状態で、この処理基板２４の次段の所定処理を行うことができるので、半導体装置の製造上の歩留まりを向上させることができる。
【０１２４】
さらに、このような本発明の第３の実施の形態に係る半導体装置の製造方法においては、反応容器２１内の基板保持台２２上に単極型の静電チャック２３を介在させて処理基板２４を載置する工程と、反応容器２１内にプロセスガスを導入するとともに放電プラズマ３２を生成し、処理基板２４にドライエッチング処理を行う工程と、少なくとも放電プラズマ３２の生成を終了させる工程とを備え、処理基板２４を載置する工程前から放電プラズマ３２の生成を終了させる工程前までのいずれかで、接地電位に対して負の直流電圧を静電チャック２３に印加し、この静電チャック２３に処理基板を吸着させる工程を備え、さらに放電プラズマ３２の生成を終了させる工程の後に静電チャック２３に印加された負の直流電圧を解除する工程を備えたことにより、放電プラズマ３２の生成を終了した時点で放電プラズマ３２によるイオンシース層３２Ａが消滅し、パーティクルが処理基板２４上に付着しようとするが、放電プラズマ３２の生成の終了後において静電チャック２３に負の直流電圧が印加されているので、処理基板２４上のパーティクルの付着を防止することができる。従って、同様に処理基板２４上にパーティクルが付着されない状態で、この処理基板２４の次段の所定処理を行うことができるので、半導体装置の製造上の歩留まりを向上させることができる。
【０１２５】
前述の図８に示すように、図１０に示す本発明の第３の実施の形態に係る静電チャック２３のシーケンスを含む半導体装置の製造方法においては、欠陥数を1１と激減させることができ、短絡試験結果を91%と向上させることができる。
【０１２６】
（第４の実施の形態）
本発明の第４の実施の形態は、静電チャックの理想的なシーケンスを含む半導体装置の製造方法を説明するものである。図１１は本発明の第４の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。
【０１２７】
（１）まず、処理基板２４が図示しないロードロックチャンバから反応容器２１内に搬送され、基板保持台２２上に載置される前に静電チャック２３の導体層２３Ｂ（図４参照）に1.5kVの接地電位に対して負の直流電圧を印加する（Ｓ３１）。この負の直流電圧を静電チャック２３に印加したことにより、上記新たな実験の観測結果１で説明したように、静電チャック２３の表面からパーティクルを排除することができる。
【０１２８】
（２）静電チャック２３に負の直流電圧を印加した状態で、基板保持台２２上において処理基板２４を降下させ、静電チャック２３の表面に処理基板２４を接触させ、この静電チャック２３に処理基板２４を吸着させる（Ｓ３２）。上記新たな実験の観測結果２で説明したように、この処理基板２４を静電チャック２３に吸着させた瞬間に処理基板２４の表面上のパーティクルを排除することができる。
【０１２９】
（３）引き続き、プロセスガス供給源３０からガスノズル３０Ａを通して反応容器２１内にプロセスガスを導入する（Ｓ３３）。上記新たな実験の観測結果４で説明したように、プロセスガスの導入の際に僅かにパーティクルが発生する可能性があるが、静電チャック２３には負の直流電圧が印加され処理基板２４の表面は負の電荷が誘起されるので、静電チャック２３上並びに処理基板２４上のパーティクルを排除することができる。
【０１３０】
（４）プロセスガスの導入後、反応容器２１内が所定圧力になった時点で、基板保持台２２に高周波電源２５から高周波電力を供給し、図５に示すように放電プラズマ３２を生成し（Ｓ３４）、ドライエッチング処理を行う。上記新たな実験の観測結果４で説明したように、放電プラズマ３２の生成により処理基板２４の表面と放電プラズマ３２との間にはイオンシース層３２Ａが生成されており、処理基板２４上にはイオンシース層３２Ａを介在させてパーティクルが浮遊しているので、パーティクルの落下を防止し、処理基板２４の表面にパーティクルが付着することはない。
【０１３１】
（５）所定時間経過後、プロセスガスの導入を停止し、さらに放電プラズマ３２の生成を終了させる（Ｓ３５）。この時、静電チャック２３には負の直流電圧が印加された状態にある。放電プラズマ３２の生成を終了したことでイオンシース層３２Ａが消滅し、浮遊していたパーティクルは処理基板２４上に落下しようとするが、静電チャック２３には負の直流電圧が印加された状態にあるので、たとえパーティクルが落下したとしても処理基板２４の表面のパーティクルを排除することができる。
【０１３２】
（６）静電チャック２３に印加されている負の直流電圧の供給を停止する（Ｓ３６）ことにより、ドライエッチング処理が終了し、このドライエッチング処理か終了した処理基板２４は反応容器２１から図示しないアンロードチャンバに搬送される。
【０１３３】
このような本発明の第４の実施の形態に係る半導体装置の製造方法においては、本発明の第１の実施の形態に係る半導体装置の製造方法で得られる効果と本発明の第３の実施の形態に係る半導体装置の製造方法で得られる効果とを組み合わせた効果を得ることができる。
【０１３４】
以上、本発明の最適な実施の形態を説明したが、本発明は上記実施の形態に限定されるものではない。例えば、本発明は、それぞれに同一の単一の電圧が印加され、１枚の処理基板を複数で保持する静電チャックを使用した場合にも適用することができる。この静電チャックは具体的には平面的に複数並べられた導体層を上下２枚の絶縁体層で挟み込みことで形成することができる。
【０１３５】
さらに、本発明は、ドライエッチング装置に限定されるものではなく、プラズマを生成し所定処理を行う装置、例えばプラズマCVD装置に適用することができる。さらに、本発明は、プラズマは生成するものの、処理基板を固定する電極に高周波を印加しない装置、例えばプラズマスパッタリング装置に適用することができる。さらに、本発明は、プラズマの生成方法は特に限定されるものではなく、平行平板型、誘導結合型、電子サイクロトロン共鳴型等のいずれの形式でプラズマを生成してもよい。
【０１３６】
【発明の効果】
本発明は、第１に、所定処理中の処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。特に、本発明は、所定処理の全般にわたって処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。
【０１３７】
本発明は、第２に、少なくとも所定処理を行う直前に処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。
【０１３８】
本発明は、第３に、少なくとも放電プラズマにより所定処理を行う場合、処理基板上のパーティクルを減少させることができ、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。
【０１３９】
本発明は、第４に、本発明の第３の効果に加えて、所定処理の終了後に処理基板上にパーティクルが付着することを防止し、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。さらに、本発明は、工程切り替え時間を短縮することにより、半導体装置の製造時間を短縮することができる半導体装置の製造方法を提供することができる。
【０１４０】
本発明は、第５に、少なくとも放電プラズマによる所定処理の終了時点で処理基板上にパーティクルが付着することを防止し、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。
【０１４１】
本発明は、第６に、少なくとも放電プラズマによる所定処理の終了後に処理基板上にパーティクルが付着することを防止し、製造上の歩留まりを向上させることができる半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。
【図２】本発明に係る静電チャックのシーケンスとプラズマ処理中のパーティクルの挙動との関係を調べるための実験システムを示す概略構成図である。
【図３】本発明に係る実験システムの平面図である。
【図４】本発明に係る静電チャックの構成図である。
【図５】本発明の第１の実施の形態に係る半導体製造装置の構成図である。
【図６】本発明の第１の実施の形態に係る処理基板の断面構成図である。
【図７】本発明に係る静電チャックのシーケンスを示すタイムチャートである。
【図８】本発明に係る静電チャックのシーケンスと欠陥数と短絡試験結果との関係を示す図である。
【図９】本発明の第２の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。
【図１０】本発明の第３の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。
【図１１】本発明の第４の実施の形態に係る静電チャックのシーケンスを示すタイムチャートである。
【符号の説明】
１，２１ 反応容器
２，２２ 基板保持台
３，２３ 静電チャック
３Ａ，３Ｃ，２３Ａ，２３Ｃ 絶縁体層
３Ｂ，２３Ｂ 導体層
４，２４ 処理基板
１０，３０ プロセスガス供給源
１１，３０Ａ ガスノズル
１２，３２ 放電プラズマ
１２Ａ，３２Ａ イオンシース層
２０ 半導体製造装置
２５ 高周波電源
２６ 真空排気ポンプ装置
４０ 静電チャック電源発生装置
４１ 正電圧電源
４２ 負電圧電源
４５ 電源切換回路
４６ 電源制御回路
２４２ 配線膜
２４３ 有機系反射防止膜

Claims (1)

  1. 反応容器内の基板保持台上に単極型の静電チャックを介在させて処理基板を載置する工程と、
    前記反応容器内にプロセスガスを導入するとともに放電プラズマを生成し、前記処理基板に所定処理を行う工程と、
    少なくとも前記放電プラズマの生成を終了させる工程とを備える半導体装置の製造方法であって、
    前記処理基板を前記静電チャックに載置する前に、接地電位に対して正電圧を前記静電チャックに印加し、
    前記静電チャックに前記正電圧が印加された状態で前記処理基板をを前記静電チャックに載置し、
    前記静電チャックに正電圧が印加された状態で前記プロセスガスを前記反応容器内に導入して放電プラズマを生成し、前記処理基板に前記所定処理を行い、
    前記所定処理開始から所定時間経過後、前記放電プラズマを生成している状態および前記プロセスガスを導入している状態で、前記静電チャックへの前記正電圧の供給を停止し、接地電圧に対して負電圧を前記静電チャックに印加し、
    前記静電チャックに前記負電圧が印加された状態で前記放電プラズマの生成および前記プロセスガスの導入を停止する
    ことを特徴とする半導体装置の製造方法。
JP18670199A 1999-06-30 1999-06-30 半導体装置の製造方法 Expired - Fee Related JP3990076B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18670199A JP3990076B2 (ja) 1999-06-30 1999-06-30 半導体装置の製造方法
US09/604,722 US6333246B1 (en) 1999-06-30 2000-06-28 Semiconductor device manufacturing method using electrostatic chuck and semiconductor device manufacturing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18670199A JP3990076B2 (ja) 1999-06-30 1999-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001015581A JP2001015581A (ja) 2001-01-19
JP3990076B2 true JP3990076B2 (ja) 2007-10-10

Family

ID=16193130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18670199A Expired - Fee Related JP3990076B2 (ja) 1999-06-30 1999-06-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6333246B1 (ja)
JP (1) JP3990076B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179752B2 (en) 2001-07-10 2007-02-20 Tokyo Electron Limited Dry etching method
JP4679813B2 (ja) * 2003-10-08 2011-05-11 東京エレクトロン株式会社 パーティクル付着防止装置及び方法、大気搬送装置、真空搬送装置、並びに半導体製造装置
US8608422B2 (en) 2003-10-08 2013-12-17 Tokyo Electron Limited Particle sticking prevention apparatus and plasma processing apparatus
US7038293B2 (en) * 2004-03-29 2006-05-02 Northrop Grumman Corp. Dissipation of a charge buildup on a wafer portion
JP4504061B2 (ja) 2004-03-29 2010-07-14 東京エレクトロン株式会社 プラズマ処理方法
US7030035B2 (en) * 2004-05-14 2006-04-18 Hitachi Global Storage Technologies Netherlands, B.V. Prevention of electrostatic wafer sticking in plasma deposition/etch tools
KR100668956B1 (ko) * 2004-12-22 2007-01-12 동부일렉트로닉스 주식회사 반도체 제조 방법
CN100416758C (zh) * 2005-12-09 2008-09-03 北京北方微电子基地设备工艺研究中心有限责任公司 一种在晶片刻蚀设备中彻底释放静电卡盘静电的方法
US7583491B2 (en) * 2006-05-18 2009-09-01 Varian Semiconductor Equipment Associates, Inc. Electrostatic chuck to limit particle deposits thereon
US7782591B2 (en) * 2007-06-22 2010-08-24 Lam Research Corporation Methods of and apparatus for reducing amounts of particles on a wafer during wafer de-chucking
JP2010010214A (ja) * 2008-06-24 2010-01-14 Oki Semiconductor Co Ltd 半導体装置の製造方法、半導体製造装置、及び記憶媒体
KR101623750B1 (ko) 2014-02-28 2016-05-24 가부시키가이샤 알박 플라즈마 식각 방법, 플라즈마 식각 장치, 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6397680B2 (ja) * 2014-07-24 2018-09-26 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理装置の運転方法
JP6357436B2 (ja) 2014-07-25 2018-07-11 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN106024682B (zh) * 2015-03-31 2020-07-21 松下知识产权经营株式会社 等离子处理装置以及等离子处理方法
JP6440120B2 (ja) * 2015-03-31 2018-12-19 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
KR101860631B1 (ko) * 2015-04-30 2018-05-23 시바우라 메카트로닉스 가부시끼가이샤 기판 처리 장치 및 기판 처리 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2860798B2 (ja) * 1989-06-27 1999-02-24 東海電化工業株式会社 安全な過炭酸ナトリウム組成物
JP3238925B2 (ja) * 1990-11-17 2001-12-17 株式会社東芝 静電チャック
US5835333A (en) * 1995-10-30 1998-11-10 Lam Research Corporation Negative offset bipolar electrostatic chucks
JPH1027780A (ja) 1996-07-10 1998-01-27 Nec Corp プラズマ処理方法
JP3582287B2 (ja) * 1997-03-26 2004-10-27 株式会社日立製作所 エッチング装置
JPH10284583A (ja) 1997-04-04 1998-10-23 Mitsubishi Electric Corp 静電チャック除電方法及び半導体製造装置

Also Published As

Publication number Publication date
JP2001015581A (ja) 2001-01-19
US6333246B1 (en) 2001-12-25

Similar Documents

Publication Publication Date Title
JP3990076B2 (ja) 半導体装置の製造方法
US6793767B2 (en) Wafer stage including electrostatic chuck and method for dechucking wafer using the wafer stage
TWI261867B (en) SOI substrate and method for manufacturing the same
TWI301311B (en) Method and apparatus for dechucking a substrate
CN101405857B (zh) 承载基片的装置和方法
JP3163973B2 (ja) 半導体ウエハ・チャック装置及び半導体ウエハの剥離方法
JP2004265902A (ja) 半導体装置の製造方法および半導体ウェハの切断装置
JP2879887B2 (ja) プラズマ処理方法
TW200823977A (en) Plasma doping method and plasma doping apparatus
JPS61170050A (ja) 低抵抗接点の形成方法
JPH10163280A (ja) 検査方法及び検査装置
JP2004281528A (ja) プラズマ処理方法及びプラズマ処理装置
JP4070974B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2004071768A (ja) エッチング方法
JPH1027780A (ja) プラズマ処理方法
JP3162272B2 (ja) プラズマ処理方法
JP3190830B2 (ja) 半導体装置の製造方法
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP4130278B2 (ja) 半導体装置の製造方法
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JP3986808B2 (ja) ドライエッチング方法
JP2007081221A (ja) プラズマ処理装置および処理方法
JP4141022B2 (ja) スパッタリング方法及びスパッタリング装置
JPS63173331A (ja) 半導体装置の製造方法
JP2003068709A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees