JP4141022B2 - スパッタリング方法及びスパッタリング装置 - Google Patents

スパッタリング方法及びスパッタリング装置 Download PDF

Info

Publication number
JP4141022B2
JP4141022B2 JP28849198A JP28849198A JP4141022B2 JP 4141022 B2 JP4141022 B2 JP 4141022B2 JP 28849198 A JP28849198 A JP 28849198A JP 28849198 A JP28849198 A JP 28849198A JP 4141022 B2 JP4141022 B2 JP 4141022B2
Authority
JP
Japan
Prior art keywords
sputtering
electrode
substrate
thin film
dielectric block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28849198A
Other languages
English (en)
Other versions
JP2000119849A (ja
Inventor
正彦 小林
信行 高橋
肇 佐長谷
雅仁 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP28849198A priority Critical patent/JP4141022B2/ja
Publication of JP2000119849A publication Critical patent/JP2000119849A/ja
Application granted granted Critical
Publication of JP4141022B2 publication Critical patent/JP4141022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本願の発明は、基板に自己バイアス電圧を与えながら薄膜を作成するスパッタリング装置に関する。
【0002】
【従来の技術】
半導体デバイス等の製作においては、基板の表面に所定の薄膜を作成する工程が存在する。この所定の薄膜を作成する工程においては、所定の材料よりなるターゲットをスパッタすることにより、基板の表面にこの材料の薄膜を作成するスパッタリングが広く実施されている。
【0003】
スパッタリングによって基板の表面に作成された薄膜の内部には、応力が生じている。この薄膜の内部に生じる応力が大きいと、薄膜に剥離が生じてしまったり、薄膜にクラックができてしまうことがある。
薄膜が配線用の導電膜である場合、薄膜の一部が剥離すると膜厚が薄くなることにより電気抵抗が高くなる問題を生ずる。また、完全に剥離してしまうと断線等の配線異常が生じる。また、薄膜が絶縁膜である場合、薄膜の一部が剥離すると膜厚が薄くなり絶縁耐圧が低くなる問題が生じる。また、薄膜が完全に剥離するとショート等の問題が生じる。
【0004】
そして、クラックが導電膜にできた場合は、断面積が小さくなることにより電気抵抗が高くなってしまったり、ひどい場合には、クラックにより断線してしまう問題がある。また、クラックが絶縁膜にできた場合は、断面積が小さくなることにより絶縁耐圧が低くなってしまったり、クラックにより絶縁層が完全に切れてショートしてしまう問題がある。
特に、異種層の間で拡散を防止するバリア膜の場合、膜の剥離が生じると、膜厚が薄くなり、バリア特性が悪くなる問題が生じる。また、バリア膜にクラックが生じると、クラックが生じた所から一方の層の材料が他方の層に拡散しやすくなるため同様にバリア特性が悪くなる問題が生じる。
【0005】
一方、剥離した薄膜がスパッタチャンバー内に放出され、パーティクルとなる。このパーティクルが基板に再付着すると、パーティクルが付着した部分に回路欠陥が生じてしまうことがある。尚、パーティクルとは、デバイスの品質を低下させるチャンバー内の浮遊微粒子の総称である。
【0006】
以上述べたように、薄膜に剥離やクラックが生じると、回路欠陥等さまざまな問題を発生させる原因となる。このような問題により、欠陥を持ったデバイスが産出される割合が高くなり、歩留まり低下の原因となる。そこで、薄膜に剥離が生じてしまったり、クラックができてしまうのを防止するため、薄膜の応力を緩和させる必要がある。
【0007】
スパッタリングによって薄膜を作成する際、この薄膜の応力を緩和させるには、スパッタする際のスパッタチャンバー内の圧力を変えることが非常に効果的である。しかし、成膜速度やシート抵抗分布等の成膜特性は、薄膜を作成する際のスパッタチャンバー内の圧力に非常に敏感であり、このスパッタチャンバー内の圧力を変えると成膜速度やシート抵抗分布が大きく変わってしまう。このため、薄膜を作成する際のスパッタチャンバー内の圧力は簡単には変えることができない。
【0008】
【発明が解決しようとする課題】
薄膜を作成する際のスパッタチャンバー内の圧力を変えずに薄膜の応力を緩和させる方法は、従来強く必要とされていたが、ほとんど開発されていなかった。しかし、発明者の鋭意研究により、プラズマ中のイオンを基板に入射させながらスパッタリングを行うと、薄膜の応力を緩和させることができることがわかった。
具体的には、電極と電極に接するように設けられた誘電体ブロックとを備えた基板ホルダーのその誘電体ブロックの表面の所定の位置に基板を保持しながらスパッタリングを行う。そして、基板ホルダーの電極に高周波電圧を印加し、スパッタ放電により形成されたプラズマと高周波電圧との相互作用により基板に自己バイアス電圧を生じさせる。この自己バイアス電圧により、プラズマ中のイオンが基板に入射し、この入射したイオンの作用により、作成される薄膜の応力が緩和される。
【0009】
上記の方法により薄膜の応力が緩和されるが、基板にイオンを入射させながら薄膜を作成する動作を繰り返し行うと、誘電体ブロックの表面に基板を保持させる際、基板が誘電体ブロックの表面上で動いてしまい所定の保持位置からずれてしまう問題が生じることが判明した。基板が誘電体ブロックの所定の保持位置からずれてしまうと、基板がスパッタチャンバーから搬出される際、基板の搬送を行う搬送ロボットが基板をきちんと保持できず、基板の搬出が不可能になる問題がある。最悪の場合、基板が落下して破損してしまうこともある。
【0010】
本願の発明は、上述したような課題を解決するために成されたものであって、基板に自己バイアス電圧を生じさせることによってイオンを入射させ、薄膜の応力を緩和させる方法及び装置において、誘電体ブロックに基板を保持させた際、基板がこの誘電体ブロックの所定の位置からずれてしまうのを防ぐことを解決課題としている。
【0011】
【課題を解決するための手段】
上記課題を解決するため、本願の請求項1記載の発明は、スパッタ放電によってターゲットをスパッタして基板に所定の薄膜を作成するスパッタリングを行うスパッタリング方法であって、
前記スパッタリングを行う際、電極と電極に接するように設けられた誘電体ブロックとを有する基板ホルダーの当該誘電体ブロックの表面に前記基板を保持しながら当該電極に高周波電圧を印加し、前記スパッタ放電により生成されるプラズマと高周波電圧との相互作用により前記基板に自己バイアス電圧を生じさせながら前記基板にプラズマ中のイオンを入射させて、作成される前記薄膜の応力を緩和させ、
このスパッタリング終了後に、前記電極を接地電位にし、前記自己バイアス電圧を基板に与えた際に同様に前記誘電体ブロックの表面に与えられた自己バイアス電圧により前記誘電体ブロックの表面に蓄積した電荷を消滅させるという構成を有する。
また、上記課題を解決するため、本願の請求項2記載の発明は、スパッタ放電によってターゲットをスパッタして基板に所定の薄膜を作成するスパッタリングを行うスパッタリング装置であって、
排気系を備えたスパッタチャンバーと、スパッタチャンバー内に被スパッタ面が露出するようにして設けられたターゲットと、ターゲットに電圧を印加してターゲットをスパッタするスパッタ電源と、スパッタによって所定の薄膜が作成される位置に基板を保持する基板ホルダーとを備えており、
前記基板ホルダーは、電極と、電極に接するように設けられた誘電体ブロックと、電極に所定の高周波電圧を印加する高周波電源とを有しており、
さらに、所定の接地電位に維持される接地部と、前記電極と前記高周波電源とを接続するか又は前記電極と当該接地部とを接続するかを切り替える切り替え器と、前記スパッタリング中は前記電極と前記高周波電源とを接続させ、前記スパッタリング終了後は前記電極と前記接地部とを短絡させるよう切り替え器を制御する制御部とを備えているという構成を有する。
また、上記課題を解決するため、本願の請求項3記載の発明は、請求項2記載の構成において、前記電極に印加される高周波電圧の周波数は、100MHz以下であるという構成を有する。
また、上記課題を解決するため、本願の請求項4記載の発明は、請求項2記載の構成において、前記誘電体ブロックは、窒化アルミニウム又はアルミナで形成されているという構成を有する
また、上記課題を解決するため、本願の請求項5記載の発明は、請求項2記載の構成において、前記高周波電源は、前記電極への高周波電圧の印加状況をモニターするモニター手段を備えており、
前記モニター手段は、前記電極に高周波電圧を印加した際の反射波をモニターして、その反射波の変化で異常を検知することができるようになっているという構成を有する。
【0012】
【発明の実施の形態】
以下、本願の発明の実施の形態について説明する。図1は、本願発明の実施の形態であるスパッタリング装置の構成を示す正面断面概略図である。
図1に示す装置は、排気系11と接地部5とを備えたスパッタチャンバー1と、スパッタチャンバー1内に所定のスパッタ用ガスを導入するガス導入系12と、スパッタチャンバー1内に被スパッタ面が露出するようにして設けられたターゲット2と、ターゲット2に電圧を印加してスパッタするスパッタ電源3と、スパッタリングによって所定の薄膜が作成されるスパッタチャンバー1内の所定位置に基板9を保持する基板ホルダー4とを備えている。
【0013】
スパッタチャンバー1は、気密な容器であり、排気系11によって10−9Torr程度まで排気可能になっている。接地部5は第一種接地程度の接地電位に維持されている。スパッタチャンバー1は接地部5に短絡されており、接地部5と同程度の接地電位に維持されるようになっている。スパッタチャンバー1内には、防着シールド13が設けられており、スパッタチャンバー1の側面の内壁にターゲット2の材料が付着するのを防いでいる。
【0014】
ガス導入系12は、所定のスパッタ用ガスを溜めたガスボンベ121と、スパッタチャンバー1とガスボンベ121とを繋ぐ配管122と、配管122上に設けられたバルブ123や流量調整器124とから構成されており、所定の流量でスパッタチャンバー1内にスパッタ用ガスを導入するようになっている。
【0015】
ターゲット2は、所定の材料で形成されており、絶縁材21を介してスパッタチャンバー1に気密に取り付けられている。また、ターゲット2の背後には磁石機構22が設けられており、スパッタチャンバー1内に所定の磁場が設定されるようになっている。スパッタ電源3は、ターゲット2に−400V〜−700V程度の負の直流電圧を印加するようになっている。尚、ターゲット2が誘電体製等の場合には、スパッタ電源3は高周波電源が用いられることがある。
【0016】
基板ホルダー4は、上面に基板9を載置して保持する台状の部材であり、基台40と、この基台40の上側に設けられた電極41と、この電極41に接するように設けられた誘電体ブロック42とから構成されている。誘電体ブロック42は、図1に示すように、電極41の周囲を覆うように設けられている。基板9は、誘電体ブロック42の上側の露出面に載置されて保持される。
【0017】
また、基板ホルダー4は、基板9を静電気によって基板ホルダー4に吸着させるための静電吸着機構45を有している。静電吸着機構45は、基板ホルダー4に所定の直流電圧を印加する直流電源451と、高周波フィルター452と、スイッチ453とから構成されている。直流電源451が与える電圧によって誘電体ブロック42に誘電分極が生じ、静電気が誘起される。この静電気によって、基板9は基板ホルダー4に静電吸着される。静電吸着機構45は、基板ホルダー4がヒータ等を内蔵して基板9の温度制御を行う場合に設けられるものであり、自己バイアス電圧によって基板9の静電吸着が可能な場合等、不要な場合もある。
【0018】
誘電体ブロック42は、高い誘電率を得るため窒化アルミニウム又はアルミナで形成されている。基板ホルダー4には、所定の高周波電圧を印加して自己バイアス電圧を生じさせるバイアス用高周波電源43が電極41に接続されている。バイアス用高周波電源43は、周波数100KHz以上100MHz以下の高周波電圧を電極41に印加するようになっている。尚、静電吸着機構45の高周波フィルター452は、バイアス用高周波電源43が基板ホルダー4に与える高周波が直流電源451に伝わらないようにして直流電源451を保護するためのものである。
【0019】
また、バイアス用高周波電源43は、電極41への高周波電圧の供給状況をモニターするモニター手段431を備えている。モニター手段431は、電極41に高周波電圧を印加した際の反射波をモニターして、その反射波の変化で高周波電圧の印加状況の異常を検知することができるようになっている。バイアス用高周波電源43が与える高周波は、スパッタチャンバー1の器壁等を通してアース側に流れる。従って、この高周波の反射波は、アースを通してバイアス用高周波電源43に戻ってくる。モニター手段431は、この反射波の大きさを検知し、電極41への高周波電圧の印加状況を監視するようになっている。
【0020】
本実施形態では、薄膜の応力を緩和させるため基板9の表面にイオンを入射させるようになっている。具体的には、イオンの入射は、基板ホルダー4の電極41に高周波電圧を印加し、自己バイアス電圧を生じさせることにより行っている。
薄膜の作成は、スパッタ放電によってターゲット2をスパッタし、スパッタによってターゲット2から放出されるターゲット2の材料の粒子(通常は原子の状態)を基板9に付着させることにより行う。このスパッタ放電によって、ターゲット2を臨む空間にはプラズマが形成される。この際、基板ホルダー4の電極41に高周波電圧を印加すると、プラズマと高周波電圧との相互作用によって基板9の表面に自己バイアス電圧が生じる。この自己バイアス電圧は、100〜200V程度の負の直流分の電圧であり、この自己バイアス電圧によって、プラズマ中のイオンは引き出され基板9に入射する。入射したイオンのエネルギーが基板9に加わることにより、基板9の表面に付着していたターゲット材料の原子同士が緻密に並ぶようになる。これにより、作成される薄膜は、原子が緻密に並んだ膜となり応力が緩和される。
【0021】
さて、本実施形態の装置の大きな特徴点は、電極41とバイアス用高周波電源43とを接続するか又は電極41と接地部5とを短絡するか切り替える切り替え器6と、スパッタリング中は電極41をバイアス用高周波電源43に接続し、スパッタリング終了後は電極41を接地部5に短絡するよう切り替え器6を制御する制御部7とが備えられている点である。
切り替え器6には、リレー等の機械的な接点機器が好適である。また、制御部7は、装置全体の制御も行うよう構成されており、所定のソフトウェアによって動作するマイクロコンピュータである。
【0022】
上記の切り替え器6と制御部7とを設ける構成は、以下に説明する発明者の研究に基づいている。発明者は、基板ホルダー4の電極41に高周波電圧を印加しながら薄膜を作成し応力を緩和させる動作を繰り返し行うと、誘電体ブロック42に基板9を保持させる際、基板9が誘電体ブロック42の保持位置からずれてしまう現象を見出した。そして、基板9が誘電体ブロック42の保持位置からずれてしまうのは、電極41に高周波電圧を印加した際に生じる自己バイアス電圧が原因であることが判明した。
【0023】
具体的に説明すると、スパッタチャンバー1内にプラズマが生成された状態で電極41に高周波電圧を印加すると、基板9の表面に自己バイアス電圧が生じ、同様に誘電体ブロック42の表面にも自己バイアス電圧が生じる。誘電体ブロック42は、プラズマ中のイオンと電子の基板9への入射量の違いのバランスをとるように、電位変化が負の方向にシフトしたようになり、基板9の保持位置側に負の電荷が集まったように誘電分極する。しかし、スパッタ電源3の動作を止めてプラズマを消滅させるとともに電極41に高周波電圧を印加するのを止めただけでは、誘電体ブロック42の誘電分極は消えない。このため、誘電体ブロック42の基板保持側は、電荷が消滅せず負に帯電したままになる。
【0024】
一方、スパッタチャンバー1内に搬入されてくる基板9は、負に帯電している場合がある。この理由は、例えば基板9の搬送において、搬送ロボットのアームから基板9が離れる際に生じる剥離帯電により基板9側に負の電荷が残ってしまっているためである。また、前工程の処理で自己バイアス電圧を与えながら処理を行ったため、基板9が負に帯電していることもある。
【0025】
上述のように、負に帯電した誘電体ブロック42に負に帯電した基板9を保持しようとすると、互いにクーロン力により反発し、基板9は保持位置からずれてしまう。そこで、スパッタリング終了後、誘電体ブロック42の表面の電荷を除去するため、電極41と接地部5とを接続させることにした。電極41を接地電位にすると、電極41に接している誘電体ブロック42の表面に誘起されている電荷が消える。これにより、誘電体ブロック42の誘電分極が解消し、基板保持側の面の電荷が除去される。このため、負に帯電した基板9が搬入されても誘電体ブロック42の所定の位置からずれることがない。
【0026】
次に、請求項1のスパッタリング方法の実施形態の説明も兼ね、このスパッタリング装置の動作を説明する。
まず、基板9は、不図示の搬送ロボットにより不図示のゲートバルブを通してスパッタチャンバー1内に搬入され、基板ホルダー4の誘電体ブロック42の保持位置に保持される。そして、不図示のゲートバルブが閉じ、排気系11によってスパッタチャンバー1内が所定の圧力に排気されているのが確認されると、ガス導入系12が動作してスパッタチャンバー1内に所定のガスが所定の流量で導入される。
【0027】
この状態でスパッタ電源3が動作し、スパッタ放電によりターゲット2がスパッタされ、プラズマが生成される。予め、制御部7により切り替え器6が動作してバイアス用高周波電源43は電極41に接続されており、スパッタ電源3が動作するのと同時にバイアス用高周波電源43が動作して電極41に所定の高周波電圧が印加される。また、スイッチ453を必要に応じてオンさせ、直流電源451によって負の直流電圧をさらに電極41に与える。この結果、基板9を静電吸着する作用が高まる。
【0028】
スパッタリングを継続し、基板9の表面に作成された薄膜が所定の厚さに達すると、スパッタ電源3の動作を止め、同時にバイアス用高周波電源43の動作も止める。制御部7により切り替え器6が動作してバイアス用高周波電源43と電極41との接続が切られ、電極41と接地部5が短絡されると、電極41の電荷が除去され、同時に誘電体ブロック42の誘電分極が消え、基板9が保持されている側の電荷も消滅する。基板9は、不図示の搬送ロボットにより不図示のゲートバルブを通してスパッタチャンバー1から搬出される。
【0029】
上記動作において、バイアス用高周波電源43に備えられたモニター手段431は、電極41への高周波電圧の印加状況を監視する。例えばスパッタチャンバー1内の空間インピーダンスが著しく変化する等して、基板ホルダー4への高周波電圧の印加が不適切になった場合、基板9に対して充分に自己バイアス電圧が与えらず、薄膜の応力緩和の効果が充分に得られない恐れがある。モニター手段431は、このような電極41への高周波電圧の印加状況のエラーを検知して表示し、作業者に知らせる。作業者は、処理を中断してエラーの原因を調べて適切な処置を取る。このため、薄膜の応力緩和が不十分な基板9から製品が産出されることが未然に防止され、歩留まりの向上に貢献する。
【0030】
上記構成及び動作に係る本実施形態の方法及び装置において、発明者の研究によると、上記誘電体ブロック42の基板保持面の電荷除去に要する時間を短くするには、誘電体ブロック42の厚さを薄くすることが好適であることが判明した。以下、この点を説明する。
周知のように、誘電分極は、微視的には誘電体内の粒子が電界によって変位することにより生ずる。具体的には、原子内の電子が電界によって原子核に対して変位する電子分極や分子内の原子が電界によって変位する分子分極等が知られている。変位によってその粒子は電気相極子になるが、それらの電荷は、隣り合う粒子の電荷によって相殺されるため、誘電体の内部は巨視的には電気的に中性である。しかしながら、誘電体の表面では電荷は相殺されないので、電荷が現れる。
【0031】
ここで、上述したように、誘電体ブロック42を接地電位にすると、誘電体ブロック42の電極41に接触している表面に現れていた電荷は、接地部5に流れて消滅する。そして、この表面に存在する原子又は分子は、電気的中性を保とうとして変位を解消させる。この結果、その原子又は分子に隣接する誘電体ブロック42内部の原子又は分子も、電気的中性を保とうとして変位を解消させる。このような変位の解消が連続していって最終的に基板保持側の面の電荷が解消する。このため、誘電体ブロック42の厚さが薄いと、電極41側の表面での電荷の消滅が短時間に基板保持側の面に伝わり、基板保持側の面の電荷が短時間のうちに消滅するものと考えられる。
【0032】
誘電体ブロック42の厚さについて具体的に説明すると、50ミクロン程度が好適である。一枚の基板9が搬出され次の基板9が搬入されるまで約20秒を要するが、誘電体ブロック42の厚さを約50ミクロンにすると、約10秒で電荷をほぼ完全に除去することができた。そして、次に処理される基板9は、誘電体ブロック42に保持される際、ずれることなく正しい保持位置に保持された。
尚、誘電体ブロック42の厚さは、30ミクロン以上100ミクロン以下であることが好ましい。100ミクロンを越える厚さになると、電荷を充分に除去するのに40秒程度以上の時間を要し、生産性の障害となる可能性がある。また、30ミクロンより薄いと、機械的な強度の点で問題を生ずる恐れがある。
また、誘電体ブロック42の材料も、上記電荷除去に要する時間を短くする上で重要である。発明者の検討によると、前述した窒化アルミニウムやアルミナは、他の誘電体材料に比べて電荷除去が短時間で済む長所がある。
【0033】
上記動作において、電極41に印加される高周波電圧は、基板9に作成される薄膜の応力を緩和させる上で重要な条件となっている。この点について、図2を用いて具体的に説明する。図2は、基板ホルダー4に印加する高周波の周波数を400KHzとし、電力の大きさを変えながら基板にチタン薄膜を作成した際の薄膜の応力の変化を示した図である。
【0034】
図2に示すように、基板に印加される高周波電力が高くなるにつれ、基板に作成される薄膜の応力は引っ張り応力から圧縮応力へと変化する。そして、薄膜の応力は、高周波電力が200W前後で0になることがわかった。薄膜内の応力は高周波電力の大きさに依存し、応力を極小化させる高周波電力の条件が見出されたことの実用上の意義は、極めて高い。
【0035】
また、図2から明らかではないが、電極41に印加される高周波の周波数は、ある程度低いほうが薄膜の応力が緩和されると考えられる。これは、電極41に高周波電圧を印加した際、周波数が低い方が基板9の表面に集まるイオンと電子の数の差が大きくなるため、自己バイアス電圧も大きくなる。自己バイアス電圧が大きくなると、基板9へのイオンの入射エネルギーが大きくなり、薄膜の応力が緩和される効果が大きい。具体的には、電極41に印加する高周波電圧の周波数は100KHz以上100MHz以下であることが好ましい。
【0036】
上述したように、周波数400KHz高周波電力200W程度の条件では、作成される薄膜の応力が0になるということが示された。応力が0の薄膜の膜質を調べるため、上記条件で作成された薄膜のシート抵抗分布を測定したところ、図3に示すような結果を得ることができた。図3は、基板ホルダーに印加する高周波を周波数400KHz電力200Wとした条件で作成したチタン薄膜のシート抵抗分布を示す図である。
図3に示すように、シート抵抗分布は、3σ(σは標準偏差)で3.61%(±2.79%)であり、シート抵抗分布の均一性も非常に高いものとなっている。従って、薄膜の膜質が良くなるとともに電気的な特性も良くなっていると考えられる。
【0037】
【発明の効果】
以上説明した通り、本願の請求項1の方法又は請求項2の装置によれば、誘電体ブロックの表面に現れていた電荷が短時間のうちに消滅するため、次に処理される基板が誘電体ブロックに保持される際にずれることがない。このため、基板が搬送ロボットにきちんと保持されず搬出できなくなったり、基板が落下し破損してしまう等の事故が未然に防止できるという効果が得られる。
また、請求項3の装置によれば、上記請求項2の装置の効果に加え、自己バイアス電圧が高くなるため、基板へのイオンの入射エネルギーが大きくなり、作成される薄膜の応力が緩和される効果が高くなる。
また、請求項4の発明によれば、上記請求項2の装置の効果に加え、電荷の除去に要する時間がさらに短くでき、生産性の点で好適であるという効果が得られる。
また、請求項5の発明によれば、上記請求項2の装置の効果に加え、自己バイアス電圧を与えるための高周波電圧の供給状況がモニターされるので、自己バイアス電圧の印加が不適切になるのが検出でき、製品の歩留まりの向上に貢献できるという効果が得られる。
【図面の簡単な説明】
【図1】本願発明の実施の形態であるスパッタリング装置の構成を示す正面断面概略図である。
【図2】基板ホルダーに印加する高周波の周波数を400KHzとし、電力の大きさを変えながら基板にチタン薄膜を作成した際の薄膜の応力の変化を示した図である。
【図3】基板ホルダーに印加する高周波を周波数400KHz高周波電力200Wとした条件で作成したチタン薄膜のシート抵抗分布を示す図である。
【符号の説明】
1 スパッタチャンバー
11 排気系
12 ガス導入系
2 ターゲット
3 スパッタ電源
4 基板ホルダー
41 電極
42 誘電体ブロック
43 高周波電源
431 モニター手段
5 接地部
6 切り替え器
7 制御部
9 基板

Claims (5)

  1. スパッタ放電によってターゲットをスパッタして基板に所定の薄膜を作成するスパッタリングを行うスパッタリング方法であって、
    前記スパッタリングを行う際、電極と電極に接するように設けられた誘電体ブロックとを有する基板ホルダーの当該誘電体ブロックの表面に前記基板を保持しながら当該電極に高周波電圧を印加し、前記スパッタ放電により生成されるプラズマと高周波電圧との相互作用により前記基板に自己バイアス電圧を生じさせながら前記基板にプラズマ中のイオンを入射させて、作成される前記薄膜の応力を緩和させ、
    このスパッタリング終了後に、前記電極を接地電位にし、前記自己バイアス電圧を基板に与えた際に同様に前記誘電体ブロックの表面に与えられた自己バイアス電圧により前記誘電体ブロックの表面に蓄積した電荷を消滅させることを特徴とするスパッタリング方法。
  2. スパッタ放電によってターゲットをスパッタして基板に所定の薄膜を作成するスパッタリングを行うスパッタリング装置であって、
    排気系を備えたスパッタチャンバーと、スパッタチャンバー内に被スパッタ面が露出するようにして設けられたターゲットと、ターゲットに電圧を印加してターゲットをスパッタするスパッタ電源と、スパッタによって所定の薄膜が作成される位置に基板を保持する基板ホルダーとを備えており、
    前記基板ホルダーは、電極と、電極に接するように設けられた誘電体ブロックと、電極に所定の高周波電圧を印加する高周波電源とを有しており、
    さらに、所定の接地電位に維持される接地部と、前記電極と前記高周波電源とを接続するか又は前記電極と当該接地部とを接続するかを切り替える切り替え器と、前記スパッタリング中は前記電極と前記高周波電源とを接続させ、前記スパッタリング終了後は前記電極と前記接地部とを短絡させるよう切り替え器を制御する制御部とを備えていることを特徴とするスパッタリング装置。
  3. 前記電極に印加される高周波電圧の周波数は、100MHz以下であることを特徴とする請求項2記載のスパッタリング装置。
  4. 前記誘電体ブロックは、窒化アルミニウム又はアルミナで形成されていることを特徴とする請求項2記載のスパッタリング装置。
  5. 前記高周波電源は、前記電極への高周波電圧の印加状況をモニターするモニター手段を備えており、
    前記モニター手段は、前記電極に高周波電圧を印加した際の反射波をモニターして、その反射波の変化で異常を検知することができるようになっていることを特徴とする請求項2記載のスパッタリング装置。
JP28849198A 1998-10-09 1998-10-09 スパッタリング方法及びスパッタリング装置 Expired - Fee Related JP4141022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28849198A JP4141022B2 (ja) 1998-10-09 1998-10-09 スパッタリング方法及びスパッタリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28849198A JP4141022B2 (ja) 1998-10-09 1998-10-09 スパッタリング方法及びスパッタリング装置

Publications (2)

Publication Number Publication Date
JP2000119849A JP2000119849A (ja) 2000-04-25
JP4141022B2 true JP4141022B2 (ja) 2008-08-27

Family

ID=17730908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28849198A Expired - Fee Related JP4141022B2 (ja) 1998-10-09 1998-10-09 スパッタリング方法及びスパッタリング装置

Country Status (1)

Country Link
JP (1) JP4141022B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073557B1 (ko) * 2009-11-24 2011-10-14 삼성모바일디스플레이주식회사 스퍼터링 장치
KR101155906B1 (ko) * 2009-12-11 2012-06-20 삼성모바일디스플레이주식회사 스퍼터링 장치
DE102016213951A1 (de) 2016-07-28 2018-02-01 Robert Bosch Gmbh Verbesserte Lenkung von Ionen aus einem Plasma auf ein zu beschichtendes Substrat

Also Published As

Publication number Publication date
JP2000119849A (ja) 2000-04-25

Similar Documents

Publication Publication Date Title
US6373681B2 (en) Electrostatic chuck, and method of and apparatus for processing sample using the chuck
KR100802670B1 (ko) 정전 흡착 장치, 플라즈마 처리 장치 및 플라즈마 처리 방법
US6773562B1 (en) Shadow frame for substrate processing
US7799238B2 (en) Plasma processing method and plasma processing apparatus
KR20000071664A (ko) 반도체 웨이퍼 프로세스 장치에서 지지 표면을 회복시키는방법 및 장치
JPH10150100A (ja) 静電チャックとそれを用いた試料処理方法及び装置
JP6007070B2 (ja) スパッタリング方法及びスパッタリング装置
JP4322484B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP2004047511A (ja) 離脱方法、処理方法、静電吸着装置および処理装置
JP2879887B2 (ja) プラズマ処理方法
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
JPH10275694A (ja) プラズマ処理装置及び処理方法
JP2001015581A (ja) 半導体装置の製造方法及び半導体製造装置
JP4141022B2 (ja) スパッタリング方法及びスパッタリング装置
JPH1027780A (ja) プラズマ処理方法
JP4070974B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4576200B2 (ja) 基板処理装置及び基板処理装置におけるアーキング発生監視方法
JP3578739B2 (ja) プラズマ装置
JP3733448B2 (ja) プラズマ処理方法および装置並びに基板脱離方法及び印加電圧の制御装置
JPH06244147A (ja) プラズマ処理装置
JP4355046B2 (ja) クリーニング方法及び基板処理装置
JPH08293486A (ja) 真空処理方法及び装置
JP5302916B2 (ja) 基板処理装置
JP5295994B2 (ja) 基板処理装置及び基板処理装置におけるアーキング発生監視方法
TWI431681B (zh) 洗淨方法及真空處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees