JP5302916B2 - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP5302916B2
JP5302916B2 JP2010048766A JP2010048766A JP5302916B2 JP 5302916 B2 JP5302916 B2 JP 5302916B2 JP 2010048766 A JP2010048766 A JP 2010048766A JP 2010048766 A JP2010048766 A JP 2010048766A JP 5302916 B2 JP5302916 B2 JP 5302916B2
Authority
JP
Japan
Prior art keywords
substrate
conductive film
film
process chamber
arcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010048766A
Other languages
English (en)
Other versions
JP2010144256A (ja
Inventor
正彦 小林
和貴 堀田
博文 浅沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2010048766A priority Critical patent/JP5302916B2/ja
Publication of JP2010144256A publication Critical patent/JP2010144256A/ja
Application granted granted Critical
Publication of JP5302916B2 publication Critical patent/JP5302916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本願の発明は、真空中にて薄膜を作成する基板処理装置(スパッタリング装置)に関するものであり、とりわけ高集積半導体プロセスにおける配線形成のための薄膜作成に関するものである。また、本願の発明は、他の各種電子部品を製造する際に行われる薄膜作成にも応用が可能である。
薄膜作成技術は、応用分野の広がりとともに、適用される製品の高機能化、多機能化の影響を大きく受けている。とりわけ、DRAMや各種ロジックで採用されているCMOSトランジスタの製造においては、高速応答性等の要求に対応することが重要な課題となっている。
例えば、トランジスタ周りのFEOL(Front
End Of Line)において、高速応答性、特にゲート電極の高速応答性が要求されている。この要求から、ゲート電極の構造や材料選択にも改善が積み重ねられており、タングステン等のメタルとポリシリコンとを合金化させたポリサイド型のゲート電極から、ポリシリコンの上にメタルを積層したポリメタル型のゲート電極に変化してきている。この理由は、WSiなどのポリサイドでは、静電容量が小さくならず、結果的に高速応答ができないからである。また、ポリサイド型のゲート電極では、高温処理により合金化させたポリサイド(いわゆるサリサイド)が採用されるが、サリサイドは抵抗を小さくすることができないため、やはり高速応答性に欠ける問題があるからである。
上記のような高速応答性の要求、製品の高集積化、高機能化、多機能化等を背景とし、電極構造のメタル化に伴い、W(タングステン)のような高融点金属の薄膜を作成することが多くなってきている。これに伴い、新たな製造プロセス上の問題が浮上している。
タングステンのような高融点金属の場合、薄膜は、大きな内部応力を持った状態で堆積し易い。薄膜は、多くの場合、基板の表面の全域に作成される。この際、基板の周縁から裏面に一部回り込むようにして堆積する場合もある。このように基板の周縁に堆積した膜や裏面に回り込んで堆積した膜は、後工程で基板が取扱われる際に剥離し、パーティクル(基板を汚損する微粒子の総称)を発生させる可能性が高い。特に、タングステン薄膜のような内部応力の高い膜の場合、この可能性が高い。シリコン膜や酸化シリコン膜のような基板と同系統の材料の薄膜の場合には、基板を汚損する可能性は低いとも言えるが、タングステンのような金属膜の場合、回路の短絡など、汚損の可能性は高い。
このような問題を解決するため、基板の周縁から一定の領域に薄膜が堆積しないような工夫が為されることがある。特許文献1には、そのための構成が開示されており、シャドーリングと呼ばれる部材を配置して成膜を行うようになっている。シャドーリングは、基板の周縁に接近して配置されたリング状の部材であり、いわゆるシャドー効果により基板の周縁から一定の領域に薄膜が堆積しないようにする部材である。シャドー効果とは、主にスパッタリングにおけるもので、スパッタ粒子を遮蔽する結果、薄膜の堆積を防止する効果のことである。
特開2002−294441号公報
前述したパーティクルの発生は、基板の周縁から一定の領域に堆積した薄膜を後工程に先立って除去することでも解決できるが、除去の作業は面倒で困難であり、生産性や作業性を低下させる。シャドーリングによれば、このような問題はない。
しかしながら、発明者の研究によると、シャドーリングのように、基板の周縁に接近させて配置された部材があると、アーキングと呼ばれる異常放電が発生し、基板が深刻な損傷を受けることが判明した。
図9は、アーキングが生じた基板の表面を模式的に示した図である。アーキングが生ずると、基板9の表面には、松の葉状とも言うべき複雑に分岐した線状の条痕90が残る。条痕90は、沿面放電即ち基板9の表面に沿って異常な放電による電流が流れた結果によるものと推測される。いずれにしろ、アーキングが生ずると、その基板は使用できなくなることが多く、既に行われたプロセスが無駄になって歩留まりを大きく低下させる。
本願の発明は、かかる課題を解決するためになされたものであり、アーキングの発生を効果的に防止した基板処理プロセスを実現する方法及び装置を提供する技術的意義を有する。
上記課題を解決するため、本発明に係る基板処理装置は、プロセスチャンバー内で基板に対してプラズマを利用して所定の処理を行う基板処理装置であって、プロセスチャンバー内の所定位置に基板を保持する絶縁性の基板ホルダーと、基板ホルダーに保持された基板の周辺に接近して配置された近接部材と、プロセスチャンバー内を排気する排気系と、プラズマチャンバー内にプラズマを形成するプラズマ形成手段と、基板載置面である基板ホルダーの表面の一部を覆うように形成されていて基板に接触するものであり、且つアースから絶縁されている導電膜とを備えており、近接部材の表面の少なくとも一部は金属製であってアースから絶縁され、金属製の表面と前記導電膜とを短絡させる短絡部をさらに有していることを特徴とする。
或いは、上記課題を解決するため、本発明に係る基板処理装置は、プロセスチャンバー内で基板に対してスパッタリングにより薄膜作成処理を行う基板処理装置であって、プロセスチャンバー内の所定位置に基板を保持する絶縁性の基板ホルダーと、プロセスチャンバー内を排気する排気系と、プロセスチャンバー内にスパッタ放電用のガスを導入するガス導入系と、プロセスチャンバー内に表面が露出するようにして設けられたターゲットを備えたカソードと、カソードにスパッタ放電用の電圧を印加するスパッタ電源と、基板の周縁に沿った所定の領域への薄膜の堆積を防止するシャドーシールドとを備えており、基板ホルダーには、載置された基板を静電吸着する静電吸着機構が設けられており、静電吸着機構は、基板ホルダーの基板載置面を成すよう設けられた誘電体プレートと、誘電体プレートに誘電分極させるよう基板ホルダーに設けられた吸着電極と、吸着電極に静電吸着用の電圧を印加する吸着電源とを備えており、基板載置面である誘電体プレートの表面の一部を覆うように形成されていて基板に接触するものであり、且つアースから絶縁されている導電膜と、少なくとも前記シャドーシールドの一部に形成され、アースから絶縁されている金属製の表面と、金属製の表面と導電膜とを短絡させる短絡部とをさらに有していることを特徴とする。
以下に説明する通り、本願の発明によれば、スパッタリング装置において、基板の周辺に接近して配置された近接部材と基板との間の電位差が実質的に無くなるので、アーキングが効果的に防止できる。
また、シャドーシールドを備えたスパッタリング装置において、シャドーシールドと基板との間の電位差が実質的に無くなるので、アーキングが効果的に防止できる。
また、アーキングが発生し易いタングステン薄膜の作成装置において、シャドーシールドと基板との間の電位差が実質的に無くなるので、アーキングが効果的に防止できる。また、上記の効果に加え、導電膜の地絡による基板の静電吸着不能などの不具合の発生が監視できるので、処理の信頼性が高まる。また、上記の効果に加え、アーキング発生監視の信頼性が高く、また静電吸着が不安定になる問題もない。また、上記の効果に加え、静電吸着が不安定になる問題がない。
本願発明の第一の実施形態に係る基板処理装置の正面断面概略図である。 シャドーシールド62と基板9との位置関係を示す断面概略図である。 アーキングの発生メカニズムを突き止めるために行ったタングステン薄膜の作成実験について示した断面概略図である。 アーキングが発生した基板9の処理の際の電位変化を示した概略図である。 アーキングの発生メカニズムについて示した概略図である。 図6に示すアーキングモニタにおける導電膜71のパターンを示した平面概略図である。 導電膜71の厚さについて説明した断面概略図である。 本願発明の第二の実施形態に係る基板処理装置の正面断面概略図である アーキングが生じた基板9の表面を模式的に示した図である。
以下、本願発明を実施するための最良の形態(以下、実施形態)について説明する。以下の説明では、基板処理装置の一例として、スパッタリング装置を採り上げる。
図1は、本願発明の第一の実施形態に係る基板処理装置の正面断面概略図である。図1に示す装置は、排気系11を有するプロセスチャンバー1と、プロセスチャンバー1内に設けられたカソード2と、成膜される基板9をプロセスチャンバー1内の所定位置に保持するための基板ホルダー3とを備えている。
プロセスチャンバー1は、基板9の出し入れのためのゲートバルブ10を備えた気密な真空容器である。排気系11は、所定の真空ポンプを備え、プロセスチャンバー1内を5×10−6Pa程度の真空圧力まで排気できるよう構成される。
カソード2は、真空チャンバー1の上壁部に取り付けられている。カソード2は、マグネトロンスパッタリングを実現する構造となっている。カソード2は、プロセスチャンバー1内に表面を露出させて設けられたターゲット21と、ターゲット21の背後に設けられた磁石ユニット22等から構成されている。ターゲット21は、作成する薄膜の材料より成るもので、例えばタングステンより成る。磁石ユニット22は、中心磁石221と、中心磁石221を取り囲む周辺磁石222とから成る。
ターゲット21には、スパッタ放電用の電圧を印加するスパッタ電源23が接続されている。スパッタ電源23には、負の直流電圧又は高周波電圧を出力するものが使用される。また、ターゲット21に対して磁石ユニット22全体を相対的に回転させてエロージョンを均一にする回転機構(不図示)が設けられている。
プロセスチャンバー1には、内部にスパッタ放電用のガスを導入するガス導入系4が設けられている。スパッタ放電用のガスとしてはアルゴン、窒素などが使用される。ガス導入系4は、プロセスチャンバー1に接続された配管41と、配管41上に設けられたバルブ42や不図示の流量調整器等で構成されている。ガス導入系4が所定の流量でガスを導入している状態でスパッタ電源23が動作すると、スパッタ放電が生じ、ターゲット21がスパッタされる。スパッタによりターゲット21から粒子(通常は原子状態)が放出され、この粒子(以下、スパッタ粒子)が基板9の表面に到達して薄膜が堆積する。尚、本明細書で「基板の表面」というとき、基板9自体の表面を指す場合もあるが、基板9に対し成膜処理が既に施されている場合、基板9上に作成された薄膜の表面を指す場合もある。
基板ホルダー3は、上面に基板9を載置して保持するステージ状の部材である。基板ホルダー3には静電吸着機構が設けられており、基板9を静電吸着して保持するようになっている。具体的には、基板ホルダー3の最上部には、誘電体で形成された板状の部分(以下、誘電体プレート)31が設けられている。誘電体プレート31内には一対の吸着電極32が設けられ、吸着電極32には、吸着用の電圧を印加する吸着電源33が接続されている。吸着電源33が印加する電圧によって誘電体プレート31が誘電分極して表面に電荷が誘起され、これにより基板9が静電吸着される。尚、基板9はターゲット21と同軸上の位置に保持される。
基板ホルダー3には、基板9の受け渡しや基板9の位置の調節のための移動機構5が設けられている。プロセスチャンバー1の底板部には開口が設けられており、基板ホルダー3の柱部34はこの開口に層通されている。移動機構5は、プロセスチャンバー1の下方(大気側)に設けられている。移動機構5は、基板ホルダー3の柱部34の下端を保持し、柱部34を上げ下げすることで基板ホルダー3を移動させるようになっている。尚、開口からの真空漏れを防止するためのベローズ12が設けられている。ベローズ12は、上端が開口の縁を取り囲むようにプロセスチャンバー1に固定され、下端が柱部34に取り付けられたフランジ板37に固定されている。
基板ホルダー3内には、成膜時の基板9の温度を所定の高温に維持するためのヒータ35が設けられている。また、基板9と基板ホルダー3との間の微小な隙間にガスを導入して圧力を高めることで熱交換効率を向上させる熱交換用ガス導入系36が設けられている。尚、場合によっては、基板9を冷却しながら所定温度に維持する構成が採用されることもある。
基板ホルダー3の基板保持面を平坦面としても完全な平坦面にはできず微視的には粗さがあり、基板9との界面には微細が空間が形成される。この空間は処理中は真空圧力であり熱交換効率が悪いので、一定の形状の凹部(図1中不図示)が基板保持面に設けられる。熱交換用ガス導入系36は、この凹部内に熱交換用のガスを導入して昇圧する構成となっている。
プロセスチャンバー1内には、二つのシールド61,62が設けられている。一つは、防着シールド61であり、もう一つはシャドーシールド62である。防着シールド61は、プロセスチャンバー1内の露出面への不必要な膜堆積を防止するためのものである。プロセスチャンバー1内の露出面(例えば、プロセスチャンバー1の壁面)に膜が堆積して厚くなると、自重や内部応力により剥離し、パーティクルを発生させる。そこで、防着シールド61を設け、露出面に不必要に膜が堆積しないようにしている。
防着シールド61は、カソード2と基板ホルダー3との間の空間を取り囲む円筒状である。防着シールド61の表面には堆積した薄膜の剥離を防止する凹凸が設けられている。また、防着シールド61は、交換可能に設けられており、所定回数の成膜処理の後、交換される。
シャドーシールド62は、基板9の周縁に沿った所定の領域(以下、マージン)に膜が堆積するのを防止するものである。基板9は円形であるので、シャドーシールド62は円環状の部材となっている。シャドーシールド62は、基板ホルダー3に載置された基板9と同軸となる位置に設けられている。シャドーシールド62は、前述したシャドーリングと同じ目的のものであるが、本願発明ではリング状には限定されないのでこのように言い換える。シャドーシールド62は、シールド支柱621により支えられてプロセスチャンバー1に固定されている。
図2は、シャドーシールド62と基板9との位置関係を示す断面概略図である。図2において、シャドーシールド62の基板9との対向面(下面)と基板9との距離をd1で示す。また、基板9に平行な方向におけるシャドーシールド62の内縁と基板9の周縁との距離をd2で示す。
d1は、シャドー効果(膜堆積防止効果)を適切に得る観点で重要である。d1が大きくなると、シャドー効果が充分に得られず、マージンに膜が堆積し易い。d1があまりにも小さくなると、シャドーシールド62が基板9に接触し易くなり、基板9の配置位置の精度やシャドーシールド62の寸法精度、配置位置精度等の要求があまりにも高くなってしまう。また、シャドーシールド62表面への膜堆積の結果、シャドーシールド62と基板9とが堆積膜を介してつながってしまう問題もある。この場合、基板9を基板ホルダー3から取り去る際に、膜が破断してパーティクルを発生させるおそれもある。従って、d1は、0.2mm以上2mm以下とすることが好ましい。
また、d2は、周縁からどの程度の距離の領域への膜堆積を防止するかにより適宜決定される。例えばこの距離は1.5〜3mmであり、基板9が直径300mmの半導体ウェーハである場合、シャドーシールド62の内径は、296〜294mmとされる。
次に、本実施形態の装置の大きな特徴点を成すアーキングモニタの構成について説明する。
基板ホルダー3の基板保持面への導電膜の形成は、アーキングに関する発明者らの研究に基づくものである。本願の発明者らは、アーキングの発生メカニズムを突き止めるための実験を行った。実験は、アーキングの発生が頻繁に見られるタングステン薄膜を作成しながら行った。図3は、アーキングの発生メカニズムを突き止めるために行ったタングステン薄膜の作成実験について示した断面概略図である。
タングステンは、基板9への付着力が小さいため、図3に示すように、下地膜91の上に作成される。下地膜91は、タングステンよりも内部応力が低くて基板9への付着性が高い材料の薄膜である。下地膜91としては、例えばTiN(窒化チタン)から成る膜が採用される。下地膜91は、基板9とタングステン薄膜92とを繋ぐ役割を果たす。下地膜91は、化学蒸着(CVD)法により作成されるが、物理蒸着(スパッタリング等)法により作成される場合もある。
下地膜91は、プロセスチャンバー1とは別のプロセスチャンバー内で、シャドーシールド62のような部材は使用せず、周縁を含む基板9の表面の全領域に作成される。下地膜91は、図3に示すように、基板9の裏面に少し回り込んで堆積する場合もある。下地膜91は、内部応力が低く基板9への付着性が高いので、剥離によるパーティクル発生の問題がタングステン薄膜92の場合に比べて少ない。従って、後工程に先だって除去する必要が無い場合が多い。
実験においては、シリコン製の基板9の上に上記のような下地膜91を0.05〜0.1μm程度で作成した後、タングステン薄膜92を作成した。この際、図3に示すように、シャドーシールド62を使用し、基板9の周縁から一定の領域へのタングステン薄膜の堆積を防止した。タングステン薄膜92の膜厚は0.02〜0.07μm程度とした。
発明者らは、アーキングの発生メカニズムを突き止めるため、タングステン薄膜作成の際に基板9の表面電位を測定することを意図した。表面電位を直接測定することは困難であるため、基板ホルダー3の基板保持面に導電膜71を形成し、この導電膜71に基板9を接触させた状態でシリコン製の基板9を載置し、その際の導電膜71の電位を電圧計72により測定した。
より具体的に説明すると、スパッタ電源23によるカソード2への投入電力を4000W、アルゴン導入下のプロセスチャンバー1内の圧力を約1.0Paに維持し、吸着用電源により±250Vの電圧を印加して基板9を静電吸着させながらスパッタリングによるタングステン薄膜92の作成を行った。この際、電圧計72により測定された導電膜71の電位は約−30Vであり、基板9の裏面も同程度の電位であることが判った。
図4は、アーキングが発生した基板9の処理の際の電位変化を示した概略図である。上記と同様の条件で基板9の処理を繰り返し、電圧計72による計測は処理中に常時継続し、電位の変化を監視した。処理後の基板9の状態から、アーキングが発生した基板9の処理の際の導電膜71の電位の変化を見てみると、図4に示すように、−30V程度の電位から急激に変化して0V(接地電位)に変化していることが判明した。この電位の急激な変化の時点がアーキングの発生時点であることが容易に想像できる。
上記結果から、アーキングの発生メカニズムは以下の通りであると推測される。図5は、アーキングの発生メカニズムについて示した概略図である。
基板ホルダー3に保持された基板9の表面は、基板ホルダー3の表面と実質的に同電位となり、電荷が誘起される。基板9の表面電位には、静電吸着用の電圧による電位の他、絶縁電位(浮遊電位)の分も含まれる。即ち、アースから絶縁された導体の表面がプラズマに触れると、イオンと比較した電子の相対的な移動度の高さから、導体の表面は数V〜数十V程度の負の電位を帯びる。アーキング発生時の基板9の電位にはこの絶縁電位の分も含まれる。
このように電位を帯びつつ保持された基板9への成膜処理が進行する過程で、スパッタ粒子は基板9のみならずシャドーシールド62の表面にも達するため、シャドーシールド6の表面にも膜60が堆積することが避けられない。スパッタ粒子は、基板9とシャドーシールド62との間の隙間にも入り込むため、シャドーシールド62の基板9との対向面(下面)にも膜60が少しずつ堆積する。
発明者らの考えでは、アーキングは、このシャドーシールド62の基板対向面への膜堆積に起因しているものと推測される。即ち、図5(1)に示すように、基板対向面への膜堆積の結果、堆積した膜60と基板9とが接触する。シャドーシールド62は接地されているため、堆積膜60が導電膜である場合、接触により基板9もアースに短絡された状態になり、基板9の表面に誘起されていた電荷が堆積膜60及びシャドーシールド62を通って急激にアースに流れる。尚、絶縁膜を作成するプロセスの場合、基板9に堆積した膜の表面にも多くの電荷が誘起される。電荷は、シャドーシールド62に堆積した膜の表面に伝ってシャドーシールド62に流れ込み、一種の沿面放電のような状態で地絡が生ずるものと思われる。このような現象が、アーキングの発生メカニズムであると推測される。図9に示す条痕90は、このような現象により生じたアーキングの痕であると推測される。
尚、図5(2)に示すように、シャドーシールド62の基板対向面への膜堆積は均一でなく、局所的に盛り上がった状態で膜60が堆積し易い。この盛り上がった部分の膜60は最初に基板9に接触するため、この箇所を通して集中的に電流が流れる。また、堆積膜60が盛り上がった箇所では電界が集中するため、基板9との接触に至らない場合でも放電が生じ、基板9の表面に誘起されていた電荷がシャドーシールド62を通して急激にアースに流れることもある。アーキングはこのような現象によっても生ずるものと推測される。
特に、タングステン薄膜92の作成の場合、下地膜91が基板9の周縁にまで予め作成されており、シャドーシールド6に堆積した膜60が下地膜91に接触し易いものと思われる。下地膜91の材料によっては、接触してもアーキングが発生しないようにすることができる可能性もあると思われるが、内部応力の緩和や基板への付着性の向上の観点から材料は制限されてしまい、実際には難しい。また、タングステン薄膜92と同様に、下地膜91については基板9の周縁から一定の領域には作成しないようにしても良いが、タングステン薄膜92の基板9への付着性を向上させる効果が不十分になるおそれがある。
いずれにしても、本願の発明者らは、上記のようなアーキングが生じた際の処理における急激な電位の変化を確認した。このような知見に基づき、発明者らは、電位変化を常時監視することでアーキングが発生したか否かを判断するアーキングモニタの構成を想到した。
図1に示すように、アーキングモニタは、基板ホルダー3の基板保持面である誘電体プレート31の表面の一部を覆うようにして形成された導電膜71と、導電膜71のアースに対する電圧を測定する電圧計72と、電圧計72の測定値の急激な変動から判断する判断手段73と、アーキングの発生を記憶する記憶手段74と、アーキングの発生を表示する表示部75とから主に構成されている。
導電膜71としては、本実施形態では、チタンと窒化チタンとを一層ずつ積層したものが使用されている。膜の形成は、スパッタリング法又は真空蒸着法等による。導電膜71の材質は、導電性のものであれば特に制限はないが、基板9を汚損させる材質(例えば重金属)は避けるべきである。また、メンテナンスの際にプロセスチャンバー1内が大気に開放されることから、大気との接触により急激に腐食するような材料は避けるべきである。好適な導電膜71の材質としては、Ta,TaN,Mo,Pt,Au等が挙げられる。
導電膜71が誘電体プレート31の全てを覆ってしまうと基板9の静電吸着が不可能になるので、一部を覆うものとされる。「一部」とは、具体的には、導電膜71が覆う領域は基板9の裏面の全域に対して10%までとすべきである。これを越えると、静電吸着は不可能とまではいかないが、吸着が不安定となる。
図6は、図1に示すアーキングモニタにおける導電膜71のパターンを示した平面概略図である。導電膜71のパターンは、特に制限されるものではないが、基板9の裏面のどの箇所からアーキングが発生しても検出できるよう、各箇所に至るパターンとすることが好ましい。特に、図9に示すように、基板9の周縁に沿ってアーキングが発生し易いことから、基板9の周縁に達する放射状のパターンとすることが好ましく、少なくとも3本以上(120度より小さい等間隔)か、又は4本以上(90度より小さい等間隔)の放射状とすることが好ましい。また、導電膜71に覆われていない領域において静電吸着力が働くことから、均一な静電吸着を達成するため、中心対称的なパターンとすることが好ましい。図6に示す例は、完全に中心対照的ではないが、充分に均一な静電吸着を実現できる。このようなパターンでの導電膜71の形成は、形成すべきパターンに合わせて製作したマスクで覆った上で成膜することで行える。
導電膜71の厚さについても、慎重な配慮が必要である。図7は、導電膜71の厚さについて説明した断面概略図である。図7において、導電膜71の厚さをtで示す。導電膜71が厚くなると、静電吸着力が弱くなり、基板9の保持が不安定になる。従って、厚さtは2μm以下とすることが好ましい。また、導電膜71があまりにも薄くなると、摩耗による断線が生じやすくなり、アーキング監視の信頼性が低下する問題がある。従って、厚さtは0.5μm(500オングストローム)以上とすることが好ましい。
また、厚さtを、基板保持面に形成された熱交換用の凹部の深さとの関係で規定することも可能である。図7には、この例が示してある。図7には、前述した熱交換用ガス導入系36によって熱交換用ガスが導入される凹部301が示されている。図7に示すように、基板保持面には、この熱交換用の凹部301を形成する凸部302を有する。凸部302の高さh(凹部301の深さ)は、0〜20μ程度の小さいものであり、凹部301の底面に誘起される電荷による吸着力が充分に基板9に作用する距離とされる。高さh(例えば20μm)はマージン(余裕)を取ってあり、10%程度高くなっても大丈夫である。従って、導電膜71の厚さtは、高さhの10%以内とすると好適である。
尚、導電膜71は、凸部302の表面のみを覆うようにして形成される場合もあるが、凹部301内も覆うよう形成される場合もある。その場合には、凸部302と凹部301との段差の部分で途切れないよう形成されることは勿論である。尚、導電膜71の具体的な例としては、前述したチタンと窒化チタンとの積層膜の場合、それぞれ1000オングストロームの厚さ(計2000オングストローム)とした例が挙げられる。
判断手段73は、電圧計72の測定値が常時入力されるものとなっており、所定の基準値と測定値とを比較するものとなっている。装置は、処理の進行状況やエラー発生などを表示する表示部75を備えている。判断手段73は、測定値が基準値を上回った場合、アーキング発生と判断し、表示部75に「アーキング発生信号」を出力し、表示部75にその旨が表示されるようになっている。基準値の設定が問題となるが、発明者らの検討によると、通常の電位から10%以上変化した場合をアーキング発生すれば充分である。前述の例で言うと、通常は約−30Vであるので、−27Vが基準値となる。尚、アーキングの発生は、電圧の変動が急激に生ずることから、単位時間当たりの電圧の変動で判断したり、電圧の変動を時間で微分した値で判断したりすることもある。
判断手段73としては、オペアンプIC等を使用した電子回路により容易に構成できるので、詳細な説明は省略する。表示部75としては、CRTや液晶等のディスプレイが採用されるが、エラーランプを点灯させるシンプルなものでもよい。記憶手段74としては、RAM等のメモリ素子が使用される。装置は、各部を制御するコントローラとしてコンピュータ(不図示)を備えており、判断手段73、記憶手段74及び表示手段は、その構成の一部として設けられることもある。
尚、導電膜71と電圧計72とをつなぐため、基板ホルダー3内に配線が配設されている。図7に示すように、誘電体プレート31を貫通するようにして導体部711が設けられており、配線はこの導体部711を介して導電膜71に導通されている。
次に、アーキング発生監視方法の発明の実施形態の説明も兼ね、本実施形態の装置の動作について説明する。
プロセスチャンバー1内は、予め所定の真空圧力に排気系11により排気されている。基板9は、不図示の搬送ロボットにより一枚ずつプロセスチャンバー1に搬送され、基板ホルダー3に載置されて保持される。基板9が基板ホルダー3に保持された時点から、アーキングモニタの動作が開始される。即ち、基板ホルダー3上の導電膜71の電位の電圧計72による計測が開始される。
基板ホルダー3は、下限位置(スタンバイ位置)で基板9を受けとる。次に、移動機構5が動作し、所定の上限位置(処理位置)まで基板ホルダー3を上昇させる。上限位置は、基板9とシャドーシールド62との間隔が前述した範囲内の所定の値になる位置である。並行して、吸着電源33が動作し、基板9が静電吸着される。
基板9の搬入後、ゲートバルブ10が閉められ、ガス導入系4によりプロセスチャンバー1内にガスが導入される。ガス流量及び圧力が所定の値に維持されていることを確認した上で、スパッタ電源23が動作し、スパッタ放電を始動させる。これにより、ターゲット21がスパッタされ、基板9の表面に薄膜が堆積する。
基板9に堆積する薄膜が所定の厚さになるまでスパッタリングを行った後、スパッタ電源23及びガス導入系4の動作が止められる。移動機構5が基板ホルダー3を下限位置に移動させ、吸着電源33が停止する。排気系11がプロセスチャンバー1内を再度排気した後、ゲートバルブ10が開けられ、搬送ロボットが基板9をプロセスチャンバー1から搬出する。アーキングモニタは、基板ホルダー3から基板9が取り去られるまで動作を続ける。
上記動作において、アーキングモニタの判断手段73がアーキングが発生したと判断すると、基板IDとともにその旨を記憶手段74に記憶する。それとともに、表示部75にアーキング発生を表示する。オペレータの操作又は自動制御により枚葉処理は中止され、アーキングの発生原因が調査される。上述したように、アーキングはシャドーシールド62への膜堆積が原因と考えられるので、シャドーシールド62の膜堆積を調査し、局所的な盛り上がり等があれば、シャドーシールド62を新品の(又は膜が除去された)シャドーシールド62と交換する。尚、アーキングが発生したと判断された場合、その基板9の処理を通常通り終了させてから調査を行う場合もあるが、発生したと時点で直ちに処理を中止して基板9を回収して調査を行う場合もある。
上記方法や装置によれば、アーキングモニタがアーキング発生を常時監視し、アーキングの発生を判断するので、アーキングが発生した際に枚葉処理中止等の適切な処置を施すことができ、引き続き処理を続けることで他の基板9についてもアーキングが発生することによる損害の増大を未然に防ぐことができる。
尚、本実施形態において、シャドーシールド62はアースされた金属製の部材であったが、これは必須の要件ではない。例えば、何らかの理由でシャドーシールド62が正電位にバイアスされているような場合、アーキングは発生し易くなる。この場合にも、アーキングモニタの構成は極めて効果的である。
次に、第二の実施形態の基板処理装置について説明する。図8は、本願発明の第二の実施形態に係る基板処理装置の正面断面概略図である。図8に示す装置も、排気系11を有するプロセスチャンバー1と、プロセスチャンバー1内に設けられたカソード2と、成膜される基板9をプロセスチャンバー1内の所定位置に保持するための基板ホルダー3とを備えている。
図8に示す装置の大きな特徴点は、アーキングの発生を防止するための手段を備えていることである。この点も、発明者らの研究の成果である。
前述した通り、シャドーシールド62への膜堆積により基板9の表面がシャドーシールド62を介して地絡することがアーキングの発生原因ではないかと発明者らは推測した。そこで、発明者らは、シャドーシールド62をアースから絶縁し、基板9の表面と同電位になるようにすれば、膜堆積によりシャドーシールと基板9の表面とがつながっても、アーキングが防げるのではないかと考えた。この考えに基づき、同様に基板ホルダー3の基板保持面に導電膜71を設けるとともに、アースから絶縁させたシャドーシールド62を導電膜71に対して配線により短絡させた。すると、アーキングは全く発生しなくなった。
以上の知見に基づき、発明者らは、アーキング発生防止手段の構成を想到した。即ち、アーキング発生防止手段は、基板ホルダー3の基板保持面である誘電体部の表面の一部を覆うようにして形成されているとともにアースから絶縁された導電膜71と、同じくアースから絶縁されたシャドーシールド62と導電膜71とを短絡する短絡部とから主に構成されている。図8に示すように、シールド支柱621とシャドーシールド62との間には絶縁部622が介在されていて、シャドーシールド62はアースから絶縁されている。
導電膜71の構成やそれへの導通回路の構成は、第一の実施形態と同様である。また、同様に、アーキングモニタを構成する電圧計72が設けられている。本実施形態では、短絡部は、図8に示すように、導電膜71から電圧計72につながる配線から分岐させてシャドーシールド62につなげた短絡用配線76により構成されている。この構成により、アーキングの発生が防止されている。短絡用配線76により短絡する場合の他、金属製の構造物(棒状の部材等)により短絡する場合もあり得る。
また、本実施形態では、導電膜71(及びシャドーシールド62)がアースから絶縁されているかを監視する絶縁モニタが設けられている。絶縁モニタは、短絡用配線76とアースとをつなぐ配線78に設けられた絶縁検出用電圧計77で構成されている。
誘電体プレート31や吸着電極32以外の基板ホルダー3を構成する他の部材やプロセスチャンバー1等は、安全のため、アースされている。何らかの原因でこれらの部材のいずれかと導電膜71又はシャドーシールド62が短絡されると、導電膜71及びシャドーシールド62は地絡してしまう。地絡が生ずると、電荷がアースに流れてしまい、基板9の静電吸着ができなくなる。また、基板ホルダー3の基板保持面が地絡すると、基板ホルダー3とカソード2との間の空間電界が変化し、基板処理の再現性が低下する問題もある。
本実施形態では、絶縁検出用電圧計77は、導電膜71及びシャドーシールド62の地絡を検出し、エラー信号を発生させるようになっている。エラー信号が発生すると、処理が自動的に中止される。このため、基板9が静電吸着されていない状態で処理されて温度精度が低下した処理となってしまったり再現性が低下した処理となってしまった処理となることがない。尚、絶縁モニタとしては、電圧計77でなくともよく、単にアースに落ちたことを検出するものであっても良い。
本実施形態の装置では、アーキングモニタの電圧計72や絶縁検出用電圧計77は必ずしも必要ではなく、これらのいずれか又は双方がコスト削減等のため省略されることもある。
尚、シャドーシールド62は金属製であるとして説明されたが、少なくとも基板9を臨む表面が金属製であれば足りる。従って、中空状のシャドーシールドや、絶縁体の表面を金属で覆った構造のシャドーシールドを使用しても良い。
タングステン薄膜の作成方法の発明の実施形態としては、上述した実験におけるものが該当する。下地膜91としては、窒化チタンの他、チタンと窒化チタンの積層膜やタンタルと窒化タンタルの積層膜を下地膜91とする場合もある。
上述した各実施形態では、スパッタリング装置を基板処理装置の例として採り上げたが、他の基板処理装置にも同様に適用できる。例えば、プラズマ中の気相反応を利用して成膜するプラズマCVD装置や、プラズマ中で生成された活性種やイオンの作用を利用してエッチングするドライエッチング装置等である。プラズマを利用した基板処理装置で、基板9を基板ホルダー3上に静電吸着する装置の場合、同様にアーキングが発生し易いと考えられる。特に、プラズマCVD装置のような薄膜作成装置の場合、スパッタリング装置と同様に、シャドーシールド62のような部材があるとそこに膜が堆積し、アーキング発生の原因となり易い。また、ドライエッチング装置でも、エッチングにより基板9の表面から揮発した材料の付着があるため、基板9の表面に近接した部材があるとそこに堆積し、アーキング発生の原因となる可能性がある。従って、本願の発明は、これらの装置に適用しても好適である。
薄膜作成装置やドライエッチング装置以外の基板処理装置についても、プラズマを利用し、基板9を静電吸着しながら処理するタイプの装置では、アーキングが発生する可能性があり、本願発明は効果的である。尚、スパッタリング装置では、カソード2及びカソード2に電圧を印加するスパッタ電源23がプラズマ形成手段を構成したが、プラズマ形成手段の構成は、
それぞれの装置において最適化される。例えば、プロセスチャンバー1内に設けられた高周波電極と、高周波電極に高周波電圧を印加する高周波電源とが、プラズマ形成手段を構成する場合もある。
また、シャドーシールド62以外にも、基板9の周縁に接近して何らかの部材が配置されている構成では、同様にアーキングが発生し易いと推測され、本願発明はそのような構成に効果的に適用できる。特に、電界が集中し易い突起物がある場合や、薄膜が局所的に盛り上がって堆積し易い場合に、より効果的である。
上記各実施形態において、シャドーシールド62は円環状であったが、これは基板9が円形であったためで、方形の基板の場合、方形のリング状のシャドーシールドが採用されることもある。また、リング状以外のシャドーシールドが採用されることもある。例えば、基板の周縁に沿った領域のうちの特定の領域のみ薄膜堆積を防止すれば良い場合、その領域に合わせて部分的に遮蔽するシャドーシールドの構成が採用されることもある。
1 プロセスチャンバー
11 排気系
2 カソード
21 ターゲット
3 基板ホルダー
31 誘電体プレート
32 吸着電極
33 吸着電源
35 ヒータ
36 熱交換用ガス導入系
4 ガス導入系
5 移動機構
62 シャドーシールド
71 導電膜
72 電圧計
73 判断手段
74 記憶手段
75 表示部
76 短絡用配線
77 絶縁検出用電圧計
9 基板
92 タングステン薄膜

Claims (7)

  1. プロセスチャンバー内で基板に対してプラズマを利用して所定の処理を行う基板処理装置であって、
    前記プロセスチャンバー内の所定位置に基板を保持する絶縁性の基板ホルダーと、
    前記基板ホルダーに保持された基板の周辺に接近して配置された近接部材と、
    前記プロセスチャンバー内を排気する排気系と、
    前記プラズマチャンバー内にプラズマを形成するプラズマ形成手段と、を備え
    前記基板ホルダーは、基板載置面である前記基板ホルダーの表面の一部を覆うように形成されるとともに、前記基板載置面に載置される基板に接触するように設けられ、且つアースから絶縁されている導電膜を備え、
    前記近接部材は、表面の少なくとも一部が金属製であってアースから絶縁され、
    さらに、前記金属製の表面と前記導電膜とを短絡させる短絡部を有していることを特徴とする基板処理装置。
  2. 前記近接部材は、基板の周縁に沿った所定の領域への薄膜の堆積を防止するシャドーシールドであることを特徴とする請求項1に記載の基板処理装置。
  3. プロセスチャンバー内で基板に対してスパッタリングにより薄膜作成処理を行う基板処理装置であって、
    前記プロセスチャンバー内の所定位置に基板を保持する絶縁性の基板ホルダーと、
    前記プロセスチャンバー内を排気する排気系と、
    前記プロセスチャンバー内にスパッタ放電用のガスを導入するガス導入系と、
    前記プロセスチャンバー内に表面が露出するようにして設けられたターゲットを備えたカソードと、
    該カソードにスパッタ放電用の電圧を印加するスパッタ電源と、
    基板の周縁に沿った所定の領域への薄膜の堆積を防止するシャドーシールドとを備えており、
    前記基板ホルダーには、載置された基板を静電吸着する静電吸着機構が設けられており、該静電吸着機構は、前記基板ホルダーの基板載置面を成すよう設けられた誘電体プレートと、該誘電体プレートに誘電分極させるよう前記基板ホルダーに設けられた吸着電極と、該吸着電極に静電吸着用の電圧を印加する吸着電源とを備えており、
    基板載置面である前記誘電体プレートの表面の一部を覆うように形成されていて基板に接触するものであり、且つアースから絶縁されている導電膜と、
    少なくとも前記シャドーシールドの一部に形成され、アースから絶縁されている金属製の表面と、
    該金属製の表面と前記導電膜とを短絡させる短絡部とをさらに有していることを特徴とする基板処理装置。
  4. 前記薄膜作成処理は、タングステンよりも内部応力が低くて基板への付着性が高い材料の下地膜が作成されている基板の表面にタングステン薄膜をスパッタリングにより作成するものであることを特徴とする請求項3に記載の基板処理装置。
  5. 前記導電膜と前記近接部材の前記金属製の表面、若しくは前記導電膜とシャドーシールドの前記金属製の表面とがアースから絶縁されているかどうかを監視する絶縁モニタが設けられていることを特徴とする請求項1に記載の基板処理装置。
  6. 前記導電膜の厚さは、0.5μm以上2μm以下であることを特徴とする請求項1〜5いずれかに記載の基板処理装置。
  7. 前記基板ホルダーの基板保持面には凹部が設けられており、
    前記導電膜は少なくともこの凹部を形成する凸部の上面に形成されていることを特徴とする請求項1〜6いずれかに記載の基板処理装置。
JP2010048766A 2010-03-05 2010-03-05 基板処理装置 Active JP5302916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010048766A JP5302916B2 (ja) 2010-03-05 2010-03-05 基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010048766A JP5302916B2 (ja) 2010-03-05 2010-03-05 基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004307503A Division JP4576200B2 (ja) 2004-10-21 2004-10-21 基板処理装置及び基板処理装置におけるアーキング発生監視方法

Publications (2)

Publication Number Publication Date
JP2010144256A JP2010144256A (ja) 2010-07-01
JP5302916B2 true JP5302916B2 (ja) 2013-10-02

Family

ID=42564965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010048766A Active JP5302916B2 (ja) 2010-03-05 2010-03-05 基板処理装置

Country Status (1)

Country Link
JP (1) JP5302916B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730318B (zh) * 2013-11-15 2016-04-06 中微半导体设备(上海)有限公司 一种晶圆边缘保护环及减少晶圆边缘颗粒的方法
CN107099781A (zh) * 2017-04-20 2017-08-29 邵海平 一种镀膜设备及镀膜方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63312962A (ja) * 1987-06-17 1988-12-21 Matsushita Electric Ind Co Ltd スパッタ装置
JPH08330095A (ja) * 1995-06-02 1996-12-13 Hitachi Ltd プラズマ処理装置
JP3093747B2 (ja) * 1999-02-23 2000-10-03 鹿児島日本電気株式会社 異常成膜防止マスク
JP2001217304A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 基板ステージ、それを用いた基板処理装置および基板処理方法
JP4697833B2 (ja) * 2000-06-14 2011-06-08 キヤノンアネルバ株式会社 静電吸着機構及び表面処理装置
JP4082852B2 (ja) * 2000-07-13 2008-04-30 松下電器産業株式会社 薄膜形成装置
JP2006083459A (ja) * 2004-09-17 2006-03-30 Alps Electric Co Ltd スパッタリング装置及びスパッタリング方法

Also Published As

Publication number Publication date
JP2010144256A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
US9142391B2 (en) Method of manufacturing semiconductor device
CN101802998B (zh) 静电夹具
TWI389187B (zh) 具有接地構件完整性指示器之電漿處理室及其使用方法
TWI533395B (zh) 電漿處理裝置及半導體裝置之製造方法
TW569344B (en) Insulation-film etching system
JP2016225439A (ja) プラズマ処理装置及び基板剥離検知方法
US9966291B2 (en) De-chuck control method and plasma processing apparatus
WO2010109373A2 (en) Method and apparatus for reduction of voltage potential spike during dechucking
JP6007070B2 (ja) スパッタリング方法及びスパッタリング装置
US20080242086A1 (en) Plasma processing method and plasma processing apparatus
US11935728B2 (en) Apparatus and method of manufacturing a semiconductor device
JP2879887B2 (ja) プラズマ処理方法
JP4576200B2 (ja) 基板処理装置及び基板処理装置におけるアーキング発生監視方法
JP2004095909A (ja) プラズマ処理方法及びプラズマ処理装置
WO2013121766A1 (ja) スパッタ装置
JP5302916B2 (ja) 基板処理装置
JP5295994B2 (ja) 基板処理装置及び基板処理装置におけるアーキング発生監視方法
JP2000252261A (ja) プラズマ処理装置
JP2011202190A (ja) スパッタリング装置及びスパッタリング方法
US20190304824A1 (en) Plasma processing apparatus and method of transferring workpiece
JP3563095B2 (ja) 半導体装置の製造方法
US20120247949A1 (en) Film forming method, resputtering method, and film forming apparatus
JP2010283174A (ja) 半導体製造装置
KR101098858B1 (ko) 클리닝 방법 및 진공 처리 장치
JP4141022B2 (ja) スパッタリング方法及びスパッタリング装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130621

R150 Certificate of patent or registration of utility model

Ref document number: 5302916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250