JP5302916B2 - 基板処理装置 - Google Patents
基板処理装置 Download PDFInfo
- Publication number
- JP5302916B2 JP5302916B2 JP2010048766A JP2010048766A JP5302916B2 JP 5302916 B2 JP5302916 B2 JP 5302916B2 JP 2010048766 A JP2010048766 A JP 2010048766A JP 2010048766 A JP2010048766 A JP 2010048766A JP 5302916 B2 JP5302916 B2 JP 5302916B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive film
- film
- process chamber
- arcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
例えば、トランジスタ周りのFEOL(Front
End Of Line)において、高速応答性、特にゲート電極の高速応答性が要求されている。この要求から、ゲート電極の構造や材料選択にも改善が積み重ねられており、タングステン等のメタルとポリシリコンとを合金化させたポリサイド型のゲート電極から、ポリシリコンの上にメタルを積層したポリメタル型のゲート電極に変化してきている。この理由は、WSiなどのポリサイドでは、静電容量が小さくならず、結果的に高速応答ができないからである。また、ポリサイド型のゲート電極では、高温処理により合金化させたポリサイド(いわゆるサリサイド)が採用されるが、サリサイドは抵抗を小さくすることができないため、やはり高速応答性に欠ける問題があるからである。
タングステンのような高融点金属の場合、薄膜は、大きな内部応力を持った状態で堆積し易い。薄膜は、多くの場合、基板の表面の全域に作成される。この際、基板の周縁から裏面に一部回り込むようにして堆積する場合もある。このように基板の周縁に堆積した膜や裏面に回り込んで堆積した膜は、後工程で基板が取扱われる際に剥離し、パーティクル(基板を汚損する微粒子の総称)を発生させる可能性が高い。特に、タングステン薄膜のような内部応力の高い膜の場合、この可能性が高い。シリコン膜や酸化シリコン膜のような基板と同系統の材料の薄膜の場合には、基板を汚損する可能性は低いとも言えるが、タングステンのような金属膜の場合、回路の短絡など、汚損の可能性は高い。
しかしながら、発明者の研究によると、シャドーリングのように、基板の周縁に接近させて配置された部材があると、アーキングと呼ばれる異常放電が発生し、基板が深刻な損傷を受けることが判明した。
本願の発明は、かかる課題を解決するためになされたものであり、アーキングの発生を効果的に防止した基板処理プロセスを実現する方法及び装置を提供する技術的意義を有する。
或いは、上記課題を解決するため、本発明に係る基板処理装置は、プロセスチャンバー内で基板に対してスパッタリングにより薄膜作成処理を行う基板処理装置であって、プロセスチャンバー内の所定位置に基板を保持する絶縁性の基板ホルダーと、プロセスチャンバー内を排気する排気系と、プロセスチャンバー内にスパッタ放電用のガスを導入するガス導入系と、プロセスチャンバー内に表面が露出するようにして設けられたターゲットを備えたカソードと、カソードにスパッタ放電用の電圧を印加するスパッタ電源と、基板の周縁に沿った所定の領域への薄膜の堆積を防止するシャドーシールドとを備えており、基板ホルダーには、載置された基板を静電吸着する静電吸着機構が設けられており、静電吸着機構は、基板ホルダーの基板載置面を成すよう設けられた誘電体プレートと、誘電体プレートに誘電分極させるよう基板ホルダーに設けられた吸着電極と、吸着電極に静電吸着用の電圧を印加する吸着電源とを備えており、基板載置面である誘電体プレートの表面の一部を覆うように形成されていて基板に接触するものであり、且つアースから絶縁されている導電膜と、少なくとも前記シャドーシールドの一部に形成され、アースから絶縁されている金属製の表面と、金属製の表面と導電膜とを短絡させる短絡部とをさらに有していることを特徴とする。
また、シャドーシールドを備えたスパッタリング装置において、シャドーシールドと基板との間の電位差が実質的に無くなるので、アーキングが効果的に防止できる。
また、アーキングが発生し易いタングステン薄膜の作成装置において、シャドーシールドと基板との間の電位差が実質的に無くなるので、アーキングが効果的に防止できる。また、上記の効果に加え、導電膜の地絡による基板の静電吸着不能などの不具合の発生が監視できるので、処理の信頼性が高まる。また、上記の効果に加え、アーキング発生監視の信頼性が高く、また静電吸着が不安定になる問題もない。また、上記の効果に加え、静電吸着が不安定になる問題がない。
図1は、本願発明の第一の実施形態に係る基板処理装置の正面断面概略図である。図1に示す装置は、排気系11を有するプロセスチャンバー1と、プロセスチャンバー1内に設けられたカソード2と、成膜される基板9をプロセスチャンバー1内の所定位置に保持するための基板ホルダー3とを備えている。
プロセスチャンバー1は、基板9の出し入れのためのゲートバルブ10を備えた気密な真空容器である。排気系11は、所定の真空ポンプを備え、プロセスチャンバー1内を5×10−6Pa程度の真空圧力まで排気できるよう構成される。
ターゲット21には、スパッタ放電用の電圧を印加するスパッタ電源23が接続されている。スパッタ電源23には、負の直流電圧又は高周波電圧を出力するものが使用される。また、ターゲット21に対して磁石ユニット22全体を相対的に回転させてエロージョンを均一にする回転機構(不図示)が設けられている。
基板ホルダー3の基板保持面を平坦面としても完全な平坦面にはできず微視的には粗さがあり、基板9との界面には微細が空間が形成される。この空間は処理中は真空圧力であり熱交換効率が悪いので、一定の形状の凹部(図1中不図示)が基板保持面に設けられる。熱交換用ガス導入系36は、この凹部内に熱交換用のガスを導入して昇圧する構成となっている。
防着シールド61は、カソード2と基板ホルダー3との間の空間を取り囲む円筒状である。防着シールド61の表面には堆積した薄膜の剥離を防止する凹凸が設けられている。また、防着シールド61は、交換可能に設けられており、所定回数の成膜処理の後、交換される。
d1は、シャドー効果(膜堆積防止効果)を適切に得る観点で重要である。d1が大きくなると、シャドー効果が充分に得られず、マージンに膜が堆積し易い。d1があまりにも小さくなると、シャドーシールド62が基板9に接触し易くなり、基板9の配置位置の精度やシャドーシールド62の寸法精度、配置位置精度等の要求があまりにも高くなってしまう。また、シャドーシールド62表面への膜堆積の結果、シャドーシールド62と基板9とが堆積膜を介してつながってしまう問題もある。この場合、基板9を基板ホルダー3から取り去る際に、膜が破断してパーティクルを発生させるおそれもある。従って、d1は、0.2mm以上2mm以下とすることが好ましい。
また、d2は、周縁からどの程度の距離の領域への膜堆積を防止するかにより適宜決定される。例えばこの距離は1.5〜3mmであり、基板9が直径300mmの半導体ウェーハである場合、シャドーシールド62の内径は、296〜294mmとされる。
基板ホルダー3の基板保持面への導電膜の形成は、アーキングに関する発明者らの研究に基づくものである。本願の発明者らは、アーキングの発生メカニズムを突き止めるための実験を行った。実験は、アーキングの発生が頻繁に見られるタングステン薄膜を作成しながら行った。図3は、アーキングの発生メカニズムを突き止めるために行ったタングステン薄膜の作成実験について示した断面概略図である。
下地膜91は、プロセスチャンバー1とは別のプロセスチャンバー内で、シャドーシールド62のような部材は使用せず、周縁を含む基板9の表面の全領域に作成される。下地膜91は、図3に示すように、基板9の裏面に少し回り込んで堆積する場合もある。下地膜91は、内部応力が低く基板9への付着性が高いので、剥離によるパーティクル発生の問題がタングステン薄膜92の場合に比べて少ない。従って、後工程に先だって除去する必要が無い場合が多い。
発明者らは、アーキングの発生メカニズムを突き止めるため、タングステン薄膜作成の際に基板9の表面電位を測定することを意図した。表面電位を直接測定することは困難であるため、基板ホルダー3の基板保持面に導電膜71を形成し、この導電膜71に基板9を接触させた状態でシリコン製の基板9を載置し、その際の導電膜71の電位を電圧計72により測定した。
基板ホルダー3に保持された基板9の表面は、基板ホルダー3の表面と実質的に同電位となり、電荷が誘起される。基板9の表面電位には、静電吸着用の電圧による電位の他、絶縁電位(浮遊電位)の分も含まれる。即ち、アースから絶縁された導体の表面がプラズマに触れると、イオンと比較した電子の相対的な移動度の高さから、導体の表面は数V〜数十V程度の負の電位を帯びる。アーキング発生時の基板9の電位にはこの絶縁電位の分も含まれる。
このように電位を帯びつつ保持された基板9への成膜処理が進行する過程で、スパッタ粒子は基板9のみならずシャドーシールド62の表面にも達するため、シャドーシールド6の表面にも膜60が堆積することが避けられない。スパッタ粒子は、基板9とシャドーシールド62との間の隙間にも入り込むため、シャドーシールド62の基板9との対向面(下面)にも膜60が少しずつ堆積する。
図1に示すように、アーキングモニタは、基板ホルダー3の基板保持面である誘電体プレート31の表面の一部を覆うようにして形成された導電膜71と、導電膜71のアースに対する電圧を測定する電圧計72と、電圧計72の測定値の急激な変動から判断する判断手段73と、アーキングの発生を記憶する記憶手段74と、アーキングの発生を表示する表示部75とから主に構成されている。
導電膜71が誘電体プレート31の全てを覆ってしまうと基板9の静電吸着が不可能になるので、一部を覆うものとされる。「一部」とは、具体的には、導電膜71が覆う領域は基板9の裏面の全域に対して10%までとすべきである。これを越えると、静電吸着は不可能とまではいかないが、吸着が不安定となる。
尚、導電膜71は、凸部302の表面のみを覆うようにして形成される場合もあるが、凹部301内も覆うよう形成される場合もある。その場合には、凸部302と凹部301との段差の部分で途切れないよう形成されることは勿論である。尚、導電膜71の具体的な例としては、前述したチタンと窒化チタンとの積層膜の場合、それぞれ1000オングストロームの厚さ(計2000オングストローム)とした例が挙げられる。
尚、導電膜71と電圧計72とをつなぐため、基板ホルダー3内に配線が配設されている。図7に示すように、誘電体プレート31を貫通するようにして導体部711が設けられており、配線はこの導体部711を介して導電膜71に導通されている。
プロセスチャンバー1内は、予め所定の真空圧力に排気系11により排気されている。基板9は、不図示の搬送ロボットにより一枚ずつプロセスチャンバー1に搬送され、基板ホルダー3に載置されて保持される。基板9が基板ホルダー3に保持された時点から、アーキングモニタの動作が開始される。即ち、基板ホルダー3上の導電膜71の電位の電圧計72による計測が開始される。
基板9の搬入後、ゲートバルブ10が閉められ、ガス導入系4によりプロセスチャンバー1内にガスが導入される。ガス流量及び圧力が所定の値に維持されていることを確認した上で、スパッタ電源23が動作し、スパッタ放電を始動させる。これにより、ターゲット21がスパッタされ、基板9の表面に薄膜が堆積する。
尚、本実施形態において、シャドーシールド62はアースされた金属製の部材であったが、これは必須の要件ではない。例えば、何らかの理由でシャドーシールド62が正電位にバイアスされているような場合、アーキングは発生し易くなる。この場合にも、アーキングモニタの構成は極めて効果的である。
図8に示す装置の大きな特徴点は、アーキングの発生を防止するための手段を備えていることである。この点も、発明者らの研究の成果である。
誘電体プレート31や吸着電極32以外の基板ホルダー3を構成する他の部材やプロセスチャンバー1等は、安全のため、アースされている。何らかの原因でこれらの部材のいずれかと導電膜71又はシャドーシールド62が短絡されると、導電膜71及びシャドーシールド62は地絡してしまう。地絡が生ずると、電荷がアースに流れてしまい、基板9の静電吸着ができなくなる。また、基板ホルダー3の基板保持面が地絡すると、基板ホルダー3とカソード2との間の空間電界が変化し、基板処理の再現性が低下する問題もある。
尚、シャドーシールド62は金属製であるとして説明されたが、少なくとも基板9を臨む表面が金属製であれば足りる。従って、中空状のシャドーシールドや、絶縁体の表面を金属で覆った構造のシャドーシールドを使用しても良い。
タングステン薄膜の作成方法の発明の実施形態としては、上述した実験におけるものが該当する。下地膜91としては、窒化チタンの他、チタンと窒化チタンの積層膜やタンタルと窒化タンタルの積層膜を下地膜91とする場合もある。
それぞれの装置において最適化される。例えば、プロセスチャンバー1内に設けられた高周波電極と、高周波電極に高周波電圧を印加する高周波電源とが、プラズマ形成手段を構成する場合もある。
上記各実施形態において、シャドーシールド62は円環状であったが、これは基板9が円形であったためで、方形の基板の場合、方形のリング状のシャドーシールドが採用されることもある。また、リング状以外のシャドーシールドが採用されることもある。例えば、基板の周縁に沿った領域のうちの特定の領域のみ薄膜堆積を防止すれば良い場合、その領域に合わせて部分的に遮蔽するシャドーシールドの構成が採用されることもある。
11 排気系
2 カソード
21 ターゲット
3 基板ホルダー
31 誘電体プレート
32 吸着電極
33 吸着電源
35 ヒータ
36 熱交換用ガス導入系
4 ガス導入系
5 移動機構
62 シャドーシールド
71 導電膜
72 電圧計
73 判断手段
74 記憶手段
75 表示部
76 短絡用配線
77 絶縁検出用電圧計
9 基板
92 タングステン薄膜
Claims (7)
- プロセスチャンバー内で基板に対してプラズマを利用して所定の処理を行う基板処理装置であって、
前記プロセスチャンバー内の所定位置に基板を保持する絶縁性の基板ホルダーと、
前記基板ホルダーに保持された基板の周辺に接近して配置された近接部材と、
前記プロセスチャンバー内を排気する排気系と、
前記プラズマチャンバー内にプラズマを形成するプラズマ形成手段と、を備え
前記基板ホルダーは、基板載置面である前記基板ホルダーの表面の一部を覆うように形成されるとともに、前記基板載置面に載置される基板に接触するように設けられ、且つアースから絶縁されている導電膜を備え、
前記近接部材は、表面の少なくとも一部が金属製であってアースから絶縁され、
さらに、前記金属製の表面と前記導電膜とを短絡させる短絡部を有していることを特徴とする基板処理装置。 - 前記近接部材は、基板の周縁に沿った所定の領域への薄膜の堆積を防止するシャドーシールドであることを特徴とする請求項1に記載の基板処理装置。
- プロセスチャンバー内で基板に対してスパッタリングにより薄膜作成処理を行う基板処理装置であって、
前記プロセスチャンバー内の所定位置に基板を保持する絶縁性の基板ホルダーと、
前記プロセスチャンバー内を排気する排気系と、
前記プロセスチャンバー内にスパッタ放電用のガスを導入するガス導入系と、
前記プロセスチャンバー内に表面が露出するようにして設けられたターゲットを備えたカソードと、
該カソードにスパッタ放電用の電圧を印加するスパッタ電源と、
基板の周縁に沿った所定の領域への薄膜の堆積を防止するシャドーシールドとを備えており、
前記基板ホルダーには、載置された基板を静電吸着する静電吸着機構が設けられており、該静電吸着機構は、前記基板ホルダーの基板載置面を成すよう設けられた誘電体プレートと、該誘電体プレートに誘電分極させるよう前記基板ホルダーに設けられた吸着電極と、該吸着電極に静電吸着用の電圧を印加する吸着電源とを備えており、
基板載置面である前記誘電体プレートの表面の一部を覆うように形成されていて基板に接触するものであり、且つアースから絶縁されている導電膜と、
少なくとも前記シャドーシールドの一部に形成され、アースから絶縁されている金属製の表面と、
該金属製の表面と前記導電膜とを短絡させる短絡部とをさらに有していることを特徴とする基板処理装置。 - 前記薄膜作成処理は、タングステンよりも内部応力が低くて基板への付着性が高い材料の下地膜が作成されている基板の表面にタングステン薄膜をスパッタリングにより作成するものであることを特徴とする請求項3に記載の基板処理装置。
- 前記導電膜と前記近接部材の前記金属製の表面、若しくは前記導電膜とシャドーシールドの前記金属製の表面とがアースから絶縁されているかどうかを監視する絶縁モニタが設けられていることを特徴とする請求項1に記載の基板処理装置。
- 前記導電膜の厚さは、0.5μm以上2μm以下であることを特徴とする請求項1〜5いずれかに記載の基板処理装置。
- 前記基板ホルダーの基板保持面には凹部が設けられており、
前記導電膜は少なくともこの凹部を形成する凸部の上面に形成されていることを特徴とする請求項1〜6いずれかに記載の基板処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010048766A JP5302916B2 (ja) | 2010-03-05 | 2010-03-05 | 基板処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010048766A JP5302916B2 (ja) | 2010-03-05 | 2010-03-05 | 基板処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004307503A Division JP4576200B2 (ja) | 2004-10-21 | 2004-10-21 | 基板処理装置及び基板処理装置におけるアーキング発生監視方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010144256A JP2010144256A (ja) | 2010-07-01 |
JP5302916B2 true JP5302916B2 (ja) | 2013-10-02 |
Family
ID=42564965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010048766A Active JP5302916B2 (ja) | 2010-03-05 | 2010-03-05 | 基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5302916B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103730318B (zh) * | 2013-11-15 | 2016-04-06 | 中微半导体设备(上海)有限公司 | 一种晶圆边缘保护环及减少晶圆边缘颗粒的方法 |
CN107099781A (zh) * | 2017-04-20 | 2017-08-29 | 邵海平 | 一种镀膜设备及镀膜方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63312962A (ja) * | 1987-06-17 | 1988-12-21 | Matsushita Electric Ind Co Ltd | スパッタ装置 |
JPH08330095A (ja) * | 1995-06-02 | 1996-12-13 | Hitachi Ltd | プラズマ処理装置 |
JP3093747B2 (ja) * | 1999-02-23 | 2000-10-03 | 鹿児島日本電気株式会社 | 異常成膜防止マスク |
JP2001217304A (ja) * | 2000-01-31 | 2001-08-10 | Hitachi Ltd | 基板ステージ、それを用いた基板処理装置および基板処理方法 |
JP4697833B2 (ja) * | 2000-06-14 | 2011-06-08 | キヤノンアネルバ株式会社 | 静電吸着機構及び表面処理装置 |
JP4082852B2 (ja) * | 2000-07-13 | 2008-04-30 | 松下電器産業株式会社 | 薄膜形成装置 |
JP2006083459A (ja) * | 2004-09-17 | 2006-03-30 | Alps Electric Co Ltd | スパッタリング装置及びスパッタリング方法 |
-
2010
- 2010-03-05 JP JP2010048766A patent/JP5302916B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010144256A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9142391B2 (en) | Method of manufacturing semiconductor device | |
CN101802998B (zh) | 静电夹具 | |
TWI389187B (zh) | 具有接地構件完整性指示器之電漿處理室及其使用方法 | |
TWI533395B (zh) | 電漿處理裝置及半導體裝置之製造方法 | |
TW569344B (en) | Insulation-film etching system | |
JP2016225439A (ja) | プラズマ処理装置及び基板剥離検知方法 | |
US9966291B2 (en) | De-chuck control method and plasma processing apparatus | |
WO2010109373A2 (en) | Method and apparatus for reduction of voltage potential spike during dechucking | |
JP6007070B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
US20080242086A1 (en) | Plasma processing method and plasma processing apparatus | |
US11935728B2 (en) | Apparatus and method of manufacturing a semiconductor device | |
JP2879887B2 (ja) | プラズマ処理方法 | |
JP4576200B2 (ja) | 基板処理装置及び基板処理装置におけるアーキング発生監視方法 | |
JP2004095909A (ja) | プラズマ処理方法及びプラズマ処理装置 | |
WO2013121766A1 (ja) | スパッタ装置 | |
JP5302916B2 (ja) | 基板処理装置 | |
JP5295994B2 (ja) | 基板処理装置及び基板処理装置におけるアーキング発生監視方法 | |
JP2000252261A (ja) | プラズマ処理装置 | |
JP2011202190A (ja) | スパッタリング装置及びスパッタリング方法 | |
US20190304824A1 (en) | Plasma processing apparatus and method of transferring workpiece | |
JP3563095B2 (ja) | 半導体装置の製造方法 | |
US20120247949A1 (en) | Film forming method, resputtering method, and film forming apparatus | |
JP2010283174A (ja) | 半導体製造装置 | |
KR101098858B1 (ko) | 클리닝 방법 및 진공 처리 장치 | |
JP4141022B2 (ja) | スパッタリング方法及びスパッタリング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5302916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |