JP3989666B2

JP3989666B2 - Active matrix substrate and manufacturing method thereof, and electro-optical device and manufacturing method thereof

Info

Publication number: JP3989666B2
Application number: JP2000065271A
Authority: JP
Inventors: 英人石黒; 昌一高鍋
Original assignee: Seiko Epson Corp; Mitsubishi Electric Corp
Current assignee: Seiko Epson Corp; Mitsubishi Electric Corp
Priority date: 2000-03-09
Filing date: 2000-03-09
Publication date: 2007-10-10
Anticipated expiration: 2020-03-09
Also published as: JP2001255554A

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法に関し、特に、ガラス基板からのアルカリ金属不純物の拡散を防ぐ絶縁膜の干渉等によって生じる色付きを抑制する等に好適なものに関する。
【０００２】
【従来の技術】
一般に、薄膜トランジスタ(Thin Film Transistor：以下適宜ＴＦＴと略称する）駆動によるアクティブマトリクス駆動方式の電気光学装置（例えば、液晶装置）においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数の画素電極及びＴＦＴがＴＦＴアレイ基板であるアクティブマトリクス基板上に設けられている。
【０００３】
従来、液晶装置等のアクティブマトリクス基板では、多数の画素電極及びＴＦＴをガラス基板上に形成しているが、図１０に示すように、ガラス基板１０１からのＮａ（ナトリウム）等のアルカリ金属不純物の拡散を防止するためにガラス基板１０１上にＳｉＮ_x膜（窒化シリコン膜）１０２を形成し、さらにその上にＴＦＴ等を形成するための下地としてＳｉＯ_y膜（酸化シリコン膜）１０３を形成し、ＳｉＯ_y／ＳｉＮ_xの下地絶縁膜１０４を形成する技術が知られている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来のアクティブマトリクス基板及び電気光学装置に関する技術では、以下の課題が残されている。すなわち、ガラス基板とＳｉＯ_y膜とＳｉＮ_x膜とは、可視光での屈折率がそれぞれ１．５４、１．４６、１．９０と異なるため、それぞれの界面で光が反射し干渉が生じてしまう。したがって、このような技術をＬＣＤ（液晶表示装置）に適用すると、ＬＣＤが色づく原因となるおそれがあった。なお、ＳｉＮ_x膜を厚くすれば干渉が起き難くなるが、生産性を低下させてしまうという不都合があった。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、基板からの不純物拡散を防ぐために形成した絶縁膜に起因する色付きを抑制することができるアクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明のアクティブマトリクス基板は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応してマトリクス状に配置された画素電極及びスイッチング素子とを有する電気光学装置であって、前記画素電極及び前記スイッチング素子は、基板上に下地絶縁膜を介して設けられ、該下地絶縁膜は、前記基板上に該基板と異なる一定の屈折率を有する第１の絶縁膜を備え、前記基板と前記第１の絶縁膜との間には、基板側から第１の絶縁膜側に向けて屈折率が基板の屈折率から第１の絶縁膜の屈折率に漸次又は段階的に変わっている第２の絶縁膜が形成されていることを特徴とする。
【０００７】
そして、本発明のアクティブマトリクス基板の製造方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応してマトリクス状に配置された画素電極及びスイッチング素子とを有する電気光学装置の製造方法であって、基板上に下地絶縁膜を形成する工程と、前記下地絶縁膜上に前記画素電極及び前記スイッチング素子を形成する工程とを備え、前記下地絶縁膜を形成する工程は、前記基板上に該基板と異なる一定の屈折率を有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜を形成する工程前に前記基板上に屈折率を基板の屈折率から第１の絶縁膜の屈折率に漸次又は段階的に変えた第２の絶縁膜を形成する工程とを備えていることを特徴とする。
【０００８】
これらのアクティブマトリクス基板及びアクティブマトリクス基板の製造方法では、基板上に屈折率を基板の屈折率から第１の絶縁膜の屈折率に漸次又は段階的に変えた第２の絶縁膜を形成するので、基板と第１の絶縁膜との急峻な屈折率の変化をこれらの傾斜材料である第２の絶縁膜によって緩和することでき、光の反射・干渉による色付きを抑制することができる。
【０００９】
また、本発明のアクティブマトリクス基板は、前記第１の絶縁膜上に該第１の絶縁膜と異なる一定の屈折率を有する第３の絶縁膜を備え、該第３の絶縁膜と前記第１の絶縁膜との間には、第１の絶縁膜側から第３の絶縁膜側に向けて屈折率が第１の絶縁膜の屈折率から第３の絶縁膜の屈折率に漸次又は段階的に変わっている第４の絶縁膜が形成されていることが好ましい。
【００１０】
そして、本発明のアクティブマトリクス基板の製造方法は、前記下地絶縁膜を形成する工程が、前記第１の絶縁膜上に該第１の絶縁膜と異なる一定の屈折率を有する第３の絶縁膜を形成する工程と、第３の絶縁膜を形成する工程前に前記第１の絶縁膜側から第３の絶縁膜側に向けて屈折率を第１の絶縁膜の屈折率から第３の絶縁膜の屈折率に漸次又は段階的に変えた第４の絶縁膜を形成する工程とを備えていることが好ましい。
【００１１】
これらのアクティブマトリクス基板及びアクティブマトリクス基板の製造方法では、第１の絶縁膜側から第３の絶縁膜側に向けて屈折率を第１の絶縁膜の屈折率から第３の絶縁膜の屈折率に漸次又は段階的に変えた第４の絶縁膜を形成するので、第３の絶縁膜と第１の絶縁膜との急峻な屈折率の変化をこれらの傾斜材料である第４の絶縁膜によって緩和することでき、光の反射・干渉による色付きを基板との間で生じるものだけでなく、第３の絶縁膜との間で生じるものも抑制することができる。
【００１２】
また、本発明のアクティブマトリクス基板は、前記基板がガラス基板とされ、前記第１の絶縁膜が窒化シリコン膜とされることが好ましい。
このアクティブマトリクス基板では、基板がガラス基板とされ、第１の絶縁膜が窒化シリコン膜とされるので、ガラス基板中のＮａ等のアルカリ金属不純物の拡散を窒化シリコン膜の第１の絶縁膜によって色付きを抑えた状態で防止することができる。
【００１３】
また、本発明のアクティブマトリクス基板の製造方法は、前記基板をガラス基板とし、前記第１の絶縁膜を窒化シリコン膜とし、前記第２の絶縁膜を形成する工程は、ＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃、Ｈ₂及びＮ₂を反応ガスとしたＣＶＤ法で行われ、ＳｉＨ₄の流量を一定にした状態で、Ｎ₂Ｏの流量に対してＮＨ₃、Ｈ₂及びＮ₂の流量を相対的に漸次又は段階的に増やしながら第２の絶縁膜を成膜することが好ましい。
【００１４】
このアクティブマトリクス基板の製造方法では、ＳｉＨ₄の流量を一定にした状態で、Ｎ₂Ｏの流量に対してＮＨ₃、Ｈ₂及びＮ₂の流量を相対的に漸次又は段階的に増やしながら第２の絶縁膜を成膜するので、第２の絶縁膜中のＯ（酸素）成分が徐々に減少すると共にＮ（窒素）成分が増加し、酸化シリコンから窒化シリコンへと徐々に成分が変化する。すなわち、酸化シリコンの屈折率（酸化シリコンはガラス基板の屈折率に近い）から窒化シリコンの屈折率まで屈折率が徐々に変化する第２の絶縁膜を流量調整だけで容易に成膜することができる。
【００１５】
また、本発明のアクティブマトリクス基板は、前記基板がガラス基板とされ、前記第１の絶縁膜が窒化シリコン膜とされるとともに前記第３の絶縁膜が酸化シリコン膜とされることが好ましい。
このアクティブマトリクス基板では、第３の絶縁膜が酸化シリコン膜とされるので、第３の絶縁膜上にアモルファスシリコンを形成でき、レーザアニールでポリシリコンの半導体層を形成して、ＴＦＴ等のスイッチング素子を形成することが容易となる。
【００１６】
また、本発明のアクティブマトリクス基板の製造方法は、前記基板をガラス基板とし、前記第１の絶縁膜を窒化シリコン膜とするとともに前記第３の絶縁膜を酸化シリコン膜とし、前記第４の絶縁膜を形成する工程は、ＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃、Ｈ₂及びＮ₂を反応ガスとしたＣＶＤ法で行われ、ＳｉＨ₄の流量を一定にした状態で、Ｎ₂Ｏの流量に対してＮＨ₃、Ｈ₂及びＮ₂の流量を相対的に漸次又は段階的に減らしながら第４の絶縁膜を成膜することが好ましい。
【００１７】
このアクティブマトリクス基板の製造方法では、ＳｉＨ₄の流量を一定にした状態で、Ｎ₂Ｏの流量に対してＮＨ₃、Ｈ₂及びＮ₂の流量を相対的に漸次又は段階的に減らしながら第４の絶縁膜を成膜するので、第４の絶縁膜中のＮ（窒素）成分が徐々に減少すると共にＯ（酸素）成分が増加し、窒化シリコンから酸化シリコンへと徐々に成分が変化する。すなわち、窒化シリコンの屈折率から酸化シリコンの屈折率まで屈折率が徐々に変化する第４の絶縁膜を流量調整だけで容易に成膜することができる。
【００１８】
本発明の電気光学装置は、互いに対向する一対の基板間に電気光学材料を有する電気光学装置であって、前記一対の基板のうちの一方が、上記本発明のアクティブマトリクス基板であることを特徴とする。
また、本発明の電気光学装置の製造方法は、互いに対向する一対の基板間に電気光学材料を有する電気光学装置の製造方法であって、前記一対の基板のうちの一方が、アクティブマトリクス基板とされ、該アクティブマトリクス基板は、上記本発明のアクティブマトリクス基板の製造方法により作製されることを特徴とする。
【００１９】
これらの電気光学装置の製造方法及び電気光学装置では、上記本発明のアクティブマトリクス基板の製造方法及びアクティブマトリクス基板を用いることにより、基板からの不純物拡散を防止しつつ色付きを抑えた表示品位の高い液晶装置等の電気光学装置を実現することができる。
【００２０】
【発明の実施の形態】
以下、本発明に係る一実施形態を、図１から図９を参照しながら説明する。
図１は、本実施形態の液晶装置（電気光学装置）の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路である。図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板（アクティブマトリクス基板）における隣接する複数の画素群の平面図である。
【００２１】
［液晶装置要部の構成］
本実施形態のＴＦＴアレイ基板（アクティブマトリクス基板）７は、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置である液晶装置に用いられるものである。図１に示すように、このＴＦＴアレイ基板７において、画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極１と当該画素電極１を制御するためのデュアルゲート構造のＴＦＴ（スイッチング素子）２とからなり、画像信号を供給するデータ線３が当該ＴＦＴ２のソース領域に電気的に接続されている。データ線３に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線３同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ２のゲート電極に走査線４が電気的に接続されており、所定のタイミングで走査線４に対してパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極１は、ＴＦＴ２のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ２を一定期間だけそのスイッチを閉じることにより、データ線３から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００２２】
なお、ＴＦＴ２は、２つのＴＦＴ２ａ、２ｂが互いのソース領域及びドレイン領域を共通にして直列に接続されているデュアルゲート構造を有している。
このような複数ゲート構造の場合、それぞれのゲート電極となる走査線には同一の信号が印加されるようになっており、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができるものである。
【００２３】
画素電極１を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光が変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極１と対向電極との間に形成される液晶容量と並列に補助容量としての蓄積容量５を付加する。例えば画素電極１の電圧は、蓄積容量５によりソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。なお、本実施の形態では、蓄積容量５を形成する方法として、半導体層との間で容量を形成するための配線である容量線６を設けている。
【００２４】
図２に示すように、ＴＦＴアレイ基板７上には、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる複数の画素電極１（輪郭を破線で示す）がマトリクス状に配置されており、画素電極１の紙面縦方向に延びる辺に沿ってデータ線３（輪郭を２点鎖線で示す）が設けられ、紙面横方向に延びる辺に沿って走査線４及び容量線６（ともに輪郭を実線で示す）が設けられている。すなわち、画素電極１は、走査線４とデータ線３で区画された画素領域に形成されている。
【００２５】
本実施の形態において、ポリシリコン膜からなる半導体層８（輪郭を１点鎖線で示す）には、データ線３と走査線４との交差点の近傍でＵ字状に形成されたＵ字状部８ａが形成されている。すなわち、Ｕ字状部８ａは、走査線４と２度交差して、２つのチャネル領域を形成している。そして、Ｕ字状部８ａは、Ｕ字状部８ａの一端が隣接するデータ線３の方向（紙面右方向）及び当該データ線３に沿う方向（紙面上方向）に長く延びている。
【００２６】
半導体層８のＵ字状部８ａの両端にコンタクトホール９，１０が形成され、一方のコンタクトホール９はデータ線３と半導体層８のソース領域とを電気的に接続するソースコンタクトホールとなり、他方のコンタクトホール１０はドレイン電極１１（輪郭を２点鎖線で示す）と半導体層８のドレイン領域とを電気的に接続するドレインコンタクトホールとなっている。
【００２７】
また、ドレイン電極１１上のドレインコンタクトホール１０が設けられた側と反対側の端部には、ドレイン電極１１と画素電極１とを電気的に接続するための画素コンタクトホール１２が形成されている。
【００２８】
本実施の形態におけるＴＦＴ２は、半導体層８のＵ字状部８ａで走査線４を２回交差しており、前述したように、１つの半導体層上に２つのゲートを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成する。また、容量線６は走査線４に沿って紙面横方向に並ぶ画素を貫くように延びるとともに、分岐した一部６ａがデータ線３に沿って紙面縦方向に延びている。そこで、図２及び図５に示すように、ともにデータ線３に沿って長く延びる半導体層８（下部電極４６）と容量線６とがゲート絶縁層４４を挟んで、蓄積容量５が形成されている。
なお、半導体層８は、ガラス基板４１の上に下地絶縁膜４２を介して設けられているが、下地絶縁膜４２の詳細な構成については製造方法とともに後述する。
【００２９】
［液晶装置の全体構成］
次に、本実施形態のＴＦＴアレイ基板７を用いた液晶装置４０の全体構成について図３及び図４を用いて説明する。
【００３０】
図３及び図４において、ＴＦＴアレイ基板７の上には、シール材２８がその縁に沿って設けられており、その内側に並行して額縁としての遮光膜２９が設けられている。シール材２８の外側の領域には、データ線駆動回路３０及び外部回路接続端子３１がＴＦＴアレイ基板７の一辺に沿って設けられており、走査線駆動回路３２がこの一辺に隣接する２辺に沿って設けられている。走査線４に供給される走査信号遅延が問題にならないのならば、走査線駆動回路３２は片側だけでも良いことは言うまでもない。また、データ線駆動回路３０を画像表示領域の辺に沿って両側に配列してもよい。例えば、奇数列のデータ線３は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線３は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。このようにデータ線３を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。さらに、ＴＦＴアレイ基板７の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路３２間をつなぐための複数の配線３３が設けられている。また、対向基板１５のコーナー部の少なくとも１箇所には、ＴＦＴアレイ基板７と対向基板１５との間で電気的導通をとるための導通材３４が設けられている。そして、シール材２８とほぼ同じ輪郭を持つ対向基板１５が当該シール材２８によりＴＦＴアレイ基板７に固着されている。
【００３１】
［液晶装置要部の製造プロセス］
次に、本実施形態における液晶装置要部の製造プロセスについて、図５から図９を参照して説明する。
図５及び図６においては、画素内のＴＦＴ２（ＮチャネルＴＦＴ）及び蓄積容量５の製造工程を説明するものである。
【００３２】
図５の（ａ）に示されるように、第１工程として、ガラス基板４１上に下地絶縁膜４２を形成する。この下地絶縁膜４２は、４層の絶縁層から構成され、まず、図６の（ａ）に示すように、第１中間絶縁層（第２の絶縁膜）４２ａをプラズマＣＶＤ法によりガラス基板４１上に１０ｎｍの厚さだけ成膜する。このとき、第１中間絶縁層４２ａは、図７に示すように、ガラス基板４１の屈折率１．５４に近い１．４６（ＳｉＯ_yの屈折率）から徐々に屈折率が大きくなり最終的には屈折率１．９０（ＳｉＮ_xの屈折率）となるように成膜される。すなわち、ＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃、Ｈ₂及びＮ₂を反応ガスとしたプラズマＣＶＤ（ＰＥＣＶＤ）法で成膜が行われ、図８に示すように、ＳｉＨ₄の流量を一定にした状態で、Ｎ₂Ｏの流量を漸次減らすとともにＮＨ₃、Ｈ₂及びＮ₂の流量を漸次に増やしながら第１中間絶縁層４２ａを成膜する。したがって、第１中間絶縁層４２ａ中のＯ成分が徐々に減少すると共にＮ成分が増加し、ＳｉＯ_yからＳｉＮ_xへと徐々に成分が変化し、ＳｉＯ_yの屈折率からＳｉＮ_xの屈折率まで屈折率が徐々に変化する第１中間絶縁層４２ａがガスの流量調整だけで容易に得られる。
【００３３】
次に、第１中間絶縁層４２ａ上に、図６の（ｂ）に示すように、ガラス基板４１からのＮａ等のアルカリ金属不純物に対する拡散防止層としてＳｉＮ_x層（窒化シリコン層（第１の絶縁膜））４２ｂを５０ｎｍの厚さだけ続けて成膜する。なお、ＳｉＮ_x層４２ｂが２０ｎｍ以上であれば、アルカリ金属不純物に対する十分なパッシベーション効果がある。
【００３４】
さらに、ＳｉＮ_x層４２ｂ上に、図６の（ｃ）に示すように、第２中間絶縁層（第４の絶縁膜）４２ｃを続けて１００ｎｍの厚さだけ成膜する。このとき、第２中間絶縁層４２ｃは、図７に示すように、ＳｉＮ_x層４２ｂの屈折率１．９０から徐々に屈折率が小さくなり最終的には屈折率１．４６（ＳｉＯ_yの屈折率）となるように成膜される。すなわち、プラズマＣＶＤ法において、図８に示すように、ＳｉＨ₄の流量を一定にした状態で、ＮＨ₃、Ｈ₂及びＮ₂の流量を漸次減らすとともにＮ₂Ｏの流量を漸次に増やしながら第２中間絶縁層４２ｃを成膜する。したがって、第２中間絶縁層４２ｃ中のＯ成分が徐々に増加すると共にＮ成分が減少し、ＳｉＮ_xからＳｉＯ_yへと徐々に成分が変化し、ＳｉＮ_xの屈折率からＳｉＯ_yの屈折率まで屈折率が徐々に変化する第２中間絶縁層４２ｃが得られる。
【００３５】
そして、最後に、第２中間絶縁層４２ｃ上に、図６の（ｄ）に示すように、後述するアモルファスシリコンを積層するための下地としてＳｉＯ_y層（酸化シリコン層（第３の絶縁膜））４２ｄを１００ｎｍの厚さだけ続けて成膜する。したがって、下地絶縁膜４２は、第１中間絶縁層４２ａ、ＳｉＮ_x層４２ｂ、第２中間絶縁層４２ｃ及びＳｉＯ_y層４２ｄの４層が順次連続成膜されて構成される。なお、下地絶縁膜４２全体の厚さは、従来のＳｉＯ_y／ＳｉＮ_xの下地絶縁膜１０４と同様に設定されている。
【００３６】
次に、上記のように形成した下地絶縁膜４２上に、図５の（ｂ）に示すように、第２工程としてアモルファスのシリコン層を積層する。その後、シリコン層に対して例えばレーザアニール処理等の加熱処理を施すことにより、アモルファスのシリコン層を再結晶させ、結晶性のポリシリコン層である半導体層８を形成する。
【００３７】
次に、図２、図５の（ｃ）に示されるように、第３工程として、第２工程で形成された半導体層８をパターニングする。このとき、半導体層８には、図２に示すように、後述する工程で形成するソースコンタクトホール９とドレインコンタクトホール１０との間に、後述する工程で形成する走査線４を２度交差するＵ字状部８ａを形成しておく。
【００３８】
さらに、半導体層８の上にプラズマＣＶＤ法により酸化シリコン膜のゲート絶縁層４４を積層する。このゲート絶縁層４４の厚さは、例えば５０〜１５０ｎｍ程度である。
【００３９】
そして、図５の（ｄ）に示されるように、第４工程として、表示領域のうち、接続部４５及び蓄積容量５の下部電極４６となるべき領域以外の領域をレジスト４７ａでマスク処理する。すなわち、ゲート絶縁層４４上の少なくともＴＦＴ２になる領域に、レジスト４７ａをマスクとしてパターン形成する。そして、マスク処理後、ドナーとして、例えばリンイオンＰ⁺（不純物）をイオン注入装置でゲート絶縁層４４を通過させながら半導体層８にドーピングする。この第３工程により、上記接続部４５及び下部電極４６が形成される。このイオン注入は、半導体層８を蓄積容量５の電極とするために、ポリシリコン層の低抵抗化を行うものである。このときのイオン注入は、注入エネルギーが８０ｋｅＶ程度で、ドーズ量が３×１０¹⁴〜５×１０¹⁵／ｃｍ²程度のドーピング条件で行われる。
【００４０】
次に、レジスト４７ａを除去し、ＨＦを用いない前洗浄を行った後、第５工程として、図５の（ｅ）に示すように、ゲート絶縁層４４上の少なくともＴＦＴ２になる領域を除いて選択的にレジスト４７ｂをマスクとしてパターン形成する。さらに、イオン注入装置で、レジスト４７ｂがない領域にドナーとしてのＰ⁺（不純物）をゲート絶縁層４４を通過させながら半導体層８にドーピングする。
【００４１】
このイオン注入は、表示領域におけるＴＦＴ２のしきい値電圧の調整を行うものであり、注入エネルギーが２０〜８０ｋｅＶで、ドーズ量が１×１０¹¹〜１×１０¹³／ｃｍ²程度のドーピング条件で行われる。このイオン注入により、ＴＦＴ２になる領域の半導体層８にはＰ⁺が添加される。
【００４２】
次に、図５の（ｆ）に示されるように、第６工程として、上記Ｐ⁺イオンをドーピング後、レジスト４７ｂを剥離し、その後、走査線４並びに容量線６を形成する。これらの形成は、例えば、金属をスパッタ又は真空蒸着した後、レジストで当該走査線等のパターンを形成し、走査線等に供される部分以外をドライエッチングすることにより行う。
【００４３】
そして、当該走査線４並びに容量線６の形成後、表示領域内の下部電極４６に相当する領域に夫々レジスト４８を塗布してマスク処理した後、再度、Ｐ⁺イオンをドーピングする。このときのドーピング条件は、例えば、³¹Ｐのドーズ量が５×１０¹⁴〜７×１０¹⁴／ｃｍ²程度であり、エネルギーとしては、８０ｋｅＶ程度必要とされる。上側電極へのドーピングは下部電極への注入量に比べて少ない。以上の第６工程により、ＴＦＴ２のチャネル領域５０の両側にソース領域４９とドレイン領域５１とが形成される。
【００４４】
最後に、図５の（ｇ）に示されるように、第７工程として、レジスト４８を剥離した後、第１層間絶縁層５２を積層し、その後、コンタクトホール９及び１０に対応するコンタクトホールとなる位置を開孔し、アルミニウムを蒸着した後に、各電極のパターンをレジストでパターニングしてドライエッチングにより、ドレイン電極１１並びにデータ線３を形成する。
【００４５】
その後、第２層間絶縁層５３を積層して画素コンタクトホール１２となる位置を開孔し、その上の所定の領域に画素電極１を蒸着等により形成して図１及び図２に示すＴＦＴ２が完成する。その後は、対向基板１５に対向電極を形成し、図４に示すように、当該ＴＦＴアレイ基板７と対向基板１５との間に液晶１６を充填する等の処理を経て液晶装置４０が完成する。
【００４６】
また、第４工程において、ゲート絶縁膜４４形成後にＰ⁺イオンを注入するので、半導体層８がイオン注入により破損することが少なく、さらに高いエネルギーでイオン注入を行うので、短時間で接続部４５及び下部電極４６を製造することができる。さらに、コンタクトホール１２及び１０により画素電極１との導通を図るので、ドレイン領域５１と接続部４５と画素電極１とを電気的に確実に接続することができる。
【００４７】
本実施形態のＴＦＴアレイ基板７及びその製造方法では、ガラス基板４１上に屈折率をガラス基板４１の屈折率からＳｉＮ_x層４２ｂの屈折率に漸次変えた第１中間絶縁層４２ａを形成するので、ガラス基板４１とＳｉＮ_x層４２ｂとの急峻な屈折率の変化をこれらの傾斜材料である第１中間絶縁層４２ａによって緩和することでき、光の反射・干渉による色付きを抑制することができる。
【００４８】
また、ＳｉＮ_x層４２ｂ側からＳｉＯ_y層４２ｄ側に向けて屈折率をＳｉＮ_x層４２ｂの屈折率からＳｉＯ_y層４２ｄの屈折率に漸次変えた第２中間絶縁層４２ｃを形成するので、ＳｉＯ_y層４２ｄとＳｉＮ_x層４２ｂとの急峻な屈折率の変化もこれらの傾斜材料である第２中間絶縁層４２ｃによって緩和することでき、ＳｉＮ_x層４２ｂとＳｉＯ_y層４２ｄとの間で生じる光の反射・干渉による色付きも抑制することができる。
【００４９】
なお、上記実施形態では、屈折率が漸次変化する第１中間絶縁層４２ａ及び第２中間絶縁層４２ｃを形成したが、屈折率を段階的に変化させた第１中間絶縁層及び第２中間絶縁層を形成しても良い。すなわち、プラズマＣＶＤによるガスの流量を段階的に変化させることにより、図９に示すように、ガラス基板４１上に屈折率をガラス基板４１の屈折率からＳｉＮ_x層４２ｂの屈折率に段階的に変えた第１中間絶縁層４２ａを形成するとともに、ＳｉＮ_x層４２ｂ側からＳｉＯ_y層４２ｄ側に向けて屈折率をＳｉＮ_x層４２ｂの屈折率からＳｉＯ_y層４２ｄの屈折率に段階的に変えた第２中間絶縁層４２ｃを形成する。この場合も、第１中間絶縁層４２ａ及び第２中間絶縁層４２ｃが、階段状に屈折率が変化しており、ガラス基板４１とＳｉＮ_x層４２ｂとの間及びＳｉＮ_x層４２ｂとＳｉＯ_y層４２ｄとの間の急峻な屈折率変化を緩和することができ、色付きを抑えることができる。
【００５０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、基板上に屈折率を基板の屈折率から第１の絶縁膜の屈折率に漸次又は段階的に変えた第２の絶縁膜を形成するので、基板と第１の絶縁膜との急峻な屈折率の変化をこれらの傾斜材料である第２の絶縁膜によって緩和することでき、光の反射・干渉による色付きを抑制することができる。すなわち、アルカリ金属不純物の拡散防止層としてガラス基板と屈折率が異なる第１の絶縁膜をガラス基板上に形成しても、その間に介在する第２の絶縁膜で色付きを抑えて高品質な表示が可能な液晶装置等を作製することができる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態における液晶装置の等価回路図である。
【図２】本発明に係る一実施形態における液晶装置の画素構成を示す要部の拡大平面図である。
【図３】本発明に係る一実施形態における液晶装置の全体構成を示す平面図である。
【図４】図３のＨ−Ｈ線矢視断面図である。
【図５】本発明に係る一実施形態における液晶装置のＴＦＴ及び蓄積容量の製造工程を工程順に示す断面図（図２のＡ−Ａ線矢視断面）である。
【図６】本発明に係る一実施形態における液晶装置のＴＦＴ及び蓄積容量の製造工程のうち第１工程を工程順に示す断面図である。
【図７】本発明に係る一実施形態における液晶装置のＴＦＴ及び蓄積容量の製造工程のうち第１工程において、下地絶縁膜各層の厚さと屈折率を示すグラフである。
【図８】本発明に係る一実施形態における液晶装置のＴＦＴ及び蓄積容量の製造工程のうち第１工程において、プラズマＣＶＤによる各反応ガスの流量変化を示すグラフである。
【図９】本発明に係る一実施形態の他の例における液晶装置のＴＦＴ及び蓄積容量の製造工程のうち第１工程において、下地絶縁膜各層の厚さと屈折率を示すグラフである。
【図１０】本発明に係る従来例における液晶装置等のアクティブマトリクス基板において、ガラス基板上の下地絶縁膜を示す断面図である。
【符号の説明】
１画素電極
２ＴＦＴ（スイッチング素子）
３データ線
４走査線
７ＴＦＴアレイ基板（アクティブマトリクス基板）
８半導体層
１５対向基板
４０液晶装置（電気光学装置）
４１ガラス基板（基板）
４２下地絶縁膜
４２ａ第１中間絶縁層（第２の絶縁膜）
４２ｂＳｉＮ_x層（第１の絶縁膜）
４２ｃ第２中間絶縁層（第４の絶縁膜）
４２ｄＳｉＯ_y層（第３の絶縁膜）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an active matrix substrate and a manufacturing method thereof, and an electro-optical device and a manufacturing method thereof, and particularly suitable for suppressing coloring caused by an interference of an insulating film that prevents diffusion of alkali metal impurities from a glass substrate. About things.
[0002]
[Prior art]
In general, in an active matrix drive type electro-optical device (for example, a liquid crystal device) driven by a thin film transistor (hereinafter abbreviated as “TFT” as appropriate), a large number of scanning lines and data lines arranged vertically and horizontally, and these A large number of pixel electrodes and TFTs are provided on an active matrix substrate, which is a TFT array substrate, corresponding to each intersection.
[0003]
Conventionally, in an active matrix substrate such as a liquid crystal device, a large number of pixel electrodes and TFTs are formed on a glass substrate. However, as shown in FIG. 10, alkali metal impurities such as Na (sodium) from the glass substrate 101 are formed. In order to prevent diffusion, an SiN _x film (silicon nitride film) 102 is formed on the glass substrate 101, and an SiO _y film (silicon oxide film) 103 is formed thereon as a base for forming a TFT and the like. A technique for forming a base insulating film 104 of SiO _y / SiN _x is known.
[0004]
[Problems to be solved by the invention]
However, the following problems remain in the related art related to the active matrix substrate and the electro-optical device. That is, the glass substrate, the SiO _y film, and the SiN _x film have different refractive indexes in visible light of 1.54, 1.46, and 1.90, respectively, and thus light is reflected at the respective interfaces to cause interference. End up. Therefore, when such a technique is applied to an LCD (Liquid Crystal Display), the LCD may be colored. If the SiN _x film is made thicker, interference is less likely to occur, but there is a disadvantage that productivity is lowered.
[0005]
The present invention has been made in view of the above problems, and an active matrix substrate capable of suppressing coloring caused by an insulating film formed to prevent impurity diffusion from the substrate, a manufacturing method thereof, and an electro-optical device, It aims at providing the manufacturing method.
[0006]
[Means for Solving the Problems]
The present invention employs the following configuration in order to solve the above problems. That is, an active matrix substrate of the present invention includes a plurality of scanning lines, a plurality of data lines, and electric electrodes having pixel electrodes and switching elements arranged in a matrix corresponding to the intersections of the scanning lines and the data lines. In the optical device, the pixel electrode and the switching element are provided on a substrate via a base insulating film, and the base insulating film has a constant refractive index different from that of the substrate on the substrate. An insulating film is provided. Between the substrate and the first insulating film, the refractive index gradually increases from the refractive index of the substrate to the refractive index of the first insulating film from the substrate side to the first insulating film side. Alternatively, a second insulating film that changes in stages is formed.
[0007]
The active matrix substrate manufacturing method of the present invention includes a plurality of scanning lines, a plurality of data lines, pixel electrodes and switching elements arranged in a matrix corresponding to the intersections of the scanning lines and the data lines, A method of manufacturing an electro-optical device comprising: a step of forming a base insulating film on a substrate; and a step of forming the pixel electrode and the switching element on the base insulating film. The forming step includes forming a first insulating film having a constant refractive index different from the substrate on the substrate, and forming a refractive index on the substrate before the first insulating film forming step. Forming a second insulating film that is gradually or stepwise changed from the refractive index of the first insulating film to the refractive index of the first insulating film.
[0008]
In the active matrix substrate and the manufacturing method of the active matrix substrate, the second insulating film in which the refractive index is gradually or stepwise changed from the refractive index of the substrate to the refractive index of the first insulating film is formed on the substrate. A steep change in refractive index between the substrate and the first insulating film can be mitigated by the second insulating film, which is the gradient material, and coloring due to light reflection / interference can be suppressed.
[0009]
The active matrix substrate of the present invention further includes a third insulating film having a constant refractive index different from that of the first insulating film on the first insulating film, and the third insulating film and the first insulating film. Between the first insulating film side and the third insulating film side, the refractive index is gradually or stepwise from the refractive index of the first insulating film to the refractive index of the third insulating film. It is preferable that a fourth insulating film which is changed to is formed.
[0010]
In the method for manufacturing an active matrix substrate of the present invention, the step of forming the base insulating film has a third insulating film having a constant refractive index different from that of the first insulating film on the first insulating film. Before the step of forming the third insulating film and the step of forming the third insulating film, the refractive index is changed from the refractive index of the first insulating film to the third insulating film side from the first insulating film side to the third insulating film side. And a step of forming a fourth insulating film in which the refractive index of the film is changed gradually or stepwise.
[0011]
In the active matrix substrate and the manufacturing method of the active matrix substrate, the refractive index is changed from the first insulating film side to the third insulating film side from the first insulating film side to the third insulating film side. Since the fourth insulating film gradually or stepwise is formed, the steep refractive index change between the third insulating film and the first insulating film is caused by the fourth insulating film that is the gradient material. In addition to being able to alleviate, coloring caused by light reflection / interference between the substrate and the third insulating film can be suppressed.
[0012]
In the active matrix substrate of the present invention, it is preferable that the substrate is a glass substrate and the first insulating film is a silicon nitride film.
In this active matrix substrate, since the substrate is a glass substrate and the first insulating film is a silicon nitride film, diffusion of alkali metal impurities such as Na in the glass substrate is caused by the first insulating film of the silicon nitride film. It can be prevented in a state where coloring is suppressed.
[0013]
Also, in the method of manufacturing an active matrix substrate of the present invention, the step of forming the second insulating film by using the glass substrate as the substrate, the silicon nitride film as the first insulating film, and SiH ₄ , N ₂ O , NH ₃ , H _2, and N ₂ are used as a reaction gas, and the flow rate of NH ₃ , H _2, and N _{2 is set to} the flow rate of N ₂ O with a constant flow rate of SiH _4. The second insulating film is preferably formed while increasing relatively gradually or stepwise.
[0014]
In this active matrix substrate manufacturing method, the flow rate of NH ₃ , H _2, and N ₂ is increased gradually or stepwise relative to the N ₂ O flow rate with the SiH ₄ flow rate kept constant. Since the second insulating film is formed, the O (oxygen) component in the second insulating film gradually decreases and the N (nitrogen) component increases, and the component gradually changes from silicon oxide to silicon nitride. . That is, the second insulating film whose refractive index gradually changes from the refractive index of silicon oxide (silicon oxide is close to the refractive index of the glass substrate) to the refractive index of silicon nitride can be easily formed only by adjusting the flow rate. it can.
[0015]
In the active matrix substrate of the present invention, it is preferable that the substrate is a glass substrate, the first insulating film is a silicon nitride film, and the third insulating film is a silicon oxide film.
In this active matrix substrate, since the third insulating film is a silicon oxide film, amorphous silicon can be formed on the third insulating film, and a polysilicon semiconductor layer is formed by laser annealing to switch a TFT or the like. It becomes easy to form an element.
[0016]
In the active matrix substrate manufacturing method of the present invention, the substrate is a glass substrate, the first insulating film is a silicon nitride film, the third insulating film is a silicon oxide film, and the fourth insulating film is used. The step of forming a film is performed by a CVD method using SiH ₄ , N ₂ O, NH ₃ , H ₂ and N ₂ as reaction gases, and with the flow rate of SiH ₄ kept constant, the flow rate of N ₂ O is increased. On the other hand, it is preferable to form the fourth insulating film while reducing the flow rates of NH ₃ , H _2, and N ₂ relatively gradually or stepwise.
[0017]
In this active matrix substrate manufacturing method, the flow rate of NH ₃ , H _2, and N ₂ is reduced gradually or stepwise relative to the flow rate of N ₂ O with the flow rate of SiH ₄ kept constant. 4, the N (nitrogen) component in the fourth insulating film gradually decreases and the O (oxygen) component increases, and the component gradually changes from silicon nitride to silicon oxide. . That is, the fourth insulating film whose refractive index gradually changes from the refractive index of silicon nitride to the refractive index of silicon oxide can be easily formed only by adjusting the flow rate.
[0018]
The electro-optical device of the present invention is an electro-optical device having an electro-optical material between a pair of substrates facing each other, and one of the pair of substrates is the active matrix substrate of the present invention. And
According to another aspect of the invention, there is provided a method for manufacturing an electro-optical device, wherein the electro-optical device includes an electro-optical material between a pair of substrates facing each other, wherein one of the pair of substrates is an active matrix substrate. The active matrix substrate is manufactured by the method for manufacturing an active matrix substrate of the present invention.
[0019]
In these electro-optical device manufacturing method and electro-optical device, the active matrix substrate manufacturing method and the active matrix substrate of the present invention described above are used, thereby preventing the diffusion of impurities from the substrate and suppressing coloration and high display quality. An electro-optical device such as a liquid crystal device can be realized.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment according to the present invention will be described with reference to FIGS.
FIG. 1 is an equivalent circuit of various elements and wirings in a plurality of pixels constituting an image display region of the liquid crystal device (electro-optical device) of the present embodiment. FIG. 2 is a plan view of a plurality of adjacent pixel groups on a TFT array substrate (active matrix substrate) on which data lines, scanning lines, pixel electrodes and the like are formed.
[0021]
[Configuration of main part of liquid crystal device]
The TFT array substrate (active matrix substrate) 7 of this embodiment is used for a liquid crystal device which is an active matrix driving type electro-optical device by TFT driving. As shown in FIG. 1, in the TFT array substrate 7, a plurality of pixels formed in a matrix that constitutes an image display area are composed of a pixel electrode 1 and a dual gate TFT (for controlling the pixel electrode 1). The data line 3 for supplying an image signal is electrically connected to the source region of the TFT 2. The image signals S1, S2,..., Sn to be written to the data lines 3 may be supplied line-sequentially in this order, or may be supplied for each group of a plurality of adjacent data lines 3. good. Further, the scanning line 4 is electrically connected to the gate electrode of the TFT 2, and the scanning signals G1, G2,..., Gm are applied to the scanning line 4 in a pulse-sequential manner in this order at a predetermined timing. It is configured as follows. The pixel electrode 1 is electrically connected to the drain region of the TFT 2, and the image signal S1, S2,..., Sn supplied from the data line 3 is closed by closing the switch of the TFT 2 as a switching element for a certain period. Is written at a predetermined timing.
[0022]
The TFT 2 has a dual gate structure in which two TFTs 2a and 2b are connected in series with each other having a common source region and drain region.
In the case of such a multi-gate structure, the same signal is applied to the scanning lines serving as the respective gate electrodes, so that leakage current at the junction between the channel and the source-drain region can be prevented. The current can be reduced.
[0023]
Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 1 are held for a certain period with a counter electrode (described later) formed on a counter substrate (described later). . In the liquid crystal, the light is modulated by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. Here, in order to prevent the held image signal from leaking, a storage capacitor 5 as an auxiliary capacitor is added in parallel with the liquid crystal capacitor formed between the pixel electrode 1 and the counter electrode. For example, the voltage of the pixel electrode 1 is held for a time that is three orders of magnitude longer than the time when the source voltage is applied by the storage capacitor 5. Thereby, the holding characteristics are further improved, and a liquid crystal device with a high contrast ratio can be realized. In the present embodiment, as a method of forming the storage capacitor 5, a capacitor line 6 which is a wiring for forming a capacitor with the semiconductor layer is provided.
[0024]
As shown in FIG. 2, on the TFT array substrate 7, a plurality of pixel electrodes 1 made of a transparent conductive film such as indium tin oxide (hereinafter abbreviated as ITO) (the outline is indicated by a broken line) Are arranged in a matrix, and data lines 3 (the outline is indicated by a two-dot chain line) are provided along the side of the pixel electrode 1 that extends in the vertical direction on the paper surface, and the scanning line 4 extends along the side that extends in the horizontal direction on the paper surface. And a capacitor line 6 (both are indicated by a solid line). That is, the pixel electrode 1 is formed in a pixel region partitioned by the scanning line 4 and the data line 3.
[0025]
In the present embodiment, a U-shaped portion formed in a U-shape in the vicinity of the intersection of the data line 3 and the scanning line 4 is formed in the semiconductor layer 8 made of a polysilicon film (the outline is indicated by a one-dot chain line). 8a is formed. That is, the U-shaped portion 8a intersects the scanning line 4 twice to form two channel regions. The U-shaped portion 8a extends long in the direction of the data line 3 adjacent to the end of the U-shaped portion 8a (right direction on the paper surface) and in the direction along the data line 3 (upward direction on the paper surface).
[0026]
Contact holes 9 and 10 are formed at both ends of the U-shaped portion 8a of the semiconductor layer 8. One contact hole 9 serves as a source contact hole for electrically connecting the data line 3 and the source region of the semiconductor layer 8, and the other The contact hole 10 is a drain contact hole that electrically connects the drain electrode 11 (the outline is indicated by a two-dot chain line) and the drain region of the semiconductor layer 8.
[0027]
Further, a pixel contact hole 12 for electrically connecting the drain electrode 11 and the pixel electrode 1 is formed at the end of the drain electrode 11 opposite to the side where the drain contact hole 10 is provided. .
[0028]
The TFT 2 in this embodiment crosses the scanning line 4 twice at the U-shaped portion 8a of the semiconductor layer 8, and as described above, a TFT having two gates on one semiconductor layer, so-called dual gate. A type TFT is formed. The capacitor line 6 extends along the scanning line 4 so as to pass through the pixels arranged in the horizontal direction on the paper surface, and a branched part 6 a extends along the data line 3 in the vertical direction on the paper surface. Therefore, as shown in FIGS. 2 and 5, the storage capacitor 5 is formed with the semiconductor layer 8 (lower electrode 46) and the capacitor line 6 both extending along the data line 3 sandwiching the gate insulating layer 44. Yes.
The semiconductor layer 8 is provided on the glass substrate 41 via the base insulating film 42, and the detailed configuration of the base insulating film 42 will be described later together with the manufacturing method.
[0029]
[Overall configuration of liquid crystal device]
Next, the overall configuration of the liquid crystal device 40 using the TFT array substrate 7 of this embodiment will be described with reference to FIGS.
[0030]
3 and 4, a sealing material 28 is provided on the TFT array substrate 7 along the edge thereof, and a light shielding film 29 as a frame is provided in parallel to the inside thereof. A data line drive circuit 30 and an external circuit connection terminal 31 are provided along one side of the TFT array substrate 7 in a region outside the sealing material 28, and the scanning line drive circuit 32 is provided on two sides adjacent to the one side. It is provided along. Needless to say, if the delay of the scanning signal supplied to the scanning line 4 does not become a problem, the scanning line driving circuit 32 may be only on one side. The data line driving circuit 30 may be arranged on both sides along the side of the image display area. For example, the odd-numbered data lines 3 are supplied with an image signal from a data line driving circuit arranged along one side of the image display area, and the even-numbered data lines 3 are on the opposite side of the image display area. The image signal may be supplied from a data line driving circuit arranged along the line. If the data lines 3 are driven in a comb shape in this way, the area occupied by the data line driving circuit can be expanded, and a complicated circuit can be configured. Furthermore, a plurality of wirings 33 are provided on the remaining side of the TFT array substrate 7 to connect the scanning line driving circuits 32 provided on both sides of the image display area. In addition, a conductive material 34 for providing electrical conduction between the TFT array substrate 7 and the counter substrate 15 is provided in at least one corner of the counter substrate 15. The counter substrate 15 having substantially the same contour as the sealing material 28 is fixed to the TFT array substrate 7 by the sealing material 28.
[0031]
[Manufacturing process of main part of liquid crystal device]
Next, a manufacturing process of the main part of the liquid crystal device in the present embodiment will be described with reference to FIGS.
5 and FIG. 6, the manufacturing process of the TFT 2 (N-channel TFT) and the storage capacitor 5 in the pixel will be described.
[0032]
As shown in FIG. 5A, a base insulating film 42 is formed on the glass substrate 41 as a first step. The base insulating film 42 is composed of four insulating layers. First, as shown in FIG. 6A, a first intermediate insulating layer (second insulating film) 42a is formed on a glass substrate 41 by plasma CVD. A film having a thickness of 10 nm is formed thereon. At this time, the first intermediate insulating layer 42a gradually increases in refractive index from 1.46 (the refractive index of SiO _y ), which is close to the refractive index 1.54 of the glass substrate 41, as shown in FIG. Is formed to have a refractive index of 1.90 (the refractive index of SiN _x ). That is, a film was formed by a plasma CVD (PECVD) method using SiH ₄ , N ₂ O, NH ₃ , H ₂ and N ₂ as reaction gases, and the flow rate of SiH ₄ was made constant as shown in FIG. In this state, the first intermediate insulating layer 42a is formed while gradually decreasing the flow rate of N ₂ O and gradually increasing the flow rates of NH ₃ , H _2, and N ₂ . Therefore, N ingredient with O component in the first intermediate insulating layer 42a decreases gradually increased, gradual component is changed to SiN _x from SiO _y, the refractive index of the SiO _y to the refractive index of SiN _x The first intermediate insulating layer 42a whose refractive index gradually changes can be easily obtained only by adjusting the gas flow rate.
[0033]
Next, on the first intermediate insulating layer 42a, as shown in FIG. 6B, a SiN _x layer (silicon nitride layer (first nitride layer) as a diffusion preventing layer for alkali metal impurities such as Na from the glass substrate 41 is formed. Insulating film)) b is continuously formed by a thickness of 50 nm. If the SiN _x layer 42b is 20 nm or more, there is a sufficient passivation effect against alkali metal impurities.
[0034]
Further, as shown in FIG. 6C, a second intermediate insulating layer (fourth insulating film) 42c is continuously formed to a thickness of 100 nm on the SiN _x layer 42b. At this time, as shown in FIG. 7, the second intermediate insulating layer 42c gradually decreases in refractive index from the refractive index 1.90 of the SiN _x layer 42b, and finally has a refractive index of 1.46 (refractive index of SiO _y ). Film). That is, in the plasma CVD method, as shown in FIG. 8, the flow rate of NH ₃ , H ₂ and N ₂ is gradually decreased and the flow rate of N ₂ O is gradually increased while the flow rate of SiH ₄ is kept constant. Two intermediate insulating layers 42c are formed. Therefore, N ingredient with O component in the second intermediate insulating layer 42c increases gradually decreases gradually components from SiN _x to SiO _y changes from the refractive index of SiN _x to the refractive index of the SiO _y A second intermediate insulating layer 42c whose refractive index gradually changes is obtained.
[0035]
Finally, as shown in FIG. 6D, an SiO _y layer (silicon oxide layer (third insulating film)) is formed on the second intermediate insulating layer 42c as a base for laminating amorphous silicon described later. ) 42d is continuously formed by a thickness of 100 nm. Therefore, the base insulating film 42 is configured by sequentially forming four layers of the first intermediate insulating layer 42a, the SiN _x layer 42b, the second intermediate insulating layer 42c, and the SiO _y layer 42d. The entire thickness of the base insulating film 42 is set in the same manner as the conventional base insulating film 104 of SiO _y / SiN _x .
[0036]
Next, as shown in FIG. 5B, an amorphous silicon layer is laminated on the base insulating film 42 formed as described above as a second step. Thereafter, the amorphous silicon layer is recrystallized by subjecting the silicon layer to a heat treatment such as laser annealing, thereby forming a semiconductor layer 8 which is a crystalline polysilicon layer.
[0037]
Next, as shown in FIG. 2 and FIG. 5C, as the third step, the semiconductor layer 8 formed in the second step is patterned. At this time, as shown in FIG. 2, the scanning line 4 formed in the process described later intersects the semiconductor layer 8 twice between the source contact hole 9 and the drain contact hole 10 formed in the process described later. A U-shaped portion 8a is formed.
[0038]
Further, a gate insulating layer 44 of a silicon oxide film is stacked on the semiconductor layer 8 by plasma CVD. The thickness of the gate insulating layer 44 is, for example, about 50 to 150 nm.
[0039]
Then, as shown in FIG. 5D, as a fourth step, a region other than the region to be the connection portion 45 and the lower electrode 46 of the storage capacitor 5 in the display region is masked with a resist 47a. That is, a pattern is formed on the gate insulating layer 44 at least in a region to be the TFT 2 using the resist 47a as a mask. Then, after masking, for example, phosphorus ions P ⁺ (impurities) are doped as donors into the semiconductor layer 8 while passing through the gate insulating layer 44 by an ion implantation apparatus. By the third step, the connecting portion 45 and the lower electrode 46 are formed. This ion implantation is to reduce the resistance of the polysilicon layer in order to use the semiconductor layer 8 as an electrode of the storage capacitor 5. Ion implantation at this time is performed under doping conditions with an implantation energy of about 80 keV and a dose of about 3 × 10 ^{14 to} 5 × 10 ¹⁵ / cm ² .
[0040]
Next, after removing the resist 47a and performing pre-cleaning without using HF, as a fifth step, as shown in FIG. 5E, at least the region that becomes the TFT 2 on the gate insulating layer 44 is removed. A pattern is selectively formed using the resist 47b as a mask. Further, the semiconductor layer 8 is doped with P ⁺ (impurity) as a donor passing through the gate insulating layer 44 in a region where the resist 47 b is not present by an ion implantation apparatus.
[0041]
This ion implantation is to adjust the threshold voltage of the TFT 2 in the display region, under the doping conditions of implantation energy of 20 to 80 keV and dose amount of about 1 × 10 ¹¹ to 1 × 10 ¹³ / cm ^2. Done. By this ion implantation, P ⁺ is added to the semiconductor layer 8 in the region to be the TFT 2.
[0042]
Next, as shown in FIG. 5F, as a sixth step, after doping the P ⁺ ions, the resist 47b is stripped, and then the scanning lines 4 and the capacitor lines 6 are formed. These formations are performed by, for example, forming a pattern such as the scanning line with a resist after performing sputtering or vacuum vapor deposition of metal, and dry etching other than the portion provided for the scanning line or the like.
[0043]
Then, after forming the scanning line 4 and the capacitor line 6, a resist 48 is applied to a region corresponding to the lower electrode 46 in the display region and masked, and then P ⁺ ions are doped again. The doping conditions at this time are, for example, a dose amount of ³¹ P of about 5 × 10 ^{14 to} 7 × 10 ¹⁴ / cm ² and an energy of about 80 keV. The doping to the upper electrode is less than the amount injected to the lower electrode. Through the sixth step, the source region 49 and the drain region 51 are formed on both sides of the channel region 50 of the TFT 2.
[0044]
Finally, as shown in FIG. 5G, as a seventh step, after removing the resist 48, a first interlayer insulating layer 52 is laminated, and then contact holes corresponding to the contact holes 9 and 10 are formed. After the hole is formed and aluminum is deposited, the pattern of each electrode is patterned with a resist, and the drain electrode 11 and the data line 3 are formed by dry etching.
[0045]
Thereafter, the second interlayer insulating layer 53 is laminated to open a position where the pixel contact hole 12 is formed, and the pixel electrode 1 is formed in a predetermined region thereon by vapor deposition or the like, so that the TFT 2 shown in FIGS. Complete. Thereafter, a counter electrode is formed on the counter substrate 15, and the liquid crystal device 40 is completed through a process such as filling the liquid crystal 16 between the TFT array substrate 7 and the counter substrate 15 as shown in FIG. 4.
[0046]
Further, in the fourth step, P ⁺ ions are implanted after the gate insulating film 44 is formed, so that the semiconductor layer 8 is less likely to be damaged by the ion implantation, and the ion implantation is performed with higher energy. And the lower electrode 46 can be manufactured. Furthermore, since the contact holes 12 and 10 are connected to the pixel electrode 1, the drain region 51, the connection portion 45, and the pixel electrode 1 can be electrically connected reliably.
[0047]
In the TFT array substrate 7 and the manufacturing method thereof according to the present embodiment, the first intermediate insulating layer 42a is formed on the glass substrate 41. The first intermediate insulating layer 42a has a refractive index gradually changed from the refractive index of the glass substrate 41 to the refractive index of the SiN _x layer 42b. The steep change in refractive index between the glass substrate 41 and the SiN _x layer 42b can be mitigated by the first intermediate insulating layer 42a, which is the gradient material, and coloring due to light reflection / interference can be suppressed.
[0048]
Further, since the second intermediate insulating layer 42c is formed in which the refractive index is gradually changed from the refractive index of the SiN _x layer 42b to the refractive index of the SiO _y layer 42d from the SiN _x layer 42b side to the SiO _y layer 42d side, A steep change in refractive index between the _y layer 42d and the SiN _x layer 42b can also be mitigated by the second intermediate insulating layer 42c, which is the gradient material, and light generated between the SiN _x layer 42b and the SiO _y layer 42d. Coloring due to reflection and interference can also be suppressed.
[0049]
In the above embodiment, the first intermediate insulating layer 42a and the second intermediate insulating layer 42c whose refractive index gradually changes are formed, but the first intermediate insulating layer and the second intermediate insulating layer whose refractive index is changed stepwise. A layer may be formed. That is, by changing the gas flow rate by plasma CVD stepwise, the refractive index on the glass substrate 41 is changed stepwise from the refractive index of the glass substrate 41 to the refractive index of the SiN _x layer 42b as shown in FIG. The changed first intermediate insulating layer 42a is formed, and the refractive index is gradually changed from the refractive index of the SiN _x layer 42b to the refractive index of the SiO _y layer 42d from the SiN _x layer 42b side to the SiO _y layer 42d side. Then, the second intermediate insulating layer 42c is formed. Also in this case, the refractive index of the first intermediate insulating layer 42a and the second intermediate insulating layer 42c changes stepwise, and between the glass substrate 41 and the SiN _x layer 42b and between the SiN _x layer 42b and the SiO _y layer. A steep change in refractive index between 42d can be mitigated, and coloring can be suppressed.
[0050]
【The invention's effect】
As described above in detail, according to the present invention, the second insulating film in which the refractive index is gradually or stepwise changed from the refractive index of the substrate to the refractive index of the first insulating film is formed on the substrate. Therefore, a steep change in refractive index between the substrate and the first insulating film can be mitigated by the second insulating film, which is the inclined material, and coloring due to light reflection / interference can be suppressed. That is, even when a first insulating film having a refractive index different from that of the glass substrate is formed on the glass substrate as a diffusion preventing layer for alkali metal impurities, the second insulating film interposed therebetween suppresses coloring and provides high-quality display. Can be manufactured.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram of a liquid crystal device according to an embodiment of the present invention.
FIG. 2 is an enlarged plan view of a main part showing a pixel configuration of a liquid crystal device according to an embodiment of the present invention.
FIG. 3 is a plan view showing an overall configuration of a liquid crystal device according to an embodiment of the present invention.
4 is a cross-sectional view taken along line HH in FIG. 3;
5 is a cross-sectional view (a cross-sectional view taken along the line AA in FIG. 2) showing the manufacturing process of the TFT and the storage capacitor of the liquid crystal device in one embodiment according to the present invention in the order of steps;
FIG. 6 is a cross-sectional view showing a first step in the order of manufacturing steps of the TFT and the storage capacitor of the liquid crystal device in one embodiment according to the invention.
FIG. 7 is a graph showing the thickness and refractive index of each layer of the base insulating film in the first step of the manufacturing steps of the TFT and the storage capacitor of the liquid crystal device according to the embodiment of the present invention.
FIG. 8 is a graph showing changes in the flow rate of each reactive gas by plasma CVD in the first step of the manufacturing steps of the TFT and the storage capacitor of the liquid crystal device according to one embodiment of the present invention.
FIG. 9 is a graph showing the thickness and refractive index of each layer of the base insulating film in the first step among the steps of manufacturing the TFT and the storage capacitor of the liquid crystal device in another example of the embodiment according to the present invention.
FIG. 10 is a cross-sectional view showing a base insulating film on a glass substrate in an active matrix substrate such as a liquid crystal device in a conventional example according to the present invention.
[Explanation of symbols]
1 Pixel electrode 2 TFT (switching element)
3 Data line 4 Scan line 7 TFT array substrate (active matrix substrate)
8 Semiconductor layer 15 Counter substrate 40 Liquid crystal device (electro-optical device)
41 Glass substrate (substrate)
42 Base insulating film 42a First intermediate insulating layer (second insulating film)
42b SiN _x layer (first insulating film)
42c Second intermediate insulating layer (fourth insulating film)
42d SiO _y layer (third insulating film)

Claims

An active matrix substrate having a plurality of scanning lines, a plurality of data lines, and pixel electrodes and switching elements arranged in a matrix corresponding to intersections of the scanning lines and the data lines,
The pixel electrode and the switching element are provided on a substrate via a base insulating film,
The base insulating film includes a first insulating film having a constant refractive index different from that of the substrate on the substrate,
Between the substrate and the first insulating film, the refractive index gradually or stepwise changes from the refractive index of the substrate to the refractive index of the first insulating film from the substrate side toward the first insulating film side. An active matrix substrate, characterized in that a second insulating film is formed.

A third insulating film having a constant refractive index different from that of the first insulating film on the first insulating film;
Between the third insulating film and the first insulating film, a refractive index from the first insulating film side to the third insulating film side is changed from the refractive index of the first insulating film to the third insulating film. The active matrix substrate according to claim 1, wherein a fourth insulating film that changes gradually or stepwise to the refractive index of the insulating film is formed.

The substrate is a glass substrate;
3. The active matrix substrate according to claim 1, wherein the first insulating film is a silicon nitride film.

The substrate is a glass substrate;
3. The active matrix substrate according to claim 2, wherein the first insulating film is a silicon nitride film and the third insulating film is a silicon oxide film.

An electro-optical device having an electro-optical material between a pair of substrates facing each other,
An electro-optical device, wherein one of the pair of substrates is the active matrix substrate according to claim 1.

A method of manufacturing an active matrix substrate, comprising: a plurality of scanning lines; a plurality of data lines; and pixel electrodes and switching elements arranged in a matrix corresponding to intersections of the scanning lines and the data lines,
Forming a base insulating film on a substrate; and forming the pixel electrode and the switching element on the base insulating film,
Forming the base insulating film includes forming a first insulating film having a constant refractive index different from that of the substrate on the substrate;
Before the step of forming the first insulating film, the refractive index is gradually or stepwise changed from the refractive index of the substrate to the refractive index of the first insulating film from the substrate side toward the film thickness direction on the substrate. And a step of forming a second insulating film. A method for manufacturing an active matrix substrate.

The step of forming the base insulating film includes a step of forming a third insulating film having a constant refractive index different from that of the first insulating film on the first insulating film, and forming a third insulating film. The refractive index is gradually or stepwise changed from the refractive index of the first insulating film to the refractive index of the third insulating film from the first insulating film side to the third insulating film side before the step of performing 7. A method of manufacturing an active matrix substrate according to claim 6, further comprising a step of forming four insulating films.

The substrate is a glass substrate,
The first insulating film is a silicon nitride film,
The step of forming the second insulating film is performed by a CVD method using SiH ₄ , N ₂ O, NH ₃ , H _2, and N ₂ as reaction gases, and in a state where the flow rate of SiH ₄ is constant, 8. The active film according to claim 6, wherein the second insulating film is formed while increasing the flow rates of NH ₃ , H ₂ and N ₂ gradually or stepwise relative to the flow rate of ₂ O. A method for manufacturing a matrix substrate.

The substrate is a glass substrate,
The first insulating film is a silicon nitride film and the third insulating film is a silicon oxide film,
The step of forming the fourth insulating film is performed by a CVD method using SiH ₄ , N ₂ O, NH ₃ , H _2, and N ₂ as reaction gases, and the flow rate of SiH ₄ is kept constant. 8. The active matrix substrate according to claim 7, wherein the fourth insulating film is formed while decreasing the flow rates of NH ₃ , H ₂ and N ₂ gradually or stepwise relative to the flow rate of ₂ O. Manufacturing method.

A method of manufacturing an electro-optical device having an electro-optical material between a pair of substrates facing each other,
One of the pair of substrates is an active matrix substrate,
The active matrix substrate, method of manufacturing an electro-optical device characterized in that it is produced by the production method of the active matrix substrate according to any one of claims 6 to 9.