JP3924384B2 - Thin film transistor - Google Patents

Thin film transistor Download PDF

Info

Publication number
JP3924384B2
JP3924384B2 JP25625298A JP25625298A JP3924384B2 JP 3924384 B2 JP3924384 B2 JP 3924384B2 JP 25625298 A JP25625298 A JP 25625298A JP 25625298 A JP25625298 A JP 25625298A JP 3924384 B2 JP3924384 B2 JP 3924384B2
Authority
JP
Japan
Prior art keywords
electrode
insulating film
film
interlayer insulating
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP25625298A
Other languages
Japanese (ja)
Other versions
JP2000091585A (en
Inventor
洋子 勝冶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25625298A priority Critical patent/JP3924384B2/en
Publication of JP2000091585A publication Critical patent/JP2000091585A/en
Application granted granted Critical
Publication of JP3924384B2 publication Critical patent/JP3924384B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶表示装置に用いられる薄膜トランジスタおよびその製造方法に関し、より詳しくは、画素毎に設けられる補助容量に関するものである。
【0002】
【従来の技術】
現代はIC、LSIに代表される半導体素子や、これらの半導体素子を組み込んだ電子機器あるいは家庭電化製品が開発、製造され市場で大量に販売されている。今日においてはテレビ受像機は勿論のこと、VTRやパーソナルコンピュータ等も広く一般に普及している。そして、これらの機器は年々高性能化しており、情報化社会の進展に伴って利用者に多くの情報を提供するツールとして現代社会において欠かすことのできないものとなっている。
【0003】
上述の機器類には多くの情報を利用者に的確に伝達するための情報を表示する手段、いわゆるディスプレイを備えているものが多いが、そのディスプレイの性能、特徴によって扱える情報の種類や情報量が左右されてしまうため、その開発動向等に強い関心が寄せられている。特に近年では、薄型で軽量、かつ低消費電力である利点を有したディスプレイとして液晶表示装置、中でも各画素電極毎に薄膜トランジスタ(以下、TFTと呼ぶ。)等の半導体素子を設け、各画素電極を制御するようにしたアクティブマトリクス型液晶表示装置が、解像度に優れ、鮮明な画像が得られる等の理由から注目されている。以下、この液晶表示装置に関して説明する。
【0004】
従来のアクティブマトリクス型液晶表示装置に用いられる半導体素子としては、非晶質シリコン薄膜からなるTFTが知られており、現在このTFTを搭載したアクティブマトリクス型液晶表示装置が数多く商品化されている。そして、このアクティブマトリクス型液晶表示装置は、OA機器や民生機器のディスプレイとして主流の位置を占めようとしている。
【0005】
一方、この非晶質シリコン薄膜を用いたTFTに代わる半導体素子として、画素電極を駆動させるための画素用TFTと、その画素用TFTを駆動させるためのTFT等からなる駆動回路部を一つの基板上に一体形成することができる可能性が有る多結晶シリコン薄膜を用いたTFTを形成する技術に大きな期待が寄せられている。
【0006】
多結晶シリコン薄膜は従来のTFTに用いられている非晶質シリコン薄膜に比べて高移動度を有しており、高性能なTFTを形成することが可能である。また、画素用TFTを駆動させるための駆動回路部を一つの安価なガラス基板等の上に一体形成することが実現されると、ICやLSIから構成される駆動回路基板を取り付ける必要がなくなり、従来に比べて製造コストが大幅に低減されることになる。
【0007】
このアクティブマトリクス型液晶表示装置には、画素電極にITO(indium tin oxide)等の透明導電性薄膜を用いた透過型液晶表示装置と、画素電極に金属等からなる反射電極を用いた反射型液晶表示装置とがある。本来、液晶表示装置は自発光型のディスプレイではないため、透過型液晶表示装置の場合には液晶表示装置の背後に照明装置、いわゆるバックライトを配置して、そこから入射される光によって表示を行っている。また、反射型液晶表示装置の場合には、外部からの入射光を反射電極によって反射させることによって表示を行っている。
【0008】
ところで、上述の液晶表示装置は、画素電極と対向基板側に設けられた共通電極との間に液晶層を挟持してコンデンサを形成し、画像信号に対応して画素電極の電位が一定期間、所定の電位に保持されることにより表示が行われている。しかしながら、TFTのオフ時のリーク電流等によるコンデンサから放電により、画素電極の電位が減衰して表示が劣化する場合がある。このような画素電極の電位の変動を防止するために、通常は上述のコンデンサに並列に補助容量を形成している。
【0009】
従来の補助容量の多くは、例えば図13に示すように、ゲート絶縁膜を補助容量を形成するための誘電体膜として用い、ゲート配線と同層に形成される容量配線またはゲート配線を一方の電極とし、ドレイン電極または画素電極間に誘電体膜を挟持することによって形成されていた。その理由としては、誘電体膜の形成がTFTの作製と同時に行え、しかも品質の良いゲート絶縁膜を誘電体膜に利用できるというものであった。このような方法によって補助容量を形成した例としては、例えば特公平1−33833号公報等が挙げられる。
【0010】
しかしながら、従来の方法ではゲート絶縁膜をそのまま補助容量を形成するための誘電体膜として用いるため、その製造方法は比較的簡便になるものの、TFTの性能を確保するため等の理由でゲート絶縁膜の膜厚等が一定の制約を受ける場合が多く、そのためゲート絶縁膜および誘電体膜として求められる性能を両立させることが容易ではなかった。また、ゲート配線と同層に容量配線を形成することになるため、フォトリソ工程およびエッチング工程の加工精度または画素の開口率を確保する上で十分な補助容量を形成するだけの容量電極面積を確保することが困難となり、それはTFT等の加工寸法が小さくなる程より顕著となる傾向にあった。
【0011】
以上のように、従来の方法では液晶表示装置の高精細化に伴い、十分な補助容量を形成することが極めて困難な状況になってきている。
【0012】
このため補助容量の形成を目的とした誘電体膜、容量電極の形成または補助容量の構造に関する技術開発が積極的に行われるようになり、例えば特開平5―216067号公報または特開平8―43859号公報等にも示されるように、画素電極と容量電極との間に誘電体層を挟持して補助容量を形成する方法が提案されている。この特開平5―216067号公報では、透明導電性薄膜であるITOによる容量電極を形成することが示されており、また特開平8―43859号公報では、ソース配線と同時に形成される電極層と画素電極の間で補助容量を形成することが示されている。
【0013】
【発明が解決しようとする課題】
上述のようにTFTのゲート絶縁膜を補助容量の誘電体膜と兼用しようとする場合には、双方に求められる機能を両立させることが容易ではなかった。つまり、ゲート絶縁膜として機能させるためには短絡等の不良が発生しない程度の絶縁性、耐圧等を確保することが優先され、しかもTFTの特性を良好にするため、界面準位や固定電荷を減少させる必要があった。一方、誘電体膜として機能させるためには絶縁性、耐圧等もさることながら、画素電極の電位を保持することができるだけの容量を形成できる高い誘電率を有する必要があった。
【0014】
そして、これら両方を同時に実現して初めて良好な表示特性と安定したTFT特性が得られるからである。例えば絶縁性、耐圧等を優先してゲート絶縁膜の膜厚を厚くすると補助容量を減少させ、表示特性を損なわせることになり、逆に補助容量を優先してゲート絶縁膜の膜厚を薄くすると十分な絶縁性、耐圧等を確保できなくなり、リーク、短絡等の不良を発生させてしまうことになる。従来ではTFT特性および不良発生防止の観点から、このゲート絶縁膜としては酸化シリコン膜(以下、SiO膜)を選択する場合が多かった。
【0015】
このような不都合を回避するため、例えば図14に示すように、上述したような画素電極と容量電極との間に誘電体層を挟持して補助容量を形成する方法が提案されている。例えば特開平5―216067号公報および特開平8―43859号公報には容量電極と画素電極との間に誘電体膜を挟持して補助容量を形成する方法が示されており、この方法によれば、TFTのゲート絶縁膜と補助容量を形成するための誘電体膜とを別々の絶縁膜で形成するため、補助容量の形成に適した膜厚および誘電率を有する絶縁膜を任意に選択して用いることができる。従って製造工程は若干増加するものの、補助容量形成に関しては自由度が大幅に増すことになる。
【0016】
しかし、このような方法は当然のごとく画素電極領域において補助容量を形成するものであり、そのため必然的に画素電極の下方に容量電極を形成することになる。上述の特開平5―216067号公報では容量電極として膜厚1500Å(150nm)程度のITO膜を用い、その上に膜厚2000Å(200nm)程度の窒化シリコン膜(以下、SiNx膜)を堆積することが示されている。また、特開平8―43859号公報では膜厚3000Å(300nm)程度のアルミニウム膜を用いて容量電極を形成し、その上に膜厚2000Å(200nm)程度のSiNx膜を堆積することが示されている。このように、容量電極は金属膜等の導電性膜で形成されるが、断線等を防止するためにある程度の膜厚が必要であり、補助容量を十分に確保するために薄い誘電体膜を用いた場合はその部分で大きな段差が生じてしまう。また、仮に誘電体膜に樹脂等の有機膜を用いたとしても、その膜厚が2000Å(200nm)程度であれば容量電極による段差を軽減する効果は少なく、絶縁性が不足して画素電極と容量電極の短絡不良を発生させる虞れがある。
【0017】
上述のように、画素電極と容量電極との間に誘電体層を挟持して補助容量を形成すると、画素電極の表面の平坦性を維持することが困難となる。TFTに接続される画素電極の表面は可能な限り平坦であることが望ましく、画素電極の表面の平坦性が失われると、液晶分子の配向乱れが発生して表示品位が低下する。特に、反射型液晶表示装置においては、画素電極の表面の平坦性が失われると、入射光の反射方向が不均一となり、輝度が低下する等、表示品位が著しく損なわれることになる。
【0018】
本発明は、上述したような問題点に鑑みてなされたものであり、その目的とするところは、製造上容易でかつ安定した十分な補助容量を得ることと画素電極の表面の平坦性を損なわないようにすることとを両立させ、良好な表示特性を有する表示装置を実現する薄膜トランジスタの構造およびその製造方法を提供することにある。
【0019】
【課題を解決するための手段】
本発明の薄膜トランジスタは、ゲート電極、不純物が注入された一対のコンタクト領域を含む活性層、該ゲート電極と活性層との間に設けられたゲート絶縁膜、該ゲート絶縁膜と前記ゲート電極を覆う第1の層間絶縁膜と該第1の層間絶縁膜を覆う第2の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の一方のコンタクト領域に接続されたソース電極、前記ゲート絶縁膜と第1の層間絶縁膜と第2の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の他方のコンタクト領域に接続されたドレイン電極および該ドレイン電極を覆う第3の層間絶縁膜に形成されたコンタクトホールを介して該ドレイン電極に接続された画素電極を有し、該画素電極の電位を保持するための補助容量を備えた薄膜トランジスタにおいて、前記補助容量が、前記第1の層間絶縁膜と第2の層間絶縁膜との間で、シリコンを主成分とする薄膜からなる前記活性層の各コンタクト領域に重畳しないように形成された容量電極と、前記ドレイン電極と、容量電極およびドレイン電極の間に挟持された前記第2の層間絶縁膜とにより構成されていることを特徴としており、そのことにより上記目的は達成される。
【0020】
このとき、前記第3の層間絶縁膜と画素電極との間には、第4の層間絶縁膜が挟持され、該第3の層間絶縁膜と第4の層間絶縁膜との間には、前記ゲート電極およびソース電極上を遮蔽するシールド電極が設けられ、前記ドレイン電極と前記シールド電極との間および前記シールド電極と前記画素電極との間には、第2および第3の補助容量が形成されていてもよい。
【0021】
以下、本発明の作用について説明する。
【0022】
本発明の薄膜トランジスタによれば、活性層よりも上層に形成した容量電極と、それよりも上層に形成したドレイン電極とによって層間絶縁膜を挟持して補助容量を形成するようにしている。即ち、補助容量を形成するための誘電体膜にゲート絶縁膜とは別の層間絶縁膜、例えばSiNx膜のように誘電率がSiO膜と比較して大きな層間絶縁膜を用いることが可能であるため、TFT特性等に影響を与えることなく十分な容量を形成することができる。
【0023】
また、ドレイン電極と画素電極との間のTFTを遮光するシールド電極を容量電極として使用し、容量電極とドレイン電極との間、ドレイン電極とシールド電極との間、及び、シールド電極と画素電極との間の合計3箇所で容量を形成しているため、小型高精細パネルにおいても十分な補助容量を確保することができる。
【0024】
【発明の実施の形態】
(実施の形態1)
以下、本発明の実施形態について説明する。図1は、本発明の実施形態に係るTFTの断面を示した概略図であり、また、図2は、本発明に実施形態に係るTFTの平面を示した概略図である。なお、図1は図2のA―A´で示された部分の断面を示したものである。
【0025】
本実施形態に係るTFTは、図1、図2に示されるように、概ね次のような構成となっている。ガラスなどの絶縁性基板1上にSiO膜などからなるベースコート膜2が堆積され、その上にシリコン薄膜からなるTFTの活性層3が所定の形状に形成されており、該活性層3上にはSiO膜などの絶縁膜が堆積されてゲート絶縁膜4が形成されている。この活性層3上には該ゲート絶縁膜4を挟んでアルミニウムなどの金属材料からなるゲート電極5が所定の形状に形成されている。
【0026】
ここで、この活性層3には不純物イオンが注入されたコンタクト領域6が形成されており、その上を覆う全面に絶縁膜を堆積して第1の層間絶縁膜7が形成されている。さらに、その上に所定の形状にパターニングされた容量電極8が形成され、少なくともこの容量電極8上を覆うように第2の層間絶縁膜9が形成されている。
【0027】
このコンタクト領域6の上方の層間絶縁膜7、9およびゲート絶縁膜4にはコンタクトホール10が開口されており、Alなどの金属材料からなるソース電極11およびドレイン電極12が形成されてコンタクト領域6にそれぞれ接続されている。
【0028】
この後、全面にポリイミド樹脂やアクリル樹脂などを塗布して樹脂絶縁膜13を形成し、この絶縁膜13にコンタクトホール14を開口して、ドレイン電極12に電気的に接続されるようにCr、Niなどの金属材料あるいはITOなどの透明導電性薄膜を堆積させ、所定の形状にパターニングして画素電極15を形成して本実施形態におけるTFTは完成する。
【0029】
このように、本実施形態に係るTFTは、図1、図2に示されるように、TFTのドレイン電極12と、その下方に誘電体膜を介して設けられた容量電極8とによって補助容量C1が形成されていることを特徴としている。そして、ドレイン電極12上には、表面の凹凸をほぼ平坦にするために十分な膜厚を有する樹脂膜等からなる絶縁膜13が形成されている。従って、画素電極15下に補助容量C1を形成しているにも拘わらず、画素電極15の表面は良好な平坦性を有している。
【0030】
ここで、本実施形態に係るTFTの製造工程に関してさらに詳細に説明する。図3(a)〜図5(f)は、本発明の実施形態に係るTFTの各製造工程における断面を示した工程図である。
【0031】
図3(a)に示されるように、ガラス等の基板1上にSiNx膜またはSiO膜もしくはこれらの膜の積層膜を、例えばプラズマ励起化学気相成長法(Plasma Enhanced Chemical Vapor Deposition:以下、プラズマCVD法と呼ぶ。)により、100nm〜500nm堆積し、ベースコート膜2を形成する。なお、基板1としては高歪点を有するアルミノホウ珪酸ガラス等を用いることができるが、本発明は基板の材質等に何ら影響を受けるものではなく、ガラス以外の材質であっても必要に応じて基板1として用いることが可能である。例えば、石英基板やシリコンウェハ等を用いても差し支えない。
【0032】
次いで、非晶質シリコン薄膜等の半導体薄膜を、例えばプラズマCVD法で25nm〜200nm、望ましくは30nm〜70nm程度の膜厚に堆積し、加熱処理を施して多結晶シリコン薄膜による半導体層3を形成する。加熱処理の方法は熱アニール法やレーザアニール法等を用いることができ、加熱処理の方法を特に限定する必要はない。また、半導体層3は多結晶シリコン薄膜以外にも非晶質シリコン薄膜、微結晶シリコン薄膜等のシリコンを主成分とした半導体材料などを用いることができる。
【0033】
次に、図3(b)に示されるように、半導体層3を島状にパターニングした後、TEOS(テトラエチルオルソシリケート)等の有機シラン材料を用いてSiO膜を約100nm程度堆積し、ゲート絶縁膜4を形成する。このゲート絶縁膜4は、プラズマCVD法、常圧CVD法、スパッタ法等で成膜してもよい。次いで、ゲート絶縁膜4上に金属薄膜を、例えばスパッタリング法により200nm〜400nm程度堆積し、その後所定の形状にパターニングしてゲート電極5を形成する。金属薄膜としてはアルミニウム合金等を用いることができる。
【0034】
次に図4(c)に示されるように、ゲート電極5の上方から不純物イオン、例えばリン等のV族元素もしくはその化合物、またはボロン等のIII族元素もしくはその化合物を加速電圧50keV〜100keVでイオン注入し、半導体層3にコンタクト領域6を形成する。本実施形態ではゲート電極5をマスクとして自己整合的にコンタクト領域6を形成するようにしたが、レジスト等で不純物注入マスクを形成して不純物を導入するようにしてもよい。次いで、ゲート電極5を含む全面にSiNx膜を、例えばプラズマCVD法により300nm〜500nm程度堆積して第1の層間絶縁膜7を形成する。
【0035】
次に、図4(d)に示されるように、チタン等の金属薄膜を、例えばスパッタリング法により150nm程度堆積し、その後所定の形状にパターニングして容量電極8を形成する。この容量電極8はパターニングする際に端部にテーパを設け、段差が急峻にならないようにすることも有効である。この容量電極8としては、アルミニウムとチタンまたはその他の金属との多層膜を用いても差し支えない。また、この容量電極8は、ソース配線に平行して形成される。図示していないが、容量電極8から延びた配線は、表示領域の外側で束ねられ、対向基板側の共通電極と同電位になるように接続される。次いで、少なくとも容量電極8上を覆うように、SiNx膜を例えばプラズマCVD法により60nm程度堆積し、補助容量形成のための誘電体膜である第2の層間絶縁膜9を形成する。
【0036】
次に、図5(e)に示されるように、半導体層3のコンタクト領域7上の絶縁膜にコンタクトホール10を開口し、金属薄膜を例えばスパッタリング法により堆積し、その後所定の形状にパターニングしてソース電極11およびドレイン電極12を形成する。このソース電極11およびドレイン電極12にはアルミニウム合金またはアルミニウム合金とチタン等の高融点金属との積層膜を用いることができる。こうして形成されたドレイン電極12のうちの第2の層間絶縁膜9を介して容量電極8と重なる部分は、補助容量を構成する一方の電極を兼ねている。また、ソース電極11は信号の遅延を最小限に抑えるため、可能な限り抵抗を小さくする必要があり、500nm〜800nm程度の膜厚となるように形成することが望ましい。
【0037】
本実施形態では、補助容量を構成する一方の電極をドレイン電極12の一部を延長させて形成する例を示したが、TFTのソース電極11およびドレイン電極12と切り離された別個のパターンとして形成し、後に接続するようにしてもよい。また、本実施形態のように、ソース電極11およびドレイン電極12と同時に形成すると、工程を簡略にする効果がありその方が望ましいが、仮に別々に形成したとしても補助容量の形成自体に影響を及ぼすものではない。
【0038】
次に、図5(f)に示されるように、ソース電極11およびドレイン電極12を含む全面に第3の層間絶縁膜13を成膜する。次いで、ドレイン電極12上の第3の層間絶縁膜13にコンタクトホール14を開口し、ITO(インジウム錫酸化膜)等の透明導電性薄膜または金属薄膜を、例えばスパッタリング法により50〜100nm堆積し、その後所定の形状にパターニングして画素電極15を形成する。第3の層間絶縁膜13は、画素電極15の表面を平坦化することを目的とした膜であり、本実施形態ではアクリル樹脂を用いたが、その材質は特に限定されるものではない。
【0039】
本実施形態では、第1の層間絶縁膜7および第2の層間絶縁膜9をSiNx膜で形成する例を示したが、これはSiNx膜の誘電率(5.5〜7.0)が高く、面積当たりの容量を大きくすることができ、そのことから容量を形成する誘電体膜として好適であると考えられるからである。しかしながら、層間絶縁膜は絶縁性や成膜の容易性等を考慮して適宜決定すればよく、これに限定されるものではない。従って、層間絶縁膜としては、SiO膜、酸化アルミニウム膜(以下、Al膜)等を用いてもよい。また、材料、膜厚等は一例を示したものであり、これに限定されるものではなく、適宜決定すればよい事項である。
【0040】
以上のように本実施形態は、従来のようにゲート絶縁膜を誘電体膜として兼用するのではなく、容量を形成するために専用の誘電体膜を用いるものである。従ってTFTへの影響を考慮することなく、必要とする容量を形成するために様々な材料の中から最適な誘電体膜を選択し、用いることができる。
【0041】
また、補助容量をドレイン電極よりも下層に形成する構造であるため、誘電体膜および容量電極が比較的厚い膜厚を有するドレイン電極を乗り越えることがない。従って、容量形成部で容量電極が断線する等の不良が発生する危険性が殆どなく、誘電体膜に対しても高い段差被覆性を要求する必要もない。
【0042】
また、容量電極はソース配線に平行して形成されるため、ゲート配線と交差する部分で容量が形成されるが、ソース配線の負荷となる寄生容量が増大する等の影響は殆どない。
【0043】
また、容量電極はゲート配線と交差するが、ゲート配線上のゲート絶縁膜と第1の層間絶縁膜によってゲート配線による急峻な段差はかなり緩和されており、その部分での断線の可能性は極めて少なくなっている。
【0044】
また、容量電極は信号配線等に比較して、それ自身が低抵抗である必要性が少なく、そのため膜厚を厚く形成しなくてもよい。従って、容量電極を形成したことによる急峻な段差を生じさせることがなく、誘電体膜によって容易に被覆することができ、上層に形成される第2の電極の断線を防止することができる。更に容量電極にテーパーを設けることでその効果は更に向上する。
【0045】
このように本実施形態によれば、ソース電極よりも下層に補助容量を形成する構造であるため、画素電極表面の平坦性を損なうことなく、少ない面積で十分な補助容量を形成することが可能になる。また、ソース電極およびドレイン電極の上層に容量電極を形成する場合に比較して、段差が著しく小さくなり、断線等が発生しにくい構造である。
【0046】
(実施形態2)
以下、本発明の他の実施形態について説明する。図6は、本発明の実施形態に係るTFTの断面を示した概略図であり、また、図7は、本発明の実施形態に係るTFTの平面を示した概略図である。なお、図6は図7のA―A´で示された部分の断面を示したものである。
【0047】
本実施形態に係るTFTは、図6、図7に示されるように、概ね次のような構成となっている。ガラスなどの絶縁性基板1上にSiO膜などからなるベースコート膜2が堆積され、その上にシリコン薄膜からなるTFTの活性層3が所定の形状に形成されており、該活性層3上にはSiO膜などの絶縁膜が堆積されてゲート絶縁膜4が形成されている。この活性層3上には該ゲート絶縁膜4を挟んでアルミニウムなどの金属材料からなるゲート電極5が所定の形状に形成されている。
【0048】
ここで、この活性層3には不純物イオンが注入されたコンタクト領域6が形成されており、その上を覆う全面に絶縁膜を堆積して第1の層間絶縁膜7が形成されている。さらに、その上に所定の形状にパターニングされた容量電極8が形成され、少なくともこの容量電極8上を覆うように第2の層間絶縁膜9が形成されている。
【0049】
このコンタクト領域6の上方の層間絶縁膜7、9およびゲート絶縁膜4にはコンタクトホール10が開口されており、Alなどの金属材料からなるソース電極11およびドレイン電極12が形成されてコンタクト領域6にそれぞれ接続されている。
【0050】
そして、全面に絶縁膜を堆積して第3の層間絶縁膜13が形成され、さらにその上に所定の形状にパターニングされたシールド電極16が形成されて、このシールド電極16上を少なくとも覆うように第4の層間絶縁膜17が形成されている。
【0051】
また、ドレイン電極12の上方の第3および第4の層間絶縁膜13、17にはコンタクトホール14が開口されており、ドレイン電極12に電気的に接続するように金属材料あるいは透明導電性薄膜を堆積して画素電極15が形成され、これにより本実施形態におけるTFTは完成する。
【0052】
このように、本実施形態に係るTFTは、図6、図7に示されるように、TFTのドレイン電極12とその下方に誘電体膜を介して設けられた容量電極8とによって補助容量C1が形成されているとともに、TFTのドレイン電極12とその上方に誘電体膜を介して設けられたシールド電極16とによって補助容量C2が、シールド電極16とその上方に誘電体膜を介して設けられた画素電極15とによって補助容量C3がそれぞれ形成されていることを特徴としている。
【0053】
ここで、本実施形態に係るTFTの製造工程に関してさらに詳細に説明する。図8(a)〜(b)は、本発明の実施形態に係るTFTの各製造工程における断面を示した工程図である。なお、本実施形態におけるTFTは、ドレイン電極12によって補助容量C1を形成するまでの製造工程が上述した実施形態1と同様であるため、ここではその部分までの詳細な説明は省略する。
【0054】
図8(a)に示されるように、容量電極8、第2の層間絶縁膜9、ソース電極11およびドレイン電極12を所定の膜厚、形状に形成した後、第3の層間絶縁膜13を成膜する。次いで、第3の層間絶縁膜13上に金属薄膜からなる遮光および電界を遮蔽する機能を有するシールド電極16を概ね200nm程度の膜厚に形成する。このシールド電極16は、図7に示されるように、ゲート電極5上およびソース電極11上を遮蔽するように配置されている。
【0055】
通常ゲート電極5等の配線付近には電界が生じており、これらの配線近傍に配置される画素電極15は少なからずその影響を受けることになる。この影響とは、電極および配線から生じる電界により、画素電極15の特に配線に沿う部分において電界の乱れが発生する状態のことであり、これに伴いその部分での液晶分子の配列が損なわれてしまうというものである。また、ソース電極11と画素電極15との間で容量が形成されると、その大きさによってはクロストーク等の表示上の問題を引き起こす場合もある。しかしながら、本実施形態のようにシールド電極16をゲート電極5上およびソース電極11上を遮蔽するように配置することより、電極および配線から生じる電界が遮断され、画素電極15への影響を抑制する効果が得られると共に、クロストークの発生を防止することができる。
【0056】
なお、このシールド電極16を構成する金属薄膜は特に限定されるものではなく、また、膜厚も適宜決定すればよい。但し、膜厚が薄すぎると遮光性が低下し抵抗も高くなってしまうため、150nm〜200nmまたはそれ以上の膜厚を有していることが望ましい。図示されていないが、このシールド電極16は対向基板側に形成された共通電極に接続される。
【0057】
次に、図8(b)に示されるように、シールド電極16上を含む全面に第4の層間絶縁膜17を成膜し、第3の層間絶縁膜13および第4の層間絶縁膜17にドレイン電極12に達するコンタクトホール14を開口した後、ITOまたは金属薄膜を成膜し、所定の形状にパターニングして画素電極15を形成する。
【0058】
本実施形態によれば、シールド電極16は共通電極に接続されており、容量電極としての機能も有している。従って、補助容量はシールド電極16と画素電極15との間、およびシールド電極16とドレイン電極12との間にも形成され、下層の容量電極8とドレイン電極12との間に形成される補助容量と合わせて大きな容量を確保することが可能になる。
【0059】
(実施形態3)
以下、本発明の他の実施形態について説明する。図9は、本発明の実施形態に係るTFTの断面を示した概略図であり、また、図10は、本発明の実施形態に係るTFTの平面を示した概略図である。なお、図9は図10のA―A´で示された部分の断面を示したものである。
【0060】
本実施形態に係るTFTは、図9、図10に示されるように、概ね次のような構成となっている。ガラスなどの絶縁性基板1上にSiO膜などからなるベースコート膜2が堆積され、その上にシリコン薄膜からなるTFTの活性層3が所定の形状に形成されており、該活性層3上にはSiO膜などの絶縁膜が堆積されてゲート絶縁膜4が形成されている。この活性層3上には該ゲート絶縁膜4を挟んでアルミニウムなどの金属材料からなるゲート電極5が所定の形状に形成されている。
【0061】
ここで、この活性層3には不純物イオンが注入されたコンタクト領域6が形成されており、その上を覆う全面に絶縁膜を堆積して第1の層間絶縁膜7が形成されている。さらに、その上に所定の形状にパターニングされた容量電極8が形成され、この容量電極8上を覆うように陽極酸化膜18が形成されている。
【0062】
このコンタクト領域6の上方の層間絶縁膜7、9およびゲート絶縁膜4にはコンタクトホール10が開口されており、Alなどの金属材料からなるソース電極11およびドレイン電極12が形成されてコンタクト領域6にそれぞれ接続されている。
【0063】
この後、全面にポリイミド樹脂やアクリル樹脂などを塗布して樹脂絶縁膜13を形成し、この絶縁膜13にコンタクトホール14を開口して、ドレイン電極12に電気的に接続されるようにCr、Niなどの金属材料あるいはITOなどの透明導電性薄膜を堆積させ、所定の形状にパターニングして画素電極15を形成して本実施形態におけるTFTは完成する。
【0064】
このように、本実施形態に係るTFTは、図9、図10に示されるように、TFTのドレイン電極12と、その下方に誘電体膜を介して設けられた容量電極8とによって補助容量C1が形成されていることを特徴としており、さらに、この補助容量を形成するための誘電体膜を容量電極を陽極酸化することによって形成したことを特徴としている。
【0065】
ここで、本実施形態に係るTFTの製造工程に関してさらに詳細に説明する。図11(a)〜12(d)は、本発明の実施形態に係るTFTの各製造工程における断面を示した工程図である。なお、本実施形態におけるTFTは、第1の層間絶縁膜を形成するまでの製造工程が上述した実施形態1と同様であるため、ここではその部分までの詳細な説明は省略する。
【0066】
図11(a)に示されるように、タンタル、アルミニウム等の陽極酸化が可能な金属薄膜を、例えばスパッタリング法により150nm程度堆積し、その後所定の形状にパターニングして容量電極8を形成する。この容量電極8はパターニングする際に端部にテーパを設け、段差が急峻にならないようにすることも有効である。また、この容量電極8は、ソース配線に平行して形成される。図示していないが、容量電極8から延びた配線は、表示領域の外側で束ねられ、対向基板側の共通電極と同電位になるように接続される。
【0067】
次に、図11(b)に示されるように、容量電極8を陽極酸化して、表面に陽極酸化膜18を形成する。この陽極酸化膜18は補助容量形成のための誘電体膜となる。このような陽極酸化の際の電解液としては、タンタルの場合にはクエン酸水溶液、酒石酸水溶液、ホウ酸水溶液等を用いることができ、また、アルミニウムの場合には酒石酸とエチレングリコールによる水溶液等を用いることができる。なお、アルミニウムの場合は弱電解質溶液を用いることにより、無孔質絶縁膜を形成することができる。そして、膜厚については印加電圧によって制御することができる。
【0068】
次に、図12(c)に示されるように、半導体層3のコンタクト領域6上の絶縁膜にコンタクトホール10を開口し、金属薄膜を例えばスパッタリング法により堆積し、その後所定の形状にパターニングしてソース電極11およびドレイン電極12を形成する。このソース電極11およびドレイン電極12としては、アルミニウム合金またはアルミニウム合金とチタン等の高融点金属との積層膜を用いることができる。こうして形成されたドレイン電極12のうちの陽極酸化膜18を介して容量電極8と重なる部分は、補助容量を構成する一方の電極を兼ねている。また、ソース電極11は信号の遅延を最小限に抑えるため、可能な限り抵抗を小さくする必要があり、配線の幅を考慮すると500nm〜800nm程度の膜厚となるように形成することが望ましい。
【0069】
次に、図12(d)に示されるように、ソース電極11およびドレイン電極12を含む全面に第3の層間絶縁膜13を成膜する。次いで、ドレイン電極12上の第3の層間絶縁膜13にコンタクトホール14を開口し、ITO(インジウム錫酸化膜)または金属薄膜を、例えばスパッタリング法により50〜100nm堆積し、その後所定の形状にパターニングして画素電極15を形成する。この第3の層間絶縁膜13は、画素電極15の表面を平坦化することを目的とした膜であり、本実施形態ではアクリル樹脂を用いたが、その材質は特に限定されるものではない。
【0070】
このような本実施形態によれば、補助容量を形成するための誘電体膜を容量電極を陽極酸化することによって形成した陽極酸化膜により形成しているため、容量電極に対して自己整合的に誘電体膜を形成することができる。即ち、補助容量を形成する領域以外に絶縁膜が形成されず、その領域を透過する光を必要以上に減衰させることがなく、そのため表示の明るさを低下させることがなくなる。また、陽極酸化によって形成された膜は、当然の如く容量電極に密着しているため、被覆性が良好である。さらに、印加電圧を制御することによってある程度容易に膜厚を設定することができるため設備も簡便となり、TFTを製造する上で利点が多い。
【0071】
なお、上述した実施形態1から実施形態3では、コプラナ型TFTを例示して説明したが、本発明に用いられるTFTはこれに限定されるものではなく、例えばボトムゲート型TFTにも容易に適用することが可能である。
【0072】
【発明の効果】
上述したように、本発明は良好な表示品位を有する液晶表示装置を提供するものであり、そのために必要となるTFTの補助容量を形成する際の課題を解決するものである。
【0073】
本発明によればTFTのゲート電極とソース電極との間の層間絶縁膜を2層構造とし、この2層の層間絶縁膜の間に容量電極を形成して、ソース電極と同時に形成されたドレイン電極と容量電極との間で補助容量を形成しているため、補助容量を形成するための誘電体膜がTFTの特性等に直接的に影響を及ぼすことがなく、誘電率の高い任意の絶縁膜を用いて補助容量を形成することが可能となっている。従って画素サイズが小さな液晶表示装置であっても、十分な補助容量を形成することが可能になり、良好な表示品位が得られるようになると共にTFTを製造する際の制約を大幅に緩和することが可能となっている。
【0074】
また、TFTのドレイン電極よりも下方の領域で補助容量を形成する構造であるため、ドレイン電極と画素電極との間には表面の平坦性を促進する膜を配することができ、そのため最上層に形成される画素電極の表面に不要な凹凸を生じさせることがなくなる。従って画素電極表面の凹凸による液晶分子の配向乱れが発生することがなく、良好な表示品位を実現することが可能となっている。
【0075】
以上のように、本発明の薄膜トランジスタは、補助容量を形成する際の課題であった補助容量形成とTFT特性の維持および画素電極表面の平坦性の確保の両立を実現するものであり、今後の情報化社会に欠かすことのできない画像表示装置、とりわけ液晶表示装置あるいはそれを搭載した携帯機器等の性能や付加価値の向上に大きな効果を奏するものである。
【図面の簡単な説明】
【図1】 図1は、本発明の実施形態1に係るTFTを示す断面図である。
【図2】 図2は、本発明の実施形態1に係るTFTを示す平面図である。
【図3】 図3(a)(b)は、本発明の実施形態1に係るTFTの製造工程を示す断面図である。
【図4】 図4(c)(d)は、本発明の実施形態1に係るTFTの製造工程を示す断面図である。
【図5】 図5(e)(f)は、本発明の実施形態1に係るTFTの製造工程を示す断面図である。
【図6】 図6は、本発明の実施形態2に係るTFTを示す断面図である。
【図7】 図7は、本発明の実施形態2に係るTFTを示す平面図である。
【図8】 図8(a)(b)は、本発明の実施形態2に係るTFTの製造工程を示す断面図である。
【図9】 図9は、本発明の実施形態3に係るTFTを示す断面図である。
【図10】 図10は、本発明の実施形態3に係るTFTを示す平面図である。
【図11】 図11(a)(b)は、本発明の実施形態3に係るTFTの製造工程を示す断面図である。
【図12】 図12(c)(d)は、本発明の実施形態3に係るTFTの製造工程を示す断面図である。
【図13】 図13は、従来のTFTの一例を示す断面図である。
【図14】 図14は、従来のTFTの一例を示す断面図である。
【符号の説明】
1 基板
2 ベースコート膜
3 半導体層
4 ゲート絶縁膜
5 ゲート電極
6 コンタクト領域
7 第1の層間絶縁膜
8 容量電極
9 第2の層間絶縁膜
10 コンタクトホール
11 ソース電極
12 ドレイン電極
13 第3の層間絶縁膜
14 コンタクトホール
15 画素電極
16 シールド電極
17 第4の層間絶縁膜
18 陽極酸化膜
C1 補助容量
C2 補助容量
C3 補助容量
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film transistor used in an active matrix liquid crystal display device and a method for manufacturing the same, and more particularly to an auxiliary capacitor provided for each pixel.
[0002]
[Prior art]
Nowadays, semiconductor elements typified by IC and LSI, electronic devices or home appliances incorporating these semiconductor elements have been developed, manufactured and sold in large quantities in the market. Today, not only television receivers but also VTRs and personal computers are widely used. These devices are becoming more sophisticated year by year, and are indispensable in the modern society as a tool for providing a lot of information to users as the information society advances.
[0003]
Many of the above-mentioned devices are equipped with a means for displaying information for accurately transmitting a large amount of information to the user, a so-called display, but the type and amount of information that can be handled depending on the performance and characteristics of the display. Therefore, there is a strong interest in development trends. In particular, in recent years, a liquid crystal display device, particularly a semiconductor element such as a thin film transistor (hereinafter referred to as TFT), is provided for each pixel electrode as a display having an advantage of being thin, light, and low power consumption. An active matrix type liquid crystal display device which is controlled is attracting attention because it has a high resolution and a clear image can be obtained. Hereinafter, the liquid crystal display device will be described.
[0004]
As a semiconductor element used in a conventional active matrix liquid crystal display device, a TFT made of an amorphous silicon thin film is known, and many active matrix liquid crystal display devices on which this TFT is mounted are commercialized. And this active matrix type liquid crystal display device is going to occupy a mainstream position as a display of OA equipment and consumer equipment.
[0005]
On the other hand, as a semiconductor element that replaces the TFT using the amorphous silicon thin film, a driving circuit unit including a pixel TFT for driving the pixel electrode and a TFT for driving the pixel TFT is formed on one substrate. There is a great expectation for a technique for forming a TFT using a polycrystalline silicon thin film that can be integrally formed thereon.
[0006]
The polycrystalline silicon thin film has higher mobility than the amorphous silicon thin film used in the conventional TFT, and it is possible to form a high performance TFT. In addition, when it is realized that the driving circuit unit for driving the pixel TFT is integrally formed on one inexpensive glass substrate or the like, it is not necessary to attach a driving circuit substrate made of IC or LSI. The manufacturing cost is greatly reduced compared to the conventional case.
[0007]
In this active matrix liquid crystal display device, a transmissive liquid crystal display device using a transparent conductive thin film such as ITO (indium tin oxide) as a pixel electrode, and a reflective liquid crystal using a reflective electrode made of metal or the like as a pixel electrode. There is a display device. Originally, a liquid crystal display device is not a self-luminous display. Therefore, in the case of a transmissive liquid crystal display device, an illumination device, a so-called backlight is arranged behind the liquid crystal display device, and display is performed by light incident from there. Is going. In the case of a reflective liquid crystal display device, display is performed by reflecting incident light from the outside with a reflective electrode.
[0008]
By the way, the above-mentioned liquid crystal display device forms a capacitor by sandwiching a liquid crystal layer between the pixel electrode and the common electrode provided on the counter substrate side, and the potential of the pixel electrode corresponding to the image signal is a certain period. The display is performed by being held at a predetermined potential. However, there is a case where the display is deteriorated due to the potential of the pixel electrode being attenuated by discharge from the capacitor due to leakage current or the like when the TFT is off. In order to prevent such a variation in the potential of the pixel electrode, an auxiliary capacitor is usually formed in parallel with the above-described capacitor.
[0009]
Many conventional auxiliary capacitors use a gate insulating film as a dielectric film for forming an auxiliary capacitor, for example, as shown in FIG. The electrode was formed by sandwiching a dielectric film between the drain electrode or the pixel electrode. The reason is that the dielectric film can be formed simultaneously with the fabrication of the TFT, and a high-quality gate insulating film can be used as the dielectric film. An example of forming the auxiliary capacitor by such a method is, for example, Japanese Patent Publication No. 1-333833.
[0010]
However, in the conventional method, the gate insulating film is used as it is as a dielectric film for forming the auxiliary capacitance. Therefore, although the manufacturing method is relatively simple, the gate insulating film is used to ensure the TFT performance. In many cases, the film thickness and the like are subject to certain restrictions, so that it is not easy to achieve both the performance required for the gate insulating film and the dielectric film. In addition, since the capacitor wiring is formed in the same layer as the gate wiring, a capacitor electrode area sufficient to form a sufficient auxiliary capacitor for securing the processing accuracy of the photolithography process and the etching process or the aperture ratio of the pixel is secured. It became difficult to do this, and it tended to become more prominent as the processing dimensions of TFTs and the like became smaller.
[0011]
As described above, according to the conventional method, as the definition of the liquid crystal display device is increased, it has become extremely difficult to form a sufficient auxiliary capacity.
[0012]
For this reason, technical development relating to the formation of a dielectric film, a capacitor electrode, or the structure of an auxiliary capacitor for the purpose of forming an auxiliary capacitor has been actively conducted. As shown in Japanese Laid-Open Patent Publication No. 2000-228, etc., a method for forming an auxiliary capacitor by sandwiching a dielectric layer between a pixel electrode and a capacitor electrode has been proposed. In Japanese Patent Laid-Open No. 5-216067, it is shown that a capacitive electrode is formed of ITO, which is a transparent conductive thin film, and in Japanese Patent Laid-Open No. 8-43859, an electrode layer formed simultaneously with a source wiring is disclosed. It is shown that an auxiliary capacitor is formed between the pixel electrodes.
[0013]
[Problems to be solved by the invention]
As described above, when the gate insulating film of the TFT is used also as the dielectric film of the auxiliary capacitor, it is not easy to achieve both functions required for both. In other words, in order to function as a gate insulating film, priority is given to ensuring insulation, breakdown voltage, etc. that do not cause defects such as short circuits, and in order to improve TFT characteristics, interface states and fixed charges are set. There was a need to reduce. On the other hand, in order to function as a dielectric film, it is necessary to have a high dielectric constant capable of forming a capacitor capable of holding the potential of the pixel electrode, as well as insulation and breakdown voltage.
[0014]
This is because good display characteristics and stable TFT characteristics can be obtained only when both are realized at the same time. For example, if the thickness of the gate insulating film is increased with priority on insulation, withstand voltage, etc., the auxiliary capacity is reduced and the display characteristics are impaired. Conversely, the thickness of the gate insulating film is reduced with priority on the auxiliary capacity. As a result, sufficient insulation and breakdown voltage cannot be secured, and defects such as leakage and short-circuiting occur. Conventionally, a silicon oxide film (hereinafter referred to as SiO 2) is used as the gate insulating film from the viewpoint of TFT characteristics and prevention of defects. 2 In many cases, a film) was selected.
[0015]
In order to avoid such inconvenience, for example, as shown in FIG. 14, there has been proposed a method of forming an auxiliary capacitor by sandwiching a dielectric layer between the pixel electrode and the capacitor electrode as described above. For example, JP-A-5-216067 and JP-A-8-43859 disclose a method of forming an auxiliary capacitor by sandwiching a dielectric film between a capacitor electrode and a pixel electrode. For example, since the gate insulating film of the TFT and the dielectric film for forming the auxiliary capacitor are formed by separate insulating films, an insulating film having a film thickness and a dielectric constant suitable for forming the auxiliary capacitor is arbitrarily selected. Can be used. Therefore, although the manufacturing process is slightly increased, the degree of freedom for the formation of the auxiliary capacitance is greatly increased.
[0016]
However, such a method naturally forms an auxiliary capacitor in the pixel electrode region, and therefore, a capacitor electrode is inevitably formed below the pixel electrode. In the above-mentioned JP-A-5-216067, an ITO film having a film thickness of about 1500 mm (150 nm) is used as a capacitor electrode, and a silicon nitride film (hereinafter, SiNx film) having a film thickness of about 2000 mm (200 nm) is deposited thereon. It is shown. Japanese Patent Laid-Open No. 8-43859 shows that a capacitor electrode is formed using an aluminum film having a thickness of about 3000 mm (300 nm), and a SiNx film having a thickness of about 2000 mm (200 nm) is deposited thereon. Yes. As described above, the capacitor electrode is formed of a conductive film such as a metal film. However, a certain amount of film thickness is necessary to prevent disconnection and the like, and a thin dielectric film is used to sufficiently secure the auxiliary capacitance. If it is used, a large step will occur at that portion. Even if an organic film such as a resin is used for the dielectric film, if the film thickness is about 2000 mm (200 nm), the effect of reducing the step due to the capacitive electrode is small, and the insulation is insufficient and the pixel electrode. There is a possibility of causing a short circuit failure of the capacitor electrode.
[0017]
As described above, when the auxiliary capacitor is formed by sandwiching the dielectric layer between the pixel electrode and the capacitor electrode, it becomes difficult to maintain the flatness of the surface of the pixel electrode. The surface of the pixel electrode connected to the TFT is desirably as flat as possible. If the flatness of the surface of the pixel electrode is lost, the alignment of liquid crystal molecules is disturbed and the display quality is deteriorated. In particular, in the reflective liquid crystal display device, when the flatness of the surface of the pixel electrode is lost, the display quality is remarkably impaired, for example, the reflection direction of incident light becomes non-uniform and the luminance is lowered.
[0018]
The present invention has been made in view of the above-described problems. The object of the present invention is to obtain a sufficient auxiliary capacitance that is easy and stable in manufacturing and impairs the flatness of the surface of the pixel electrode. It is an object of the present invention to provide a thin film transistor structure that realizes a display device having good display characteristics and a manufacturing method thereof.
[0019]
[Means for Solving the Problems]
The thin film transistor of the present invention comprises a gate electrode, Includes a pair of contact regions implanted with impurities An active layer, a gate insulating film provided between the gate electrode and the active layer, One of the active layers through a contact hole formed in a laminated film of a first interlayer insulating film covering the gate insulating film and the gate electrode and a second interlayer insulating film covering the first interlayer insulating film Connected to the contact area of Source electrode, Connected to the other contact region of the active layer through a contact hole formed in a laminated film of the gate insulating film, the first interlayer insulating film, and the second interlayer insulating film Drain electrode and Through a contact hole formed in the third interlayer insulating film covering the drain electrode. In the thin film transistor having a pixel electrode connected to the drain electrode and having an auxiliary capacitor for holding the potential of the pixel electrode, the auxiliary capacitor includes: Between the first interlayer insulating film and the second interlayer insulating film, The active layer comprising a thin film mainly composed of silicon Formed so as not to overlap each contact area With capacitive electrode ,in front A drain electrode; The Sandwiched between the capacitor electrode and the drain electrode The second It is characterized by comprising an interlayer insulating film, and thereby the above object is achieved.
[0020]
At this time, A third interlayer insulating film; Between the pixel electrodes, 4th An interlayer insulating film is sandwiched between the Third interlayer insulating film and fourth interlayer insulating film Is provided between the drain electrode and the shield electrode and between the shield electrode and the pixel electrode. Three auxiliary capacitors may be formed.
[0021]
The operation of the present invention will be described below.
[0022]
According to the thin film transistor of the present invention, the storage capacitor is formed by sandwiching the interlayer insulating film between the capacitor electrode formed above the active layer and the drain electrode formed above the active layer. In other words, the dielectric film for forming the auxiliary capacitance has a dielectric constant of SiO2 such as an interlayer insulating film different from the gate insulating film, for example, a SiNx film. 2 Since an interlayer insulating film larger than the film can be used, a sufficient capacitance can be formed without affecting TFT characteristics and the like.
[0023]
Also, a shield electrode that shields the TFT between the drain electrode and the pixel electrode is used as a capacitor electrode, and between the capacitor electrode and the drain electrode, between the drain electrode and the shield electrode, and between the shield electrode and the pixel electrode. Since a capacity is formed at a total of three locations, a sufficient auxiliary capacity can be secured even in a small high-definition panel.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, embodiments of the present invention will be described. FIG. 1 is a schematic view showing a cross section of a TFT according to an embodiment of the present invention, and FIG. 2 is a schematic view showing a plane of the TFT according to the embodiment of the present invention. FIG. 1 shows a cross section of the portion indicated by AA ′ in FIG.
[0025]
As shown in FIGS. 1 and 2, the TFT according to the present embodiment has the following general configuration. SiO 2 on an insulating substrate 1 such as glass 2 A base coat film 2 made of a film or the like is deposited, on which a TFT active layer 3 made of a silicon thin film is formed in a predetermined shape. 2 An insulating film such as a film is deposited to form the gate insulating film 4. A gate electrode 5 made of a metal material such as aluminum is formed in a predetermined shape on the active layer 3 with the gate insulating film 4 interposed therebetween.
[0026]
Here, a contact region 6 into which impurity ions are implanted is formed in the active layer 3, and a first interlayer insulating film 7 is formed by depositing an insulating film over the entire surface. Further, a capacitor electrode 8 patterned in a predetermined shape is formed thereon, and a second interlayer insulating film 9 is formed so as to cover at least the capacitor electrode 8.
[0027]
Contact holes 10 are opened in the interlayer insulating films 7 and 9 and the gate insulating film 4 above the contact region 6, and a source electrode 11 and a drain electrode 12 made of a metal material such as Al are formed to form the contact region 6. Are connected to each.
[0028]
Thereafter, a resin insulating film 13 is formed by applying polyimide resin, acrylic resin, or the like on the entire surface, a contact hole 14 is opened in the insulating film 13, and Cr, so as to be electrically connected to the drain electrode 12. A metal material such as Ni or a transparent conductive thin film such as ITO is deposited and patterned into a predetermined shape to form the pixel electrode 15 to complete the TFT in this embodiment.
[0029]
Thus, as shown in FIGS. 1 and 2, the TFT according to this embodiment includes the auxiliary capacitor C1 by the drain electrode 12 of the TFT and the capacitor electrode 8 provided below the TFT via the dielectric film. It is characterized by being formed. On the drain electrode 12, an insulating film 13 made of a resin film or the like having a film thickness sufficient to make the surface unevenness substantially flat is formed. Therefore, the surface of the pixel electrode 15 has good flatness despite the formation of the auxiliary capacitor C1 under the pixel electrode 15.
[0030]
Here, the manufacturing process of the TFT according to this embodiment will be described in more detail. FIG. 3A to FIG. 5F are process diagrams showing cross sections in each manufacturing process of the TFT according to the embodiment of the present invention.
[0031]
As shown in FIG. 3A, a SiNx film or SiO2 is formed on a substrate 1 such as glass. 2 A base coat film 2 is formed by depositing a film or a stacked film of these films by, for example, a plasma enhanced chemical vapor deposition (hereinafter referred to as a plasma CVD method). In addition, although the aluminoborosilicate glass etc. which have a high strain point can be used as the board | substrate 1, this invention is not influenced at all by the material of a board | substrate, etc. Even if it is a material other than glass as needed. It can be used as the substrate 1. For example, a quartz substrate or a silicon wafer may be used.
[0032]
Next, a semiconductor thin film such as an amorphous silicon thin film is deposited to a film thickness of, for example, 25 nm to 200 nm, preferably about 30 nm to 70 nm by a plasma CVD method, and heat treatment is performed to form a semiconductor layer 3 of a polycrystalline silicon thin film. To do. As the heat treatment method, a thermal annealing method, a laser annealing method, or the like can be used, and the heat treatment method is not particularly limited. In addition to the polycrystalline silicon thin film, the semiconductor layer 3 can be made of a semiconductor material mainly composed of silicon such as an amorphous silicon thin film or a microcrystalline silicon thin film.
[0033]
Next, as shown in FIG. 3B, after patterning the semiconductor layer 3 into an island shape, SiO 2 is used using an organic silane material such as TEOS (tetraethylorthosilicate). 2 A film is deposited to a thickness of about 100 nm to form a gate insulating film 4. The gate insulating film 4 may be formed by plasma CVD, atmospheric pressure CVD, sputtering, or the like. Next, a metal thin film is deposited on the gate insulating film 4 to a thickness of about 200 nm to 400 nm, for example, by sputtering, and then patterned into a predetermined shape to form the gate electrode 5. An aluminum alloy or the like can be used as the metal thin film.
[0034]
Next, as shown in FIG. 4C, impurity ions such as a group V element such as phosphorus or a compound thereof, or a group III element such as boron or a compound thereof are applied at an acceleration voltage of 50 keV to 100 keV from above the gate electrode 5. Ions are implanted to form a contact region 6 in the semiconductor layer 3. In the present embodiment, the contact region 6 is formed in a self-aligning manner using the gate electrode 5 as a mask. However, an impurity implantation mask may be formed with a resist or the like to introduce impurities. Next, a SiNx film is deposited on the entire surface including the gate electrode 5 by a plasma CVD method, for example, to a thickness of about 300 nm to 500 nm to form a first interlayer insulating film 7.
[0035]
Next, as shown in FIG. 4D, a metal thin film of titanium or the like is deposited to a thickness of about 150 nm, for example, by sputtering, and then patterned into a predetermined shape to form the capacitor electrode 8. It is also effective to provide a taper at the end of the capacitor electrode 8 so that the step does not become steep. As the capacitor electrode 8, a multilayer film of aluminum and titanium or other metal may be used. The capacitor electrode 8 is formed in parallel with the source wiring. Although not shown, the wiring extending from the capacitor electrode 8 is bundled outside the display region and connected so as to have the same potential as the common electrode on the counter substrate side. Next, a SiNx film is deposited to a thickness of about 60 nm, for example, by plasma CVD so as to cover at least the capacitor electrode 8, and a second interlayer insulating film 9 which is a dielectric film for forming an auxiliary capacitor is formed.
[0036]
Next, as shown in FIG. 5 (e), a contact hole 10 is opened in the insulating film on the contact region 7 of the semiconductor layer 3, a metal thin film is deposited by sputtering, for example, and then patterned into a predetermined shape. Thus, the source electrode 11 and the drain electrode 12 are formed. As the source electrode 11 and the drain electrode 12, an aluminum alloy or a laminated film of an aluminum alloy and a refractory metal such as titanium can be used. The portion of the drain electrode 12 thus formed that overlaps the capacitor electrode 8 via the second interlayer insulating film 9 also serves as one electrode constituting the auxiliary capacitor. Further, the source electrode 11 needs to have a resistance as small as possible in order to minimize signal delay, and is preferably formed to have a thickness of about 500 nm to 800 nm.
[0037]
In this embodiment, an example in which one electrode constituting the auxiliary capacitor is formed by extending a part of the drain electrode 12 is shown, but it is formed as a separate pattern separated from the source electrode 11 and the drain electrode 12 of the TFT. However, it may be connected later. In addition, as in this embodiment, forming the source electrode 11 and the drain electrode 12 simultaneously has the effect of simplifying the process, which is desirable, but even if formed separately, the formation of the auxiliary capacitance itself is affected. It does not affect.
[0038]
Next, as shown in FIG. 5F, a third interlayer insulating film 13 is formed on the entire surface including the source electrode 11 and the drain electrode 12. Next, a contact hole 14 is opened in the third interlayer insulating film 13 on the drain electrode 12, and a transparent conductive thin film or metal thin film such as ITO (indium tin oxide film) is deposited by sputtering, for example, by 50 to 100 nm. Thereafter, the pixel electrode 15 is formed by patterning into a predetermined shape. The third interlayer insulating film 13 is a film for the purpose of flattening the surface of the pixel electrode 15, and although acrylic resin is used in the present embodiment, the material is not particularly limited.
[0039]
In the present embodiment, an example is shown in which the first interlayer insulating film 7 and the second interlayer insulating film 9 are formed of SiNx films, but this has a high dielectric constant (5.5 to 7.0) of the SiNx films. This is because the capacitance per area can be increased, which is considered to be suitable as a dielectric film for forming the capacitance. However, the interlayer insulating film may be appropriately determined in consideration of the insulating properties, the ease of film formation, and the like, and is not limited to this. Therefore, as the interlayer insulating film, SiO 2 Film, aluminum oxide film (hereinafter referred to as Al 2 O 3 A film) or the like may be used. In addition, the material, the film thickness, and the like are examples, and are not limited thereto, and may be determined as appropriate.
[0040]
As described above, this embodiment does not use the gate insulating film as a dielectric film as in the prior art, but uses a dedicated dielectric film to form a capacitor. Therefore, an optimum dielectric film can be selected and used from various materials in order to form a required capacitance without considering the influence on the TFT.
[0041]
In addition, since the auxiliary capacitance is formed below the drain electrode, the dielectric film and the capacitance electrode do not get over the drain electrode having a relatively thick film thickness. Therefore, there is almost no risk of occurrence of defects such as disconnection of the capacitor electrode in the capacitor forming portion, and it is not necessary to require a high step coverage for the dielectric film.
[0042]
Further, since the capacitor electrode is formed in parallel with the source wiring, a capacitance is formed at a portion intersecting with the gate wiring, but there is almost no influence such as an increase in parasitic capacitance serving as a load on the source wiring.
[0043]
The capacitor electrode intersects with the gate wiring, but the steep step due to the gate wiring is considerably mitigated by the gate insulating film and the first interlayer insulating film on the gate wiring, and the possibility of disconnection at that portion is extremely high. It is running low.
[0044]
In addition, the capacitance electrode is less required to have a low resistance as compared with the signal wiring or the like, and therefore, it is not necessary to form a thick film. Therefore, a steep step due to the formation of the capacitor electrode is not generated, and it can be easily covered with the dielectric film, and disconnection of the second electrode formed in the upper layer can be prevented. Furthermore, the effect is further improved by providing the capacitor electrode with a taper.
[0045]
As described above, according to this embodiment, since the auxiliary capacitance is formed below the source electrode, it is possible to form a sufficient auxiliary capacitance with a small area without impairing the flatness of the surface of the pixel electrode. become. Further, as compared with the case where a capacitor electrode is formed over the source electrode and the drain electrode, the level difference is remarkably reduced, and disconnection or the like hardly occurs.
[0046]
(Embodiment 2)
Hereinafter, other embodiments of the present invention will be described. FIG. 6 is a schematic diagram showing a cross section of a TFT according to an embodiment of the present invention, and FIG. 7 is a schematic diagram showing a plane of the TFT according to an embodiment of the present invention. FIG. 6 shows a cross section of the portion indicated by AA ′ in FIG.
[0047]
As shown in FIGS. 6 and 7, the TFT according to the present embodiment has the following configuration. SiO 2 on an insulating substrate 1 such as glass 2 A base coat film 2 made of a film or the like is deposited, on which a TFT active layer 3 made of a silicon thin film is formed in a predetermined shape. 2 An insulating film such as a film is deposited to form the gate insulating film 4. A gate electrode 5 made of a metal material such as aluminum is formed in a predetermined shape on the active layer 3 with the gate insulating film 4 interposed therebetween.
[0048]
Here, a contact region 6 into which impurity ions are implanted is formed in the active layer 3, and a first interlayer insulating film 7 is formed by depositing an insulating film over the entire surface. Further, a capacitor electrode 8 patterned in a predetermined shape is formed thereon, and a second interlayer insulating film 9 is formed so as to cover at least the capacitor electrode 8.
[0049]
Contact holes 10 are opened in the interlayer insulating films 7 and 9 and the gate insulating film 4 above the contact region 6, and a source electrode 11 and a drain electrode 12 made of a metal material such as Al are formed to form the contact region 6. Are connected to each.
[0050]
Then, an insulating film is deposited on the entire surface to form a third interlayer insulating film 13, and a shield electrode 16 patterned in a predetermined shape is further formed thereon so as to cover at least the shield electrode 16. A fourth interlayer insulating film 17 is formed.
[0051]
Further, a contact hole 14 is opened in the third and fourth interlayer insulating films 13 and 17 above the drain electrode 12, and a metal material or a transparent conductive thin film is formed so as to be electrically connected to the drain electrode 12. The pixel electrode 15 is formed by depositing, whereby the TFT in this embodiment is completed.
[0052]
Thus, as shown in FIGS. 6 and 7, the TFT according to the present embodiment has an auxiliary capacitance C1 due to the drain electrode 12 of the TFT and the capacitive electrode 8 provided below the dielectric electrode. The auxiliary capacitance C2 is provided via the dielectric film by the drain electrode 12 of the TFT and the shield electrode 16 provided above the dielectric electrode through the dielectric film. An auxiliary capacitor C3 is formed by the pixel electrode 15, respectively.
[0053]
Here, the manufacturing process of the TFT according to this embodiment will be described in more detail. 8A to 8B are process diagrams showing cross sections in each manufacturing process of the TFT according to the embodiment of the present invention. In the TFT of this embodiment, the manufacturing process until the auxiliary capacitor C1 is formed by the drain electrode 12 is the same as that of Embodiment 1 described above, and thus detailed description thereof is omitted here.
[0054]
As shown in FIG. 8A, after the capacitor electrode 8, the second interlayer insulating film 9, the source electrode 11 and the drain electrode 12 are formed in a predetermined film thickness and shape, the third interlayer insulating film 13 is formed. Form a film. Next, a shield electrode 16 made of a metal thin film and having a function of shielding light and electric field is formed on the third interlayer insulating film 13 to a thickness of about 200 nm. As shown in FIG. 7, the shield electrode 16 is disposed so as to shield the gate electrode 5 and the source electrode 11.
[0055]
Usually, an electric field is generated in the vicinity of the wiring such as the gate electrode 5, and the pixel electrode 15 disposed in the vicinity of these wirings is affected by the influence. This influence is a state in which electric field disturbance occurs in the portion along the wiring of the pixel electrode 15 due to the electric field generated from the electrode and the wiring, and accordingly, the alignment of the liquid crystal molecules in that portion is impaired. It is a thing that ends up. Further, when a capacitance is formed between the source electrode 11 and the pixel electrode 15, there may be a problem in display such as crosstalk depending on the size. However, by arranging the shield electrode 16 so as to shield the gate electrode 5 and the source electrode 11 as in the present embodiment, the electric field generated from the electrode and the wiring is cut off, and the influence on the pixel electrode 15 is suppressed. The effect can be obtained and the occurrence of crosstalk can be prevented.
[0056]
In addition, the metal thin film which comprises this shield electrode 16 is not specifically limited, What is necessary is just to determine a film thickness suitably. However, if the film thickness is too thin, the light-shielding property is lowered and the resistance is increased. Therefore, it is desirable to have a film thickness of 150 nm to 200 nm or more. Although not shown, the shield electrode 16 is connected to a common electrode formed on the counter substrate side.
[0057]
Next, as shown in FIG. 8B, a fourth interlayer insulating film 17 is formed on the entire surface including on the shield electrode 16, and the third interlayer insulating film 13 and the fourth interlayer insulating film 17 are formed. After the contact hole 14 reaching the drain electrode 12 is opened, an ITO or metal thin film is formed and patterned into a predetermined shape to form the pixel electrode 15.
[0058]
According to this embodiment, the shield electrode 16 is connected to the common electrode, and also has a function as a capacitive electrode. Accordingly, the auxiliary capacitance is also formed between the shield electrode 16 and the pixel electrode 15 and between the shield electrode 16 and the drain electrode 12, and the auxiliary capacitance formed between the lower capacitance electrode 8 and the drain electrode 12. In addition, a large capacity can be secured.
[0059]
(Embodiment 3)
Hereinafter, other embodiments of the present invention will be described. FIG. 9 is a schematic diagram showing a cross section of a TFT according to an embodiment of the present invention, and FIG. 10 is a schematic diagram showing a plane of the TFT according to an embodiment of the present invention. FIG. 9 shows a cross section of the portion indicated by AA ′ in FIG.
[0060]
As shown in FIGS. 9 and 10, the TFT according to the present embodiment has the following configuration. SiO 2 on an insulating substrate 1 such as glass 2 A base coat film 2 made of a film or the like is deposited, on which a TFT active layer 3 made of a silicon thin film is formed in a predetermined shape. 2 An insulating film such as a film is deposited to form the gate insulating film 4. A gate electrode 5 made of a metal material such as aluminum is formed in a predetermined shape on the active layer 3 with the gate insulating film 4 interposed therebetween.
[0061]
Here, a contact region 6 into which impurity ions are implanted is formed in the active layer 3, and a first interlayer insulating film 7 is formed by depositing an insulating film over the entire surface. Further, a capacitor electrode 8 patterned in a predetermined shape is formed thereon, and an anodic oxide film 18 is formed so as to cover the capacitor electrode 8.
[0062]
Contact holes 10 are opened in the interlayer insulating films 7 and 9 and the gate insulating film 4 above the contact region 6, and a source electrode 11 and a drain electrode 12 made of a metal material such as Al are formed to form the contact region 6. Are connected to each.
[0063]
Thereafter, a resin insulating film 13 is formed by applying polyimide resin, acrylic resin, or the like on the entire surface, a contact hole 14 is opened in the insulating film 13, and Cr, so as to be electrically connected to the drain electrode 12. A metal material such as Ni or a transparent conductive thin film such as ITO is deposited and patterned into a predetermined shape to form the pixel electrode 15 to complete the TFT in this embodiment.
[0064]
Thus, as shown in FIGS. 9 and 10, the TFT according to the present embodiment includes the auxiliary capacitor C1 by the drain electrode 12 of the TFT and the capacitor electrode 8 provided below the TFT via the dielectric film. Further, the dielectric film for forming the auxiliary capacitor is formed by anodizing the capacitor electrode.
[0065]
Here, the manufacturing process of the TFT according to this embodiment will be described in more detail. 11A to 11D are process diagrams showing cross sections in each manufacturing process of the TFT according to the embodiment of the present invention. Note that the TFT according to this embodiment has the same manufacturing process as that of the first embodiment described above until the first interlayer insulating film is formed, and therefore detailed description thereof is omitted here.
[0066]
As shown in FIG. 11A, a metal thin film such as tantalum or aluminum that can be anodized is deposited to a thickness of about 150 nm by sputtering, for example, and then patterned into a predetermined shape to form the capacitor electrode 8. It is also effective to provide a taper at the end of the capacitor electrode 8 so that the step does not become steep. The capacitor electrode 8 is formed in parallel with the source wiring. Although not shown, the wiring extending from the capacitor electrode 8 is bundled outside the display region and connected so as to have the same potential as the common electrode on the counter substrate side.
[0067]
Next, as shown in FIG. 11B, the capacitor electrode 8 is anodized to form an anodized film 18 on the surface. This anodic oxide film 18 becomes a dielectric film for forming an auxiliary capacitance. In the case of tantalum, an aqueous solution of citric acid, an aqueous solution of tartaric acid, an aqueous solution of boric acid or the like can be used as the electrolytic solution for such anodization. In the case of aluminum, an aqueous solution of tartaric acid and ethylene glycol can be used. Can be used. In the case of aluminum, a nonporous insulating film can be formed by using a weak electrolyte solution. The film thickness can be controlled by the applied voltage.
[0068]
Next, as shown in FIG. 12C, a contact hole 10 is opened in the insulating film on the contact region 6 of the semiconductor layer 3, a metal thin film is deposited by, for example, sputtering, and then patterned into a predetermined shape. Thus, the source electrode 11 and the drain electrode 12 are formed. As the source electrode 11 and the drain electrode 12, an aluminum alloy or a laminated film of an aluminum alloy and a refractory metal such as titanium can be used. The portion of the drain electrode 12 thus formed that overlaps the capacitor electrode 8 through the anodic oxide film 18 also serves as one electrode constituting the auxiliary capacitor. In addition, the source electrode 11 needs to have a resistance as small as possible in order to minimize signal delay, and is preferably formed to have a thickness of about 500 nm to 800 nm in consideration of the width of the wiring.
[0069]
Next, as shown in FIG. 12D, a third interlayer insulating film 13 is formed on the entire surface including the source electrode 11 and the drain electrode 12. Next, a contact hole 14 is opened in the third interlayer insulating film 13 on the drain electrode 12, and ITO (indium tin oxide film) or a metal thin film is deposited, for example, by sputtering to 50 to 100 nm, and then patterned into a predetermined shape. Thus, the pixel electrode 15 is formed. The third interlayer insulating film 13 is a film for the purpose of flattening the surface of the pixel electrode 15. In this embodiment, acrylic resin is used, but the material is not particularly limited.
[0070]
According to the present embodiment, since the dielectric film for forming the auxiliary capacitance is formed by the anodic oxide film formed by anodizing the capacitor electrode, the dielectric film self-aligns with the capacitor electrode. A dielectric film can be formed. That is, an insulating film is not formed in a region other than the region where the auxiliary capacitor is formed, and the light transmitted through the region is not attenuated more than necessary, so that the display brightness is not lowered. Further, since the film formed by anodic oxidation is in close contact with the capacitor electrode as a matter of course, the coverage is good. Furthermore, since the film thickness can be easily set to some extent by controlling the applied voltage, the facilities are simplified, and there are many advantages in manufacturing the TFT.
[0071]
In the first to third embodiments described above, the coplanar TFT is described as an example. However, the TFT used in the present invention is not limited to this, and can be easily applied to, for example, a bottom gate TFT. Is possible.
[0072]
【The invention's effect】
As described above, the present invention provides a liquid crystal display device having a good display quality, and solves the problem in forming the auxiliary capacitor of the TFT necessary for that purpose.
[0073]
According to the present invention, the interlayer insulating film between the gate electrode and the source electrode of the TFT has a two-layer structure, the capacitor electrode is formed between the two interlayer insulating films, and the drain formed simultaneously with the source electrode Since the auxiliary capacitor is formed between the electrode and the capacitor electrode, the dielectric film for forming the auxiliary capacitor does not directly affect the characteristics of the TFT, and any insulation with a high dielectric constant A storage capacitor can be formed using a film. Therefore, even in a liquid crystal display device with a small pixel size, it is possible to form a sufficient auxiliary capacity, and a good display quality can be obtained, and restrictions on manufacturing TFTs can be greatly relaxed. Is possible.
[0074]
In addition, since the auxiliary capacitance is formed in a region below the drain electrode of the TFT, a film that promotes surface flatness can be disposed between the drain electrode and the pixel electrode. No unnecessary irregularities are generated on the surface of the pixel electrode formed on the substrate. Therefore, alignment disorder of liquid crystal molecules due to unevenness on the surface of the pixel electrode does not occur, and it is possible to realize a good display quality.
[0075]
As described above, the thin film transistor of the present invention realizes both the formation of the auxiliary capacitance, which is a problem in forming the auxiliary capacitance, the maintenance of the TFT characteristics, and the ensuring of the flatness of the pixel electrode surface. The image display device indispensable to the information society, particularly a liquid crystal display device or a portable device equipped with the same, has a great effect on improving performance and added value.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a TFT according to Embodiment 1 of the present invention.
FIG. 2 is a plan view showing a TFT according to Embodiment 1 of the present invention.
FIGS. 3A and 3B are cross-sectional views showing a manufacturing process of a TFT according to the first embodiment of the present invention.
4 (c) and 4 (d) are cross-sectional views showing a manufacturing process of a TFT according to the first embodiment of the present invention.
FIGS. 5E and 5F are cross-sectional views showing the manufacturing steps of the TFT according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a TFT according to Embodiment 2 of the present invention.
FIG. 7 is a plan view showing a TFT according to Embodiment 2 of the present invention.
FIGS. 8A and 8B are cross-sectional views showing a manufacturing process of a TFT according to the second embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a TFT according to Embodiment 3 of the present invention.
FIG. 10 is a plan view showing a TFT according to Embodiment 3 of the present invention.
FIGS. 11A and 11B are cross-sectional views showing a manufacturing process of a TFT according to the third embodiment of the present invention.
FIGS. 12C and 12D are cross-sectional views showing a manufacturing process of a TFT according to the third embodiment of the present invention.
FIG. 13 is a cross-sectional view showing an example of a conventional TFT.
FIG. 14 is a cross-sectional view showing an example of a conventional TFT.
[Explanation of symbols]
1 Substrate
2 Base coat film
3 Semiconductor layer
4 Gate insulation film
5 Gate electrode
6 Contact area
7 First interlayer insulating film
8 capacitive electrodes
9 Second interlayer insulating film
10 Contact hole
11 Source electrode
12 Drain electrode
13 Third interlayer insulating film
14 Contact hole
15 Pixel electrode
16 Shield electrode
17 Fourth interlayer insulating film
18 Anodized film
C1 Auxiliary capacity
C2 auxiliary capacity
C3 Auxiliary capacity

Claims (2)

ゲート電極、不純物が注入された一対のコンタクト領域を含む活性層、該ゲート電極と活性層との間に設けられたゲート絶縁膜、該ゲート絶縁膜と前記ゲート電極を覆う第1の層間絶縁膜と該第1の層間絶縁膜を覆う第2の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の一方のコンタクト領域に接続されたソース電極、前記ゲート絶縁膜と第1の層間絶縁膜と第2の層間絶縁膜との積層膜に形成されたコンタクトホールを介して前記活性層の他方のコンタクト領域に接続されたドレイン電極および該ドレイン電極を覆う第3の層間絶縁膜に形成されたコンタクトホールを介して該ドレイン電極に接続された画素電極を有し、該画素電極の電位を保持するための補助容量を備えた薄膜トランジスタにおいて、
前記補助容量が、前記第1の層間絶縁膜と第2の層間絶縁膜との間で、シリコンを主成分とする薄膜からなる前記活性層の各コンタクト領域に重畳しないように形成された容量電極と、前記ドレイン電極と、容量電極およびドレイン電極の間に挟持された前記第2の層間絶縁膜とにより構成されていることを特徴とする薄膜トランジスタ。
A gate electrode; an active layer including a pair of contact regions implanted with impurities; a gate insulating film provided between the gate electrode and the active layer; a first interlayer insulating film covering the gate insulating film and the gate electrode And a second interlayer insulating film covering the first interlayer insulating film, a source electrode connected to one contact region of the active layer through a contact hole formed in a stacked film of the second interlayer insulating film, the gate insulating film and the second interlayer insulating film A drain electrode connected to the other contact region of the active layer through a contact hole formed in a laminated film of one interlayer insulating film and a second interlayer insulating film, and a third interlayer insulating covering the drain electrode In a thin film transistor having a pixel electrode connected to the drain electrode through a contact hole formed in the film, and having an auxiliary capacitor for holding the potential of the pixel electrode,
Capacitance electrode formed so that the auxiliary capacitance does not overlap each contact region of the active layer made of a thin film mainly composed of silicon between the first interlayer insulating film and the second interlayer insulating film When a thin film transistor which is characterized by being composed with the previous SL drain electrode by said second interlayer insulating film sandwiched between the capacitor electrode and the drain electrode.
前記第3の層間絶縁膜と画素電極との間には、第4の層間絶縁膜が挟持され、該第3の層間絶縁膜と第4の層間絶縁膜との間には、前記ゲート電極およびソース電極上を遮蔽するシールド電極が設けられ、
前記ドレイン電極と前記シールド電極との間および前記シールド電極と前記画素電極との間には、第2および第3の補助容量が形成されていることを特徴とする請求項1に記載の薄膜トランジスタ。
Wherein between the third interlayer insulating film and the pixel electrode, the fourth interlayer insulating film is sandwiched, between the said third interlayer insulating film and the fourth interlayer insulating film, said gate electrode and A shield electrode for shielding the source electrode is provided,
2. The thin film transistor according to claim 1, wherein second and third auxiliary capacitors are formed between the drain electrode and the shield electrode and between the shield electrode and the pixel electrode.
JP25625298A 1998-09-10 1998-09-10 Thin film transistor Expired - Lifetime JP3924384B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25625298A JP3924384B2 (en) 1998-09-10 1998-09-10 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25625298A JP3924384B2 (en) 1998-09-10 1998-09-10 Thin film transistor

Publications (2)

Publication Number Publication Date
JP2000091585A JP2000091585A (en) 2000-03-31
JP3924384B2 true JP3924384B2 (en) 2007-06-06

Family

ID=17290064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25625298A Expired - Lifetime JP3924384B2 (en) 1998-09-10 1998-09-10 Thin film transistor

Country Status (1)

Country Link
JP (1) JP3924384B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4306142B2 (en) * 2001-04-24 2009-07-29 株式会社日立製作所 Image display device and manufacturing method thereof
JP3918147B2 (en) * 2001-06-22 2007-05-23 株式会社日立製作所 Liquid crystal display device and portable information device
JP4349375B2 (en) 2005-04-11 2009-10-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP4848675B2 (en) * 2005-06-08 2011-12-28 カシオ計算機株式会社 Transistor array panel and method of manufacturing transistor array panel
JP2006243753A (en) * 2006-05-19 2006-09-14 Seiko Epson Corp Substrate device, optoelectronic device, and electronic instrument
JP4818839B2 (en) 2006-07-19 2011-11-16 株式会社 日立ディスプレイズ Liquid crystal display device and manufacturing method thereof
JP5098682B2 (en) * 2008-02-15 2012-12-12 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
KR101056250B1 (en) 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 Flat panel display and manufacturing method thereof
KR101049003B1 (en) 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 Flat panel display and manufacturing method thereof
KR101101087B1 (en) 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 Display device and method of manufacturing the same
JP5422757B2 (en) * 2013-01-16 2014-02-19 株式会社半導体エネルギー研究所 Liquid crystal display
CN107248393B (en) * 2017-07-24 2019-04-26 上海交通大学 Pixel drive unit and forming method thereof, display backboard, pixel-driving circuit

Also Published As

Publication number Publication date
JP2000091585A (en) 2000-03-31

Similar Documents

Publication Publication Date Title
JP3708637B2 (en) Liquid crystal display device
JP3654474B2 (en) Matrix array of active matrix liquid crystal display device, liquid crystal display device and manufacturing method thereof
JP3796070B2 (en) Liquid crystal display
US7554119B2 (en) Active matrix substrate and its manufacturing method
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
KR101274706B1 (en) Liquid crystal display device and method for fabricating the same
JP3134866B2 (en) Liquid crystal display device and manufacturing method thereof
JP3267011B2 (en) Liquid crystal display
KR20010092358A (en) Liquid crystal display device
US20060273316A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
US20200089069A1 (en) Active matrix substrate and method for manufacturing the same
JP4285533B2 (en) Liquid crystal display device and manufacturing method thereof
JP3924384B2 (en) Thin film transistor
US5995177A (en) Active matrix substrate with multi-layer signal lines and/or electrodes
US20090256980A1 (en) Active matrix substrate and liquid crystal display device
JP3657371B2 (en) Active matrix display device
JP2000214481A (en) Liquid crystal display device and its production
JP3669082B2 (en) Thin film transistor array for liquid crystal display elements
US6278502B1 (en) Pixel capacitor formed from multiple layers
JP4016558B2 (en) Active matrix substrate, manufacturing method thereof, electro-optical device, and electronic apparatus
JP3049022B2 (en) Liquid crystal display
JPH09101543A (en) Active matrix type liquid crystal display device
JP4427842B2 (en) Semiconductor device and display device
KR100635945B1 (en) Thin film transistor array panel for liquid crystal display and method for manufacturing the same
JP3269480B2 (en) Transmissive liquid crystal display

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040427

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040806

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040826

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6