JP3049022B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3049022B2
JP3049022B2 JP32343498A JP32343498A JP3049022B2 JP 3049022 B2 JP3049022 B2 JP 3049022B2 JP 32343498 A JP32343498 A JP 32343498A JP 32343498 A JP32343498 A JP 32343498A JP 3049022 B2 JP3049022 B2 JP 3049022B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
pixel electrode
display device
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32343498A
Other languages
Japanese (ja)
Other versions
JP2000147554A (en
Inventor
学 駒寿
Original Assignee
鹿児島日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鹿児島日本電気株式会社 filed Critical 鹿児島日本電気株式会社
Priority to JP32343498A priority Critical patent/JP3049022B2/en
Publication of JP2000147554A publication Critical patent/JP2000147554A/en
Application granted granted Critical
Publication of JP3049022B2 publication Critical patent/JP3049022B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置に係
り、特にスイッチング素子として薄膜トランジスタ(T
FT)を用い、かつ、画素電極とゲート配線との間で補
助容量を形成する液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a thin film transistor (T) as a switching element.
The present invention relates to a liquid crystal display device using FT) and forming an auxiliary capacitance between a pixel electrode and a gate wiring.

【0002】[0002]

【従来の技術】スイッチング素子として薄膜トランジス
タ(TFT)を用い、かつ、画素電極とゲート線との間
で補助容量を形成する、いわゆるゲートストレージ型の
液晶表示装置は、従来、図4の上面図及び同図中のA−
A’線に沿う図5の断面図にそれぞれ示すように、ゲー
ト配線3と画素電極4とで補助容量を形成している。な
お、ガラス基板7の上のゲート配線3上には窒化シリコ
ン(SiNX)と二酸化シリコン(SiO2)の多層膜か
らなるゲート絶縁膜6を介して画素電極4が形成されて
いる。また、ゲート配線3と長手方向が直交するように
ドレイン配線1が形成され、更にアイランド2を介して
画素電極4にはソース電極が接続されている。
2. Description of the Related Art A so-called gate storage type liquid crystal display device in which a thin film transistor (TFT) is used as a switching element and an auxiliary capacitance is formed between a pixel electrode and a gate line is conventionally known as a top view of FIG. A- in FIG.
As shown in the cross-sectional views of FIG. 5 along the line A ′, an auxiliary capacitance is formed by the gate wiring 3 and the pixel electrode 4. The pixel electrode 4 is formed on the gate wiring 3 on the glass substrate 7 via a gate insulating film 6 composed of a multilayer film of silicon nitride (SiN x ) and silicon dioxide (SiO 2 ). The drain wiring 1 is formed so that the longitudinal direction is orthogonal to the gate wiring 3, and the source electrode 5 is connected to the pixel electrode 4 via the island 2.

【0003】ここでは、画素電極4はマトリクス状に多
数配置され、それに対応してTFTも多数配置される。
このような構成の液晶表示における最近の技術開発の動
向の一つとして、画素電極4の数(画素数)をより一層
増加することで、より高精細化を求める傾向がある。
In this case, a large number of pixel electrodes 4 are arranged in a matrix, and a large number of TFTs are arranged correspondingly.
As one of the recent technological development trends in the liquid crystal display having such a configuration, there is a tendency to further increase the number of the pixel electrodes 4 (the number of pixels) to demand higher definition.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、高精細
化の実現のためには、下記のような課題を解決する必要
がある。
However, in order to realize high definition, it is necessary to solve the following problems.

【0005】(1)画素数の増加に反比例して1画素の
面積が減少する。
(1) The area of one pixel decreases in inverse proportion to the increase in the number of pixels.

【0006】(2)画素サイズに比例して、ゲート配線
やドレイン配線を狭くすると、配線抵抗が増加して駆動
の障害となるため、配線幅を従来通りとすると開口率は
下がる。
(2) When the gate wiring and the drain wiring are made narrower in proportion to the pixel size, the wiring resistance increases and hinders the driving. Therefore, when the wiring width is made conventional, the aperture ratio decreases.

【0007】(3)画素サイズが小さくなると、その分
だけ電位を保持するための容量が減少するため、それを
補うようにより大きな補助容量が必要とされる。
(3) As the pixel size decreases, the capacity for holding the potential decreases correspondingly, and a larger auxiliary capacity is required to compensate for this.

【0008】上記のように、高精細化により画素の開口
率(=有効な1画素の表示面積/1画素分の面積)は相
乗的に影響し大幅に低下する。
As described above, the aperture ratio of a pixel (= effective display area of one pixel / area of one pixel) is synergistically affected and greatly reduced due to high definition.

【0009】具体例を示すと、現行の画素数640×4
80のVGAクラスの液晶表示装置では、一般に70%
程度の開口率が得られるが、画素数800×600のS
VGAクラスで65%程度、画素数769×1024の
XGAクラスになると60%程度の開口率しか得られな
くなり、その分輝度が低下することになる。
[0009] To show a specific example, the current number of pixels is 640x4.
For 80 VGA class liquid crystal display devices, generally 70%
Although an aperture ratio of the order of magnitude can be obtained, the S × 800 × 600 pixels
In the case of the VGA class, about 65%, and in the case of the XGA class with 769 × 1024 pixels, only an aperture ratio of about 60% can be obtained, and the brightness is reduced accordingly.

【0010】そこで、上記の対策として画素電極の背面
に設置される面光源の輝度を上げる方法が考えられる
が、この対策はある程度の改善効果は可能であるが、消
費電力が増加するため、特に携帯用途では好ましくな
い。また、TFT特性にてリーク電流を増加させるとい
う欠点があり、適切な方法とは言い難い。
Therefore, as a countermeasure against the above, a method of increasing the luminance of a surface light source provided on the back of the pixel electrode can be considered. This countermeasure can have a certain improvement effect, but the power consumption increases. It is not preferable for portable use. In addition, there is a disadvantage that the leakage current is increased due to the TFT characteristics, and it is hard to say that this is an appropriate method.

【0011】また、従来、ゲート配線及びソース配線を
それぞれ幅を狭くした不透明金属膜と透明配線部分で構
成することにより、開口率を向上させた液晶表示装置も
知られている(特開平8−69009号公報)。しか
し、この従来の液晶表示装置では、ゲート配線、ソース
配線がそれぞれ2層構造であるため、PR数(工程数)
が増加してしまう。
A liquid crystal display device in which the aperture ratio is improved by forming the gate wiring and the source wiring with an opaque metal film having a reduced width and a transparent wiring portion, respectively, is also conventionally known (Japanese Unexamined Patent Application Publication No. Hei 8 (1996)). 69909 publication). However, in this conventional liquid crystal display device, since the gate wiring and the source wiring each have a two-layer structure, the number of PRs (the number of steps)
Will increase.

【0012】本発明は以上の点に鑑みなされたもので、
電気的特性など他の性能を落とすことなく、開口率を向
上し、高精細化を可能とし得る液晶表示装置を提供する
ことを目的とする。
The present invention has been made in view of the above points,
It is an object of the present invention to provide a liquid crystal display device capable of improving an aperture ratio and achieving high definition without deteriorating other performances such as electric characteristics.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
め、本発明はスイッチング素子として薄膜トランジスタ
を用い、かつ、画素電極とゲート配線との間で補助容量
を形成する、いわゆるゲートストレージ型の液晶表示装
置において、ゲート配線を、画素電極との間で補助容量
を形成する部分のみ一部切り欠かれた金属膜と、金属膜
の切り欠かれた部分を覆うと共に一部が金属膜の上部又
は下部に全面にわたって形成された透明導電膜とよりな
る2層構造としたものである。
In order to achieve the above object, the present invention provides a so-called gate storage type liquid crystal which uses a thin film transistor as a switching element and forms an auxiliary capacitance between a pixel electrode and a gate wiring. In a display device, a metal film in which a gate wiring is partially cut out only in a portion where an auxiliary capacitance is formed between the gate electrode and a pixel electrode,
Of the metal film
Is a transparent conductive film formed all over the bottom.
It has a two-layer structure .

【0014】この発明では、画素電極との間で補助容量
を形成するゲート配線を構成する金属膜の、画素電極と
対向する一部が切り欠かれ、少なくともその切り欠かれ
た部分を覆うように透明導電膜が形成されるため、画素
電極と切り欠かれていない金属膜との間で補助容量を確
保できると共に、透明導電膜を通して光を透過させるこ
とができる。
According to the present invention, a portion of the metal film constituting the gate line forming the storage capacitor between the pixel electrode and the pixel electrode is cut away so as to cover at least the cut portion. Since the transparent conductive film is formed, an auxiliary capacitance can be secured between the pixel electrode and the metal film that is not cut, and light can be transmitted through the transparent conductive film.

【0015】[0015]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図1は本発明になる液晶表示装
置の一実施の形態の上面図、図2は図1中のB−B’線
に沿う断面図を示す。従来と同様に、ゲート配線8と画
素電極4とで補助容量を形成している。なお、ガラス基
板7の上のゲート配線8上には窒化シリコン(Si
X)と二酸化シリコン(SiO2)の多層膜とからなる
ゲート絶縁膜6を介して画素電極4が形成されている。
また、図1に示すように、ゲート配線8と長手方向が直
交するようにドレイン配線1が形成され、更にアイラン
ド2を介して画素電極4にはソース電極5が接続されて
いる。更にまた、ゲート配線8の上層に透明導電膜であ
るITO膜(ストレージITO膜)8が形成されてい
る。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a top view of one embodiment of a liquid crystal display device according to the present invention, and FIG. 2 is a cross-sectional view taken along line BB 'in FIG. As in the conventional case, an auxiliary capacitance is formed by the gate line 8 and the pixel electrode 4. Note that silicon nitride (Si) is formed on the gate wiring 8 on the glass substrate 7.
The pixel electrode 4 is formed via a gate insulating film 6 composed of a multilayer film of N x ) and silicon dioxide (SiO 2 ).
Further, as shown in FIG. 1, the drain wiring 1 is formed so that the longitudinal direction is orthogonal to the gate wiring 8, and the source electrode 5 is connected to the pixel electrode 4 via the island 2. Further, an ITO film (storage ITO film) 8 which is a transparent conductive film is formed on the gate wiring 8.

【0016】次に、この実施の形態の製造方法について
説明する。まず、図2に示すように、透明基板であるガ
ラス基板7上にアモルファス−TFTが形成される。こ
のガラス基板7上にはスパッタ法によりゲート膜が成膜
され、行状の配線パターンをマスクにしてゲート膜をエ
ッチングすることによってゲート配線8が形成される。
このゲート配線8は、補助容量を形成する部分が凹型に
切り欠かれる。
Next, the manufacturing method of this embodiment will be described. First, as shown in FIG. 2, an amorphous-TFT is formed on a glass substrate 7 which is a transparent substrate. A gate film is formed on the glass substrate 7 by a sputtering method, and a gate wiring 8 is formed by etching the gate film using a row-shaped wiring pattern as a mask.
In the gate wiring 8, a portion forming an auxiliary capacitance is cut out in a concave shape.

【0017】すなわち、図1に11で示す図中、画素電
極4の側端部とその下方にあるゲート配線8は、従来は
図5に3で示したように、画素電極4とある程度の幅を
もって重複していたが、この実施の形態では、図2に1
2で示す部分を切り欠き(図1の上面図では凹型に切り
欠き)、画素電極4と重複する幅を狭くする。このゲー
ト配線8は、通常はクロム(Cr)をその材質とする
が、凹型に切り欠くため、幅が狭く配線抵抗が高くなる
ので、アルミニウム(Al)を使用することもできる。
That is, in the figure shown by 11 in FIG. 1, the side end of the pixel electrode 4 and the gate wiring 8 thereunder are conventionally formed with a certain width from the pixel electrode 4 as shown by 3 in FIG. However, in this embodiment, FIG.
2 is cut out (notched in a concave shape in the top view of FIG. 1) to reduce the width overlapping with the pixel electrode 4. The gate wiring 8 is usually made of chromium (Cr), but is notched in a concave shape, so that the width is narrow and the wiring resistance is high. Therefore, aluminum (Al) can also be used.

【0018】次に、このゲート配線8を覆うように、図
1及び図2に示すように、ITO膜(ストレージITO
膜)9が形成される。ただし、ゲート電極部は除く。ス
トレージITO膜9は、スパッタ法により成膜された
後、行状の配線パターンをマスクにしてエッチングによ
って形成される。ITO膜9のパターンは、ゲート配線
8が凹型になっている部分(図2の12)を覆う幅で、
かつ、ゲート配線8の全面に形成される。また、ゲート
配線8の上層でも下層でも性能は変わらない。このアモ
ルファスーTFTがチャネルエッチ型の場合、Crのゲ
ート配線8とストレージITO膜9とを形成した後に、
スパッタ法によりSiO2 酸化膜を形成する。
Next, as shown in FIGS. 1 and 2, an ITO film (storage ITO) is
A film 9 is formed. However, the gate electrode part is excluded. After the storage ITO film 9 is formed by a sputtering method, it is formed by etching using a row-shaped wiring pattern as a mask. The pattern of the ITO film 9 has a width which covers the concave portion (12 in FIG. 2) of the gate wiring 8,
In addition, it is formed on the entire surface of the gate wiring 8. The performance does not change whether the gate wiring 8 is formed on the upper layer or the lower layer. When the amorphous TFT is of a channel etch type, after forming a gate wiring 8 of Cr and a storage ITO film 9,
An SiO 2 oxide film is formed by a sputtering method.

【0019】次に、a−Siによるアイランド2を形成
するために、a−Siとの界面特性が良好なSiNを用
いて2層構造とする。このSiN膜は、アイランド2
(a−Si)と同様に、プラズマCVD法によって成膜
する。アイランド2(a−Si)は、i層(i・a−S
i)とn層(n+・a−Si)を形成する。次に、アイ
ランド2(a−Si)上に金属膜によるソース電極5及
びドレイン配線1が形成される。ドレイン配線1は、ス
パッタ法によりCrを成膜し、列状の配線パターンをマ
スクにしてエッチングによって形成される。続いて、ス
パッタ法により成膜されたITOを画素電極パターンを
マスクにしてエッチングによりソース電極5として形成
する。
Next, in order to form an island 2 of a-Si, a two-layer structure is formed by using SiN having good interface characteristics with a-Si. This SiN film is formed on the island 2
Like (a-Si), a film is formed by a plasma CVD method. The island 2 (a-Si) has an i-layer (i-a-S
i) and an n-layer (n + a-Si) are formed. Next, the source electrode 5 and the drain wiring 1 made of a metal film are formed on the island 2 (a-Si). The drain wiring 1 is formed by forming a Cr film by a sputtering method and etching using a line-shaped wiring pattern as a mask. Subsequently, the source electrode 5 is formed by etching the ITO film formed by the sputtering method using the pixel electrode pattern as a mask.

【0020】以上のように、この実施の形態では、ゲー
ト配線8を行状の配線パターンの金属膜とストレージI
TO膜9との2層構造とし、その2層構造の上層に画素
電極4を延在させることにより、画素電極4がゲート配
線8とオーバーラップする部分にて補助容量を形成する
ことにより、補助容量を従来構造に比べて損失が殆ど無
く確保でき、しかもゲート配線8の金属膜が凹型になっ
ているため、ゲート配線8が存在しない切り欠かれた部
分は光を照射しても透過し、画素電極4がストレージI
TO膜9にオーバーラップする部分も有効な表示領域に
できるため、開口率を向上させることができる。
As described above, in this embodiment, the gate wiring 8 is formed by connecting the storage film I with the metal film of the row wiring pattern.
By forming a two-layer structure with the TO film 9 and extending the pixel electrode 4 on the upper layer of the two-layer structure, an auxiliary capacitance is formed at a portion where the pixel electrode 4 overlaps with the gate wiring 8, so that an auxiliary capacitance is formed. Capacitance can be secured with almost no loss compared to the conventional structure, and since the metal film of the gate wiring 8 is concave, a cutout portion where the gate wiring 8 does not exist is transmitted even when irradiated with light, Pixel electrode 4 is storage I
Since the portion overlapping the TO film 9 can also be an effective display area, the aperture ratio can be improved.

【0021】また、輝度を従来と同一とした場合は、開
口率向上分だけ画素を高密度化でき、よって解像度の高
い液晶表示装置を実現できる。
When the luminance is the same as that of the conventional device, the density of pixels can be increased by an amount corresponding to the improvement of the aperture ratio, and a liquid crystal display device with high resolution can be realized.

【0022】次に、本発明の他の実施の形態について説
明する。図3は本発明になる液晶表示装置の他の実施の
形態の上面図を示す。同図中、図1と同一構成部分には
同一符号を付し、その説明を省略する。この実施の形態
は、ガラス基板7上にアモルファス−TFTを形成する
点と、ゲート配線8が画素電極4との間で補助容量を形
成する部分を凹型に切り欠く点は図1及び図2の実施の
形態と同様であるが、全面ではなく、このゲート配線8
の凹部の部分のみを覆うようにゲート電極部を除く部分
にストレージITO膜13を形成した点が図1及び図2
の実施の形態と相違する。
Next, another embodiment of the present invention will be described. FIG. 3 shows a top view of another embodiment of the liquid crystal display device according to the present invention. In the figure, the same components as those of FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In this embodiment, the point that an amorphous-TFT is formed on a glass substrate 7 and the point that the gate wiring 8 forms a storage capacitor between the pixel electrode 4 and the storage capacitor is cut out in a concave shape are shown in FIGS. This embodiment is the same as the embodiment, except that the gate wiring 8
1 and 2 is that a storage ITO film 13 is formed in a portion excluding a gate electrode portion so as to cover only a concave portion of FIG.
This embodiment is different from the above embodiment.

【0023】この実施の形態では、ストレージITO膜
13をゲート配線8の全面に覆わないでゲート配線8の
凹部の部分のみを覆うようにしているため、ストレージ
ITO膜13のパターン崩れによるショート、点欠陥不
良の可能性が低くなる。この実施の形態の開口率は図1
及び図2の実施の形態と同様に確保される。画素電極4
がストレージITO膜13にオーバーラップする部分も
有効な表示領域にできるからである。
In this embodiment, the storage ITO film 13 does not cover the entire surface of the gate wiring 8 but only the recessed portion of the gate wiring 8. The possibility of defective defects is reduced. The aperture ratio of this embodiment is shown in FIG.
2 is secured in the same manner as in the embodiment of FIG. Pixel electrode 4
This is because a portion overlapping with the storage ITO film 13 can also be an effective display area.

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
画素電極との間で補助容量を形成するゲート配線を構成
する金属膜の、画素電極と対向する一部が切り欠かれ、
少なくともその切り欠かれた部分を覆うように透明導電
膜を形成し、画素電極と切り欠かれていない金属膜との
間で補助容量を確保すると共に、透明導電膜を通して光
を透過させるようにしたため、透明導電膜とオーバーラ
ップする画素電極部分も有効な表示領域にでき、よっ
て、開口率を高くでき、輝度を向上できる。
As described above, according to the present invention,
A part of a metal film forming a gate wiring forming an auxiliary capacitance between the pixel electrode and the pixel electrode is cut away,
A transparent conductive film is formed so as to cover at least the notched portion, an auxiliary capacitance is secured between the pixel electrode and the uncut metal film, and light is transmitted through the transparent conductive film. In addition, the pixel electrode portion overlapping with the transparent conductive film can also be an effective display area, so that the aperture ratio can be increased and the luminance can be improved.

【0025】また、本発明によれば、金属膜と透明導電
膜が冗長配線を構成するため、金属膜及び透明導電膜の
一方が断線しても断線していない他方によりおぎなえる
からゲート断線についても効果がある。
Further, according to the present invention, since the metal film and the transparent conductive film constitute a redundant wiring, even if one of the metal film and the transparent conductive film is disconnected, it can be replaced by the other which is not disconnected. effective.

【0026】また、本発明によれば、輝度を従来と同一
とした場合は、開口率の改善分に相当するだけ画素を高
密度化でき、解像度の高い液晶表示装置を実現できる。
Further, according to the present invention, when the luminance is the same as the conventional one, the density of pixels can be increased by an amount corresponding to the improvement of the aperture ratio, and a liquid crystal display device with high resolution can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の上面図である。FIG. 1 is a top view of one embodiment of the present invention.

【図2】図1中のB−B’線に沿う断面図である。FIG. 2 is a sectional view taken along the line B-B 'in FIG.

【図3】本発明の他の実施の形態の上面図である。FIG. 3 is a top view of another embodiment of the present invention.

【図4】従来の一例の上面図である。FIG. 4 is a top view of an example of the related art.

【図5】図4中のA−A’線に沿う断面図である。FIG. 5 is a sectional view taken along line A-A 'in FIG.

【符号の説明】[Explanation of symbols]

1 ドレイン電極 2 アイランド 3、8 ゲート電極 4 画素電極 5 ソース電極 6 ゲート絶縁膜 9、13 ストレージITO膜 DESCRIPTION OF SYMBOLS 1 Drain electrode 2 Island 3 and 8 Gate electrode 4 Pixel electrode 5 Source electrode 6 Gate insulating film 9 and 13 Storage ITO film

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 スイッチング素子として薄膜トランジス
タを用い、かつ、画素電極とゲート配線との間で補助容
量を形成する、いわゆるゲートストレージ型の液晶表示
装置において、前記ゲート配線を、 前記画素電極との間で前記補助容量
を形成する部分のみ一部切り欠かれた金属膜と、該金属
膜の切り欠かれた部分を覆うと共に一部が該金属膜の上
部又は下部に全面にわたって形成された透明導電膜とよ
りなる2層構造としたことを特徴とする液晶表示装置。
In a so-called gate storage type liquid crystal display device, wherein a thin film transistor is used as a switching element and an auxiliary capacitance is formed between a pixel electrode and a gate line, the gate line is connected to the pixel electrode. A metal film partially cut out only in a portion forming the auxiliary capacitance,
Covers the notched part of the film and partially covers the metal film
Transparent conductive film formed over the entire surface of the part or lower part
A liquid crystal display device having a two-layer structure .
【請求項2】 前記ゲート配線の金属膜は、アルミニウ
ム又はクロムにより構成されていることを特徴とする請
求項記載の液晶表示装置。
Wherein the metal film of the gate wiring, a liquid crystal display device according to claim 1, characterized in that it is made of aluminum or chromium.
【請求項3】 スイッチング素子として薄膜トランジス
タを用い、かつ、画素電極とゲート配線との間で補助容
量を形成する、いわゆるゲートストレージ型の液晶表示
装置において、 前記ゲート配線を、 前記画素電極との間で前記補助容量
を形成する部分のみ一部切り欠かれた金属膜と、該金属
膜の切り欠かれた部分と該切り欠かれた部分に対応する
該金属膜の上部又は下部にのみ形成された透明導電膜と
よりなる2層構造としたことを特徴とする液晶表示装
置。
3. A thin film transistor as a switching element.
And use an auxiliary capacitor between the pixel electrode and the gate wiring.
So-called gate storage type liquid crystal display that forms an amount
In the device, the gate line may be formed by forming a metal film partially cut out only at a portion where the storage capacitor is formed between the pixel electrode and the pixel electrode, and a cutout portion and the cutout portion of the metal film. corresponding liquid crystal display device is characterized in that the more becomes two-layered structure with a transparent conductive film formed only on the top or bottom of the metal film.
【請求項4】 前記ゲート配線の金属膜は、アルミニウ
ム又はクロムにより構成されていることを特徴とする請
求項記載の液晶表示装置。
4. The liquid crystal display device according to claim 3, wherein the metal film of the gate wiring is made of aluminum or chromium.
【請求項5】 前記透明導電膜は、前記ゲート配線を構
成する金属膜の切り欠かれた部分を覆うようにスパッタ
法により成膜された後、前記ゲート配線と長手方向が同
じ行状の配線パターンをマスクにしてエッチングにより
形成されることを特徴とする請求項1記載の液晶表示装
置。
5. The transparent conductive film is formed by a sputtering method so as to cover a notched portion of a metal film constituting the gate wiring, and then has a row-shaped wiring pattern having the same longitudinal direction as the gate wiring. 2. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is formed by etching using a mask as a mask.
JP32343498A 1998-11-13 1998-11-13 Liquid crystal display Expired - Lifetime JP3049022B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32343498A JP3049022B2 (en) 1998-11-13 1998-11-13 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32343498A JP3049022B2 (en) 1998-11-13 1998-11-13 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2000147554A JP2000147554A (en) 2000-05-26
JP3049022B2 true JP3049022B2 (en) 2000-06-05

Family

ID=18154644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32343498A Expired - Lifetime JP3049022B2 (en) 1998-11-13 1998-11-13 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3049022B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4342711B2 (en) * 2000-09-20 2009-10-14 株式会社日立製作所 Manufacturing method of liquid crystal display device
KR100433208B1 (en) * 2000-12-22 2004-05-27 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device and Fabricating Method Thereof
JP2002258320A (en) * 2001-02-28 2002-09-11 Nec Corp Liquid crystal display device
KR100831294B1 (en) * 2001-03-10 2008-05-22 엘지디스플레이 주식회사 Liquid crystal display and manufacturing method of the same
JP4440150B2 (en) 2005-03-16 2010-03-24 シャープ株式会社 Liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2000147554A (en) 2000-05-26

Similar Documents

Publication Publication Date Title
JP3708637B2 (en) Liquid crystal display device
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US5672888A (en) Thin-film transistor and thin-film transistor array
JP3654474B2 (en) Matrix array of active matrix liquid crystal display device, liquid crystal display device and manufacturing method thereof
US6246453B1 (en) Electro-optical device
US6259200B1 (en) Active-matrix display apparatus
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
KR100250093B1 (en) Active matrix substrate and method for producing the same
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
US20020180920A1 (en) Fringe field switching liquid crystal display device and method for manufacturing the same
JP3267011B2 (en) Liquid crystal display
KR100474529B1 (en) Reflective liquid crystal display device and its manufacturing method
US6855955B2 (en) Thin film transistor array panel
JPH10142630A (en) Liquid crystal display device and manufacture thereof
JP4703258B2 (en) Thin film transistor substrate and liquid crystal display panel
JP3127619B2 (en) Active matrix substrate
JP3924384B2 (en) Thin film transistor
JP3669082B2 (en) Thin film transistor array for liquid crystal display elements
US6999060B2 (en) Liquid crystal display and fabricating method thereof
JP3339190B2 (en) Liquid crystal display
JP3049022B2 (en) Liquid crystal display
US6411347B1 (en) Storage capacitor in a liquid crystal display and a method of manufacturing thereof
JP3423380B2 (en) Liquid crystal display
JP2000047254A (en) Liquid crystal display device
JPH08211406A (en) Active matrix display element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080324

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090324

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term