JP3267011B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3267011B2 JP3267011B2 JP27573293A JP27573293A JP3267011B2 JP 3267011 B2 JP3267011 B2 JP 3267011B2 JP 27573293 A JP27573293 A JP 27573293A JP 27573293 A JP27573293 A JP 27573293A JP 3267011 B2 JP3267011 B2 JP 3267011B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- liquid crystal
- pixel electrode
- crystal display
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、液晶表示装置のアクテ
ィブマトリクス基板の構造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of an active matrix substrate of a liquid crystal display.
【０００２】[0002]
【従来の技術】代表的な液晶表示装置においては、画像
信号を供給するデータ線および走査信号を伝達するゲー
ト線が格子状に配置されて、各画素領域が区画形成され
た一方側の透明基板と、共通電極が形成された他方側の
透明基板との間に液晶が封入されており、共通電極と各
画素領域の画素電極との間に印加される電位を制御し
て、画素領域毎の液晶の配向状態を変えるようになって
いる。このような液晶表示装置においては、その画素毎
の表示の精彩度を高めるために、共通電極が形成された
他方側の透明基板に画素領域間の境界領域に対応して遮
光性のブラックマトリクスが形成されており、この画素
領域間の境界領域にブラックマトリクスが位置するよう
に２枚の透明基板を対向させている。ここで、各画素領
域間の境界領域とブラックマトリクスとの間に位置ずれ
が発生していると、表示の品質が低下してしまうため、
ブラックマトリクスの幅にマージンをもたせて、上述の
位置ずれが発生することを防止している。ブラックマト
リクスの幅をマージンをもつように広げておくことは、
画素領域における開口率（表示可能な領域の面積比）の
低下を招来し、表示品質の向上を妨げるという問題点が
ある。そこで、マトリクスアレイが形成された透明基板
の側にブラックマトリクスを形成しておくことによっ
て、画素領域間の境界領域とブラックマトリクスの位置
ずれを防止し、ブラックマトリクスの幅を必要最小限の
幅に設定可能とすることが提案されている。2. Description of the Related Art In a typical liquid crystal display device, a data line for supplying an image signal and a gate line for transmitting a scanning signal are arranged in a grid, and a transparent substrate on one side in which each pixel region is partitioned is formed. Liquid crystal is sealed between the common electrode and the other transparent substrate on which the common electrode is formed. By controlling the potential applied between the common electrode and the pixel electrode of each pixel region, The orientation of the liquid crystal is changed. In such a liquid crystal display device, a light-shielding black matrix corresponding to a boundary region between pixel regions is provided on the other transparent substrate on which a common electrode is formed, in order to enhance the definition of display of each pixel. The two transparent substrates are opposed to each other so that the black matrix is located in the boundary region between the pixel regions. Here, if a position shift occurs between the boundary region between the respective pixel regions and the black matrix, the quality of the display deteriorates.
The width of the black matrix is provided with a margin to prevent the above-described displacement. To increase the width of the black matrix so that it has a margin,
There is a problem in that the aperture ratio (the area ratio of the displayable area) in the pixel region is reduced, and the improvement in display quality is hindered. Therefore, by forming a black matrix on the side of the transparent substrate on which the matrix array is formed, it is possible to prevent the boundary area between the pixel areas and the black matrix from being displaced, and to reduce the width of the black matrix to a minimum necessary width. It has been proposed to be configurable.
【０００３】図４は、ブラックマトリクスを有したマト
リクスアレイの一画素領域を示す平面図であり、図５
は、そのＢ−ｂ断面図である。透明基板９の表面側には
ソース線２、ゲート線１が格子状に配置されて透明画素
電極３にそって窓開パターンのブラックマトリクス遮光
層８が配置されている。ここで薄膜トランジスタ７は、
多結晶シリコン膜１０を能動領域とし、ゲート絶縁膜１
１で隔てられたゲート電極５はゲート線１に導電接続さ
れ、ソース電極４は、ソース線２と、ドレイン電極６は
画素電極３とそれぞれ第１の層間絶縁膜１２のスルーホ
ールを介して導電接続される。遮光層８は、第２の層間
絶縁膜１３によりフローティング状態にある。FIG. 4 is a plan view showing one pixel area of a matrix array having a black matrix.
Is a B-b sectional view thereof. The source lines 2 and the gate lines 1 are arranged in a lattice pattern on the surface side of the transparent substrate 9, and a black matrix light shielding layer 8 having a window opening pattern is arranged along the transparent pixel electrode 3. Here, the thin film transistor 7
The gate insulating film 1 is formed by using the polycrystalline silicon film 10 as an active region.
The gate electrode 5 separated by 1 is electrically connected to the gate line 1, the source electrode 4 is electrically connected to the source line 2, and the drain electrode 6 is electrically connected to the pixel electrode 3 via a through hole in the first interlayer insulating film 12, respectively. Connected. The light shielding layer 8 is in a floating state by the second interlayer insulating film 13.
【０００４】[0004]
【発明が解決しようとする課題】このようなアクティブ
マトリクス基板では、ブラックマトリクス８がフローテ
ィング状態にあるため、画素電極電位又は、ソース線電
位又は、ゲート線電位から、容量結合により電位がふら
れるため、縦横方向に７０ストークを発生しやすいばか
りか、画素電極の一部が、遮光層８により遮へい状態に
あるため有効な液晶駆動領域が狭い。またパネル組立に
よるアライメント精度において、アクティブマトリクス
基板側にブラックマトリクスを設けたことは、マージン
を増加させているが、更に開口率の向上を考える場合、
ブラックマトリクスの幅を狭める必要がある。図５によ
れば、ソース線２と画素電極３が同一平面上にあるた
め、両者の間隔にも限界がある。図６、図７は、ソース
線２と画素電極３の間に層間絶縁膜をはさんで、両者の
間隔を減らし、開口率の向上を試みた平面図及びそのＣ
−ｃ断面図である。図７によれば、ソース線２上には、
第２の層間絶縁膜１３があり、ソース線２と画素電極３
は、絶縁分離されている。したがって画素電極３はソー
ス線２の上方まで配置できるため、第３の層間絶縁膜１
４の上の遮光性ブラックマトリクス８の幅は図５より狭
くでき開口率の向上が実現できる。In such an active matrix substrate, since the black matrix 8 is in a floating state, a potential is supplied from a pixel electrode potential, a source line potential, or a gate line potential by capacitive coupling. In addition to the fact that 70 stokes are easily generated in the vertical and horizontal directions, the effective liquid crystal driving area is narrow because a part of the pixel electrode is shielded by the light shielding layer 8. In addition, in the alignment accuracy by panel assembly, the provision of the black matrix on the active matrix substrate side increases the margin, but when further considering the aperture ratio,
It is necessary to reduce the width of the black matrix. According to FIG. 5, since the source line 2 and the pixel electrode 3 are on the same plane, there is a limit to the distance between them. FIGS. 6 and 7 are plan views showing an attempt to improve the aperture ratio by reducing the distance between the source line 2 and the pixel electrode 3 with an interlayer insulating film interposed therebetween, and FIG.
It is -c sectional drawing. According to FIG. 7, on the source line 2,
There is a second interlayer insulating film 13, and the source line 2 and the pixel electrode 3
Are isolated from each other. Therefore, since the pixel electrode 3 can be arranged above the source line 2, the third interlayer insulating film 1
The width of the light-shielding black matrix 8 on the top 4 can be made narrower than in FIG. 5, and the aperture ratio can be improved.
【０００５】しかし、この構造においては、ソース線２
と画素電極３が接近するために、容量結合により、ソー
ス線電位の変化が画素電位に影響を与え、パネルの上下
方向での電圧−透過率特性のむらや、クロストークの発
生が図４、図５の場合よりさらに顕在化する。However, in this structure, the source line 2
Since the pixel electrode 3 and the pixel electrode 3 approach each other, the change in the source line potential affects the pixel potential due to the capacitive coupling, and the unevenness of the voltage-transmittance characteristics in the vertical direction of the panel and the occurrence of crosstalk occur in FIGS. It becomes more apparent than in the case of 5.
【０００６】一方、画素ピッチの高精細化により一画素
の保持容量は液晶がつくる容量では不足になり、一画素
毎に負荷容量が必要となる。この場合、前段のゲート線
とで画素付加容量を構成する方式や新たな容量線を画素
領域の一部に設ける蓄積容量方式があるが著しい開口率
の低下を招き、十分な保持容量を確保することは、困難
である。On the other hand, as the pixel pitch becomes higher, the storage capacity of one pixel becomes insufficient for the capacity of the liquid crystal, and a load capacity is required for each pixel. In this case, there is a method of forming a pixel additional capacitance with the preceding gate line or a storage capacitance method of providing a new capacitance line in a part of the pixel region. However, a significant decrease in aperture ratio is caused and a sufficient storage capacitance is secured. It is difficult.
【０００７】以上の問題点を鑑みて、本発明の課題は、
クロストークがなく、高開口率でしかも、表示品質や信
頼性を犠牲とすることなく高精細の液晶表示装置を実現
することにある。[0007] In view of the above problems, an object of the present invention is to provide:
An object of the present invention is to realize a liquid crystal display device having no crosstalk, a high aperture ratio, and high definition without sacrificing display quality and reliability.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示装置は、一対の基板と、前記一対
の基板に挟持された液晶と、前記基板の一方に、複数の
ソース線と、前記ソース線に交差する複数のゲート線
と、前記ソース線と前記ゲート線に接続された薄膜トラ
ンジスタと、前記薄膜トランジスタに接続された画素電
極とを具備する液晶表示装置であって、前記ソース線、
前記ゲート線及び前記薄膜トランジスタ上には層間絶縁
膜を介して金属からなる遮光膜が前記画素電極を囲むよ
うに配置されてなり、前記遮光膜は前記遮光膜の陽極酸
化膜からなる絶縁膜を介して前記ソース線及び前記ゲー
ト線に沿った前記画素電極の縁側領域と重なることを特
徴とする。また、本発明の液晶表示装置は、前記遮光膜
は隣接する画素電極の縁側領域と重なることを特徴とす
る。In order to solve the above problems, a liquid crystal display device according to the present invention comprises a pair of substrates, a liquid crystal sandwiched between the pair of substrates, and a plurality of sources provided on one of the substrates. A liquid crystal display device comprising: a source line, a plurality of gate lines intersecting the source line, a thin film transistor connected to the source line and the gate line, and a pixel electrode connected to the thin film transistor. line,
A light-shielding film made of metal is arranged on the gate line and the thin-film transistor via an interlayer insulating film so as to surround the pixel electrode, and the light-shielding film is formed through an insulating film made of an anodic oxide film of the light-shielding film. And overlapping an edge region of the pixel electrode along the source line and the gate line. Further, in the liquid crystal display device according to the present invention, the light-shielding film overlaps with an edge region of an adjacent pixel electrode.
【０００９】[0009]
【作用】本発明の液晶表示装置は、ソース線、ゲート線
及び薄膜トランジスタ上に層間絶縁膜を介して金属から
なる遮光膜を画素電極を囲むように配置することによ
り、ソース線及びゲート線を遮光膜で画素電極から電気
的にシールドする。遮光膜は、遮光膜の陽極酸化膜から
なる絶縁膜を介してソース線及びゲート線に沿った前記
画素電極の縁側領域と重なることにより、画素電極と遮
光膜間で容量を形成する。According to the liquid crystal display device of the present invention, the source line and the gate line are shielded from light by arranging a light shielding film made of metal on the source line, the gate line and the thin film transistor via an interlayer insulating film so as to surround the pixel electrode. The film is electrically shielded from the pixel electrode. The light-shielding film overlaps the edge region of the pixel electrode along the source line and the gate line via the insulating film made of the anodic oxide film of the light-shielding film, thereby forming a capacitance between the pixel electrode and the light-shielding film.
【００１０】[0010]
【実施例】本発明の第１の実施例を、図１、図２を参照
にして説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described with reference to FIGS.
【００１１】図１は、液晶表示装置のマトリクスアレイ
の一部を示す平面図。図２は、そのＡ−ａ線における断
面図である。ここで図６、図７に示した液晶表示装置の
各部分と対応する機能を有する部分については同符号を
付してある。FIG. 1 is a plan view showing a part of a matrix array of a liquid crystal display device. FIG. 2 is a cross-sectional view taken along the line Aa. Parts having functions corresponding to those of the liquid crystal display device shown in FIGS. 6 and 7 are denoted by the same reference numerals.
【００１２】製造工程順に説明すると以下の如くであ
る。透明絶縁基板９上に多結晶シリコン薄膜１０を堆積
し、パターニング後、ゲート絶縁膜１１、多結晶シリコ
ン薄膜を連続で堆積する。次に高濃度の不純物リンをド
ープしてＮ型の低抵抗配線にしたのち、パターニングし
てゲート電極５を形成する。ゲート電極をマスクしてイ
オン打ち込みによって、ソース・ドレイン領域４、６を
形成する。次に第１の層間絶縁膜１２を堆積し、アニー
ルしたのち、ソース領域４上にスルーホールを形成す
る。Ａｌ合金薄膜を堆積し、ソース線２をパターン形成
する。続いて第２の層間絶縁膜１３（層間絶縁膜Ａ）
と、遮光膜を連続で堆積し遮光膜をパターニングしてブ
ラックマトリクス８を形成する。ブラックマトリクス
は、少なくともソース線上をおおうようにする。（ソー
ス線幅よりも２μｍ以上太くする）と、ソース線からの
電界漏れが軽減し、ソース線と画素電極の容量結合成分
が軽減するため、クロストークや上下方向の電圧−透過
率特性むらが緩和される。次に第３の層間絶縁膜（層間
絶縁膜Ｂ）を形成してからゲート絶縁膜、第１〜３層間
絶縁膜にスルーホールを形成し、透明導電膜（ＩＴＯ）
を堆積し、画像電極３をパターン形成するとアクティブ
マトリクス基板ができあがる。画素電極３とブラックマ
トリクス８は部分的にオーバーラップする領域を確保す
ることのよって、この領域で層間絶縁膜Ｂにより蓄積容
量を形成する。十分狭いオーバーラップ領域を用いて、
十分な蓄積容量を確保するには、層間絶縁膜Ｂとして、
誘電率の高い材料、または、薄くしても絶縁性の高い材
料を選定すれば、有利である。前者を優先すれば、Ｔａ
2Ｏ5、Ａｌ2Ｏ3が考えられ、後者では、ＳｉＯ2、Ｓｉ3
Ｎ4が当たる。層間絶縁膜Ｂとしてピンホール欠陥の少
ない膜として、ブラックマトリクス８の陽極酸化膜を用
いると点欠陥対策となる。具体的には、ブラックマトリ
クス８としてβーＴａ金属を３０００オングストローム
堆積し、フレオンでドライエチングしたあと、希クエン
酸水溶液中にて、ＤＣバイアス（２０Ｖ印可の陽極酸化
により、）２０００オングストロームのＴａ2Ｏ5を形成
する。ブラックマトリクスは、連続パターンであり、そ
の一部を基板周辺に取り出し、陽極とする、Ｔａ2Ｏ
5は、誘電率が約２５であり、図１に示すような画素電
極３とブラックマトリクスのオーバーラップ領域で十分
な保持容量を確保でき、絶縁性も十分であった。また陽
極酸化膜は、遮光膜パターンの上のみに選択的に形成さ
れるため、画素電極側のスルーホールを形成する時に楽
である。遮光膜としては、Ａｌ系の合金でも陽極酸化で
きるため同様の効果を得ることができる。ブラックマト
リクス８は、フローティングとしないために、パネル周
辺で特定電位に接続する必要があるが前述した、陽極酸
化用端子を用いて直接外部へ接続してもよいし、パネル
周辺の上下導通端子（対向電極電位を与えるために対向
基板とアクティブマトリクス基板を上下導通材を介して
連結する領域）と連結してもよい。液晶に直流バイアス
が印加されると劣化が起こり、表示品質が低下するた
め、ブラックマトリクスの印加電位は、対向電極電位が
望ましい。The order of the manufacturing process will be described below. A polycrystalline silicon thin film 10 is deposited on a transparent insulating substrate 9 and, after patterning, a gate insulating film 11 and a polycrystalline silicon thin film are successively deposited. Next, after doping with a high concentration of impurity phosphorus to form an N-type low-resistance wiring, the gate electrode 5 is formed by patterning. Source / drain regions 4 and 6 are formed by ion implantation using the gate electrode as a mask. Next, after a first interlayer insulating film 12 is deposited and annealed, a through hole is formed on the source region 4. An Al alloy thin film is deposited, and the source line 2 is patterned. Subsequently, the second interlayer insulating film 13 (interlayer insulating film A)
Then, a light shielding film is continuously deposited, and the light shielding film is patterned to form the black matrix 8. The black matrix covers at least the source line. When the width is larger than the source line width by 2 μm or more, electric field leakage from the source line is reduced, and a capacitive coupling component between the source line and the pixel electrode is reduced. Therefore, crosstalk and voltage-transmittance unevenness in the vertical direction are reduced. Be relaxed. Next, after forming a third interlayer insulating film (interlayer insulating film B), through holes are formed in the gate insulating film and the first to third interlayer insulating films, and a transparent conductive film (ITO) is formed.
Is deposited and the image electrode 3 is patterned to form an active matrix substrate. The pixel electrode 3 and the black matrix 8 secure a partially overlapping region, and a storage capacitor is formed by the interlayer insulating film B in this region. With a sufficiently small overlap area,
In order to secure a sufficient storage capacitance, as the interlayer insulating film B,
It is advantageous to select a material having a high dielectric constant or a material having a high insulating property even if it is thin. If the former is prioritized, Ta
2 O 5 and Al 2 O 3 are considered. In the latter case, SiO 2 , Si 3
N 4 hits. When an anodic oxide film of the black matrix 8 is used as the film having few pinhole defects as the interlayer insulating film B, it is possible to prevent point defects. Specifically, 3000 Å of β-Ta metal is deposited as a black matrix 8 and dry-etched with Freon, and then DC bias (by anodic oxidation of 20 V applied) of 2000 Å of Ta 2 O is performed in a dilute aqueous citric acid solution. Form 5 The black matrix is a continuous pattern, takes out a part of the periphery of the substrate, an anode, Ta 2 O
Sample No. 5 had a dielectric constant of about 25, was able to secure a sufficient storage capacity in the overlap region between the pixel electrode 3 and the black matrix as shown in FIG. 1, and had a sufficient insulating property. Further, since the anodic oxide film is selectively formed only on the light-shielding film pattern, it is easy to form a through hole on the pixel electrode side. As the light-shielding film, the same effect can be obtained because anodization can be performed even with an Al-based alloy. The black matrix 8 needs to be connected to a specific potential around the panel so as not to be floating. However, the black matrix 8 may be directly connected to the outside using the anodizing terminal described above, or may be connected to the upper and lower conductive terminals (around the panel). In order to apply the potential of the counter electrode, the counter substrate and the active matrix substrate may be connected to each other via a vertical conductive material. When a DC bias is applied to the liquid crystal, the liquid crystal is degraded and the display quality is degraded. Therefore, the potential applied to the black matrix is desirably the counter electrode potential.
【００１３】本構造では、ソース線２、又はゲート線１
とブラックマトリクスが第１、第２の層間絶縁膜のピン
ホールでショートすると線欠陥となる可能性がある。ゲ
ート線上は、第１、第２の層間絶縁膜があるため発生確
率は低くなるがソース線上は第２の層間絶縁膜のみであ
るため、発生確率が高くなる。そこで遮光膜８を形成す
る前に、ソース線上の第２の層間絶縁膜のピンホールを
埋める意味で、スチーム酸化を行って欠陥の防止を行っ
た。また、遮光膜８を堆積する前にＳｉＯ2、Ｔａ2Ｏ5
の絶縁膜を堆積するのも効果があった。In this structure, the source line 2 or the gate line 1
If the black matrix is short-circuited by pinholes in the first and second interlayer insulating films, a line defect may occur. Since the first and second interlayer insulating films are present on the gate line, the probability of occurrence is low, but the probability of occurrence is high on the source line because only the second interlayer insulating film is present. Therefore, before forming the light shielding film 8, steam oxidation was performed to prevent defects by means of filling the pinholes of the second interlayer insulating film on the source line. Before depositing the light shielding film 8, SiO 2 , Ta 2 O 5
Deposition of the insulating film was also effective.
【００１４】図１、図２に対応する対向基板において
は、ブラックマトリクス層を除去できるが、あっても何
等かまわない。In the counter substrate corresponding to FIGS. 1 and 2, the black matrix layer can be removed, but it does not matter.
【００１５】また、表示領域周辺に駆動回路を内臓する
パネルにおいても上述の構造が可能であり、遮光膜の一
部は、画素の薄膜トランジスタばかりか周辺駆動回路を
遮光し、光による誤動作を防止することもできる。さら
に表示領域の周辺に、遮光用の見切り枠を設けたい場
合、前述の遮光膜の一部を用いればよい、この見切り枠
については、特定電位に接続してもよいし、分離した孤
立パターンの連続配置でもよい。The above structure is also possible in a panel having a driving circuit built around the display area, and a part of the light-shielding film shields not only the thin film transistor of the pixel but also the peripheral driving circuit, thereby preventing a malfunction due to light. You can also. Further, when it is desired to provide a light-shielding parting frame around the display area, a part of the above-described light-shielding film may be used. This parting-off frame may be connected to a specific potential or a separated isolated pattern. A continuous arrangement may be used.
【００１６】図３は、第２の実施例を示す平面図であ
り、断面図は、図２とほぼ同じなので省略する。本図
は、ブラックマトリクス８がゲート線に沿って分割され
た構造になっている。この特徴は、ソース線２と画素電
極３の容量結合の寄与の大きな部分のみを遮光膜８でお
おい、できるだけソース線と遮光膜の容量を減らし、欠
陥を軽減する意味もある。本図とは異なりブラックマト
リクスをソース線に沿って分割する場合も同様である。
本図の場合、ゲート線に沿って形成される遮光膜は、周
辺でショートすれば、図１、図２と効果はまったく同じ
であるが、ゲート線にそった偶数段の集合と奇数段の集
合をそれぞれ別電位に連結し、駆動すると、奇数ライン
ごとのフリッカーや電圧−透過率特性のむらを改善する
ことが可能となる。FIG. 3 is a plan view showing a second embodiment, and a cross-sectional view thereof is omitted because it is almost the same as FIG. This figure has a structure in which the black matrix 8 is divided along the gate lines. This feature also has the meaning of covering only a portion where the capacitive coupling between the source line 2 and the pixel electrode 3 has a large contribution with the light shielding film 8, reducing the capacity of the source line and the light shielding film as much as possible, and reducing defects. Unlike the case of this drawing, the same applies to the case where the black matrix is divided along the source lines.
In the case of this drawing, the effect of the light-shielding film formed along the gate line is exactly the same as that of FIGS. 1 and 2 if a short circuit occurs in the periphery. When the groups are connected to different potentials and driven, it is possible to improve flicker and uneven voltage-transmittance characteristics for each odd line.
【００１７】もちろん、遮光膜の分離された領域からの
漏れ光防止のために対向基板側に、遮光膜パターンをも
うける必要がある。Of course, it is necessary to form a light-shielding film pattern on the counter substrate side in order to prevent light leakage from the separated area of the light-shielding film.
【００１８】また、単なるソース線・画素間の容量結合
によるクロストークを防止するのであれば、遮光膜８と
する配線層として透明導電膜を用いても同じである。し
かし、この場合も対向基板側に遮光膜パターンを配置す
ることが肝要である。In order to prevent crosstalk due to mere capacitive coupling between the source line and the pixel, the same applies even if a transparent conductive film is used as the wiring layer serving as the light shielding film 8. However, also in this case, it is important to dispose a light-shielding film pattern on the counter substrate side.
【００１９】本発明図１〜図３の薄膜トランジスタ７
は、コプラナー構造の場合を示しているが、アモルファ
スシリコンによる逆スタガー構造の場合も同様に適用で
きる。又本発明の図は、モザイク配列の場合を示してい
るがデルタ配列の場合も同様に適用できる。The thin film transistor 7 of the present invention shown in FIGS.
Shows the case of a coplanar structure, but the same can be applied to the case of an inverted staggered structure made of amorphous silicon. Although the figure of the present invention shows the case of the mosaic arrangement, the same applies to the case of the delta arrangement.
【００２０】[0020]
【発明の効果】金属である遮光膜を陽極酸化することに
よりピンホール欠陥の少ない絶縁膜を薄く均一に形成す
るため、遮光膜と画素電極が重なる狭い領域においても
大きな容量を形成することが可能となる。According to the present invention, since an insulating film having few pinhole defects is formed uniformly and thinly by anodizing a light-shielding film made of metal, a large capacitance can be formed even in a narrow region where a light-shielding film and a pixel electrode overlap. Becomes
【００２１】ソース線を金属からなる遮光膜で画素電極
から電気的にシールドした場合には上下方向の電圧−透
過率特性むらや、クロストークが発生しにくい。When the source line is electrically shielded from the pixel electrode by a light-shielding film made of metal, unevenness in voltage-transmittance characteristics in the vertical direction and crosstalk hardly occur.
【００２２】[0022]
【００２３】[0023]
【００２４】[0024]
【００２５】[0025]
【００２６】[0026]
【図１】本発明の実施例１に係わる液晶表示装置のマト
リクスアレイの一部を示す平面図。FIG. 1 is a plan view showing a part of a matrix array of a liquid crystal display device according to a first embodiment of the present invention.
【図２】図１のＡ−ａ線における断面図。FIG. 2 is a sectional view taken along line Aa in FIG.
【図３】本発明の実施例２に係わる液晶表示装置のマト
リクスアレイの一部を示す平面図。FIG. 3 is a plan view showing a part of a matrix array of a liquid crystal display device according to a second embodiment of the present invention.
【図４】従来の液晶表示装置のマトリクスアレイの一部
を示す平図。FIG. 4 is a plan view showing a part of a matrix array of a conventional liquid crystal display device.
【図５】図４のＢ−ｂ線における断面図。FIG. 5 is a sectional view taken along line B-b in FIG. 4;
【図６】もうひとつの従来の液晶表示装置のマトリクス
アレイの一部を示す平面図。FIG. 6 is a plan view showing a part of a matrix array of another conventional liquid crystal display device.
【図７】図６のＣ−ｃ線における断面図。FIG. 7 is a sectional view taken along the line C-c in FIG. 6;
１・・・ゲート線 ２・・・ソース線 ３・・・画素電極 ４・・・ソース電極（領域） ５・・・ゲート電極 ６・・・ドレイン電極（領域） ７・・・薄膜トランジスタ ８・・・遮光膜（ブラックマトリクス） ９・・・透明絶縁膜基板 １０・・多結晶シリコン膜 １１・・ゲート絶縁膜 １２・・第１の層間絶縁膜 １３・・第２の層間絶縁膜（層間絶縁膜Ａ） １４・・第３の層間絶縁膜（層間絶縁膜Ｂ） DESCRIPTION OF SYMBOLS 1 ... Gate line 2 ... Source line 3 ... Pixel electrode 4 ... Source electrode (region) 5 ... Gate electrode 6 ... Drain electrode (region) 7 ... Thin film transistor 8 ... -Light-shielding film (black matrix) 9-Transparent insulating film substrate 10-Polycrystalline silicon film 11-Gate insulating film 12-First interlayer insulating film 13-Second interlayer insulating film (Interlayer insulating film) A) 14. Third interlayer insulating film (interlayer insulating film B)
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/136
Claims (2)
た液晶と、前記基板の一方に、複数のソース線と、前記
ソース線に交差する複数のゲート線と、前記ソース線と
前記ゲート線に接続された薄膜トランジスタと、前記薄
膜トランジスタに接続された画素電極とを具備する液晶
表示装置であって、前記ソース線、前記ゲート線及び前
記薄膜トランジスタ上には層間絶縁膜を介して金属から
なる遮光膜が前記画素電極を囲むように配置されてな
り、前記遮光膜は前記遮光膜の陽極酸化膜からなる絶縁
膜を介して前記ソース線及び前記ゲート線に沿った前記
画素電極の縁側領域と重なることを特徴とする液晶表示
装置。A pair of substrates; a liquid crystal sandwiched between the pair of substrates; a plurality of source lines on one of the substrates; a plurality of gate lines intersecting the source lines; A liquid crystal display device comprising a thin film transistor connected to a gate line and a pixel electrode connected to the thin film transistor, wherein the source line, the gate line, and the thin film transistor are formed of metal via an interlayer insulating film. A light-shielding film is disposed so as to surround the pixel electrode, and the light-shielding film is provided along an edge region of the pixel electrode along the source line and the gate line via an insulating film formed of an anodic oxide film of the light-shielding film. A liquid crystal display device characterized by overlapping.
と重なることを特徴とする請求項１に記載の液晶表示装
置。2. The liquid crystal display device according to claim 1, wherein the light-shielding film overlaps an edge region of an adjacent pixel electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27573293A JP3267011B2 (en) | 1993-11-04 | 1993-11-04 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27573293A JP3267011B2 (en) | 1993-11-04 | 1993-11-04 | Liquid crystal display |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06046699A Division JP3269480B2 (en) | 1999-03-08 | 1999-03-08 | Transmissive liquid crystal display |
| JP06046599A Division JP3216053B2 (en) | 1999-03-08 | 1999-03-08 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07128685A JPH07128685A (en) | 1995-05-19 |
| JP3267011B2 true JP3267011B2 (en) | 2002-03-18 |
Family
ID=17559621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27573293A Expired - Fee Related JP3267011B2 (en) | 1993-11-04 | 1993-11-04 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267011B2 (en) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3307181B2 (en) * | 1995-07-31 | 2002-07-24 | ソニー株式会社 | Transmissive display |
| US6900855B1 (en) | 1995-10-12 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device having resin black matrix over counter substrate |
| US5917563A (en) | 1995-10-16 | 1999-06-29 | Sharp Kabushiki Kaisha | Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line |
| JP2001125510A (en) * | 1995-11-17 | 2001-05-11 | Semiconductor Energy Lab Co Ltd | Active matrix type el display device |
| US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| JP3433779B2 (en) * | 1996-06-19 | 2003-08-04 | シャープ株式会社 | Active matrix substrate and manufacturing method thereof |
| KR100500739B1 (en) * | 1996-07-15 | 2005-10-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | LCD display device |
| JP3813280B2 (en) * | 1997-01-08 | 2006-08-23 | エルジー フィリップス エルシーディー カンパニー リミテッド | Liquid crystal display device and electronic device |
| JP3784491B2 (en) * | 1997-03-28 | 2006-06-14 | 株式会社半導体エネルギー研究所 | Active matrix display device |
| JPH10319428A (en) * | 1997-05-19 | 1998-12-04 | Toshiba Corp | Active matrix type liquid crystal display device |
| JP3478709B2 (en) * | 1997-07-07 | 2003-12-15 | 株式会社 日立ディスプレイズ | Liquid crystal display |
| JP4396599B2 (en) * | 1997-10-31 | 2010-01-13 | セイコーエプソン株式会社 | Liquid crystal device, electronic apparatus, and projection display device |
| JP4057127B2 (en) * | 1998-02-19 | 2008-03-05 | セイコーエプソン株式会社 | Active matrix substrate, method of manufacturing active matrix substrate, and liquid crystal device |
| JP4860293B2 (en) * | 1999-02-12 | 2012-01-25 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP4372943B2 (en) * | 1999-02-23 | 2009-11-25 | 株式会社半導体エネルギー研究所 | Semiconductor device and manufacturing method thereof |
| TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| JP2004219991A (en) | 2002-12-27 | 2004-08-05 | Sharp Corp | Substrate for display device and liquid crystal display device having the same |
| US20040174483A1 (en) | 2003-03-07 | 2004-09-09 | Yayoi Nakamura | Liquid crystal display device having auxiliary capacitive electrode |
| KR20060015201A (en) * | 2004-08-13 | 2006-02-16 | 삼성전자주식회사 | Array substrate and mother board and liquid crystal display having the same |
| KR101177720B1 (en) | 2005-09-20 | 2012-08-28 | 엘지디스플레이 주식회사 | LCD and Method of fabricating of the same |
| KR101198127B1 (en) * | 2005-09-30 | 2012-11-12 | 엘지디스플레이 주식회사 | LCD and Method of fabricating of the same |
| US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2008122959A (en) * | 2007-11-06 | 2008-05-29 | Seiko Epson Corp | Active-matrix substrate, method for manufacturing the same, and liquid crystal device |
| JP5919636B2 (en) | 2011-04-01 | 2016-05-18 | セイコーエプソン株式会社 | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device |
| CN102169256A (en) * | 2011-05-09 | 2011-08-31 | 深圳市华星光电技术有限公司 | Liquid crystal display, colorful optical filter substrate, thin film transistor substrate and manufacture method thereof |
| JP2014078033A (en) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2015007806A (en) * | 2014-09-12 | 2015-01-15 | 株式会社半導体エネルギー研究所 | Liquid crystal display device |
| JP6395974B1 (en) * | 2017-04-12 | 2018-09-26 | 三菱電機株式会社 | Thin film transistor substrate and manufacturing method thereof |
-
1993
- 1993-11-04 JP JP27573293A patent/JP3267011B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07128685A (en) | 1995-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267011B2 (en) | Liquid crystal display | |
| JP3708637B2 (en) | Liquid crystal display device | |
| JP3126661B2 (en) | Liquid crystal display | |
| KR0158260B1 (en) | Matrix array and manufacturing method of active matrix liquid crystal display device | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP2924506B2 (en) | Pixel structure of active matrix liquid crystal display | |
| JPH1010548A (en) | Active matrix substrate and its production | |
| JPH0814669B2 (en) | Matrix type display device | |
| US6819385B2 (en) | Transflective pixel structure | |
| KR100218293B1 (en) | Thin-film transistor liquid crystal display elements and its manufacturing method | |
| JP2859784B2 (en) | Active matrix substrate | |
| JP3127619B2 (en) | Active matrix substrate | |
| JP3669082B2 (en) | Thin film transistor array for liquid crystal display elements | |
| JPH04313729A (en) | Liquid crystal display device | |
| JP2906470B2 (en) | Active matrix substrate | |
| JP3216053B2 (en) | Liquid crystal display | |
| JP3326832B2 (en) | Liquid crystal display | |
| JP3269480B2 (en) | Transmissive liquid crystal display | |
| WO2023272503A1 (en) | Thin film transistor, preparation method therefor, display substrate, and display apparatus | |
| JPH1010580A (en) | Display device | |
| JP3287806B2 (en) | Active matrix substrate | |
| JP4427842B2 (en) | Semiconductor device and display device | |
| KR0124976B1 (en) | Liquid crystal display device and its manufacturing method for aperture ratio improvement | |
| JP3498912B2 (en) | Active matrix substrate | |
| KR100397672B1 (en) | an array panel for liquid crystal display and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |