JP3986041B2 - Power supply control device - Google Patents

Power supply control device Download PDF

Info

Publication number
JP3986041B2
JP3986041B2 JP2000025565A JP2000025565A JP3986041B2 JP 3986041 B2 JP3986041 B2 JP 3986041B2 JP 2000025565 A JP2000025565 A JP 2000025565A JP 2000025565 A JP2000025565 A JP 2000025565A JP 3986041 B2 JP3986041 B2 JP 3986041B2
Authority
JP
Japan
Prior art keywords
semiconductor switch
current
self
cutoff
main fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000025565A
Other languages
Japanese (ja)
Other versions
JP2000315588A (en
Inventor
秀則 山梨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yazaki Corp
Original Assignee
Yazaki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp filed Critical Yazaki Corp
Priority to JP2000025565A priority Critical patent/JP3986041B2/en
Publication of JP2000315588A publication Critical patent/JP2000315588A/en
Application granted granted Critical
Publication of JP3986041B2 publication Critical patent/JP3986041B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply control device capable of stabilizing to the rated amperage in a short time after switching-on without using any fuse for circuit protection by supply controlling the load current on the fuse fusion characteristic curve. SOLUTION: A power supply control device is equipped with a comparator circuit to judge whether an over-current is flowing upon determining the difference between the drain-source voltage of an over-heat self-shutoff type semiconductor switch QA and the drain-source voltage of an over-heat self-shutoff type semiconductor switch QB and comparing the obtained difference with the specified over-current reference value, a driver circuit 2 to turn on and off the switch QA with a control signal according to the sensing signal, and a microcomputer 8 which stores the current supply value for the time from the switch turn-on to attainment of the rated current, conducts time measurement at starting, and executes on-off control of the switch QA, whereby on-off of the switch QA is repeated in accordance with the result from comparison, and judgement of shortcircuited condition is passed when a specified frequency of occurrence of the switch QA being turned off is generated, and it is put off.

Description

【０００１】
【発明の属する技術分野】
本発明は、負荷に電源を供給する電源供給制御装置に係り、特にヒューズ溶断特性に沿って最大の電流を供給することのできる電源供給制御装置に関する。
【０００２】
【従来の技術】
自動車に搭載されるバッテリには、種々の負荷が接続されており、この負荷にバッテリから一定の電流が供給されている。この負荷がランプのような場合、スイッチを投入し点灯すると、最初、ランプ温度が低いためランプの抵抗値が低く突入電流が大きく流れる。このランプに過剰電流が流れた後、ランプ温度が徐々に上がってきてランプの抵抗値が高くなってきて、ランプに流れる電流が下がってきてやがて定格電流に安定する。
【０００３】
このメインの電源のランプ負荷への供給は、従来、図７に示す如く、バッテリＶＢには、ヒューズ９を介してパワートランジスタ等の半導体電流制御素子（半導体リレー）１０が接続されており、この半導体電流制御素子１０にランプ負荷１２が接続されている。このヒューズ９は、回路保護用のもので、回路に所定の電流以上の電流が流れたときに溶断し、電線が燃焼するのを防止するものである。また、この半導体電流制御素子１０は、マイコン１１によって制御され、バッテリＶＢから一定の電源が負荷１２に供給されている。このような電源供給回路の場合、スイッチの投入時、ランフ負荷に流れる突入電流は、図８のランプ負荷の電流特性曲線Ａに示す如く、ヒューズ溶断特性曲線Ｂの電流値を超えないように設定してある。そして、この図８に図示のヒューズ溶断特性曲線Ｂは、ヒューズ９を溶断させないで回路に流せる電流値の限界を示したものである。
また、この図８には、ヒューズ溶断特性曲線Ｂの上側に電線の発煙特性曲線Ｃが示されている。この発煙特性曲線Ｃは、この特性の電流を回路に供給すると、回路が燃焼する（発煙を生じる）電流値を示している。
【０００４】
このようにランプ負荷に供給される電流がヒューズ溶断特性曲線Ｂの電流値を超えるとヒューズ９が溶断するため、ランプ負荷に供給される電流は、ヒューズ溶断特性曲線Ｂの下側をいくように設定されたランプ負荷電流特性曲線Ａにしたがって供給される。
【０００５】
【発明が解決しようとする課題】
スイッチを投入当初、ランプは冷えており、抵抗値が低くなっている。このため、スイッチを投入し、ランプ負荷１２に電源を供給すると、スイッチ投入直後ランプ負荷１２には、図８の特性曲線Ａに示す如く、大きな突入電流が流れる。その後、ランプ負荷１２の抵抗値がランプ負荷１２の温度上昇と共に上昇するため、ランプ負荷１２に流れる電流値は、時間と共に下がっていき、やがて定格電流に安定する。ところが、ランプ負荷電流は、スイッチを投入後に大きな突入電流が流れ、その後、図８の特性曲線Ａに示す如く、急激に電流が低下する。
【０００６】
このような状態で、定格電流に至るまでの時間を短くするには、突入電流を大きく取ることによって達成することはできるが、そのためには配線の電流容量が大きいものを使用しなければならず、線材の細線化傾向に逆行することになる。また、線材の細線化を図るためにヒューズ容量を小さくし、配線の電流容量を小さくすると、ヒューズ溶断特性曲線Ｂの電流値を超えないように低く設定することができるが、ランプ負荷の温度上昇が低く、定格電流に至るまでの時間が掛ってしまうという問題がある。
【０００７】
本発明の目的は、回路保護用のヒューズを用いないで、ヒューズ溶断特性曲線上に負荷電流を供給制御し、スイッチ投入後短時間で定格電流に安定させるようにしようということにある。
【０００８】
【課題を解決するための手段】
本発明に係る電源供給制御装置は、ＤＣ電源と負荷との間に直列に第１の過熱自己遮断型半導体スイッチを接続すると共に、
前記第１の過熱自己遮断型半導体スイッチと同じ特性を有し前記第１の過熱自己遮断型半導体スイッチにヒューズを溶断させないで回路に流せる限界電流以下の電流が流れたときに発生するドレイン・ソース間電圧と同じ電圧をドレイン・ソース間に発生させる電流を流すリファレンス抵抗をソースに接続する第２の過熱自己遮断型半導体スイッチを前記第１の過熱自己遮断型半導体スイッチに並列に接続してなるリファレンス回路と、
前記第１の過熱自己遮断型半導体スイッチのドレイン・ソース間電圧と前記第２の過熱自己遮断型半導体スイッチのドレイン・ソース間電圧との差と所定の過電流判定値とを比較して前記電流が前記ヒューズを溶断させないで回路に流せる限界電流を超える過電流であるか否かを判別し、該判別結果に応じた検出信号を出力する比較回路と、その検出信号に応じた制御信号で前記第１の過熱自己遮断型半導体スイッチをオン、オフさせる駆動回路と、
スイッチ投入時から定格電流に至るまでの時間に対する電流供給値が予め記憶されており、スタート時に時間計測を行い、前記第１の過熱自己遮断型半導体スイッチのオン・オフ制御を行うマイコンとを設け、
スイッチ投入によって時間計数を開始し、前記第１の過熱自己遮断型半導体スイッチのドレイン・ソース間と前記第２の過熱自己遮断型半導体スイッチのドレイン・ソース間の第１の差電流と、前記第１の過熱自己遮断型半導体スイッチに内蔵の温度センサの両端の第２の差電流の差の電流値が予め記憶されている経過時間に対する供給電流値に合うようにスイッチ投入時から定格電流に至るまで前記第１の過熱自己遮断型半導体スイッチをオン・オフして負荷に過電流が供給されないようにすると共に、前記比較回路の比較結果、前記第１の過熱自己遮断型半導体スイッチに前記ヒューズを溶断させないで回路に流せる限界電流を超える電流が流れたと判定したときに、前記第１の過熱自己遮断型半導体スイッチをオフし、所定の時間間隔で前記第１の過熱自己遮断型半導体スイッチのオン・オフを繰り返し、前記第１の過熱自己遮断型半導体スイッチがオフする状態が所定回数生じたときに短絡状態を検出して、前記第１の過熱自己遮断型半導体スイッチをオフ状態にするようにしたものである。
このように構成することにより、本発明によると、回路保護用のヒューズを用いないで、ヒューズ溶断特性曲線上に負荷電流を供給制御し、スイッチ投入後短時間で定格電流に安定させることができる。
【０００９】
【発明の実施の形態】
以下、本発明に係る実施の形態について説明する。
図１には、本発明に係る電源供給制御装置の一実施の形態が示されている。
【００１０】
図において、電源供給装置１の入力端子Ａには、バッテリＶＢが接続されており、電源供給装置１の入力端子Ｃには、抵抗Ｒ４を介してバッテリＶＢが接続されている。また、この入力端子Ｃには、スイッチＳＷ１の一端が接続されており、このスイッチＳＷ１の他端は接地されている。出力端子Ｈには、コンデンサＣ１が接続されている。このコンデンサＣ１は、ＯＮ／ＯＦＦ計数回路のＲＣ積分回路のコンデンサである。
また、出力端子Ｂには、一端が接地されている負荷Ｌが接続されている。また、電源供給装置１の出力端子Ｅには、第１のリファレンス回路の第１のリファレンス抵抗Ｒｒ１の一端が接続されており、他端は接地されている。この第１のリファレンス抵抗Ｒｒ１が第１のリファレンス回路のリファレンス抵抗で、この第１のリファレンス抵抗Ｒｒ１によって第１のリファレンス電圧（過電流検出用の基準電圧）が作られる。
【００１１】
また、出力端子Ｆには、第２のリファレンス回路の第２のリファレンス抵抗Ｒｒ２が接続されている。この第２のリファレンス抵抗Ｒｒ２によって第２のリファレンス電圧（過小電流検出用の基準電圧）が作られる。
【００１２】
また、電源供給装置１の出力端子Ｍには、オペアンプ５の（−）入力端子が、出力端子Ｎには、オペアンプ５の（＋）入力端子がそれぞれ接続されている。この出力端子Ｍと出力端子Ｎは、図３に示す如く、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１の温度検知回路の温度センサの両端から取り出した端子である。すなわち、温度センサの両端の差電流を増幅して取り出している。
一方、電源供給装置１の出力端子Ｂと出力端子Ｅとは、抵抗Ｒ１１を介して接続されている。この抵抗Ｒ１１と出力端子Ｂとの接続端には、オペアンプ６の（−）入力端子が、抵抗Ｒ１１と出力端子Ｅとの接続端には、オペアンプ６の（＋）入力端子がそれぞれ接続されている。したがって、出力端子Ｂに流れる電流と出力端子Ｅに流れる電流との差電流を増幅して取り出している。
【００１３】
また、このオペアンプ６の出力端子には、オペアンプ７の（−）入力端子が接続されている。このオペアンプ７の（＋）入力端子には、オペアンプ５の出力端子が接続されている。このオペアンプ７の出力端子には、マイコン８が接続されている。このマイコン８の出力端子が電源供給装置１の入力端子Ｃに接続されている。したがって、このオペアンプ７は、オペアンプ５からの出力差電流とオペアンプ６からの出力差電流との差を取って増幅して、電流信号としてマイコン８に入力している。このオペアンプ７からマイコン８に入力される電流信号は、アナログ信号であるので、マイコン８に内蔵されるＡ／Ｄ変換器でデジタル信号に変換されて取り込まれる。
このオペアンプ７から出力される電流値は、現在第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流値に相当する電流信号である。
【００１４】
電源供給装置１は、図２に示す如き構成を有している。すなわち、電源供給装置１は、自動車等の車両においてバッテリからヘッドライト等の各負荷に供給する電流を制御するもので、１個のチップとして構成されている。この電源供給装置１において○で示されているのは外部の素子を接続するための接続端子で、図１に示してある端子と一致している。
すなわち、電源供給制御装置１の入力側端子ＡにはバッテリＶＢが接続され、出力側端子Ｂには負荷Ｌが接続されている。一方、スイッチング端子Ｃには、一端が接地され他端が抵抗Ｒ４を介してバッテリＶＢに接続されるスイッチＳＷ１が接続されている。
また、入力側端子Ａには、第１の過熱自己遮断型半導体スイッチＱＡのドレン側端子ＤＡが接続されており、この第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡには出力側端子Ｂが接続されている。また、第１の過熱自己遮断型半導体スイッチＱＡには、ゲート側端子ＧＡが設けられている。そして、この第１の過熱自己遮断型半導体スイッチＱＡは、バッテリＶＢと負荷Ｌとの間に直列に接続されている。
【００１５】
この第１の過熱自己遮断型半導体スイッチＱＡは、図３に示す如き構成を有している。すなわち、ドレン側端子ＤＡには、メインＦＥＴＱ１のドレンが接続されており、メインＦＥＴＱ１のソースには、ソース側端子ＳＡが接続されている。このメインＦＥＴＱ１のゲートは、内部抵抗ＲＡ（例えば、１０ｋΩ）を介してゲート側端子ＧＡに接続されている。このゲート側端子ＧＡとソース側端子ＳＡとの間には、温度検知回路３０が接続されている。この温度検知回路３０は、メインＦＥＴＱ１の温度を検出するためのもので、この温度検知回路３０には、ラッチ回路３１が接続されている。そして、この温度検知回路３０は、メインＦＥＴＱ１の温度が所定温度（異常温度）に達したときにラッチ回路３１にオン信号を出力する。ラッチ回路３１は、温度検知回路３０からの信号を受けてオン信号を出力し続ける作用を有している。このラッチ回路３１の出力端子には、過熱遮断用ＦＥＴＱ２のゲートが接続されており、温度検知回路３０がメインＦＥＴＱ１が過熱したことを検出したときにラッチ回路３１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ２がオンし、メインＦＥＴＱ１のゲート電圧を落としてメインＦＥＴＱ１を遮断する。
【００１６】
一方、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡには、出力側端子Ｂを介して負荷Ｌが接続されている。この負荷Ｌへの電力供給は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１によって行われている。
このようにして第１の過熱自己遮断型半導体スイッチＱＡは、負荷短絡等によって過電流が流れたときに、メインＦＥＴＱ１が過熱して破壊されるのを防止するため、メインＦＥＴＱ１の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第１の過熱自己遮断型半導体スイッチＱＡを構成しているメインＦＥＴＱ１は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００１７】
第１の過熱自己遮断型半導体スイッチＱＡのドレン側端子ＤＡには、第２の過熱自己遮断型半導体スイッチＱＢのドレン側端子ＤＢと、第３の過熱自己遮断型半導体スイッチＱＣのドレン側端子ＤＣが接続されている。そして、この第２の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢには出力側端子Ｅが、また、第３の過熱自己遮断型半導体スイッチＱＣのソース側端子ＳＣには出力側端子Ｆが接続されている。また、第２の過熱自己遮断型半導体スイッチＱＢには、ゲート側端子ＧＢが、第３の過熱自己遮断型半導体スイッチＱＣには、ゲート側端子ＧＣが設けられている。
【００１８】
この第２の過熱自己遮断型半導体スイッチＱＢは、図４に示す如き構成を有しており、この第２の過熱自己遮断型半導体スイッチＱＢは、図３に図示の第１の過熱自己遮断型半導体スイッチＱＡと同一の構成となっている。すなわち、ドレン側端子ＤＢには、メインＦＥＴＱ３のドレンが接続されており、メインＦＥＴＱ３のソースには、ソース側端子ＳＢが接続されている。このメインＦＥＴＱ３のゲートは、内部抵抗ＲＢ（例えば、１０ｋΩ）を介してゲート側端子ＧＢに接続されている。このゲート側端子ＧＢとソース側端子ＳＢとの間には、温度検知回路４０が接続されている。この温度検知回路４０は、メインＦＥＴＱ３の温度を検出するためのもので、この温度検知回路４０には、ラッチ回路４１が接続されている。そして、この温度検知回路４０は、メインＦＥＴＱ３に所定電流より過大の電流が流れる等によってメインＦＥＴＱ３の温度が所定温度（異常温度）以上になったときにラッチ回路４１にオン信号を出力する機能を有している。そして、このラッチ回路４１は、温度検知回路４０からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路４１の出力端子には、過熱遮断用ＦＥＴＱ４のゲートが接続されており、温度検知回路４０によってメインＦＥＴＱ３が過熱したことを検出したときは、ラッチ回路４１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ４をオンし、メインＦＥＴＱ３のゲート電圧を落としてメインＦＥＴＱ３を遮断する。
【００１９】
一方、第２の過熱自己遮断型半導体スイッチＱＢのソース側端子ＳＢには、出力側端子Ｅを介して第１のリファレンス抵抗Ｒｒ１が接続されており、この第１のリファレンス抵抗Ｒｒ１の他端は接地されている。そして、このメインＦＥＴＱ３と第１のリファレンス抵抗Ｒｒ１とによって第１のリファレンス回路が構成されている。この第１のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と負荷Ｌとの直列回路に並列に接続されている。 この第１のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンして負荷Ｌに電流を流し、この負荷Ｌに正常に電流が流れている状態のときに第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する電圧と同じ電圧（基準電圧）を、第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）に常時発生させる作用を有している。すなわち、この第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース（ソース側端子ＳＢ）には、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡに接続される負荷Ｌの状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。この第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に過大に流れたときに、このメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生するソース電圧と比較して負荷Ｌに過電流が流れたことを検出するための第１の基準電圧である。
【００２０】
このように第２の過熱自己遮断型半導体スイッチＱＢは、メインＦＥＴＱ３のソースに接続される第１のリファレンス抵抗Ｒｒ１の短絡等によって第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３に過電流が流れたときに、このメインＦＥＴＱ３が過熱して破壊されるのを防止するため、このメインＦＥＴＱ３の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第２の過熱自己遮断型半導体スイッチＱＢを構成しているメインＦＥＴＱ３は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００２１】
また、第３の過熱自己遮断型半導体スイッチＱＣは、図５に示す如き構成を有しており、この第３の過熱自己遮断型半導体スイッチＱＣは、図３に図示の第１の過熱自己遮断型半導体スイッチＱＡと同一の構成となっている。すなわち、ドレン側端子ＤＣには、メインＦＥＴＱ５のドレンが接続されており、メインＦＥＴＱ５のソースには、ソース側端子ＳＣが接続されている。このメインＦＥＴＱ５のゲートは、内部抵抗ＲＣ（例えば、１０ｋΩ）を介してゲート側端子ＧＣに接続されている。このゲート側端子ＧＣとソース側端子ＳＣとの間には、温度検知回路５０が接続されている。この温度検知回路５０は、メインＦＥＴＱ５の温度を検出するためのもので、この温度検知回路５０には、ラッチ回路５１が接続されている。そして、この温度検知回路５０は、メインＦＥＴＱ５に所定電流より過大の電流が流れる等によってメインＦＥＴＱ５の温度が所定温度（異常温度）以上になったときにラッチ回路５１にオン信号を出力する機能を有している。そして、このラッチ回路５１は、温度検知回路５０からの信号を受けてオン信号を出力し続ける作用を有している。さらに、このラッチ回路５１の出力端子には、過熱遮断用ＦＥＴＱ６のゲートが接続されており、温度検知回路５０によってメインＦＥＴＱ５が過熱したことを検出したときは、ラッチ回路５１を介して出力されるオン信号によって過熱遮断用ＦＥＴＱ６をオンし、メインＦＥＴＱ５のゲート電圧を落としてメインＦＥＴＱ５を遮断する。
【００２２】
一方、第３の過熱自己遮断型半導体スイッチＱＣのソース側端子ＳＣには、出力側端子Ｆを介して第２のリファレンス抵抗Ｒｒ２が接続されており、この第２のリファレンス抵抗Ｒｒ２の他端は接地されている。そして、このメインＦＥＴＱ５と第２のリファレンス抵抗Ｒｒ２とによって第２のリファレンス回路が構成されている。この第２のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と負荷Ｌとの直列回路に並列に接続されている。
この第２のリファレンス回路は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンして負荷Ｌに電流を流し、この負荷Ｌに正常に電流が流れている状態のときに第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース（ソース側端子ＳＡ）に発生する電圧と同じ電圧（基準電圧）を、第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）に常時発生させる作用を有している。すなわち、この第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース（ソース側端子ＳＣ）には、第１の過熱自己遮断型半導体スイッチＱＡのソース側端子ＳＡに接続される負荷Ｌの状態の変化に拘わらず、常に一定したソース電圧が発生するようになっている。
【００２３】
この第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンしているにも拘わらず、負荷Ｌに電流が流れないか過少な電流が流れたとき（負荷断線等の場合）に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流量が、第２の所定値より過小に流れたときに、このメインＦＥＴＱ１のソース電圧と比較して負荷Ｌに電流が過少に流れたことを検出するための第２の基準電圧である。
【００２４】
このように第３の過熱自己遮断型半導体スイッチＱＣは、メインＦＥＴＱ５のソースに接続される第２のリファレンス抵抗Ｒｒ２の短絡等によって第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５に過電流が流れたときに、このメインＦＥＴＱ５が過熱して破壊されるのを防止するため、このメインＦＥＴＱ５の温度が規定値以上に上昇すると自らの作用で強制的にオフ（遮断）する過熱自己遮断機能を備えている。この第３の過熱自己遮断型半導体スイッチＱＣを構成しているメインＦＥＴＱ５は、ＤＭＯＳ構造のＮＭＯＳＦＥＴで構成されている。
【００２５】
また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５は、複数のトランジスタで構成されており、このメインＦＥＴＱ１、メインＦＥＴＱ２、メインＦＥＴＱ３を構成するトランジスタ数の比は、
メインＦＥＴＱ１＞メインＦＥＴＱ３
メインＦＥＴＱ１＞メインＦＥＴＱ５
となっている。具体的には、例えば、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、および第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５の各トランジスタ数の比は１０００：１に設定してある。
【００２６】
そして、第１のリファレンス抵抗Ｒｒ１は、例えば第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に５Ａの負荷電流（ドレイン電流）が流れたとき、第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３に５ｍＡのドレイン電流が流れ、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間電圧Ｖｄｓと同じドレイン・ソース間電圧を第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のドレイン・ソース間に発生させるようにような値に設定してある。
また、第１のリファレンス抵抗Ｒｒ１と第２のリファレンス抵抗Ｒｒ２は、例えば第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に５Ａの負荷電流が流れたとき、第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５に５ｍＡのドレイン電流が流れ、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間電圧Ｖｄｓと同じドレイン・ソース間電圧を第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のドレイン・ソース間に発生させるようにような値に設定してある。
【００２７】
したがって、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲート・ソース間電圧と第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲート・ソース間電圧とは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に接続される負荷Ｌが正常である限り、一致した値となる。同様に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲート・ソース間電圧と第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のゲート・ソース間電圧とは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に接続される負荷Ｌが正常である限り、一致した値となる。
【００２８】
第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートと、第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲートと、第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のゲートとは、抵抗Ｒ７と抵抗Ｒ８の直列回路を介して駆動回路２に接続されており、この駆動回路２から出力されるゲート信号によって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と、第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と、第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５とは、同時にオン・オフするようになっている。
【００２９】
また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースには、ツェナーダイオードＺＤ１のアノードが接続されており、このツェナーダイオードＺＤ１のカソードには抵抗Ｒ７と抵抗Ｒ８の接続点が接続されている。また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースには、抵抗Ｒ５を介してコンパレータＣＭＰ１の（＋）側入力端子と、コンパレータＣＭＰ２の（−）側入力端子がそれぞれ接続されている。このツェナーダイオードＺＤ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲート・ソース間を電源電圧（１２Ｖ）に保ってゲートに過電圧が印加されようとした場合に、これをバイパスさせるためのものである。
このコンパレータＣＭＰ１は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースに誘起される電圧と第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに誘起される電圧とを比較して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に接続される負荷Ｌに過大電流が流れるのを検出するためのものである。すなわち、コンパレータＣＭＰ１の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧（ソースＳＡ側の電位）と第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソース電圧（ソースＳＢ側の電位）とを比較し、その差が過電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの電位が第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位以上である間）はＨｉが出力され、その差が過電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの電位が第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電位より小さくなると）反転してＬｏｗが出力され、過大電流が流れたと判定する。
【００３０】
また、コンパレータＣＭＰ２は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースに誘起される電圧と第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソースに誘起される電圧とを比較して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に電流が所定量流れているか（過小電流となっていないか）を検出するためのものである。すなわち、コンパレータＣＭＰ２の出力は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧（ソースＳＡ側の電位）と第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧（ソースＳＣ側の電位）とを比較し、その差が過小電流判定値以下である間（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧よりも低い値である間）はＨｉが出力され、その差が過小電流判定値より大きくなると（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース電圧が第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソース電圧より高くなると）反転してＬｏｗが出力され過小電流になったと判定する。
また、第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースには、抵抗Ｒ６を介してコンパレータＣＭＰ１の（−）側入力端子が接続されている。
さらに、第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のソースには、コンパレータＣＭＰ２の（＋）側入力端子が接続されている。
【００３１】
一方、電源供給制御装置１の入力側端子Ａには、ＰＮＰトランジスタＴｒ１のエミッタが接続されており、このＰＮＰトランジスタＴｒ１のコレクタには、抵抗Ｒ１と抵抗Ｒ３と抵抗Ｒ２の直列回路が接続されており、抵抗Ｒ２の他端は接地されている。そして、コンパレータＣＭＰ１の（＋）側入力端子は、抵抗Ｒ１と抵抗Ｒ３の接続点にダイオードＤ１を介して接続されており、コンパレータＣＭＰ１の（−）側入力端子は、抵抗Ｒ３と抵抗Ｒ２の接続点にダイオードＤ２を介して接続されている。したがって、コンパレータＣＭＰ１の（＋）側入力端子には、バッテリＶＢから供給される電源電圧を、抵抗Ｒ１と、抵抗Ｒ３とＲ２の合成抵抗とによって分圧した電圧が、コンパレータＣＭＰ１の（−）側入力端子には、抵抗Ｒ１と抵抗Ｒ３の合成抵抗と、Ｒ２とによって分圧した電圧がそれぞれ印加されるように構成されている。
このＰＮＰトランジスタＴｒ１と、抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２と、ダイオードＤ１，ダイオードＤ２によって、短絡等の異常により第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンからオフになった後に、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンに復帰させるための復帰回路を構成している。この復帰回路は、エミッタがバッテリＶＢ側の出力端子に、ベースが抵抗Ｒ１０を介してスイッチＳＷ１側の入力端子にそれぞれ接続されたトランジスタＴｒ１と、そのコレクタとグランドの間に直列接続された抵抗Ｒ１，Ｒ３，Ｒ２と、抵抗Ｒ１に流れる電流をコンパレータＣＭＰ１の（＋）端子側へ通すダイオードＤ１と、抵抗Ｒ１，抵抗Ｒ３に流れる電流をコンパレータＣＭＰ１の−端子側へ通すダイオードＤ２とからなる。抵抗Ｒ１の抵抗値は、スイッチＳＷ１をオンにしてトランジスタＴｒ１がオンになると、抵抗Ｒ１，Ｒ３の接続点の電位Ｖ１がバッテリの６０〜８０％程度で、ソースＳＡの電位が抵抗Ｒ５での前記電圧降下分だけ下がった電圧Ｖ３（ダイオードＤ１のカソード側電位）より大きい値になるように設定されている。
【００３２】
さらに、コンパレータＣＭＰ１の（＋）側入力端子には、抵抗Ｒ９を介してダイオードＤ３のアノードが接続されており、このダイオードＤ３のカソードには駆動回路２のゲート信号出力端子が接続されている。
コンパレータＣＭＰ１の出力端子は、駆動回路２に接続されており、コンパレータＣＭＰ１の判定結果が駆動回路２に入力されるようになっている。この駆動回路２には、チャージポンプ回路３で昇圧された電圧ＶＰ（例えば、ＶＰ＝ＶＢ＋５Ｖ）が印加されており、駆動回路２は、コンパレータＣＭＰ１から出力されているＨｉの信号と、スイッチＳＷ１をオンすることによってスイッチ側から入力されるオン信号の入力とによって、駆動回路２のソース側トランジスタ２ａがオンしてシンク側トランジスタ２ｂがオフし、電圧ＶＰの駆動信号を抵抗Ｒ８，抵抗Ｒ７を介して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに出力し、これによって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンするようになっている。この駆動回路２は、コンパレータＣＭＰ１からＨｉの信号が入力されている間（Ｌｏｗの信号が出力されない限り）、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートにオン信号を出力し続ける。この駆動回路２は、コンパレータＣＭＰ１が反転してコンパレータＣＭＰ１からＬｏｗ信号が入力されると、駆動回路２のソース側トランジスタ２ａがオフしシンク側トランジスタ２ｂがオンし、駆動回路２からの出力がＬｏｗとなってメインサーマルＦＥＴＱＡのゲートにオフ信号を出力し、メインサーマルＦＥＴＱＡをオフする。
また、コンパレータＣＭＰ２の出力端子は、外部への出力端子Ｆに接続されており、コンパレータＣＭＰ２によって判定された結果は、出力端子Ｆに接続される回路によって利用される。
【００３３】
起動時、スイッチＳＷ１を投入すると、ＰＮＰトランジスタＴｒ１がオンし、ＶＢ（１２Ｖ）を抵抗Ｒ１と（抵抗Ｒ３＋抵抗Ｒ２）とによって分圧された電圧値（例えば、電源電圧の８０％〜６０％）がコンパレータＣＭＰ１の（＋）側端子に印加されるようになっている。コンパレータＣＭＰ１の（−）側端子には、（抵抗Ｒ１＋抵抗Ｒ３）と抵抗Ｒ２とによって分圧された電圧値（例えば、電源電圧の２０％〜４０％）が印加されるようになっている。この抵抗Ｒ３は小さい抵抗値のものが使用されており、抵抗Ｒ１の抵抗値と（抵抗Ｒ３＋抵抗Ｒ２）の抵抗値の差は微差である。
【００３４】
スイッチＳＷ１をオンし、ＰＮＰトランジスタＴｒ１のオンによって、ＶＢ（１２Ｖ）を抵抗Ｒ１と（抵抗Ｒ３＋抵抗Ｒ２）とで分圧した電圧がコンパレータＣＭＰ１の（＋）側入力端子とコンパレータＣＭＰ１の（−）側入力端子に印加され、コンパレータＣＭＰ１の（＋）側入力端子に印加される電圧がコンパレータＣＭＰ１の（−）側入力端子に印加される電圧よりも大きいため、コンパレータＣＭＰ１の出力はＨｉとなり、駆動回路２を駆動し、駆動回路２からはゲート駆動信号Ｈｉが出力される。このゲート駆動信号Ｈｉは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに印加され、このメインＦＥＴＱ１をオンする。このゲート駆動信号は同時に第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３、第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５をオンする。
【００３５】
いま、負荷Ｌ側に短絡等のデットショートが生じると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間の電圧Ｖｄｓは大きくなり（第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１がオンしている限りドレイン・ソース間の電圧が大きくなり）、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン抵抗と、短絡電流で決まるところで安定する。第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの方は、連続でオンしている状態では正常であれば第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が高いように第１のリファレンス抵抗Ｒｒ１が設定してあるので、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方は下がってくる。通常オンしているときには、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレイン・ソース間の電圧Ｖｄｓ（０．５Ｖ位）であるから、抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２による分圧電圧よりも第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース，第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースとも高い（電源電圧に近くなってくる）。この抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２による分圧電圧は、ダイオードＤ１，Ｄ２でカットされてしまい、コンパレータＣＭＰ１の（＋）側入力端子、（−）側入力端子には無関係になってくる。すなわち、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソース，第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの値がダイレクトにコンパレータＣＭＰ１の（＋）側入力端子、（−）側入力端子に入っている。
【００３６】
一方、コンパレータＣＭＰ１の（＋）側入力端子に、抵抗Ｒ９，ダイオードＤ３という回路が接続されており、この回路のダイオードＤ３のカソードがゲート信号出力端子に繋がっている。配線が正常の状態では、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートはオンするから、このダイオードＤ３のカソードはかなり高い電圧になっている。したがって、ダイオードＤ３はカットオフされて、抵抗Ｒ９とダイオードＤ３の直列回路には電流が流れない。したがって、抵抗Ｒ５，抵抗Ｒ６には電流が全然流れなくて、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースと第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースの電圧がダイレクトにコンパレータＣＭＰ１の（＋）側入力端子、（−）側入力端子に入力されている。このとき、配線が正常（デッドショートでない）の場合は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースに比べて第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースが小さくなるように第１のリファレンス抵抗Ｒｒ１を設定してあるのでコンパレータＣＭＰ１の出力はＨｉになっている。
【００３７】
この状態で第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースと負荷Ｌ間で短絡が発生すると、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１側には、大電流が流れて、この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオン抵抗に大電流がかかり、ドレイン・ソース間の電位差が大きくなる。ところが第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の方は、第１のリファレンス抵抗Ｒｒ１によって固定されているので、相変わらずコンスタントである。したがって、第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに対して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が下がってくる。すると、コンパレータＣＭＰ１は反転し、コンパレータＣＭＰ１の出力はＬｏｗになって第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断しようとする。
【００３８】
この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断しようとすると、駆動回路２のソース側のトランジスタ２ａがオフして、シンク側のトランジスタ２ｂがオンする。そのために、抵抗Ｒ９とダイオードＤ３の直列回路のダイオードＤ３のカソード側が接地されるから、抵抗Ｒ９とダイオードＤ３の直列回路に電流が流れる。この電流は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースから抵抗Ｒ５を通って、抵抗Ｒ９を通って，ダイオードＤ３を通ってアースに落ちるというように流れる。すると、抵抗Ｒ５に電流が流れてることによって、この抵抗Ｒ５による電圧ドロップが生じる。この電圧ドロップのため、コンパレータＣＭＰ１の（＋）側入力端子は第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースよりも抵抗Ｒ５の電圧ドロップ分だけ下がる。これがヒステリシスである。
【００３９】
第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のソースに比べて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースの方が一旦低くなると、コンパレータＣＭＰ１が反転して駆動回路２のＬｏｗの信号が入力され駆動回路２をオフしようとする。この駆動回路２を一旦停止すると、駆動回路２のソース側のトランジスタ２ａがオフして、シンク側のトランジスタ２ｂがオンするため、抵抗Ｒ９とダイオードＤ３の直列回路に電流が流れて、コンパレータＣＭＰ１の（＋）側入力端子は実際の第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースよりも低い電圧になる。したがって、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースが若干起き上がってフラフラしてもコンパレータＣＭＰ１は安定してオフしている。すなわち、抵抗Ｒ９とダイオードＤ３がヒステリシス回路を構成している。
【００４０】
この状態で、今度は、駆動回路２がオフするから第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３はオフの方向に移行する。まず、ドレイン・ソース間の電圧がどっちも段々と広がっていく。このドレイン・ソース間電圧が広がっていくと、それに引っ張られてゲートの中のＣＧＤの容量が充電されていき、充電されながら引っ張られて第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の真のゲート・ソース間の電圧が大きくなって電流は一時増える。
しかし、メインＦＥＴＱ１，メインＦＥＴＱ３のソースの電圧は無限に大きくなれないから、電源電圧（１２Ｖ）より少しオーバーしたところで飽和し、それ以上は引っ張り効果がなくなって、ゲートの放電回路で第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲートチャージがどんどん抜けてきて、ソースに対してゲート電圧が下がってくる。そのために、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３の電流が減っていくと同時に、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１，第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３共にソース電圧がどんどん大きくなっていく。
【００４１】
このような状態になると、今度は、電源電圧を抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２で分圧した電圧がコンパレータＣＭＰ１の（＋）側入力端子、（−）側入力端子に印加されることになる。すると、コンパレータＣＭＰ１の（＋）側入力端子に印加される抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２による分圧電圧は、（−）側入力端子に印加される抵抗Ｒ１，抵抗Ｒ３，抵抗Ｒ２による分圧電圧に比べて、抵抗Ｒ３の電圧ドロップ分だけ高くなっており、コンパレータＣＭＰ１の出力は反転し、確実にＨｉになる。このコンパレータＣＭＰ１の出力Ｈｉになると、再び駆動回路２がオンし、ゲート信号を第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに送り、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンする。これによって負荷Ｌに電流が流れる。このようなオン・オフを図６に図示Ａの波形のように繰り返して行う。
【００４２】
ＯＮ／ＯＦＦ計数回路４は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートがオフで、駆動回路２がオフの状態、すなわち、駆動回路２のシンクのトランジスタ２ｂがオンになっているときに、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のソースがグランドよりも高い電圧（５Ｖ）になっているときが有り、そのような状態に作動するものである。具体的には、ＣＲ積分回路を用いており、コンデンサＣ１はこのＣＲ積分回路のコンデンサである。
【００４３】
このように第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のドレインＤＡと第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のドレインＤＢと第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のドレインＤＣの各ドレイン、および第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートＧＡと第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３のゲートＧＢと第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５のゲートＧＣの各ゲートを共通化するすることにより同一チップへの集積化を容易にすることができる。また、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１と第２の過熱自己遮断型半導体スイッチＱＢのメインＦＥＴＱ３と第３の過熱自己遮断型半導体スイッチＱＣのメインＦＥＴＱ５は、同一プロセスで同一チップ上に形成されたものを使用することとして、温度ドリフトやロット間のバラツキの影響を除去するようにしている。
【００４４】
いま、スイッチＳＷ１を投入すると、図示されているマイコン８もオンする。このマイコン８は、オンすると内部に設けられたタイマーが起動する。これと同時にＰＮＰトランジスタＴｒ１がオンし、ＶＢ（１２Ｖ）を抵抗Ｒ１と（抵抗Ｒ３＋抵抗Ｒ２）とで分圧した電圧がコンパレータＣＭＰ１の（＋）側入力端子とコンパレータＣＭＰ１の（−）側入力端子に印加され、コンパレータＣＭＰ１の（＋）側入力端子に印加される電圧がコンパレータＣＭＰ１の（−）側入力端子に印加される電圧よりも大きいので、コンパレータＣＭＰ１の出力はＨｉとなり、駆動回路２を駆動し、駆動回路２からはゲート駆動信号Ｈｉが出力される。このゲート駆動信号Ｈｉは、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のゲートに印加され、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンする。この第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１のオンによって突入電流が負荷Ｌに供給される。この突入電流の電流値は、オペアンプ７から出力されてマイコン８に入力される。
【００４５】
このマイコン８は、起動時は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンし、予め設定されている図６に図示波形Ａのａに示される電流値の突入電流を図６に図示波形Ａのａに示される時間供給する。図６に図示波形Ａのａに示される電流値を図６に図示波形Ａのａに示される時間供給すると、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を超えるため、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する信号を駆動回路２に出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する。すると、負荷Ｌに供給される電流は、急激に低下し、ヒューズ溶断曲線Ｂに示す許容電流を下回り図６に図示波形Ａのｂに示す電流値まで低下する。そこで、ヒューズ溶断曲線Ｂに示す許容電流を下回った図６に図示波形Ａのｂに示される電流値になったところで再び、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンさせ、図６に図示波形Ａのｂに示される電流値の電流を図６に図示波形Ａのｂに示される時間供給する。
【００４６】
図６に図示波形Ａのｂに示される電流値を図６に図示波形Ａのｂに示される時間供給すると、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を超えるため、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する信号を駆動回路２に出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する。すると、負荷Ｌに供給される電流は、急激に低下し、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を下回り図６に図示波形Ａのｃに示す電流値まで低下する。そこで、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を下回った図６に図示波形Ａのｃに示される電流値になったところで再び、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンさせ、図６に図示波形Ａのｃに示される電流値の電流を図６に図示波形Ａのｃに示される時間供給する。
【００４７】
図６に図示波形Ａのｃに示される電流値を図６に図示波形Ａのｃに示される時間供給すると、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を超えるため、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する信号を駆動回路２に出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する。すると、負荷Ｌに供給される電流は、急激に低下し、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を下回り図６に図示波形Ａのｄに示す電流値まで低下する。そこで、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を下回った図６に図示波形Ａのｄに示される電流値になったところで再び、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンさせ、図６に図示波形Ａのｄに示される電流値の電流を図６に図示波形Ａのｄに示される時間供給する。
【００４８】
図６に図示波形Ａのｄに示される電流値を図６に図示波形Ａのｄに示される時間供給すると、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を超えるため、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する信号を駆動回路２に出力し、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を遮断する。すると、負荷Ｌに供給される電流は、急激に低下し、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を下回り図６に図示波形Ａのｅに示す電流値まで低下する。そこで、図６に図示のヒューズ溶断曲線Ｂに示す許容電流を下回った図６に図示波形Ａのｅに示される電流値になったところで再び、マイコン８は、第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１をオンさせ、図６に図示波形Ａのｅに示される電流値の電流を図６に図示波形Ａのｅに示される時間供給する。
【００４９】
このように第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１を断続して第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に流れる電流（負荷電流）を、図６に図示波形Ａに示す如く、図６に図示のヒューズ溶断曲線Ｂに沿って階段状に制御することができる。このように制御することにより第１の過熱自己遮断型半導体スイッチＱＡのメインＦＥＴＱ１に図６に図示のヒューズ溶断曲線Ｂに沿った電流を流すことができ、回路に最大限の電流を供給できるため、ヒューズを用いなくても、回路を保護でき、負荷Ｌを早く定格電流に安定させることができる。
【００５０】
【発明の効果】
本発明によれば、回路保護用のヒューズを用いないで、ヒューズ溶断特性曲線上に負荷電流を供給制御し、スイッチ投入後短時間で定格電流に安定させることができる。
【図面の簡単な説明】
【図１】本発明に係る電源供給制御装置を示すブロック図である。
【図２】図１の破線で示す電源供給装置の一例を示す概略構成図。
【図３】図２に図示の第１の過熱自己遮断型半導体スイッチＱＡの詳細回路図である。
【図４】図２に図示の第２の過熱自己遮断型半導体スイッチＱＢの詳細回路図である。
【図５】図２に図示の第３の過熱自己遮断型半導体スイッチＱＣの詳細回路図である。
【図６】本発明に係る電源供給制御装置による電流制御特性を示す図である。
【図７】従来の負荷への電源供給回路図である。
【図８】図７に図示の負荷に供給する電流波形とヒューズ溶断特性曲線と発煙特性曲線を示す図である。
【符号の説明】
１………………………電源供給装置
２………………………駆動回路
５，６，７……………オペアンプ
８………………………マイコン
ＱＡ……………………第１の過熱自己遮断型半導体スイッチ
ＱＢ……………………第２の過熱自己遮断型半導体スイッチ
ＱＣ……………………第３の過熱自己遮断型半導体スイッチ
Ｒｒ１…………………第１のリファレンス抵抗
Ｒｒ２…………………第２のリファレンス抵抗
ＣＭＰ１………………コンパレータ
ＣＭＰ２………………コンパレータ
ＶＢ……………………ＤＣ電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply control device that supplies power to a load, and more particularly, to a power supply control device that can supply a maximum current along a fuse blowing characteristic.
[0002]
[Prior art]
Various loads are connected to the battery mounted on the automobile, and a constant current is supplied to the load from the battery. When this load is like a lamp, when the switch is turned on and turned on, the lamp temperature is low, and the resistance value of the lamp is low, and a large inrush current flows. After an excessive current flows through the lamp, the lamp temperature gradually increases and the resistance value of the lamp increases, and the current flowing through the lamp decreases and eventually stabilizes at the rated current.
[0003]
Conventionally, as shown in FIG. 7, the main power source is supplied to the battery load VB through a fuse 9, and a semiconductor current control element (semiconductor relay) 10 such as a power transistor is connected to the battery VB. A lamp load 12 is connected to the semiconductor current control element 10. The fuse 9 is for circuit protection, and is blown when a current of a predetermined current or more flows through the circuit to prevent the electric wire from burning. The semiconductor current control element 10 is controlled by the microcomputer 11, and a constant power is supplied from the battery VB to the load 12. In such a power supply circuit, when the switch is turned on, the inrush current flowing through the lamp load is set so as not to exceed the current value of the fuse blow characteristic curve B as shown in the current characteristic curve A of the lamp load in FIG. It is. The fuse blowing characteristic curve B shown in FIG. 8 shows the limit of the current value that can be passed through the circuit without blowing the fuse 9.
Further, in FIG. 8, the smoke generation characteristic curve C of the electric wire is shown above the fuse blowing characteristic curve B. The smoke generation characteristic curve C indicates a current value at which the circuit burns (generates smoke) when a current having this characteristic is supplied to the circuit.
[0004]
As described above, when the current supplied to the lamp load exceeds the current value of the fuse blowing characteristic curve B, the fuse 9 is blown, so that the current supplied to the lamp load is below the fuse blowing characteristic curve B. It is supplied in accordance with the set lamp load current characteristic curve A.
[0005]
[Problems to be solved by the invention]
When the switch is turned on, the lamp is cold and the resistance value is low. Therefore, when the switch is turned on and power is supplied to the lamp load 12, a large inrush current flows through the lamp load 12 immediately after the switch is turned on, as shown by the characteristic curve A in FIG. Thereafter, since the resistance value of the lamp load 12 increases as the temperature of the lamp load 12 rises, the current value flowing through the lamp load 12 decreases with time and eventually becomes stable at the rated current. However, in the lamp load current, a large inrush current flows after the switch is turned on, and thereafter, the current rapidly decreases as shown by the characteristic curve A in FIG.
[0006]
In such a state, in order to shorten the time to reach the rated current, it can be achieved by taking a large inrush current, but for that purpose, one having a large wiring current capacity must be used. This goes against the trend of thinning the wire. In addition, if the fuse capacity is reduced in order to make the wire thin, and the current capacity of the wiring is reduced, it can be set low so as not to exceed the current value of the fuse blowing characteristic curve B, but the temperature rise of the lamp load However, there is a problem that it takes time to reach the rated current.
[0007]
An object of the present invention is to control supply of a load current on a fuse blowing characteristic curve without using a circuit protection fuse, and to stabilize the rated current in a short time after switching on.
[0008]
[Means for Solving the Problems]
A power supply control device according to the present invention connects a first overheated self-cutoff type semiconductor switch in series between a DC power source and a load,
The first overheated self-cutoff type semiconductor switch has the same characteristics as the first overheated self-cutoff type semiconductor switch. Below the limit current that can be passed through the circuit without blowing the fuse A second overheated self-cutoff type semiconductor switch is connected to the source through which a reference resistor for supplying a current that generates the same voltage between the drain and the source as a drain-source voltage generated when a current flows is connected to the first overheated self. A reference circuit connected in parallel to a cut-off semiconductor switch;
The difference between the drain-source voltage of the first overheated self-cutoff semiconductor switch and the drain-source voltage of the second overheated self-cutoff semiconductor switch is compared with a predetermined overcurrent determination value to compare the current. But Exceeds the limit current that can flow in the circuit without blowing the fuse It is determined whether or not the current is an overcurrent, a comparison circuit that outputs a detection signal according to the determination result, and a first overheated self-cutoff type semiconductor switch is turned on and off by a control signal according to the detection signal A drive circuit;
A current supply value with respect to the time from when the switch is turned on to the rated current is stored in advance, the microcomputer measures the time at the start and controls the on / off of the first overheated self-cutoff type semiconductor switch. ,
Time counting is started by turning on the switch, the first differential current between the drain and source of the first overheated self-cutoff semiconductor switch and the drain and source of the second overheated self-cutoff semiconductor switch, 1 overheated self-cutting semiconductor switch Built-in The first overheating self-interrupting type semiconductor from the time of switch-on to the rated current so that the current value of the difference between the second difference currents at both ends of the temperature sensor matches the supply current value with respect to the elapsed time stored in advance. The switch is turned on / off so that no overcurrent is supplied to the load, and the comparison result of the comparison circuit indicates that the first overheated self-cutoff semiconductor switch Exceeds the limit current that can flow in the circuit without blowing the fuse When it is determined that a current flows, the first overheating self-cutoff semiconductor switch is turned off, and the first overheating self-cutoff semiconductor switch is repeatedly turned on and off at a predetermined time interval, thereby A short-circuit state is detected when the self-shutdown semiconductor switch is turned off a predetermined number of times, and the first overheated self-shutdown semiconductor switch is turned off.
With this configuration, according to the present invention, it is possible to control supply of load current on the fuse blow characteristic curve without using a circuit protection fuse, and to stabilize the rated current in a short time after switching on. .
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below.
FIG. 1 shows an embodiment of a power supply control device according to the present invention.
[0010]
In the figure, a battery VB is connected to the input terminal A of the power supply device 1, and a battery VB is connected to the input terminal C of the power supply device 1 via a resistor R 4. The input terminal C is connected to one end of a switch SW1, and the other end of the switch SW1 is grounded. A capacitor C1 is connected to the output terminal H. This capacitor C1 is a capacitor of the RC integration circuit of the ON / OFF counting circuit.
The output terminal B is connected to a load L whose one end is grounded. One end of the first reference resistor Rr1 of the first reference circuit is connected to the output terminal E of the power supply device 1, and the other end is grounded. The first reference resistor Rr1 is a reference resistor of the first reference circuit, and a first reference voltage (overcurrent detection reference voltage) is generated by the first reference resistor Rr1.
[0011]
The output terminal F is connected to the second reference resistor Rr2 of the second reference circuit. A second reference voltage (a reference voltage for detecting an undercurrent) is created by the second reference resistor Rr2.
[0012]
The output terminal M of the power supply device 1 is connected to the (−) input terminal of the operational amplifier 5, and the output terminal N is connected to the (+) input terminal of the operational amplifier 5. As shown in FIG. 3, the output terminal M and the output terminal N are terminals taken out from both ends of the temperature sensor of the temperature detection circuit of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA. That is, the differential current between both ends of the temperature sensor is amplified and extracted.
On the other hand, the output terminal B and the output terminal E of the power supply device 1 are connected via a resistor R11. The (−) input terminal of the operational amplifier 6 is connected to the connection end of the resistor R11 and the output terminal B, and the (+) input terminal of the operational amplifier 6 is connected to the connection end of the resistor R11 and the output terminal E. Yes. Therefore, the difference current between the current flowing through the output terminal B and the current flowing through the output terminal E is amplified and extracted.
[0013]
The output terminal of the operational amplifier 6 is connected to the (−) input terminal of the operational amplifier 7. The output terminal of the operational amplifier 5 is connected to the (+) input terminal of the operational amplifier 7. A microcomputer 8 is connected to the output terminal of the operational amplifier 7. The output terminal of the microcomputer 8 is connected to the input terminal C of the power supply device 1. Therefore, the operational amplifier 7 takes the difference between the output differential current from the operational amplifier 5 and the output differential current from the operational amplifier 6 and amplifies it and inputs it to the microcomputer 8 as a current signal. Since the current signal input from the operational amplifier 7 to the microcomputer 8 is an analog signal, it is converted into a digital signal by the A / D converter built in the microcomputer 8 and is captured.
The current value output from the operational amplifier 7 is a current signal corresponding to the current value flowing through the main FET Q1 of the first overheated self-interrupting semiconductor switch QA.
[0014]
The power supply device 1 has a configuration as shown in FIG. That is, the power supply device 1 controls a current supplied from a battery to each load such as a headlight in a vehicle such as an automobile, and is configured as one chip. In this power supply device 1, the circles indicate connection terminals for connecting external elements, which coincide with the terminals shown in FIG.
That is, the battery VB is connected to the input side terminal A of the power supply control device 1, and the load L is connected to the output side terminal B. On the other hand, a switch SW1 having one end grounded and the other end connected to the battery VB via a resistor R4 is connected to the switching terminal C.
The drain terminal DA of the first overheated self-cutoff type semiconductor switch QA is connected to the input side terminal A, and the output side is connected to the source side terminal SA of the first overheated self-cutoff type semiconductor switch QA. Terminal B is connected. The first overheated self-interrupting semiconductor switch QA is provided with a gate-side terminal GA. The first overheated self-interrupting semiconductor switch QA is connected in series between the battery VB and the load L.
[0015]
The first overheated self-interrupting semiconductor switch QA has a configuration as shown in FIG. That is, the drain of the main FET Q1 is connected to the drain side terminal DA, and the source side terminal SA is connected to the source of the main FET Q1. The gate of the main FET Q1 is connected to the gate side terminal GA via an internal resistance RA (for example, 10 kΩ). A temperature detection circuit 30 is connected between the gate side terminal GA and the source side terminal SA. The temperature detection circuit 30 is for detecting the temperature of the main FET Q1, and a latch circuit 31 is connected to the temperature detection circuit 30. The temperature detection circuit 30 outputs an ON signal to the latch circuit 31 when the temperature of the main FET Q1 reaches a predetermined temperature (abnormal temperature). The latch circuit 31 has a function of continuously outputting an ON signal in response to a signal from the temperature detection circuit 30. The output terminal of the latch circuit 31 is connected to the gate of the overheat cutoff FET Q2, and the ON signal output via the latch circuit 31 when the temperature detection circuit 30 detects that the main FET Q1 is overheated. The overheat cutoff FET Q2 is turned on, and the gate voltage of the main FET Q1 is lowered to shut off the main FET Q1.
[0016]
On the other hand, a load L is connected to the source side terminal SA of the first overheated self-cutoff type semiconductor switch QA via the output side terminal B. The power supply to the load L is performed by the main FET Q1 of the first overheated self-interrupting semiconductor switch QA.
In this way, the first overheated self-cutoff type semiconductor switch QA has the temperature of the main FET Q1 set to a specified value in order to prevent the main FET Q1 from being overheated and destroyed when an overcurrent flows due to a load short circuit or the like. When it rises above, it has an overheated self-blocking function that forcibly turns off (blocks) by its own action. The main FET Q1 constituting the first overheated self-interrupting semiconductor switch QA is composed of an NMOSFET having a DMOS structure.
[0017]
The drain side terminal DA of the first overheated self-cutoff type semiconductor switch QA includes the drain side terminal DB of the second overheated selfcutoff type semiconductor switch QB and the drain side terminal DC of the third overheated self-cutoff type semiconductor switch QC. Is connected. An output side terminal E is provided at the source side terminal SB of the second overheated self-cutoff type semiconductor switch QB, and an output side terminal F is provided at the source side terminal SC of the third overheated self-cutoff type semiconductor switch QC. It is connected. The second overheated self-cutoff type semiconductor switch QB is provided with a gate side terminal GB, and the third overheated self-cutoff type semiconductor switch QC is provided with a gate side terminal GC.
[0018]
The second overheated self-cutoff type semiconductor switch QB has a configuration as shown in FIG. 4, and the second overheated self-cutoff type semiconductor switch QB has the first overheated self-cutoff type semiconductor switch QB shown in FIG. The configuration is the same as that of the semiconductor switch QA. That is, the drain of the main FET Q3 is connected to the drain side terminal DB, and the source side terminal SB is connected to the source of the main FET Q3. The gate of the main FET Q3 is connected to the gate side terminal GB via an internal resistor RB (for example, 10 kΩ). A temperature detection circuit 40 is connected between the gate side terminal GB and the source side terminal SB. The temperature detection circuit 40 is for detecting the temperature of the main FET Q3, and a latch circuit 41 is connected to the temperature detection circuit 40. The temperature detection circuit 40 has a function of outputting an ON signal to the latch circuit 41 when the temperature of the main FET Q3 becomes equal to or higher than a predetermined temperature (abnormal temperature) due to a current exceeding the predetermined current flowing through the main FET Q3. Have. The latch circuit 41 has a function of receiving the signal from the temperature detection circuit 40 and continuously outputting the ON signal. Further, the output terminal of the latch circuit 41 is connected to the gate of the overheat cutoff FET Q4. When the temperature detection circuit 40 detects that the main FET Q3 is overheated, it is output via the latch circuit 41. The overheat cutoff FET Q4 is turned on by the ON signal, and the gate voltage of the main FET Q3 is lowered to cut off the main FET Q3.
[0019]
On the other hand, the first reference resistor Rr1 is connected to the source side terminal SB of the second overheated self-interrupting semiconductor switch QB via the output side terminal E, and the other end of the first reference resistor Rr1 is connected to the source side terminal SB. Grounded. The main FET Q3 and the first reference resistor Rr1 constitute a first reference circuit. The first reference circuit is connected in parallel to the series circuit of the main FET Q1 and the load L of the first overheated self-interrupting semiconductor switch QA. The first reference circuit turns on the main FET Q1 of the first overheated self-interrupting semiconductor switch QA to flow a current through the load L, and the first reference circuit is in a state where the current is flowing normally through the load L. The same voltage (reference voltage) as the voltage generated at the source (source side terminal SA) of the main FET Q1 of the overheated self-cutoff type semiconductor switch QA is used as the source (source side terminal) of the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB. SB) has an action that is always generated. That is, the source (source side terminal SB) of the main FET Q3 of the second overheating self-cutoff type semiconductor switch QB has a state of the load L connected to the source side terminal SA of the first overheated self-cutoff type semiconductor switch QA. A constant source voltage is always generated regardless of the change in the. When the source voltage of the main FET Q3 of the second overheat self-cutoff semiconductor switch QB flows excessively to the main FET Q1 of the first overheat self-cutoff semiconductor switch QA, the source (source side terminal SA of the main FET Q1) ) Is a first reference voltage for detecting that an overcurrent has flowed through the load L compared to the source voltage generated in FIG.
[0020]
As described above, the second overheat self-cutoff semiconductor switch QB has an overcurrent in the main FET Q3 of the second overheat self-cutoff semiconductor switch QB due to a short circuit of the first reference resistor Rr1 connected to the source of the main FET Q3. In order to prevent the main FET Q3 from being overheated and destroyed when it flows, the overheat self-cutoff function that forcibly turns off (cuts off) by its own action when the temperature of the main FET Q3 rises above a specified value is provided. I have. The main FET Q3 constituting the second overheated self-cutoff type semiconductor switch QB is constituted by an NMOSFET having a DMOS structure.
[0021]
Further, the third overheated self-cutoff type semiconductor switch QC has a configuration as shown in FIG. 5, and the third overheated self-cutoff type semiconductor switch QC has the first overheated self-cutoff type semiconductor switch QC shown in FIG. The configuration is the same as the type semiconductor switch QA. That is, the drain of the main FET Q5 is connected to the drain side terminal DC, and the source side terminal SC is connected to the source of the main FET Q5. The gate of the main FET Q5 is connected to the gate side terminal GC via an internal resistance RC (for example, 10 kΩ). A temperature detection circuit 50 is connected between the gate side terminal GC and the source side terminal SC. The temperature detection circuit 50 is for detecting the temperature of the main FET Q5, and a latch circuit 51 is connected to the temperature detection circuit 50. The temperature detection circuit 50 has a function of outputting an ON signal to the latch circuit 51 when the temperature of the main FET Q5 becomes equal to or higher than a predetermined temperature (abnormal temperature) due to a current exceeding the predetermined current flowing through the main FET Q5. Have. The latch circuit 51 has a function of receiving the signal from the temperature detection circuit 50 and continuously outputting the ON signal. Further, the output terminal of the latch circuit 51 is connected to the gate of the overheat cutoff FET Q6, and when the temperature detection circuit 50 detects that the main FET Q5 is overheated, it is output via the latch circuit 51. The overheat cutoff FET Q6 is turned on by the ON signal, and the gate voltage of the main FET Q5 is lowered to cut off the main FET Q5.
[0022]
On the other hand, the second reference resistor Rr2 is connected to the source side terminal SC of the third overheated self-cutoff type semiconductor switch QC via the output side terminal F, and the other end of the second reference resistor Rr2 is connected to the source side terminal SC. Grounded. The main FET Q5 and the second reference resistor Rr2 constitute a second reference circuit. The second reference circuit is connected in parallel to the series circuit of the main FET Q1 and the load L of the first overheated self-interrupting semiconductor switch QA.
The second reference circuit turns on the main FET Q1 of the first overheated self-interrupting semiconductor switch QA to flow a current through the load L, and the first reference circuit is in a state where the current is flowing normally through the load L. The same voltage (reference voltage) as the voltage generated at the source (source side terminal SA) of the main FET Q1 of the overheating self-cutoff type semiconductor switch QA is used as the source (source side terminal) of the main FET Q5 of the third overheating self-cutoff type semiconductor switch QC. SC) has an action that is always generated. That is, the state of the load L connected to the source side terminal SA of the first overheated self-cutoff type semiconductor switch QA is connected to the source (source side terminal SC) of the main FET Q5 of the third overheated selfcutoff type semiconductor switch QC. A constant source voltage is always generated regardless of the change in the.
[0023]
The source voltage of the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC is that no current flows through the load L even though the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is turned on. When a small amount of current flows (in the case of load disconnection or the like), when the amount of current flowing through the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA flows below a second predetermined value, This is a second reference voltage for detecting that a current flows excessively through the load L compared to the source voltage of the FET Q1.
[0024]
Thus, in the third overheated self-cutoff type semiconductor switch QC, an overcurrent is applied to the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC due to a short circuit of the second reference resistor Rr2 connected to the source of the main FETQ5. In order to prevent the main FET Q5 from being overheated and destroyed when it flows, the overheat self-cutoff function that forcibly turns off (cuts off) by its own action when the temperature of the main FET Q5 rises above a specified value is provided. I have. The main FET Q5 constituting the third overheated self-cutting semiconductor switch QC is constituted by an NMOSFET having a DMOS structure.
[0025]
Further, the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA, the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB, and the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC include a plurality of transistors. The ratio of the number of transistors constituting the main FET Q1, the main FET Q2, and the main FET Q3 is as follows:
Main FET Q1> Main FET Q3
Main FET Q1> Main FET Q5
It has become. Specifically, for example, the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA, the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB, and the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA The ratio of the number of transistors of the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC is set to 1000: 1.
[0026]
For example, when a load current (drain current) of 5A flows through the main FET Q1 of the first overheated self-cutoff semiconductor switch QA, the first reference resistor Rr1 is connected to the main of the second overheat self-cutoff semiconductor switch QB. A drain current of 5 mA flows through the FET Q3, and the same drain-source voltage as the drain-source voltage Vds of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is set to the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB. It is set to such a value that it is generated between the drain and source.
In addition, the first reference resistor Rr1 and the second reference resistor Rr2 are, for example, a third overheated self-cutoff semiconductor switch when a load current of 5 A flows through the main FET Q1 of the first overheated selfcutoff semiconductor switch QA. A drain current of 5 mA flows through the main FET Q5 of the QC, and the same drain-source voltage as the drain-source voltage Vds of the main FET Q1 of the first overheated self-cutting semiconductor switch QA is set to the third overheating self-cutting semiconductor switch QC. The value is set so as to be generated between the drain and source of the main FET Q5.
[0027]
Therefore, the gate-source voltage of the main FET Q1 of the first overheat self-cutoff semiconductor switch QA and the gate-source voltage of the main FET Q3 of the second overheat self-cutoff semiconductor switch QB are the first overheat self-cutoff. As long as the load L connected to the main FET Q1 of the type semiconductor switch QA is normal, the values are matched. Similarly, the gate-source voltage of the main FET Q1 of the first overheat self-cutoff semiconductor switch QA and the gate-source voltage of the main FET Q5 of the third overheat self-cutoff semiconductor switch QC are the first overheat self. As long as the load L connected to the main FET Q1 of the cut-off semiconductor switch QA is normal, the values are matched.
[0028]
The gate of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA, the gate of the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB, and the gate of the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC Is connected to the drive circuit 2 through a series circuit of a resistor R7 and a resistor R8, and the main FET Q1 of the first overheated self-interrupting semiconductor switch QA is connected to the second FET by the gate signal output from the drive circuit 2. The main FET Q3 of the overheated self-cutoff type semiconductor switch QB and the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC are turned on / off simultaneously.
[0029]
The anode of the Zener diode ZD1 is connected to the source of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA, and the connection point of the resistors R7 and R8 is connected to the cathode of the Zener diode ZD1. ing. Further, the (+) side input terminal of the comparator CMP1 and the (−) side input terminal of the comparator CMP2 are connected to the source of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA via the resistor R5. Yes. This Zener diode ZD1 is used to bypass the gate when the overvoltage is applied to the gate while maintaining the power supply voltage (12V) between the gate and the source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA. belongs to.
The comparator CMP1 compares the voltage induced at the source of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA with the voltage induced at the source of the main FET Q3 of the second overheated self-cutoff semiconductor switch QB. This is to detect an excessive current flowing through the load L connected to the main FET Q1 of the first overheated self-interrupting semiconductor switch QA. That is, the output of the comparator CMP1 is the source voltage of the main FET Q1 (potential on the source SA side) of the first overheated self-cutoff semiconductor switch QA and the source voltage (source) of the main FET Q3 of the second overheated self-cutoff semiconductor switch QB. The potential of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA is equal to the second overheat self-cutoff semiconductor switch QB. When the potential of the main FET Q3 of the main FET Q3 is equal to or higher than the overcurrent determination value (while the source potential of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is greater than the source potential of the main FET Q3) When the potential of the source of the main FET Q3 of the overheated self-cutoff type semiconductor switch QB becomes smaller (inverted), Low is output, It determines that the large current flows.
[0030]
The comparator CMP2 compares the voltage induced at the source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA with the voltage induced at the source of the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC. Thus, it is for detecting whether a predetermined amount of current is flowing in the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA (whether it is an undercurrent). That is, the output of the comparator CMP2 includes the source voltage (source SA side potential) of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA and the source voltage (source) of the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC. (The potential on the SC side) and the difference is equal to or less than the undercurrent determination value (the source voltage of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is equal to that of the third overheated self-cutoff type semiconductor switch QC). Hi is output while the source voltage of the main FET Q5 is lower than the source voltage of the main FET Q5. When the difference becomes larger than the undercurrent determination value (the source voltage of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA is the third voltage). When it becomes higher than the source voltage of the main FET Q5 of the overheated self-interrupting semiconductor switch QC), it is inverted and Low is output. It determines that became a small current.
Further, the (−) side input terminal of the comparator CMP1 is connected to the source of the main FET Q3 of the second overheated self-interrupting semiconductor switch QB through the resistor R6.
Further, the (+) side input terminal of the comparator CMP2 is connected to the source of the main FET Q5 of the third overheated self-interrupting semiconductor switch QC.
[0031]
On the other hand, the input side terminal A of the power supply control device 1 is connected to the emitter of a PNP transistor Tr1, and the collector of the PNP transistor Tr1 is connected to a series circuit of resistors R1, R3, and R2. The other end of the resistor R2 is grounded. The (+) side input terminal of the comparator CMP1 is connected to the connection point between the resistors R1 and R3 via the diode D1, and the (−) side input terminal of the comparator CMP1 is connected to the resistors R3 and R2. The point is connected via a diode D2. Therefore, a voltage obtained by dividing the power supply voltage supplied from the battery VB by the resistor R1 and the combined resistance of the resistors R3 and R2 is applied to the (+) side input terminal of the comparator CMP1. A voltage divided by the combined resistance of the resistor R1 and the resistor R3 and R2 is applied to the input terminal.
After the PFET transistor Tr1, the resistor R1, the resistor R3, the resistor R2, the diode D1, and the diode D2, the main FET Q1 of the first overheated self-interrupting semiconductor switch QA is turned off from on due to an abnormality such as a short circuit. A return circuit is provided for returning the main FET Q1 of the first overheated self-interrupting semiconductor switch QA to ON. The return circuit includes a transistor Tr1 having an emitter connected to the output terminal on the battery VB side and a base connected to the input terminal on the switch SW1 side via a resistor R10, and a resistor R1 connected in series between the collector and ground. , R3, R2, a diode D1 that passes the current flowing through the resistor R1 to the (+) terminal side of the comparator CMP1, and a diode D2 that passes the current flowing through the resistor R1 and the resistor R3 to the-terminal side of the comparator CMP1. When the switch SW1 is turned on and the transistor Tr1 is turned on, the resistance value of the resistor R1 is such that the potential V1 at the connection point of the resistors R1 and R3 is about 60 to 80% of the battery, and the potential of the source SA is the resistance R5. The voltage is set to be larger than the voltage V3 (the cathode side potential of the diode D1) lowered by the voltage drop.
[0032]
Further, the anode of the diode D3 is connected to the (+) side input terminal of the comparator CMP1 via the resistor R9, and the gate signal output terminal of the drive circuit 2 is connected to the cathode of the diode D3.
The output terminal of the comparator CMP1 is connected to the drive circuit 2, and the determination result of the comparator CMP1 is input to the drive circuit 2. The drive circuit 2 is applied with the voltage VP boosted by the charge pump circuit 3 (for example, VP = VB + 5V), and the drive circuit 2 applies the Hi signal output from the comparator CMP1 and the switch SW1. When the ON signal is input from the switch side by turning ON, the source side transistor 2a of the drive circuit 2 is turned ON and the sink side transistor 2b is turned OFF, and the drive signal of the voltage VP is passed through the resistors R8 and R7. Output to the gate of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA, thereby turning on the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA. This drive circuit 2 continues to output an ON signal to the gate of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA while the Hi signal is input from the comparator CMP1 (unless a Low signal is output). . In the drive circuit 2, when the comparator CMP1 is inverted and a low signal is input from the comparator CMP1, the source side transistor 2a of the drive circuit 2 is turned off and the sink side transistor 2b is turned on, and the output from the drive circuit 2 is low. The off signal is output to the gate of the main thermal FET QA, and the main thermal FET QA is turned off.
The output terminal of the comparator CMP2 is connected to the output terminal F to the outside, and the result determined by the comparator CMP2 is used by a circuit connected to the output terminal F.
[0033]
At startup, when the switch SW1 is turned on, the PNP transistor Tr1 is turned on, and a voltage value obtained by dividing VB (12V) by the resistor R1 and (resistor R3 + resistor R2) (for example, 80% to 60% of the power supply voltage) Is applied to the (+) side terminal of the comparator CMP1. The voltage value (for example, 20% to 40% of the power supply voltage) divided by (resistor R1 + resistor R3) and resistor R2 is applied to the (−) side terminal of the comparator CMP1. The resistor R3 has a small resistance value, and the difference between the resistance value of the resistor R1 and the resistance value of (resistor R3 + resistor R2) is a slight difference.
[0034]
When the switch SW1 is turned on and the PNP transistor Tr1 is turned on, the voltage obtained by dividing VB (12V) by the resistor R1 and (resistor R3 + resistor R2) is the (+) side input terminal of the comparator CMP1 and the (−) of the comparator CMP1. Since the voltage applied to the (+) side input terminal of the comparator CMP1 is higher than the voltage applied to the (−) side input terminal of the comparator CMP1, the output of the comparator CMP1 becomes Hi and driven. The circuit 2 is driven, and a gate drive signal Hi is output from the drive circuit 2. This gate drive signal Hi is applied to the gate of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA, and turns on the main FET Q1. This gate drive signal simultaneously turns on the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB and the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC.
[0035]
Now, when a dead short such as a short circuit occurs on the load L side, the voltage Vds between the drain and source of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA becomes large (the first overheat self-cutoff semiconductor switch QA). As long as the main FET Q1 is turned on, the voltage between the drain and the source increases), and stabilizes at a place determined by the on-resistance of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA and the short-circuit current. If the source of the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB is normal when it is continuously on, the source of the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB is higher than that of the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB. Since the first reference resistor Rr1 is set so that the source of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA is higher, the source of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA Will come down. When it is normally on, the voltage Vds (about 0.5 V) between the drain and source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is divided by the resistors R1, R3, and R2. The source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA and the source of the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB are higher (closer to the power supply voltage). The divided voltage by the resistors R1, R3, and R2 is cut by the diodes D1 and D2, and is irrelevant to the (+) side input terminal and the (−) side input terminal of the comparator CMP1. That is, the values of the source of the main FET Q1 of the first overheating self-cutoff semiconductor switch QA and the source of the main FET Q3 of the second overheating self-cutoff semiconductor switch QB are directly input to the (+) side input terminal of the comparator CMP1, (− ) Input terminal.
[0036]
On the other hand, a circuit of a resistor R9 and a diode D3 is connected to the (+) side input terminal of the comparator CMP1, and the cathode of the diode D3 of this circuit is connected to the gate signal output terminal. When the wiring is normal, the gate of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA is turned on, so that the cathode of the diode D3 is at a considerably high voltage. Therefore, the diode D3 is cut off, and no current flows through the series circuit of the resistor R9 and the diode D3. Therefore, no current flows through the resistors R5 and R6, and the voltage of the source of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA and the source of the main FET Q3 of the second overheated self-cutoff semiconductor switch QB are Directly input to the (+) side input terminal and the (−) side input terminal of the comparator CMP1. At this time, if the wiring is normal (not dead short), the source of the main FET Q3 of the second overheat self-cutoff semiconductor switch QB is smaller than the source of the main FET Q1 of the first overheat self-cutoff semiconductor switch QA. Since the first reference resistor Rr1 is set so as to be, the output of the comparator CMP1 is Hi.
[0037]
In this state, when a short circuit occurs between the source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA and the load L, a large current flows to the main FET Q1 side of the first overheated self-cutoff type semiconductor switch QA. A large current is applied to the on-resistance of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA, and the potential difference between the drain and source is increased. However, the main FET Q3 of the second overheated self-interrupting semiconductor switch QB is always constant because it is fixed by the first reference resistor Rr1. Therefore, the source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is lower than the source of the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB. Then, the comparator CMP1 is inverted, the output of the comparator CMP1 becomes Low, and tries to shut off the main FET Q1 of the first overheated self-cutting semiconductor switch QA.
[0038]
When the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is cut off, the source-side transistor 2a of the drive circuit 2 is turned off and the sink-side transistor 2b is turned on. Therefore, since the cathode side of the diode D3 in the series circuit of the resistor R9 and the diode D3 is grounded, a current flows through the series circuit of the resistor R9 and the diode D3. This current flows from the source of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA through the resistor R5, through the resistor R9, and through the diode D3 to the ground. Then, a voltage drop is caused by the resistor R5 due to the current flowing through the resistor R5. Due to this voltage drop, the (+) side input terminal of the comparator CMP1 is lowered by the voltage drop of the resistor R5 from the source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA. This is hysteresis.
[0039]
Once the source of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA becomes lower than the source of the main FET Q3 of the second overheated self-cutoff semiconductor switch QB, the comparator CMP1 is inverted and the drive circuit 2 A Low signal is input to try to turn off the drive circuit 2. When the drive circuit 2 is temporarily stopped, the source-side transistor 2a of the drive circuit 2 is turned off and the sink-side transistor 2b is turned on. Therefore, a current flows through the series circuit of the resistor R9 and the diode D3, and the comparator CMP1 The (+) side input terminal has a voltage lower than the source of the main FET Q1 of the actual first overheated self-interrupting semiconductor switch QA. Therefore, even if the source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA rises slightly and fluctuates, the comparator CMP1 is stably turned off. That is, the resistor R9 and the diode D3 constitute a hysteresis circuit.
[0040]
In this state, since the drive circuit 2 is turned off, the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA and the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB are shifted in the off direction. First, the voltage between the drain and source gradually increases. As the drain-source voltage spreads, it is pulled to charge the capacitance of the CGD in the gate, and pulled while being charged to pull the main FET Q1 of the first overheated self-cutoff semiconductor switch QA. The voltage between the true gate and the source of the main FET Q3 of the second overheated self-interrupting semiconductor switch QB increases, and the current temporarily increases.
However, since the source voltage of the main FET Q1 and the main FET Q3 cannot be increased infinitely, it saturates when it slightly exceeds the power supply voltage (12V), and after that, the pulling effect disappears, and the first overheating occurs in the gate discharge circuit. The gate charge of the main FET Q1 of the self-cutoff type semiconductor switch QA1 and the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB is gradually removed, and the gate voltage is lowered with respect to the source. Therefore, the current of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA and the current of the main FET Q3 of the second overheated self-cutoff semiconductor switch QB are reduced, and at the same time, the first overheated self-cutoff semiconductor switch QA The source voltage of both the main FET Q1 and the main FET Q3 of the second overheated self-interrupting semiconductor switch QB increases.
[0041]
In this state, a voltage obtained by dividing the power supply voltage by the resistors R1, R3, and R2 is applied to the (+) side input terminal and the (−) side input terminal of the comparator CMP1. . Then, the divided voltage by the resistors R1, R3, and R2 applied to the (+) side input terminal of the comparator CMP1 is divided by the resistors R1, R3, and R2 applied to the (−) side input terminal. Compared to the voltage, the voltage drop is higher by the voltage drop of the resistor R3, and the output of the comparator CMP1 is inverted and reliably becomes Hi. When the output Hi of the comparator CMP1 is reached, the drive circuit 2 is turned on again, and a gate signal is sent to the gate of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA, and the main of the first overheated self-cutoff semiconductor switch QA is sent. Turn on the FET Q1. As a result, a current flows through the load L. Such on / off is repeated as shown by the waveform A in FIG.
[0042]
In the ON / OFF counting circuit 4, the gate of the main FET Q1 of the first overheated self-interrupting semiconductor switch QA is OFF and the driving circuit 2 is OFF, that is, the sink transistor 2b of the driving circuit 2 is ON. In some cases, the source of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is at a voltage (5 V) higher than the ground, and the device operates in such a state. Specifically, a CR integration circuit is used, and the capacitor C1 is a capacitor of this CR integration circuit.
[0043]
Thus, the drain DA of the main FET Q1 of the first overheated self-cutoff semiconductor switch QA, the drain DB of the main FET Q3 of the second overheated self-cutoff semiconductor switch QB, and the main FET Q5 of the third overheated self-cutoff semiconductor switch QC. Each drain of the first DC, the gate GA of the main FET Q1 of the first overheated self-cutting semiconductor switch QA, the gate GB of the main FET Q3 of the second overheated self-cutting semiconductor switch QB, and the third overheated self-cutting semiconductor. By integrating the gates GC of the main FET Q5 of the switch QC, integration on the same chip can be facilitated. Further, the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA, the main FET Q3 of the second overheated self-cutoff type semiconductor switch QB, and the main FET Q5 of the third overheated self-cutoff type semiconductor switch QC are the same chip in the same process. By using the one formed above, the effects of temperature drift and lot-to-lot variations are eliminated.
[0044]
Now, when the switch SW1 is turned on, the illustrated microcomputer 8 is also turned on. When the microcomputer 8 is turned on, a timer provided therein is started. At the same time, the PNP transistor Tr1 is turned on, and the voltage obtained by dividing VB (12V) by the resistor R1 and (resistor R3 + resistor R2) is the (+) side input terminal of the comparator CMP1 and the (−) side input terminal of the comparator CMP1. Since the voltage applied to the (+) side input terminal of the comparator CMP1 is higher than the voltage applied to the (−) side input terminal of the comparator CMP1, the output of the comparator CMP1 becomes Hi, and the drive circuit 2 is turned on. The drive circuit 2 outputs a gate drive signal Hi. This gate drive signal Hi is applied to the gate of the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA, and turns on the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA. The inrush current is supplied to the load L by turning on the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA. The current value of the inrush current is output from the operational amplifier 7 and input to the microcomputer 8.
[0045]
At startup, the microcomputer 8 turns on the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA, and the inrush current of the current value indicated by a in the waveform A shown in FIG. Is supplied for a time indicated by a in the waveform A in FIG. When the current value indicated by a in the waveform A shown in FIG. 6 is supplied for the time indicated by a in the waveform A shown in FIG. 6, the microcomputer 8 exceeds the allowable current indicated by the fuse blow curve B shown in FIG. A signal for shutting off the main FET Q1 of the first overheated self-shutdown semiconductor switch QA is output to the drive circuit 2 to shut off the main FET Q1 of the first overheated self-shutdown semiconductor switch QA. Then, the current supplied to the load L rapidly decreases, falls below the allowable current indicated by the fuse blow curve B, and decreases to the current value indicated by b in the waveform A shown in FIG. Therefore, when the current value indicated by b in the waveform A shown in FIG. 6 falls below the allowable current shown in the fuse blow curve B, the microcomputer 8 again turns on the main FET Q1 of the first overheated self-cutoff semiconductor switch QA. The current having the current value indicated by b in the waveform A shown in FIG. 6 is supplied for the time indicated by b in the waveform A shown in FIG.
[0046]
When the current value indicated by b of the waveform A shown in FIG. 6 is supplied for the time indicated by b of the waveform A shown in FIG. 6, the microcomputer 8 exceeds the allowable current indicated by the fuse blow curve B shown in FIG. A signal for shutting off the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is output to the drive circuit 2, and the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is cut off. Then, the current supplied to the load L rapidly decreases, falls below the allowable current indicated by the fuse blow curve B shown in FIG. 6, and decreases to the current value indicated by c in the waveform A shown in FIG. Therefore, when the current value indicated by c in the waveform A shown in FIG. 6 falls below the allowable current shown in the fuse blow curve B shown in FIG. 6, the microcomputer 8 again turns the first overheated self-interrupting semiconductor switch. The main FET Q1 of the QA is turned on, and the current having the current value indicated by c in the waveform A shown in FIG. 6 is supplied for the time indicated by c in the waveform A shown in FIG.
[0047]
When the current value indicated by c in the waveform A shown in FIG. 6 is supplied for the time indicated by c in the waveform A shown in FIG. 6, the microcomputer 8 exceeds the allowable current indicated by the fuse blow curve B shown in FIG. A signal for shutting off the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is output to the drive circuit 2, and the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is cut off. Then, the current supplied to the load L rapidly decreases, falls below the allowable current indicated by the fuse blow curve B shown in FIG. 6, and decreases to the current value indicated by d in the waveform A shown in FIG. Therefore, when the current value indicated by d in the waveform A shown in FIG. 6 falls below the allowable current shown in the fuse blow curve B shown in FIG. 6, the microcomputer 8 again starts the first overheated self-interrupting semiconductor switch. The main FET Q1 of QA is turned on, and the current having the current value indicated by d in the waveform A shown in FIG. 6 is supplied for the time indicated by d in the waveform A shown in FIG.
[0048]
When the current value indicated by d of the waveform A shown in FIG. 6 is supplied for the time indicated by d of the waveform A shown in FIG. 6, the microcomputer 8 exceeds the allowable current indicated by the fuse blowing curve B shown in FIG. A signal for shutting off the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is output to the drive circuit 2, and the main FET Q1 of the first overheated self-cutoff type semiconductor switch QA is cut off. Then, the current supplied to the load L rapidly decreases, falls below the allowable current indicated by the fuse blow curve B shown in FIG. 6, and decreases to the current value indicated by e in the waveform A shown in FIG. Therefore, when the current value indicated by e in the waveform A shown in FIG. 6 falls below the allowable current shown in the fuse blow curve B shown in FIG. 6, the microcomputer 8 again starts the first overheated self-interrupting semiconductor switch. The main FET Q1 of QA is turned on, and the current having the current value indicated by e in the waveform A shown in FIG. 6 is supplied for the time indicated by e in the waveform A shown in FIG.
[0049]
The current (load current) flowing through the main FET Q1 of the first overheated self-cutoff semiconductor switch QA by intermittently switching the main FET Q1 of the first overheated self-cutoff semiconductor switch QA is shown in the waveform A shown in FIG. Thus, it can be controlled stepwise along the fuse blow curve B shown in FIG. By controlling in this way, a current along the fuse blow curve B shown in FIG. 6 can be supplied to the main FET Q1 of the first overheated self-interrupting semiconductor switch QA, and the maximum current can be supplied to the circuit. Even if no fuse is used, the circuit can be protected and the load L can be quickly stabilized at the rated current.
[0050]
【The invention's effect】
According to the present invention, it is possible to control the supply of load current on the fuse blowing characteristic curve without using a circuit protection fuse, and to stabilize the rated current in a short time after the switch is turned on.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a power supply control device according to the present invention.
2 is a schematic configuration diagram showing an example of a power supply device indicated by a broken line in FIG.
FIG. 3 is a detailed circuit diagram of the first overheated self-interrupting semiconductor switch QA shown in FIG. 2;
4 is a detailed circuit diagram of the second overheated self-cutoff type semiconductor switch QB shown in FIG. 2; FIG.
FIG. 5 is a detailed circuit diagram of the third overheated self-cutoff type semiconductor switch QC shown in FIG. 2;
FIG. 6 is a diagram showing current control characteristics of the power supply control device according to the present invention.
FIG. 7 is a circuit diagram of a power supply to a conventional load.
8 is a diagram showing a current waveform, a fuse blowing characteristic curve, and a smoke generation characteristic curve supplied to the load shown in FIG. 7;
[Explanation of symbols]
1 ……………………… Power supply device
2 …………………… Drive circuit
5, 6, 7 ............ Operational amplifier
8 ……………………… Microcomputer
QA …………………… First overheated self-interrupting semiconductor switch
QB …………………… The second overheated self-cutoff type semiconductor switch
QC …… Third overheated self-interrupting semiconductor switch
Rr1 …………………… First reference resistor
Rr2 ……………… Second reference resistor
CMP1 ……………… Comparator
CMP2 ……………… Comparator
VB …………………… DC power supply

Claims (1)

ＤＣ電源と負荷との間に直列に第１の過熱自己遮断型半導体スイッチを接続すると共に、
前記第１の過熱自己遮断型半導体スイッチと同じ特性を有し前記第１の過熱自己遮断型半導体スイッチにヒューズを溶断させないで回路に流せる限界電流以下の電流が流れたときに発生するドレイン・ソース間電圧と同じ電圧をドレイン・ソース間に発生させる電流を流すリファレンス抵抗をソースに接続する第２の過熱自己遮断型半導体スイッチを前記第１の過熱自己遮断型半導体スイッチに並列に接続してなるリファレンス回路と、
前記第１の過熱自己遮断型半導体スイッチのドレイン・ソース間電圧と前記第２の過熱自己遮断型半導体スイッチのドレイン・ソース間電圧との差と所定の過電流判定値とを比較して前記電流が前記ヒューズを溶断させないで回路に流せる限界電流を超える過電流であるか否かを判別し、該判別結果に応じた検出信号を出力する比較回路と、その検出信号に応じた制御信号で前記第１の過熱自己遮断型半導体スイッチをオン、オフさせる駆動回路と、
スイッチ投入時から定格電流に至るまでの時間に対する電流供給値が予め記憶されており、スタート時に時間計測を行い、前記第１の過熱自己遮断型半導体スイッチのオン・オフ制御を行うマイコンとを設け、
スイッチ投入によって時間計数を開始し、前記第１の過熱自己遮断型半導体スイッチのドレイン・ソース間と前記第２の過熱自己遮断型半導体スイッチのドレイン・ソース間の第１の差電流と、前記第１の過熱自己遮断型半導体スイッチに内蔵の温度センサの両端の第２の差電流の差の電流値が予め記憶されている経過時間に対する供給電流値に合うようにスイッチ投入時から定格電流に至るまで前記第１の過熱自己遮断型半導体スイッチをオン・オフして負荷に過電流が供給されないようにすると共に、前記比較回路の比較結果、前記第１の過熱自己遮断型半導体スイッチに前記ヒューズを溶断させないで回路に流せる限界電流を超える電流が流れたと判定したときに、前記第１の過熱自己遮断型半導体スイッチをオフし、所定の時間間隔で前記第１の過熱自己遮断型半導体スイッチのオン・オフを繰り返し、前記第１の過熱自己遮断型半導体スイッチがオフする状態が所定回数生じたときに短絡状態を検出して、前記第１の過熱自己遮断型半導体スイッチをオフ状態にすることを特徴とする電源供給制御装置。A first overheated self-cutting semiconductor switch connected in series between the DC power source and the load;
A drain / source generated when a current equal to or less than a limit current that can flow in the circuit without blowing a fuse flows through the first overheated self-cutting semiconductor switch having the same characteristics as the first overheated self-cutting semiconductor switch A second overheated self-cutoff type semiconductor switch that connects a reference resistor for supplying a current that generates the same voltage between the drain and source to the source is connected in parallel to the first overheated self-cutoff type semiconductor switch. A reference circuit;
The difference between the drain-source voltage of the first overheated self-cutoff semiconductor switch and the drain-source voltage of the second overheated self-cutoff semiconductor switch is compared with a predetermined overcurrent determination value to compare the current. Determines whether or not the overcurrent exceeds the limit current that can flow through the circuit without blowing the fuse, and outputs a detection signal according to the determination result, and a control signal according to the detection signal A drive circuit for turning on and off the first overheating self-cutoff type semiconductor switch;
A current supply value with respect to the time from when the switch is turned on to the rated current is stored in advance, the microcomputer measures the time at the start and controls the on / off of the first overheated self-cutoff type semiconductor switch. ,
Time counting is started by turning on the switch, the first differential current between the drain and source of the first overheated self-cutoff semiconductor switch and the drain and source of the second overheated self-cutoff semiconductor switch, 1 overheated self-cutoff type semiconductor switch, the current value of the difference between the second difference currents at both ends of the temperature sensor built in the temperature sensor reaches the rated current from when the switch is turned on so that it matches the supply current value for the elapsed time stored in advance. Until the first overheated self-cutoff type semiconductor switch is turned on and off so that no overcurrent is supplied to the load, and the comparison result of the comparison circuit shows that the fuse is connected to the first overheated self-cutoff type semiconductor switch. when it is determined that the current exceeding the limiting current can flow in the circuit flows in not blown, then turns off the first overheat self-interruption-type semiconductor switch, a predetermined time interval The first overheating self-shutdown semiconductor switch is repeatedly turned on and off, and a short-circuit state is detected when the first overheating self-shutdown semiconductor switch is turned off a predetermined number of times, and the first overheating is detected. A power supply control device characterized in that a self-cutting semiconductor switch is turned off.
JP2000025565A 1999-02-26 2000-02-02 Power supply control device Expired - Lifetime JP3986041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000025565A JP3986041B2 (en) 1999-02-26 2000-02-02 Power supply control device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5197299 1999-02-26
JP11-51972 1999-02-26
JP2000025565A JP3986041B2 (en) 1999-02-26 2000-02-02 Power supply control device

Publications (2)

Publication Number Publication Date
JP2000315588A JP2000315588A (en) 2000-11-14
JP3986041B2 true JP3986041B2 (en) 2007-10-03

Family

ID=26392565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000025565A Expired - Lifetime JP3986041B2 (en) 1999-02-26 2000-02-02 Power supply control device

Country Status (1)

Country Link
JP (1) JP3986041B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571053A (en) * 2012-01-16 2012-07-11 南京航空航天大学 Control method for alternate current solid power switch and switch device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709858B2 (en) * 2002-06-19 2005-10-26 日産自動車株式会社 Circuit for current control type semiconductor switching element
KR100569585B1 (en) 2003-12-05 2006-04-10 주식회사 하이닉스반도체 Circuit for controlling an internal voltage driver
JP5037414B2 (en) 2008-04-17 2012-09-26 株式会社オートネットワーク技術研究所 Power supply control device
CN102549867B (en) * 2009-09-25 2014-08-06 株式会社自动网络技术研究所 Power supply control device
CN102404907B (en) * 2010-09-17 2014-05-28 英飞特电子（杭州）股份有限公司 Three-wire dimmer
CN103152912B (en) * 2013-01-29 2015-01-14 矽力杰半导体技术(杭州)有限公司 Modified high-efficiency light-emitting diode (LED) drive circuit and drive method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2797336B2 (en) * 1988-09-26 1998-09-17 日本電気株式会社 Semiconductor integrated circuit
JPH08102371A (en) * 1994-09-29 1996-04-16 Toshiba Lighting & Technol Corp Lamp lighting device, electric device, lighting system and copying device
JPH09191556A (en) * 1996-01-09 1997-07-22 Furukawa Electric Co Ltd:The Power-supply protective apparatus
JPH09331625A (en) * 1996-06-11 1997-12-22 Yazaki Corp Intelligent power switch and switching device
JP3241279B2 (en) * 1996-11-14 2001-12-25 株式会社日立製作所 Switch circuit with protection function
JPH10254264A (en) * 1997-03-07 1998-09-25 Hitachi Koki Co Ltd Heater driving device
JP3423571B2 (en) * 1997-04-04 2003-07-07 矢崎総業株式会社 Power supply for vehicle
JP3219019B2 (en) * 1997-05-30 2001-10-15 関西日本電気株式会社 Abnormal current detection circuit and load drive circuit using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102571053A (en) * 2012-01-16 2012-07-11 南京航空航天大学 Control method for alternate current solid power switch and switch device
CN102571053B (en) * 2012-01-16 2014-01-29 南京航空航天大学 Control method for alternate current solid power switch and switch device

Also Published As

Publication number Publication date
JP2000315588A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
JP3741949B2 (en) Semiconductor switching device
US8598859B2 (en) Power supply controller
JP2007159159A (en) Protection device of semiconductor device
JP2000299922A (en) Device and method for power supply control
JP2001216033A (en) Power source supply controller and power source supply control method
JP2006024997A (en) Control apparatus for semiconductor switch
JP3986041B2 (en) Power supply control device
JP4263685B2 (en) Protection circuit
JP3625165B2 (en) Semiconductor switching device
US6429631B2 (en) Regulated power source circuit including an overcurrent detecting mechanism for eliminating loss in the output control element
JP3589392B2 (en) Overcurrent detection circuit and overcurrent detection / protection circuit
JP3567107B2 (en) Circuit breaker in case of overcurrent
JP2000312142A (en) Intelligent power switch
JP4082547B2 (en) Power supply control device for light emitting element
JP3284819B2 (en) Overcurrent protection device
JP2000245055A (en) Control system of power source mounted on vehicle
JP2000308340A (en) Fuse-less dc/dc converter
JP2000299194A (en) Automatic flashing street lamp
JP2000193692A (en) Over-current detection circuit and over-current detection/protection circuit
JP2005102474A (en) Abnormal current detection device
JP2000307400A (en) Power supply controller
JP2000236245A (en) Unit and method for power supply control
JP3651143B2 (en) Output circuit of control device
JP3724780B2 (en) Power supply control device
US20050088239A1 (en) Short-circuit detecting and protecting circuit for integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3