JP3709858B2 - Circuit for current control type semiconductor switching element - Google Patents

Circuit for current control type semiconductor switching element Download PDF

Info

Publication number
JP3709858B2
JP3709858B2 JP2002178574A JP2002178574A JP3709858B2 JP 3709858 B2 JP3709858 B2 JP 3709858B2 JP 2002178574 A JP2002178574 A JP 2002178574A JP 2002178574 A JP2002178574 A JP 2002178574A JP 3709858 B2 JP3709858 B2 JP 3709858B2
Authority
JP
Japan
Prior art keywords
semiconductor switching
switching element
type semiconductor
control type
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002178574A
Other languages
Japanese (ja)
Other versions
JP2004023638A (en
Inventor
俊郎 唐木
トロンナムチャイ クライソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2002178574A priority Critical patent/JP3709858B2/en
Publication of JP2004023638A publication Critical patent/JP2004023638A/en
Application granted granted Critical
Publication of JP3709858B2 publication Critical patent/JP3709858B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、電流制御型半導体スイッチング素子を用いた回路に関し、特に過電圧保護機能および過電流保護機能を備えた回路に関する。
【0002】
【従来の技術】
電流制御型パワートランジスタを過電圧または過電流から保護するための回路として、図4に示すようなものがある。図4(a)に示す回路では、制御端子INと、ORゲート3と、トランジスタ駆動用電源1と、P型MOSFET4と、N型MOSFET5と、ツェナーダイオード6と、負荷7と、負荷7を駆動するための電源2と、メインパワートランジスタ8と、ミラートランジスタ9と、抵抗10と、差動アンプ11と、レベル変換回路12とを備える。
【0003】
図4(a)に示す回路では、トランジスタ8を駆動する機能に加えて、トランジスタ8がオフの時の過電圧保護機能と、トランジスタ8がオンの時の過電流保護機能とを備えている。なお、過電流状態でも過電圧状態でもない通常の動作時には、トランジスタ8を制御する制御端子INがLレベルの場合(MOSFET4がオン、MOSFET5がオフ)にトランジスタ8がオン、制御端子INがHレベルの場合(MOSFET4がオフ、MOSFET5がオン)にトランジスタ8がオフとなる。
【0004】
図4(a)に示す回路の保護電流機能について説明する。トランジスタ8がオンしている状態で負荷7に何らかの問題、例えば、トランジスタ8のコレクタ端子と電源2との間のショート等が発生し、トランジスタ8に過剰な電流が流れたとする。この場合、トランジスタ8に対するミラー素子であるミラートランジスタ9には、ミラー比に応じた電流Icesが流れる。従って、ミラートランジスタ9のエミッタ端子と接続されている抵抗10にも電流Icesが流れるので、抵抗10の両端には電流Icesの大きさに応じた電圧が発生する。差動アンプ11は、抵抗10の両端にかかる電圧を増幅して出力S1をレベル変換回路12に入力する。
【0005】
レベル変換回路12には、予め過電流状態の電圧レベルを設定しておき、入力されるS1の電圧レベルが過電流状態の電圧レベルを超えた場合に、Hレベルの信号S2が出力される。レベル変換回路12から出力される信号S2がHレベルになると、図4(b)の真理値表に示すように、ORゲート3の出力もHレベルになるので、MOSFET5がオンになるとともに、MOSFET4がオフとなる。すなわち、制御端子INの出力がオン指令(Lレベル)であっても、トランジスタ8は強制的にオフとなる。これにより、トランジスタ8に過電流が流れ続けることを防ぐことができる。
【0006】
次に、過電圧保護機能について説明する。この過電圧保護機能に関する技術については、特開平11−55937号公報に開示されている。トランジスタ8がオフしている状態で、トランジスタ8のコレクタ端子に対して、トランジスタ8の耐圧以上の高電圧が印加されたとする。ツェナーダイオード6のツェナー電圧を予めトランジスタ8の耐圧以下に設定(クランプ電圧VceCと呼ぶ)しておくと、トランジスタ8のコレクタ端子にクランプ電圧VceC+ベース・エミッタ間電圧Vbe以上の電圧が印加されると、ツェナーダイオード6に図4(a)に示す向きに電流Idが流れる。従って、トランジスタ8のベース端子に電流Idが流れることによりトランジスタ8がオンして、コレクタ−エミッタ間に電流が流れる。これにより、コレクタ端子に印加された過電圧のエネルギーを消費することができるので、トランジスタ8に過電圧が加わり続けることを防ぐことができる。
【0007】
【発明が解決しようとする課題】
しかしながら、電流容量が非常に大きなパワートランジスタに上述した従来の技術を適用すると、過電圧保護機能を実現させるために、ツェナーダイオード6に大きな電流が流れることになるので、ツェナーダイオード6の発熱が大きくなるという問題がある。また、ツェナー電圧は、放熱やコストおよび信頼性等の観点からは、例えば400Vといった高電圧を実現するのは非常に困難である。
【0008】
本発明の目的は、ツェナーダイオードを用いずに過電圧保護および過電流保護を実現する電流駆動型半導体スイッチング素子用回路を提供することにある。
【0009】
【課題を解決するための手段】
本発明による電流制御型半導体スイッチング素子用回路は、電流制御型半導体スイッチング素子と、電流制御型半導体スイッチング素子のミラー素子と、電流制御型半導体スイッチング素子のオン/オフ制御を行う制御手段と、ミラー素子に流れるリーク電流に基づいて、電流制御型半導体スイッチング素子に加わる過電圧を検出する過電圧検出手段と、ミラー素子に流れる電流に基づいて、電流制御型半導体スイッチング素子に流れる過電流を検出する過電流検出手段とを備え、制御手段は、過電圧検出手段により電流制御型半導体スイッチング素子の過電圧状態が検出されると、電流制御型半導体スイッチング素子をオンにし、過電流検出手段により電流制御型半導体スイッチング素子の過電流状態が検出されると、電流制御型半導体スイッチング素子をオフにすることにより、上記目的を達成する。
【0010】
【発明の効果】
本発明による電流制御型半導体スイッチング素子用回路によれば、電流制御型半導体スイッチング素子のミラー素子に流れる電流に基づいて、過電圧状態および過電流状態を検出し、過電圧状態が検出された時には電流制御型半導体スイッチング素子をオンにし、過電流状態が検出された時には電流制御型半導体スイッチング素子をオフにするので、ツェナーダイオードを用いずに過電圧保護機能および過電流保護機能を実現することができる。
【0011】
【発明の実施の形態】
第1の実施の形態
図1(a)は、本発明による電流駆動型半導体スイッチング素子用回路の第1の実施の形態の構成を示す図である。図1(a)に示す回路は、制御端子INと、XORゲート13と、トランジスタ駆動用電源1と、P型MOSFET4と、N型MOSFET5,17と、負荷7と、負荷7を駆動するための電源2と、バイポーラトランジスタ(メインパワートランジスタ)8と、ミラートランジスタ9と、抵抗15,16と、差動アンプ11と、レベル変換回路12、INVゲート14とを備える。
【0012】
過電流状態でも過電圧状態でもない通常の動作時には、トランジスタ8を制御する制御端子INがLレベルの場合には、MOSFET4がオン、MOSFET5がオフとなるので、トランジスタ8がオンとなる。一方、制御端子INがHレベルの場合には、MOSFET4がオフ、MOSFET5がオンとなるので、トランジスタ8がオフとなる。トランジスタ8に対応するミラートランジスタ9は、トランジスタ8と同じデバイス構造を有し、トランジスタ8と同一のオン/オフ特性を有する。トランジスタ9には、ミラー比に応じた電流が流れ、例えば、ミラー比が100:1の場合、トランジスタ8に100Aの電流が流れると、ミラートランジスタ9には1Aの電流が流れる。
【0013】
図2は、ミラートランジスタ9がオフの時において、トランジスタ8のコレクタ−エミッタ間電圧Vceに対して、ミラートランジスタ9のコレクタ端子からエミッタ端子に流れるリーク電流特性を示す図である。図2に示すように、リーク電流は、電圧Vceの増加とともに増大し、電圧Vceがトランジスタ8の耐圧に達したところでいわゆるブレークダウン状態となって、多大な電流が流れる。
【0014】
差動アンプ11に並列に接続されるとともに、一端がミラートランジスタ9のエミッタ端子と、他端がトランジスタ8のエミッタ端子とそれぞれ接続されている抵抗15および抵抗16の抵抗値は、次式(1)の関係が成り立っている。
抵抗16の抵抗値≫抵抗15の抵抗値 …(1)
従って、抵抗15とトランジスタ8のエミッタ端子との間に直列に接続されているN型MOSFET17がオンの時にミラートランジスタ9に流れる電流は、抵抗値の小さい抵抗15を流れることになる。一方、N型MOSFET17がオフの時には、ミラートランジスタ9に流れる電流は、全て抵抗16を流れる。なお、トランジスタ8のエミッタ端子は接地されている。
【0015】
後述するように、過電圧状態を検出する際には、抵抗16にリーク電流Icesが流れることにより抵抗16の両端に加わる電圧を差動アンプ11で検出するので、リーク電流でも十分な電圧を入力できるように、抵抗16の抵抗値は大きいものとする必要がある。また、抵抗15は、後述するように、過剰電流状態検出する際に用いられるが、差動アンプ11に対して適正な電圧が入力されるように適切な大きさの抵抗値を用いる必要がある。すなわち、抵抗15および抵抗16の抵抗値は、トランジスタ8の耐圧等を考慮した適切な値を設定しておく必要がある。
【0016】
N型MOSFET17のゲートには、制御端子INの信号レベルがINVゲート14で反転された信号が入力される。従って、制御端子INがLレベルの場合には、N型MOSFET17はオン状態となり、制御端子INがHレベルの場合には、N型MOSFET17はオフ状態となる。
【0017】
差動アンプ11は、抵抗15または抵抗16の両端に加わる電圧を増幅して、レベル変換回路12に出力する。N型MOSFET17がオフの時は、抵抗16に加わる電圧が差動アンプ11に入力される。また、N型MOSFET17がオンの時には、抵抗15の両端に加わる電圧が差動アンプ11に入力される。レベル変換回路12は、入力された電圧信号が、予め設定したクランプ電圧VceCレベルを超える場合に、Hレベルの信号を出力する。
【0018】
図1(b)は、XORゲート13の真理値表である。XORゲート13には、制御端子INの信号とレベル変換回路12の出力信号S2が入力されて、論理和S3を出力する。過電流状態でも過電圧状態でもない通常の動作時には、レベル変換回路12の出力信号S2はLレベルとなっている。従って、図1(b)に示すように、制御端子INがLレベルの時には、XORゲート13の出力S3はLレベルとなってトランジスタ8はオンとなり、制御端子INがHレベルの時には、XORゲート13の出力S3はHレベルとなってトランジスタ8はオフとなる。従って、通常の動作時には、制御端子INの信号レベルに応じて、トランジスタ8はオン/オフする。
【0019】
一方、過電流状態、または、過電圧状態の場合には、後述するように、レベル変換回路12の出力信号S2はHレベルとなる。従って、制御端子INがLレベルのときには、XORゲートの出力S3は、Hレベルとなるので、トランジスタ8はオフとなる。また、制御端子INがHレベルの時には、XORゲート13の出力S3はLレベルとなるので、トランジスタ8はオンとなる。
【0020】
−過電圧保護機能−
図1(a)に示す回路において、トランジスタ8がオフの時の過電圧保護機能について説明する。制御端子INがHレベルでトランジスタ8がオフしている状態において、トランジスタ8のコレクタ端子に対して、トランジスタ8の耐圧以上の高電圧が印加されたとする。この場合、N型MOSFET17のゲートはLレベルであるので、MOSFET17はオフとなっている。ミラートランジスタ9のコレクタ−エミッタ間には、トランジスタ8のコレクタ−エミッタ間電圧に応じたリーク電流Icesが流れるが、MOSFET17がオフとなっているので、リーク電流Icesは全て抵抗16に流れる。なお、リーク電流Icesの大きさは、ミラー比に応じたものである。
【0021】
差動アンプ11は、抵抗16の両端に加わる電圧を増幅して、差動アンプ出力S1をレベル変換回路12に出力する。レベル変換回路12は、入力された信号S1が予め設定したトランジスタ8の耐圧、すなわち、クランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。従って、トランジスタ8のコレクタ端子に対して、耐圧以上の高電圧が印加された時には、レベル変換回路12の出力信号S2は、Hレベルとなる。
【0022】
XORゲート13には、制御端子INのHレベルの信号と、レベル変換回路12のHレベルの信号とが入力されるので、図1(b)に示す真理値表より、ゲート出力S3はLレベルとなる。従って、P型MOSFET4がオン、N型MOSFET5はオフとなって、トランジスタ8にベース電流が流れることにより、コレクタ−エミッタ間に電流が流れる。これにより、制御端子INがHレベル(トランジスタ8のオフ指令)にも関わらずトランジスタ8がオンとなるので、トランジスタ8のコレクタ端子に加わる過電圧エネルギーを消費させることができ、トランジスタ8に過電圧が加わり続けるのを防ぐことができる。
【0023】
−過電流保護機能−
次にトランジスタ8がオン時の過電流保護機能について説明する。制御端子INがLレベルでトランジスタ8がオンしている状態において、負荷7に何らかの問題、例えば、トランジスタ8のコレクタ端子と電源2との間でショートが生じて、通常の動作時には流れることのない過剰な電流がトランジスタ8に流れたとする。この場合、N型MOSFET17のゲートはHレベルであるので、MOSFET17はオンとなっている。
【0024】
ミラートランジスタ9のコレクタ−エミッタ間には、ミラー比に応じた電流Icesが流れる。上述したように、抵抗16の抵抗値は抵抗15の抵抗値より大きいことから、MOSFET17がオンとなっている状態では、電流Icesは抵抗15を流れる。差動アンプ11は、抵抗15の両端に加わる電圧を増幅して、差動アンプ出力S1をレベル変換回路12に出力する。レベル変換回路12は、入力された信号S1が予め設定したクランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。すなわち、トランジスタ8に過剰な電流が流れる場合には、レベル変換回路12の出力信号S2は、Hレベルとなる。
【0025】
XORゲート13には、制御端子INのLレベルの信号と、レベル変換回路12のHレベルの信号とが入力されるので、図1(b)に示す真理値表より、ゲート出力S3はHレベルとなる。従って、P型MOSFET4がオフ、N型MOSFET5はオンとなるので、制御端子INがLレベル(トランジスタ8のオン指令)にも関わらずトランジスタ8は強制的にオフとなる。これにより、トランジスタ8に過剰電流が流れ続けることを防ぐことができる。
【0026】
第1の実施の形態における電流駆動型半導体スイッチング素子用回路によれば、トランジスタ8に流れる過電流をミラートランジスタ9に流れる電流Icesに基づいて検出するとともに、トランジスタ8のオフ時にミラートランジスタ9に流れるリーク電流Icesに基づいて過電圧を検知するので、過電圧状態および過電流状態を検出する回路素子を共有することができる。すなわち、回路の過電圧保護機能および過電圧保護機能を実現するために、ミラートランジスタ9、差動アンプ11およびレベル変換回路12を共用することができるので、コストを低減することができる。また、過電圧状態または過電流状態を検出した時は、制御端子INの信号レベルに関わらずトランジスタ8のオン/オフ制御を行うので、トランジスタ8を過電圧状態および過電流状態から保護することができる。
【0027】
ミラートランジスタ9に流れる電流値は、過電流状態と過電圧状態とにおいて大きく異なるので、過電流および過電圧を検知する際に用いる抵抗として、抵抗値の異なる抵抗を2種類用いた。これにより、過電圧状態および過電流状態を確実に検出することができる。過電圧状態および過電流状態の検出は、抵抗15または抵抗16の両端に加わる電圧を増幅した電圧と所定の電圧とを比較することにより行ったが、所定の電圧をトランジスタ8の耐圧であるクランプ電圧としたので、トランジスタ8を過電圧および過電流から確実に保護することができる。
【0028】
また、従来技術で説明したようなツェナーダイオード6が不必要となるので、ツェナーダイオード6における発熱の問題が生じることがない。さらに、ツェナーダイオード6を用いた場合には、上述したように、使用できる回路の電圧範囲が限定されるという問題があったが、本実施の形態では、クランプ電圧の設定範囲を抵抗16の抵抗値の設定で対応することができるので、適用できる回路の電圧範囲が広くなる。
【0029】
第2の実施の形態
図3は、本発明による電流駆動型半導体スイッチング素子用回路の第2の実施の形態の構成を示す図である。第1の実施の形態における回路と同一の構成要素については、同一の符合を付して説明を省略する。第2の実施の形態の回路は、1つの抵抗20を用いてリーク電流および過電流の検知を行うとともに、ゲイン可変差動アンプ21にて検出電圧の増幅ゲイン(増幅度)を切り替えている。
【0030】
ゲイン可変差動アンプ21は、差動アンプ11とゲインの異なるアンプ21a,21bと、スイッチ21cとを備える。スイッチ21cは、INVゲート14からの出力信号S4、すなわち、制御端子INの信号レベルに応じて、使用するアンプ21a,21bを切り替える。アンプ21aのゲインはnであり、アンプ21bのゲインはm(≫n)である。通常の動作時においてトランジスタ8がオンの場合、すなわち、制御端子INがLレベルの場合には、過電流状態を検出するためにアンプ21aを選択する。一方、通常の動作時においてトランジスタ8がオフの場合、すなわち、制御端子INがHレベルの場合には、過電圧状態を検出するためにアンプ21bを選択する。すなわち、過電流状態の場合には、抵抗20に流れる電流が大きくなるので、ゲインの値が小さいアンプ21aを選択し、過電圧状態でリーク電流が抵抗20に流れる場合には、ゲインの値が大きいアンプ21bを選択する。
【0031】
−過電圧保護機能−
図3に示す回路の過電圧保護機能について簡単に説明する。制御端子INがHレベルでトランジスタ8がオフしている状態において、トランジスタ8のコレクタ端子に対して、トランジスタ8の耐圧以上の高電圧が印加されたとする。この場合、ミラートランジスタ9のコレクタ−エミッタ間には、ミラー比に応じたリーク電流Icesが流れるので、抵抗20の両端には、リーク電流Icesの大きさに応じた電圧が加わる。
【0032】
上述したように、制御端子INがHレベルの場合には、アンプ21bが選択される。従って、抵抗20の両端に加わる電圧は差動アンプ11にて増幅された後、アンプ21bにてm倍されて、レベル変換回路12に出力される。レベル変換回路12は、第1の実施の形態と同様に、入力された信号S1の電圧レベルが予め設定したクランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。これにより、XORゲート13の出力S3がLレベルとなって、トランジスタ8にベース電流が流れるので、コレクタ−エミッタ間に電流が流れて、トランジスタ8のコレクタ端子に加わる過電圧エネルギーを消費させることができる。
【0033】
−過電流保護機能−
図3に示す回路の過電流保護機能について簡単に説明する。制御端子INがLレベルでトランジスタ8がオンしている状態において、負荷7に何らかの問題が生じて、通常の動作時には流れることのない過剰な電流がトランジスタ8に流れたとする。ミラートランジスタ9のコレクタ−エミッタ間には、ミラー比に応じたリーク電流Icesが流れる。上述したように、制御端子INがLレベルの場合には、アンプ21aが選択されるので、抵抗20の両端に加わる電圧は、差動アンプ11にて増幅された後、アンプ21aでn倍されてレベル変換回路12に出力される。
【0034】
レベル変換回路12は、入力された信号S1が予め設定したクランプ電圧VceCレベルを超えた場合に、Hレベルの信号S2を出力する。これにより、XORゲート13のゲート出力S3がHレベルとなって、P型MOSFET4がオフ、N型MOSFET5はオンとなるので、制御端子INがLレベル(トランジスタ8のオン指令)にも関わらずトランジスタ8は強制的にオフとなる。これにより、トランジスタ8に過剰電流が流れ続けることを防ぐことができる。
【0035】
第2の実施の形態における電流駆動型半導体スイッチング素子用回路によれば、第1の実施の形態と同様に、ツェナーダイオードを用いる必要が無いという効果を有し、ゲインの異なるアンプ21a,21bを用いることにより、1つの抵抗20を用いて、過電圧保護機能および過電流保護機能を実現することができる。過電圧および過電流となる状態は、制御端子INの信号レベル(H/L)により異なるので、制御端子INの信号レベルに応じてゲインを切り替えることにより、確実に過電圧状態および過電流状態を検知することができる。また、過電圧状態を検出する際には、抵抗20に加わる電圧が小さいので、ゲイン(増幅度)の大きいアンプ21bを選択するようにしたので、確実に過電圧状態を検出することができる。
【0036】
本発明は、上述した一実施の形態に限定されることはない。例えば、電流制御型半導体スイッチング素子として、バイポーラトランジスタ8を用いた場合について説明したが、その他のスイッチング素子を用いることもできる。また、電流制御型半導体スイッチング素子は、ローサイドスイッチの構成に限定されることはなく、ハイサイドスイッチとして用いてもよいし、ハーフブリッジ構成、Hブリッジ構成、インバータ構成等の様々な回路構成に適用することができる。
【0037】
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、バイポーラトランジスタ8が電流制御型半導体スイッチング素子を、ミラートランジスタ9がミラー素子を、制御端子IN、MOSFET4,5、レベル変換回路12およびXORゲート13が制御手段を、抵抗16、差動アンプ11およびレベル変換回路12が過電圧検出手段を、抵抗15、差動アンプ11およびレベル変換回路12が過電流検出手段を、抵抗16が第1の抵抗を、抵抗15が第2の抵抗を、ゲイン可変差動アンプ21が電圧増幅手段をそれぞれ構成する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されるものではない。
【図面の簡単な説明】
【図1】図1(a)は、本発明による電流制御型半導体スイッチング素子用回路の第1の実施の形態の構成を示す図であり、図1(b)は、XORゲートの真理値表を示す。
【図2】トランジスタ8のエミッタ−コレクタ間の電圧と、ミラートランジスタ9に流れるリーク電流との関係を示す図
【図3】図3は、本発明による電流制御型半導体スイッチング素子用回路の第2の実施の形態の構成を示す図
【図4】図4(a)は、従来技術の回路構成を示す図、図4(b)は従来技術の回路に用いられるORゲートの真理値表を示す。
【符号の説明】
1…トランジスタ駆動用電源、2…負荷駆動用電源、3…ORゲート、4…P型MOSFET、5,17…N型MOSFET、6…ツェナーダイオード、7…負荷、8…バイポーラトランジスタ、9…ミラートランジスタ、10,15,16,20…抵抗、11…差動アンプ、12…レベル変換回路、13…XORゲート、14…INVゲート、21…ゲイン可変差動アンプ、21a,21b…アンプ、21c…スイッチ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit using a current control type semiconductor switching element, and more particularly to a circuit having an overvoltage protection function and an overcurrent protection function.
[0002]
[Prior art]
As a circuit for protecting the current control type power transistor from overvoltage or overcurrent, there is a circuit as shown in FIG. In the circuit shown in FIG. 4A, the control terminal IN, the OR gate 3, the transistor driving power source 1, the P-type MOSFET 4, the N-type MOSFET 5, the Zener diode 6, the load 7, and the load 7 are driven. Power supply 2, main power transistor 8, mirror transistor 9, resistor 10, differential amplifier 11, and level conversion circuit 12.
[0003]
The circuit shown in FIG. 4A has an overvoltage protection function when the transistor 8 is off and an overcurrent protection function when the transistor 8 is on, in addition to the function of driving the transistor 8. In a normal operation that is neither an overcurrent state nor an overvoltage state, the transistor 8 is on and the control terminal IN is at the H level when the control terminal IN that controls the transistor 8 is at the L level (MOSFET 4 is on, MOSFET 5 is off). In this case (MOSFET 4 is off, MOSFET 5 is on), transistor 8 is turned off.
[0004]
The protection current function of the circuit shown in FIG. It is assumed that some problem occurs in the load 7 with the transistor 8 turned on, for example, a short circuit between the collector terminal of the transistor 8 and the power supply 2, and an excessive current flows through the transistor 8. In this case, a current Ices according to the mirror ratio flows through the mirror transistor 9 which is a mirror element for the transistor 8. Accordingly, since the current Ices flows also through the resistor 10 connected to the emitter terminal of the mirror transistor 9, a voltage corresponding to the magnitude of the current Ices is generated at both ends of the resistor 10. The differential amplifier 11 amplifies the voltage applied to both ends of the resistor 10 and inputs the output S 1 to the level conversion circuit 12.
[0005]
The voltage level in the overcurrent state is set in advance in the level conversion circuit 12, and when the input voltage level of S1 exceeds the voltage level in the overcurrent state, an H level signal S2 is output. When the signal S2 output from the level conversion circuit 12 becomes H level, as shown in the truth table of FIG. 4B, the output of the OR gate 3 also becomes H level, so that the MOSFET 5 is turned on and the MOSFET 4 Is turned off. That is, even if the output of the control terminal IN is an on command (L level), the transistor 8 is forcibly turned off. Thereby, it is possible to prevent an overcurrent from continuing to flow through the transistor 8.
[0006]
Next, the overvoltage protection function will be described. A technique relating to this overvoltage protection function is disclosed in JP-A-11-55937. It is assumed that a high voltage equal to or higher than the breakdown voltage of the transistor 8 is applied to the collector terminal of the transistor 8 with the transistor 8 turned off. When the Zener voltage of the Zener diode 6 is set in advance to be equal to or lower than the breakdown voltage of the transistor 8 (referred to as a clamp voltage VceC), a voltage higher than the clamp voltage VceC + the base-emitter voltage Vbe is applied to the collector terminal of the transistor 8. The current Id flows through the Zener diode 6 in the direction shown in FIG. Accordingly, when the current Id flows through the base terminal of the transistor 8, the transistor 8 is turned on, and a current flows between the collector and the emitter. Thereby, the energy of the overvoltage applied to the collector terminal can be consumed, so that the overvoltage can be prevented from continuing to be applied to the transistor 8.
[0007]
[Problems to be solved by the invention]
However, when the above-described conventional technology is applied to a power transistor having a very large current capacity, a large current flows through the Zener diode 6 in order to realize the overvoltage protection function, and thus the heat generation of the Zener diode 6 increases. There is a problem. Further, it is very difficult to realize a Zener voltage as high as 400 V, for example, from the viewpoints of heat dissipation, cost, reliability, and the like.
[0008]
An object of the present invention is to provide a circuit for a current-driven semiconductor switching element that realizes overvoltage protection and overcurrent protection without using a Zener diode.
[0009]
[Means for Solving the Problems]
A circuit for a current control type semiconductor switching element according to the present invention includes a current control type semiconductor switching element, a mirror element of the current control type semiconductor switching element, a control means for performing on / off control of the current control type semiconductor switching element, and a mirror. Overvoltage detection means for detecting an overvoltage applied to the current control type semiconductor switching element based on a leak current flowing through the element, and an overcurrent for detecting an overcurrent flowing through the current control type semiconductor switching element based on a current flowing through the mirror element Detecting means, and when the overvoltage state of the current control type semiconductor switching element is detected by the overvoltage detection means, the control means turns on the current control type semiconductor switching element, and the current control type semiconductor switching element is detected by the overcurrent detection means. When an overcurrent condition is detected, the current controlled semiconductor By turning off the switching element, to achieve the above object.
[0010]
【The invention's effect】
According to the current control type semiconductor switching element circuit of the present invention, the overvoltage state and the overcurrent state are detected based on the current flowing through the mirror element of the current control type semiconductor switching element, and the current control is performed when the overvoltage state is detected. Since the current control type semiconductor switching element is turned off when the overcurrent state is detected by turning on the type semiconductor switching element, the overvoltage protection function and the overcurrent protection function can be realized without using a Zener diode.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
First Embodiment FIG. 1A is a diagram showing a configuration of a first embodiment of a circuit for a current driven semiconductor switching element according to the present invention. The circuit shown in FIG. 1A includes a control terminal IN, an XOR gate 13, a transistor driving power source 1, a P-type MOSFET 4, N-type MOSFETs 5, 17, a load 7, and a load 7 for driving the load 7. The power supply 2 includes a bipolar transistor (main power transistor) 8, a mirror transistor 9, resistors 15 and 16, a differential amplifier 11, a level conversion circuit 12, and an INV gate 14.
[0012]
In a normal operation that is neither an overcurrent state nor an overvoltage state, when the control terminal IN that controls the transistor 8 is at L level, the MOSFET 4 is turned on and the MOSFET 5 is turned off, so that the transistor 8 is turned on. On the other hand, when the control terminal IN is at the H level, the MOSFET 4 is turned off and the MOSFET 5 is turned on, so that the transistor 8 is turned off. The mirror transistor 9 corresponding to the transistor 8 has the same device structure as the transistor 8 and has the same on / off characteristics as the transistor 8. A current corresponding to the mirror ratio flows through the transistor 9. For example, when the mirror ratio is 100: 1, when a current of 100 A flows through the transistor 8, a current of 1 A flows through the mirror transistor 9.
[0013]
FIG. 2 is a diagram showing a leakage current characteristic that flows from the collector terminal of the mirror transistor 9 to the emitter terminal with respect to the collector-emitter voltage Vce of the transistor 8 when the mirror transistor 9 is off. As shown in FIG. 2, the leakage current increases as the voltage Vce increases, and when the voltage Vce reaches the breakdown voltage of the transistor 8, a so-called breakdown state occurs and a large amount of current flows.
[0014]
The resistance values of the resistor 15 and the resistor 16 connected in parallel to the differential amplifier 11 and having one end connected to the emitter terminal of the mirror transistor 9 and the other end connected to the emitter terminal of the transistor 8 are expressed by the following equation (1) ) Is established.
Resistance value of resistor 16 >> Resistance value of resistor 15 (1)
Therefore, when the N-type MOSFET 17 connected in series between the resistor 15 and the emitter terminal of the transistor 8 is on, the current flowing through the mirror transistor 9 flows through the resistor 15 having a small resistance value. On the other hand, when the N-type MOSFET 17 is off, all the current flowing through the mirror transistor 9 flows through the resistor 16. The emitter terminal of the transistor 8 is grounded.
[0015]
As will be described later, when the overvoltage state is detected, the voltage applied to both ends of the resistor 16 as a result of the leakage current Ices flowing through the resistor 16 is detected by the differential amplifier 11, so that a sufficient voltage can be input even with the leakage current. Thus, the resistance value of the resistor 16 needs to be large. As will be described later, the resistor 15 is used when detecting an excessive current state. However, it is necessary to use a resistance value having an appropriate magnitude so that an appropriate voltage is input to the differential amplifier 11. . That is, the resistance values of the resistors 15 and 16 need to be set to appropriate values in consideration of the breakdown voltage of the transistor 8 and the like.
[0016]
A signal obtained by inverting the signal level of the control terminal IN at the INV gate 14 is input to the gate of the N-type MOSFET 17. Accordingly, when the control terminal IN is at the L level, the N-type MOSFET 17 is turned on, and when the control terminal IN is at the H level, the N-type MOSFET 17 is turned off.
[0017]
The differential amplifier 11 amplifies the voltage applied to both ends of the resistor 15 or 16 and outputs the amplified voltage to the level conversion circuit 12. When the N-type MOSFET 17 is off, a voltage applied to the resistor 16 is input to the differential amplifier 11. When the N-type MOSFET 17 is on, a voltage applied to both ends of the resistor 15 is input to the differential amplifier 11. The level conversion circuit 12 outputs an H level signal when the input voltage signal exceeds a preset clamp voltage VceC level.
[0018]
FIG. 1B is a truth table of the XOR gate 13. The XOR gate 13 receives the signal from the control terminal IN and the output signal S2 from the level conversion circuit 12, and outputs a logical sum S3. During normal operation that is neither an overcurrent state nor an overvoltage state, the output signal S2 of the level conversion circuit 12 is at the L level. Therefore, as shown in FIG. 1B, when the control terminal IN is at L level, the output S3 of the XOR gate 13 is at L level and the transistor 8 is turned on. When the control terminal IN is at H level, the XOR gate is turned on. 13 output S3 becomes H level, and the transistor 8 is turned off. Therefore, during normal operation, the transistor 8 is turned on / off according to the signal level of the control terminal IN.
[0019]
On the other hand, in the overcurrent state or the overvoltage state, the output signal S2 of the level conversion circuit 12 is at the H level as will be described later. Therefore, when the control terminal IN is at the L level, the output S3 of the XOR gate is at the H level, so that the transistor 8 is turned off. When the control terminal IN is at the H level, the output S3 of the XOR gate 13 is at the L level, so that the transistor 8 is turned on.
[0020]
-Overvoltage protection function-
An overvoltage protection function when the transistor 8 is off in the circuit shown in FIG. It is assumed that a high voltage higher than the breakdown voltage of the transistor 8 is applied to the collector terminal of the transistor 8 in a state where the control terminal IN is at the H level and the transistor 8 is turned off. In this case, since the gate of the N-type MOSFET 17 is at L level, the MOSFET 17 is off. A leak current Ices according to the collector-emitter voltage of the transistor 8 flows between the collector and emitter of the mirror transistor 9, but since the MOSFET 17 is off, all the leak current Ices flows through the resistor 16. Note that the magnitude of the leakage current Ices depends on the mirror ratio.
[0021]
The differential amplifier 11 amplifies the voltage applied to both ends of the resistor 16 and outputs the differential amplifier output S1 to the level conversion circuit 12. The level conversion circuit 12 outputs an H-level signal S2 when the input signal S1 exceeds a preset breakdown voltage of the transistor 8, that is, the clamp voltage VceC level. Therefore, when a voltage higher than the withstand voltage is applied to the collector terminal of the transistor 8, the output signal S2 of the level conversion circuit 12 becomes H level.
[0022]
Since the H level signal of the control terminal IN and the H level signal of the level conversion circuit 12 are input to the XOR gate 13, the gate output S3 is L level from the truth table shown in FIG. It becomes. Accordingly, the P-type MOSFET 4 is turned on, the N-type MOSFET 5 is turned off, and the base current flows through the transistor 8, whereby a current flows between the collector and the emitter. As a result, the transistor 8 is turned on regardless of the control terminal IN being at the H level (transistor 8 off command), so that overvoltage energy applied to the collector terminal of the transistor 8 can be consumed, and an overvoltage is applied to the transistor 8. You can prevent it from continuing.
[0023]
-Overcurrent protection function-
Next, an overcurrent protection function when the transistor 8 is on will be described. In a state where the control terminal IN is at L level and the transistor 8 is turned on, some problem occurs in the load 7, for example, a short circuit occurs between the collector terminal of the transistor 8 and the power supply 2, and it does not flow during normal operation. It is assumed that an excessive current flows through the transistor 8. In this case, since the gate of the N-type MOSFET 17 is at the H level, the MOSFET 17 is on.
[0024]
A current Ices according to the mirror ratio flows between the collector and the emitter of the mirror transistor 9. As described above, since the resistance value of the resistor 16 is larger than the resistance value of the resistor 15, the current Ices flows through the resistor 15 when the MOSFET 17 is on. The differential amplifier 11 amplifies the voltage applied to both ends of the resistor 15 and outputs the differential amplifier output S1 to the level conversion circuit 12. The level conversion circuit 12 outputs an H-level signal S2 when the input signal S1 exceeds a preset clamp voltage VceC level. That is, when an excessive current flows through the transistor 8, the output signal S2 of the level conversion circuit 12 becomes H level.
[0025]
Since the XOR gate 13 receives the L level signal from the control terminal IN and the H level signal from the level conversion circuit 12, the gate output S3 is at the H level from the truth table shown in FIG. It becomes. Accordingly, since the P-type MOSFET 4 is turned off and the N-type MOSFET 5 is turned on, the transistor 8 is forcibly turned off regardless of whether the control terminal IN is at L level (an on command for the transistor 8). Thereby, it is possible to prevent excessive current from continuing to flow through the transistor 8.
[0026]
According to the current-driven semiconductor switching element circuit in the first embodiment, the overcurrent flowing through the transistor 8 is detected based on the current Ices flowing through the mirror transistor 9 and flows into the mirror transistor 9 when the transistor 8 is turned off. Since the overvoltage is detected based on the leakage current Ices, it is possible to share circuit elements for detecting the overvoltage state and the overcurrent state. That is, since the mirror transistor 9, the differential amplifier 11, and the level conversion circuit 12 can be shared in order to realize the overvoltage protection function and the overvoltage protection function of the circuit, the cost can be reduced. Further, when an overvoltage state or an overcurrent state is detected, the transistor 8 is turned on / off regardless of the signal level of the control terminal IN, so that the transistor 8 can be protected from the overvoltage state and the overcurrent state.
[0027]
Since the value of the current flowing through the mirror transistor 9 differs greatly between the overcurrent state and the overvoltage state, two types of resistors having different resistance values were used as the resistors used when detecting the overcurrent and overvoltage. Thereby, an overvoltage state and an overcurrent state can be reliably detected. The overvoltage state and the overcurrent state are detected by comparing a voltage obtained by amplifying a voltage applied to both ends of the resistor 15 or the resistor 16 with a predetermined voltage. The predetermined voltage is a clamp voltage which is a withstand voltage of the transistor 8. Therefore, the transistor 8 can be reliably protected from overvoltage and overcurrent.
[0028]
Further, since the Zener diode 6 as described in the prior art is unnecessary, the problem of heat generation in the Zener diode 6 does not occur. Further, when the Zener diode 6 is used, there is a problem that the voltage range of the circuit that can be used is limited as described above. In this embodiment, the clamp voltage setting range is set to the resistance of the resistor 16. Since this can be dealt with by setting values, the applicable voltage range of the circuit is widened.
[0029]
Second Embodiment FIG. 3 is a diagram showing a configuration of a second embodiment of a circuit for a current driven semiconductor switching element according to the present invention. The same components as those in the circuit according to the first embodiment are denoted by the same reference numerals and description thereof is omitted. In the circuit according to the second embodiment, leakage current and overcurrent are detected using a single resistor 20, and an amplification gain (amplification degree) of a detection voltage is switched by a gain variable differential amplifier 21.
[0030]
The variable gain differential amplifier 21 includes amplifiers 21a and 21b having different gains from the differential amplifier 11, and a switch 21c. The switch 21c switches the amplifiers 21a and 21b to be used according to the output signal S4 from the INV gate 14, that is, the signal level of the control terminal IN. The gain of the amplifier 21a is n, and the gain of the amplifier 21b is m (>> n). When the transistor 8 is on during normal operation, that is, when the control terminal IN is at L level, the amplifier 21a is selected to detect an overcurrent state. On the other hand, when the transistor 8 is off during normal operation, that is, when the control terminal IN is at the H level, the amplifier 21b is selected to detect an overvoltage state. That is, in the overcurrent state, the current flowing through the resistor 20 increases. Therefore, the amplifier 21a having a small gain value is selected, and when the leak current flows through the resistor 20 in the overvoltage state, the gain value is large. The amplifier 21b is selected.
[0031]
-Overvoltage protection function-
The overvoltage protection function of the circuit shown in FIG. 3 will be briefly described. It is assumed that a high voltage higher than the breakdown voltage of the transistor 8 is applied to the collector terminal of the transistor 8 in a state where the control terminal IN is at the H level and the transistor 8 is turned off. In this case, a leak current Ices corresponding to the mirror ratio flows between the collector and the emitter of the mirror transistor 9, so that a voltage corresponding to the magnitude of the leak current Ices is applied to both ends of the resistor 20.
[0032]
As described above, when the control terminal IN is at the H level, the amplifier 21b is selected. Therefore, the voltage applied to both ends of the resistor 20 is amplified by the differential amplifier 11, is multiplied by m by the amplifier 21 b, and is output to the level conversion circuit 12. Similar to the first embodiment, the level conversion circuit 12 outputs an H level signal S2 when the voltage level of the input signal S1 exceeds a preset clamp voltage VceC level. As a result, the output S3 of the XOR gate 13 becomes L level, and the base current flows through the transistor 8. Therefore, the current flows between the collector and the emitter, and the overvoltage energy applied to the collector terminal of the transistor 8 can be consumed. .
[0033]
-Overcurrent protection function-
The overcurrent protection function of the circuit shown in FIG. 3 will be briefly described. It is assumed that in the state where the control terminal IN is at L level and the transistor 8 is on, some problem occurs in the load 7 and an excessive current that does not flow during normal operation flows through the transistor 8. A leak current Ices corresponding to the mirror ratio flows between the collector and the emitter of the mirror transistor 9. As described above, when the control terminal IN is at the L level, the amplifier 21a is selected, so that the voltage applied to both ends of the resistor 20 is amplified by the differential amplifier 11 and then multiplied by n by the amplifier 21a. Is output to the level conversion circuit 12.
[0034]
The level conversion circuit 12 outputs an H-level signal S2 when the input signal S1 exceeds a preset clamp voltage VceC level. As a result, the gate output S3 of the XOR gate 13 becomes the H level, the P-type MOSFET 4 is turned off, and the N-type MOSFET 5 is turned on. 8 is forcibly turned off. Thereby, it is possible to prevent excessive current from continuing to flow through the transistor 8.
[0035]
According to the current-driven semiconductor switching element circuit in the second embodiment, as in the first embodiment, there is an effect that it is not necessary to use a Zener diode, and the amplifiers 21a and 21b having different gains are provided. By using it, an overvoltage protection function and an overcurrent protection function can be realized by using one resistor 20. Since the overvoltage and overcurrent states differ depending on the signal level (H / L) of the control terminal IN, the overvoltage state and the overcurrent state are reliably detected by switching the gain according to the signal level of the control terminal IN. be able to. Further, since the voltage applied to the resistor 20 is small when detecting the overvoltage state, the amplifier 21b having a large gain (amplification degree) is selected, so that the overvoltage state can be reliably detected.
[0036]
The present invention is not limited to the embodiment described above. For example, although the case where the bipolar transistor 8 is used as the current control type semiconductor switching element has been described, other switching elements can also be used. In addition, the current control type semiconductor switching element is not limited to the configuration of the low-side switch, and may be used as a high-side switch or applied to various circuit configurations such as a half-bridge configuration, an H-bridge configuration, and an inverter configuration. can do.
[0037]
The correspondence between the constituent elements of the claims and the constituent elements of the embodiment is as follows. That is, the bipolar transistor 8 is a current control type semiconductor switching element, the mirror transistor 9 is a mirror element, the control terminal IN, MOSFETs 4 and 5, the level conversion circuit 12 and the XOR gate 13 are control means, a resistor 16, and a differential amplifier 11 The level conversion circuit 12 is an overvoltage detection means, the resistor 15, the differential amplifier 11 and the level conversion circuit 12 are overcurrent detection means, the resistor 16 is a first resistance, the resistance 15 is a second resistance, and the gain is variable. The differential amplifier 21 constitutes voltage amplification means. In addition, unless the characteristic function of this invention is impaired, each component is not limited to the said structure.
[Brief description of the drawings]
FIG. 1A is a diagram showing a configuration of a first embodiment of a circuit for a current control type semiconductor switching element according to the present invention, and FIG. 1B is a truth table of an XOR gate; Indicates.
FIG. 2 is a diagram showing a relationship between a voltage between an emitter and a collector of a transistor 8 and a leakage current flowing in the mirror transistor 9. FIG. 3 is a circuit diagram of a second circuit for a current-controlled semiconductor switching element according to the present invention. FIG. 4A is a diagram showing a circuit configuration of the prior art, and FIG. 4B is a truth table of an OR gate used in the circuit of the prior art. .
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Transistor drive power supply, 2 ... Load drive power supply, 3 ... OR gate, 4 ... P-type MOSFET, 5, 17 ... N-type MOSFET, 6 ... Zener diode, 7 ... Load, 8 ... Bipolar transistor, 9 ... Mirror Transistors 10, 15, 16, 20 ... resistors, 11 ... differential amplifier, 12 ... level conversion circuit, 13 ... XOR gate, 14 ... INV gate, 21 ... variable gain differential amplifier, 21a, 21b ... amplifier, 21c ... switch

Claims (7)

電流制御型半導体スイッチング素子と、
前記電流制御型半導体スイッチング素子のミラー素子と、
前記電流制御型半導体スイッチング素子のオン/オフ制御を行う制御手段と、
前記ミラー素子に流れるリーク電流に基づいて、前記電流制御型半導体スイッチング素子に加わる過電圧を検出する過電圧検出手段と、
前記ミラー素子に流れる電流に基づいて、前記電流制御型半導体スイッチング素子に流れる過電流を検出する過電流検出手段とを備え、
前記制御手段は、前記過電圧検出手段により前記電流制御型半導体スイッチング素子の過電圧状態が検出されると、前記電流制御型半導体スイッチング素子をオンにし、前記過電流検出手段により前記電流制御型半導体スイッチング素子の過電流状態が検出されると、前記電流制御型半導体スイッチング素子をオフにすることを特徴とする電流制御型半導体スイッチング素子用回路。
A current-controlled semiconductor switching element;
A mirror element of the current control type semiconductor switching element;
Control means for performing on / off control of the current control type semiconductor switching element;
Overvoltage detection means for detecting an overvoltage applied to the current-controlled semiconductor switching element based on a leak current flowing in the mirror element;
Overcurrent detection means for detecting an overcurrent flowing through the current control type semiconductor switching element based on a current flowing through the mirror element;
The control means turns on the current control type semiconductor switching element when the overvoltage state of the current control type semiconductor switching element is detected by the overvoltage detection means, and the current control type semiconductor switching element is turned on by the overcurrent detection means. When the overcurrent state is detected, the current-controlled semiconductor switching element is turned off.
請求項1に記載の電流制御型半導体スイッチング素子用回路において、
前記過電圧検出手段は、前記ミラー素子と接続された第1の抵抗を有し、前記第1の抵抗の両端に加わる電圧と所定の電圧とに基づいて、前記電流制御型半導体スイッチング素子の過電圧状態を検出し、
前記過電流検出手段は、前記第1の抵抗と並列に、前記ミラー素子と接続された第2の抵抗を有し、前記第2の抵抗の両端に加わる電圧と前記所定の電圧とに基づいて、前記電流制御型半導体スイッチング素子の過電流状態を検出することを特徴とする電流制御型半導体スイッチング素子用回路。
The current control type semiconductor switching element circuit according to claim 1,
The overvoltage detection means includes a first resistor connected to the mirror element, and an overvoltage state of the current control type semiconductor switching element is based on a voltage applied to both ends of the first resistor and a predetermined voltage. Detect
The overcurrent detection unit has a second resistor connected to the mirror element in parallel with the first resistor, and is based on a voltage applied to both ends of the second resistor and the predetermined voltage. A circuit for a current control type semiconductor switching element, wherein an overcurrent state of the current control type semiconductor switching element is detected.
請求項2に記載の電流制御型半導体スイッチング素子用回路において、
前記第1の抵抗の抵抗値は、前記第2の抵抗の抵抗値よりも大きいことを特徴とする電流制御型半導体スイッチング素子用回路。
In the circuit for current control type semiconductor switching elements according to claim 2,
The circuit for a current control type semiconductor switching element, wherein a resistance value of the first resistor is larger than a resistance value of the second resistor.
請求項1に記載の電流制御型半導体スイッチング素子用回路において、
前記ミラー素子に接続される抵抗と、
前記抵抗の両端に加わる電圧を増幅する電圧増幅手段とをさらに備え、
前記過電圧検出手段は、前記電圧増幅手段により前記抵抗の両端に加わる電圧を第1の増幅度で増幅された電圧と所定の電圧とを比較することにより前記過電圧状態を検出し、
前記過電流検出手段は、前記電圧増幅手段により前記抵抗の両端に加わる電圧を第2の増幅度で増幅された電圧と前記所定の電圧とを比較することにより前記過電流状態を検出することを特徴とする電流制御型半導体スイッチング素子用回路。
The current control type semiconductor switching element circuit according to claim 1,
A resistor connected to the mirror element;
Voltage amplifying means for amplifying the voltage applied to both ends of the resistor,
The overvoltage detection means detects the overvoltage state by comparing a voltage applied at both ends of the resistor by the voltage amplification means with a voltage amplified at a first amplification degree and a predetermined voltage,
The overcurrent detection means detects the overcurrent state by comparing the voltage applied at both ends of the resistor by the voltage amplification means with a voltage amplified by a second amplification degree and the predetermined voltage. A circuit for a current-controlled semiconductor switching element.
請求項4に記載の電流制御型半導体スイッチング素子用回路において、
前記電圧増幅手段は、前記電流制御型半導体スイッチング素子のオン/オフ指令に基づいて、前記第1の増幅度と前記第2の増幅度とを切り替えることを特徴とする電流制御型半導体スイッチング素子用回路。
In the circuit for current control type semiconductor switching elements according to claim 4,
The voltage amplification means switches between the first amplification degree and the second amplification degree based on an on / off command of the current control type semiconductor switching element. circuit.
請求項4または5に記載の電流制御型半導体スイッチング素子用回路において、
前記第1の増幅度は、前記第2の増幅度より大きいことを特徴とする電流制御型半導体スイッチング素子用回路。
In the circuit for current controlled semiconductor switching elements according to claim 4 or 5,
The circuit for a current control type semiconductor switching element, wherein the first amplification degree is larger than the second amplification degree.
請求項2〜6のいずれかに記載の電流制御型半導体スイッチング素子用回路において、
前記所定の電圧は、前記電流制御型半導体スイッチング素子のクランプ電圧に基づいて定めることを特徴とする電流制御型半導体スイッチング素子用回路。
In the circuit for current controlled semiconductor switching elements according to any one of claims 2 to 6,
The circuit for a current control type semiconductor switching element, wherein the predetermined voltage is determined based on a clamp voltage of the current control type semiconductor switching element.
JP2002178574A 2002-06-19 2002-06-19 Circuit for current control type semiconductor switching element Expired - Fee Related JP3709858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002178574A JP3709858B2 (en) 2002-06-19 2002-06-19 Circuit for current control type semiconductor switching element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002178574A JP3709858B2 (en) 2002-06-19 2002-06-19 Circuit for current control type semiconductor switching element

Publications (2)

Publication Number Publication Date
JP2004023638A JP2004023638A (en) 2004-01-22
JP3709858B2 true JP3709858B2 (en) 2005-10-26

Family

ID=31176260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002178574A Expired - Fee Related JP3709858B2 (en) 2002-06-19 2002-06-19 Circuit for current control type semiconductor switching element

Country Status (1)

Country Link
JP (1) JP3709858B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108322033A (en) * 2018-03-29 2018-07-24 西安理工大学 The overcurrent protective device of SiCMOSFET converters and guard method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2431739A (en) * 2005-10-27 2007-05-02 Wolfson Microelectronics Plc Switch current sensing circuit
JP5265931B2 (en) 2008-01-16 2013-08-14 矢崎総業株式会社 Power supply
US8395333B2 (en) * 2009-02-13 2013-03-12 Koninklijke Philips Electronics N.V. Electro magnetic ballast for a gas discharge lamp
JP5915615B2 (en) * 2013-10-09 2016-05-11 トヨタ自動車株式会社 Semiconductor control device, switching device, inverter and control system
JP6223494B2 (en) * 2016-03-31 2017-11-01 三菱電機株式会社 Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104322A (en) * 1980-12-19 1982-06-29 Matsushita Electric Ind Co Ltd Protecting circuit
JPS58108789U (en) * 1982-01-19 1983-07-25 アイダエンジニアリング株式会社 Protection device for transistor inverter circuit
JP3365808B2 (en) * 1993-03-15 2003-01-14 富士通株式会社 Motor drive control circuit, device provided with motor drive control circuit, and motor drive control method
JPH09191556A (en) * 1996-01-09 1997-07-22 Furukawa Electric Co Ltd:The Power-supply protective apparatus
JP3628576B2 (en) * 1999-02-14 2005-03-16 矢崎総業株式会社 Micro current detector
JP3986041B2 (en) * 1999-02-26 2007-10-03 矢崎総業株式会社 Power supply control device
DE19928856C2 (en) * 1999-06-24 2003-06-26 Daimler Chrysler Ag Circuit arrangement for overload protection

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108322033A (en) * 2018-03-29 2018-07-24 西安理工大学 The overcurrent protective device of SiCMOSFET converters and guard method
CN108322033B (en) * 2018-03-29 2019-04-26 西安理工大学 The overcurrent protective device of SiCMOSFET converter and guard method

Also Published As

Publication number Publication date
JP2004023638A (en) 2004-01-22

Similar Documents

Publication Publication Date Title
JPH0510522Y2 (en)
JP4390515B2 (en) Output MOS transistor overvoltage protection circuit
JPH06351226A (en) Igbt fault current restriction circuit and method
JPH08139528A (en) Transistor protecting circuit
JP2008042230A (en) Load driving circuit and protecting method
CN111162510A (en) Load driving circuit with quick protection function and protection method thereof
JP3820167B2 (en) Semiconductor switching device
JP4479570B2 (en) Switching circuit with protection function and protection circuit
JP3709858B2 (en) Circuit for current control type semiconductor switching element
JPH03256407A (en) Control circuit
JP3414859B2 (en) Turn-off circuit device for overcurrent of semiconductor device
JPH0888547A (en) Self-extinction of arc element with overheat protective device
JP3583803B2 (en) Semiconductor device
JP3409994B2 (en) Self-extinguishing element drive circuit
US20230327554A1 (en) Three output dc voltage supply with short circuit protection
US7199606B2 (en) Current limiter of output transistor
JP4901083B2 (en) Gate drive device
JPH05218836A (en) Driving circuit for insulated gate element
JPH02179266A (en) Solid-state power controller
JP3601310B2 (en) Power device drive circuit
WO2019111734A1 (en) Load drive circuit
JP3596415B2 (en) Inductive load drive circuit
JP4012524B2 (en) Reverse circulation protection circuit
CN211556859U (en) Load driving circuit with quick protection function
JP3627649B2 (en) Drive device for current control element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050801

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080819

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees