JP3985978B2

JP3985978B2 - 半導体レーザ素子の製造方法

Info

Publication number: JP3985978B2
Application number: JP29464797A
Authority: JP
Inventors: 啓介宮▲嵜▼
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-10-27
Filing date: 1997-10-27
Publication date: 2007-10-03
Anticipated expiration: 2017-10-27
Also published as: JPH11135873A

Description

【０００１】
【発明の属する技術分野】
本発明は、光ディスクの光源として用いられる半導体レーザ素子及びその製造方法に関し、特にディスクからの戻り光によるトラッキングエラーを回避できる半導体レーザ素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＤ（コンパクトディスク）、ＭＤ（ミニディスク）等の光ディスクは近年急速に普及している。光ディスクの場合、ピックアップとディスクが非接触であるため、信号ピットの位置を検出しレーザビーム光を信号ピットに沿って移動させなければならない。この方式として現在広く用いられているのが、光源を主ビームと１次回折光に分離した３ビームのトラッキングサーボ方式である。
【０００３】
ところが、この３ビーム方式の場合、図４に示すように、分離した１次回折光がディスク４３から反射されてきた後、対物レンズ４４を介してハーフミラー４５に入射する。ハーフミラー４５に入射した光は反射され光の進行方向が直角に曲げられて、回折格子４６を介してレーザチップ出射端面４７にも戻り光４９となって戻ってくる。この戻り光４９が更にレーザチップ出射端面４７に反射してノイズ光を発生するため、信号検出に悪影響を及ぼしていた。
【０００４】
こうした問題を回避するには、戻り光がチップ出射端面に当たらないようにするか、もしくは当たっても反射しないようにすれば良い。
【０００５】
そこで、従来より行われているディスクからの戻り光によるトラッキングエラーを回避する３つの回避方法について、以下に説明する。
【０００６】
図５は第１の回避方法を示す。この方法はレーザチップ端面の反射膜を、レーザ光出射部分に対し戻り光４９が当たる部分を低反射膜５０として、戻り光４９が反射するのを防止して光検出部に反射されるノイズ光を低減している。
【０００７】
図６は第２の回避方法を示す。この方法はレーザチップ端面の戻り光４９が当たる部分をダイシング面を利用するなどの方法を用いて粗面５１にすることで、戻り光４９を散乱させ、これにより光検出部に反射されるノイズ光を低減している。
【０００８】
図７は第３の回避方法を示す。この方法は、レーザウェハの厚さを薄くして、戻り光４９がレーザチップ端面に当たらないようにして、反射によるノイズ光が発生しないようにしている。
【０００９】
ところで、第３の回避方法による場合は、光学系にもよるが、戻り光がチップ端面に当たる位置は一般に出射領域から上下に約６０μｍ程離れた位置である。従って、レーザウェハの厚さの条件としては、図７（ｂ）に示したように、発光領域から上側の厚さをＬｐ、発光領域より下側の厚さをＬｎとした場合に、Ｌｐ≦６０μｍ，Ｌｎ≦６０μｍとすればよい。
【００１０】
ところが、レーザウェハの厚さが７０μｍ以下の場合には、ウェハの割れや欠けが発生し易く、ウェハエ程作業上支障となるため、Ｌｐ＋Ｌｎ≧７０μｍである必要がある。
【００１１】
従って、レーザウェハの厚さは、７０μｍ≦Ｌｐ＋Ｌｎ≦１２０μｍとなり、且つ、Ｌｐ及びＬｎの範囲は、１０μｍ≦Ｌｐ≦６０μｍ、１０μｍ≦Ｌｎ≦６０μｍとなる。
【００１２】
上述のような厚さの成膜には、液相成長法（ＬＰＥ法）、有機金属気相成長法（ＭＯＣＶＤ法）又は電子ビーム蒸着法（ＭＢＥ法）が用いられている。
【００１３】
【発明が解決しようとする課題】
上記第３の回避方法による場合のレーザウェハの層構造を考えた場合、図７（ｂ）に示す厚さＬｐのレーザウェハと厚さＬｎのレーザウェハは、一方がＮ−ＧａＡｓ基板であり、他方が成長したＰ−ＧａＡｓキャップ層である。
【００１４】
Ｐ−ＧａＡｓキャップ層をＬＰＥ法で成長させる場合、成長温度は約８００℃と高く、発光領域周辺のドーパント不純物が拡散し、特性悪化の要因となる。また、数ｎｍの薄膜を積層した量子井戸構造では、上記のような高温に晒されると、不純物拡散と共に母材原子の移動（マイグレーション）が起こり、量子井戸構造が崩れてしまうといった問題が生じる。こういった点から、ＬＰＥ法は高性能の半導体レーザ素子を再現性良く作製するには適していない。
【００１５】
また、Ｐ−ＧａＡｓキャップ層をＭＯＣＶＤ法で成長させる場合、成長温度は５５０℃〜７００℃であるため、発光領域付近のドーパント拡散の抑制が可能である。しかしながら、ＧａＡｓキャップ層を数十μｍ成長させるには、本来成長速度が遅いために長い成長時間を要するといった問題が生じる。更には、トリメチルガリウム（ＴＭＧ）やアルシンガス（ＡｓＨ₃）などの材料を多量に使用するために、レーザチップのコストアップにつながるといった問題も生じる。
【００１６】
本発明は、こうした従来技術の課題を解決するものであり、ディスクからの戻り光によるトラッキングエラーを回避でき、良好な素子特性及び高信頼性を享受でき、かつ生産性を向上できる半導体レーザ素子及びその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の半導体レーザ素子の製造方法は、基板上に、第１導電型クラッド層と、第２導電型クラッド層と、該第１導電型クラッド層と該第２導電型クラッド層との間に形成された活性層とが設けられるとともに表面にキャップ層が形成されたレーザウェハの該キャップ層上に単結晶からなる第２のウェハを熱処理により接着し、その後、相互に接着された前記レーザウェハおよび前記第２のウェハが研磨またはエッチングされた状態で、劈開分割により個々のレーザチップに分割することにより、該活性層が該レーザチップの厚さの中央部に位置するとともに、前記活性層よりも上側の厚さをＬｐ、前記活性層よりも下側の厚さをＬｎとした場合に、下記（１）式の条件を満たす半導体レーザ素子を製造する方法であって、
７０μｍ≦Ｌｐ＋Ｌｎ≦１２０μｍ、１０μｍ≦Ｌｐ≦６０μｍ、１０μｍ≦Ｌｎ≦６０μｍ・・・・（１）
ＭＯＣＶＤ法を用いて前記基板上に前記第１導電型クラッド層と前記活性層と前記第２導電型クラッド層と前記キャップ層とが成長された前記レーザウェハの成長表面と前記第２のウェハの鏡面とを硫酸系のエッチング液で前処理する工程と、その後に、前記レーザウェハの成長表面と前記第２のウェハの鏡面とを劈開方向を合わせた状態で接触させ、水素雰囲気中で熱処理することにより接着する接着工程とを包含し、そのことにより上記目的が達成される。
【００１９】
前記接着工程が、前記レーザウェハを位置決めする凹部を上面に形成した保持部材の該凹部に、該レーザウェハの成長表面と前記第２のウェハの鏡面とを劈開方向を合わせて接触させた状態で位置決めして載置し、所定の加重を加えた状態で水素雰囲気中で熱処理することにより行われる。
【００２２】
以下に、本発明の作用について説明する。
【００２３】
上記構成によれば、レーザウェハのキャップ層上に単結晶からなる第２のウェハを熱処理により接着するので、成長による不純物拡散に起因する特性悪化がなくなる。また、レーザウェハと第２のウェハが接着されて構成されるレーザチップの厚さのほぼ中央に活性層を配置するので、戻り光がレーザチップ端面に当たらないようになり、反射によるノイズ光が発生しないので、ディスクからの戻り光によるトラッキングエラーが回避される。
【００２４】
特に、上記レーザウェハの厚さに相当するレーザチップの厚さ及び上記第２のウェハの厚さに相当するレーザチップの厚さを上記の条件式（１）を満たす構成とすると、戻り光がレーザチップ端面に確実に当たらないようになり、反射によるノイズ光が発生しないので、戻り光によるトラッキングエラーをより一層確実に回避することが可能となる。
【００２５】
また、上記の製造方法によれば、レーザウェハのキャップ層上に単結晶からなる第２のウェハを劈開方向を合わせた状態で接触させ熱処理により接着する方法をとるので、成長時間が不要となり、加えて成長による不純物拡散に起因する特性悪化もなくなる。このため、素子特性の良好な半導体レーザ素子を高い信頼性と高い生産性をもって製造することが可能となる。
【００２６】
また、レーザウェハを位置決めする凹部を上面に形成した保持部材を用いる方法による場合には、この凹部にレーザウェハの成長表面と前記第２のウェハの鏡面とが劈開方向を合わせ接触させた状態で位置決めして載置され、さらに所定の加重を加えた状態で熱処理するので、位置ずれもなく接着が一層確実なものとなる。
【００２７】
さらに、上記の製造方法において、レーザウェハの成長表面と単結晶からなる第２のウェハの鏡面とを硫酸系のエッチング液で前処理すると、ウェハ表面にＯＨ基が吸着され、ウェハを接触させた時にそれらが水素結合を起こし密着するため、両ウェハの熱処理による接着がより一層確実なものとなる。
【００２８】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて具体的に説明する。
【００２９】
図１は、本発明の半導体レーザ素子の断面構造を示す。
【００３０】
この半導体レーザ素子は、Ｎ−ＧａＡｓ基板１１の上に、層厚０．５μｍのＮ−ＧａＡｓバッファ層１２、層厚１．０μｍのＮ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１３、層厚０．０８μｍのＡｌ_0.14Ｇａ_0.86Ａｓ活性層１４、層厚０．３５μｍのＰ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１５、層厚０．６μｍのＮ−ＧａＡｓ電流狭窄層１６、層厚１．０μｍのＰ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１７及び層厚０．５μｍのＰ−ＧａＡｓキャップ層１８を順次積層し、その上にＰ−ＧａＡｓ層１９を接着した構造を有する。
【００３１】
そして、活性層１４を中央として全体の層厚が約１００μｍになるように、即ち、発光領域より上側の層厚が約５０μｍ、発光領域より下側の層厚が約５０μｍとなるようにして、上下両面にそれぞれ電極２３、２４を形成した構造を有する。
【００３２】
図２は、本発明の半導体レーザ素子の作製プロセスを示す。
【００３３】
図２（ａ）に示すように、Ｎ−ＧａＡｓ基板１１の上にＭＯＣＶＤ法を用いて、層厚０．５μｍのＮ−ＧａＡｓバッファ層１２、層厚１．０μｍのＮ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１３、層厚０．０８μｍＡｌ_0.14Ｇａ_0.86Ａｓ活性層１４、層厚０．３５μｍのＰ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１５及び層厚０．６μｍのＮ−ＧａＡｓ電流狭窄層１６を順次成長させる。その時の成長条件は、成長温度が７００℃、成長速度が０．０５μｍ／ｍｉｎ、Ｖ族モル比／III族モル比が６０である。
【００３４】
次に、ＭＯＣＶＤ装置から上記積層体を取り出し、図２（ｂ）に示すように、この積層体の表面にフォトレジスト２１を塗布した後、フォトリソグラフィーを行う。
【００３５】
次に、エッチャントを用いてＮ−ＧａＡｓ電流狭窄層１６をエッチングする。このエッチャントとしては、ＮＨ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：３０：５０のように、ＧａＡｓに比べＡｌＧａＡｓへのエッチング速度が極めて小さいものを用いる。この場合のエッチング条件は、例えば、１０℃、３０秒である。
【００３６】
このエッチングにより、図２（ｃ）に示すように、溝２２がＮ−ＧａＡｓ電流狭窄層１６を分断するように、Ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１５の直上に達するまで形成される。その後、アセトン、メタノール及び純水による洗浄等の公知のレジスト除去方法によりフォトレジスト２１を除去する。
【００３７】
次に、ＭＯＣＶＤ装置に上記積層体をセットし、図２（ｄ）に示すように、ＭＯＣＶＤ法を用いて、その上面に層厚１．０μｍのＰ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１７、層厚０．５μｍのＰ−ＧａＡｓキャップ層１８を順次成長させる。その時の成長条件は、成長温度が６５０℃、クラッド層１７及びキャップ層１８の成長速度が０．０５μｍ／ｍｉｎ、Ｖ族モル比／III族モル比が６０である。
【００３８】
次に、上記積層体のＧａＡｓキャップ層の表面を、硫酸系のエッチャントでエッチングし、水洗、乾燥を行う。エッチャントは、Ｈ₂ＳＯ₄：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：８：５０のようにＧａＡｓに対して比較的エッチング速度の遅いエッチャントを用い、エッチング条件を１０℃、１０秒とした。
【００３９】
図３は、本発明の半導体レーザ素子の熱処理方法を示す。
【００４０】
図３（ａ）に示すように、保持部材であるカーボン製のボート３４には、上記積層体であるレーザウェハ３３を位置決めする凹部３６が上面に形成されており、この凹部３６に乾燥されたレーザウェハ３３を成長面の鏡面を上にして位置決めしてセットし、その上にＰ型のＧａＡｓ単結晶のウェハ３２を、その鏡面を下にして両ウェハの鏡面同士を密着させる。この際、両ウェハの劈開方向を合わせておく。更に、その上に３０ｇ／ｃｍ²のカーボン製等の重し３１を載せ、所定の加重を加える。ここで、上記ウェハ３２は、Ｚｎドープされキャリア濃度が５×１０¹⁸ｃｍ^-3〜１×１０¹⁹ｃｍ^-3、転位密度が１００００ｃｍ^-2であるＰ型のＧａＡｓ単結晶を、前述のエッチング方法と同じようにエッチングをして作製したものである。
【００４１】
次に、図３（ｂ）に示すように、カーボン製のボート３４とカーボン製等の重し３１で挟まれた両ウェハを、６００℃、流量１Ｌ（リットル）／ｍｉｎの水素雰囲気の石英チューブ３５内で、１時間の熱処理を行った。両ウェハはこの熱処理によって接着される。
【００４２】
ここで、両ウェハの熱処理による接着のメカニズムについて説明する。
【００４３】
上記のように、両ウェハを硫酸系のエッチャントで前処理することにより、表面にＯＨ基が吸着され、基板を接触させた時にそれらが水素結合を起こし密着する。このため、両ウェハは室温でも接着強度は弱いながらも接着する。その後の熱処理で脱水縮合により結合強度が強くなると共に、高温の水素により界面に残留している酸化物が還元されたり、Ｇａの表面マイグレーションが起きて原子の再配列が起きるなどして、接着界面が形成されているものと考えられる。
【００４４】
次に、この接着された両ウェハを、活性層を厚さ方向の中央として全体の厚さが１００μｍになるように研磨、もしくはエッチングを行った後、両面に電極を形成する。
【００４５】
電極が形成されたウェハを所定の共振器長に劈開分割し、劈開面に所定の反射率を有する絶縁膜を形成した後、所定のサイズにチップ分割する。
【００４６】
上記工程によって作製されたチップをレーザステムにボンディングし、チップ上面にＡｕ線をボンディングする。
【００４７】
このチップは、発光領域より上側の層厚が約５０μｍ、発光領域より下側の層厚が５０μｍとなる。よって、トラッキングサーボ用の１次回折光がディスクから反射して戻ってきた戻り光が、チップ出射端面に当たることなく外れた位置となり、反射によるノイズ光が発生しないため、トラッキングエラーは回避される。
【００４８】
熱処理によって接着された２枚のウェハは、研磨やウェハの劈開分割等の作業に支障はなく、ウェハ処理工程に十分耐え得る接着強度のあることが確認された。また、電気特性においても、従来方法のキャップ層を成長させた素子と比べても、何ら差のないことが確認された。
【００４９】
尚、上記の実施形態では、ＧａＡｓを材料とした半導体レーザ素子について説明したが、本発明はこれに限られるものではなく、例えば、ＩｎＰを材料として用いても良い。
【００５０】
また、熱処理により両ウェハを接着する条件も、上記の条件に限られるものではなく、水素雰囲気で、活性層近傍の成長温度以下、２時間以内とすれば良く、熱処理時の加重も２００ｇ／ｃｍ²程度とすれば良いことが確認された。
【００５１】
【発明の効果】
上記本発明の半導体レーザ素子によれば、レーザウェハのキャップ層上に単結晶からなる第２のウェハを熱処理により接着するので、成長による不純物拡散に起因する特性悪化をなくすことができ、良好な素子特性及び高信頼性を達成できる。また、チップ分割して作製されたレーザチップの厚さのほぼ中央に活性層を配置するので、戻り光がレーザチップ端面に当たらないようになり、反射によるノイズ光が発生しないので、ディスクからの戻り光によるトラッキングエラーを回避することができる。しかも、この半導体レーザ素子の製造方法は、レーザウェハのキャップ層上に単結晶からなる第２のウェハを熱処理により接着する方法をとるので、成長時間が不要となり、生産性も向上できる。
【００５２】
また、特に、上記レーザウェハの厚さに相当するレーザチップの厚さ及び上記第２のウェハの厚さに相当するレーザチップの厚さを上記の条件式（１）を満たす構成とする場合には、戻り光がレーザチップ端面に確実に当たらないようになり、反射によるノイズ光が発生しないので、戻り光によるトラッキングエラーをより一層確実に回避することが可能となる。
【００５３】
また、特に、レーザウェハのキャップ層上に単結晶からなる第２のウェハを劈開方向を合わせた状態で接触させ熱処理により接着する方法をとる場合には、成長時間が不要となり、加えて成長による不純物拡散に起因する特性悪化もなくすことができる。このため、特性の良好な半導体レーザ素子を高い信頼性と高い生産性をもって製造することが可能となる。
【００５４】
また、特に、レーザウェハを位置決めする凹部を上面に形成した保持部材を用いる場合には、この凹部にレーザウェハの成長表面と前記第２のウェハの鏡面とを劈開方向を合わせ接触させた状態で位置決めして載置でき、さらに所定の加重を加えた状態で熱処理するので、位置ずれもなく接着を一層確実なものとすることができる。
【００５５】
また、特に、接着工程の前に、レーザウェハの成長表面と単結晶からなる第２のウェハの鏡面とを硫酸系のエッチング液で前処理する場合には、ウェハ表面にＯＨ基が吸着され、ウェハを接触させた時にそれらが水素結合を起こし密着するため、両ウェハの熱処理による接着をより一層確実なものとすることができる。
【００５６】
加えて、レーザウェハに接着される第２のウェハについては、表面の平坦性やキャリア濃度を重視することが必要ではあるが、転位密度１００００ｃｍ^-2程度のものでも特性や信頼性に悪影響がなかったことから、低価格のＧａＡｓウェハを使用することが可能となる。従って、従来のようにレーザの特性を悪化させたり、大幅なコストアップをすることなく、良好な素子特性と高信頼性を持った低価格のレーザチップを作製することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体レーザ素子の断面構造を示す図である。
【図２】本発明の半導体レーザ素子の作製プロセスを示す図である。
【図３】本発明の半導体レーザ素子の熱処理方法を示す図である。
【図４】従来の半導体レーザ素子における戻り光の影響を示す図である。
【図５】従来の半導体レーザ素子における戻り光によるトラッキングエラーを回避する第１の回避方法を示す図である。
【図６】従来の半導体レーザ素子における戻り光によるトラッキングエラーを回避する第２の回避方法を示す図である。
【図７】半導体レーザ素子における戻り光によるトラッキングエラーを回避する第３の回避方法を示す図である。
【符号の説明】
１１Ｎ−ＧａＡｓ基板
１２Ｎ−ＧａＡｓバッファ層
１３Ｎ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層
１４Ａｌ_0.14Ｇａ_0.86Ａｓ活性層
１５Ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層
１６Ｎ−ＧａＡｓ電流狭窄層
１７Ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層
１８Ｐ−ＧａＡｓキャップ層
１９Ｐ−ＧａＡｓ層（第２のウェハ）
２１フォトレジスト
２２チャネル溝
２３、２４電極
３１カーボン製等の重し
３２Ｐ−ＧａＡｓウェハ
３３レーザウェハ
３４保持部材（カーボン製のボート）
３５石英チューブ
４１レーザチップ
４２ステム
４３光ディスク
４４対物レンズ
４５ハーフミラー
４６回折格子
４７レーザチップ出射端面
４８発光領域
４９ディスクから反射して戻ってきた１次回折光

Claims

基板上に、第１導電型クラッド層と、第２導電型クラッド層と、該第１導電型クラッド層と該第２導電型クラッド層との間に形成された活性層とが設けられるとともに表面にキャップ層が形成されたレーザウェハの該キャップ層上に単結晶からなる第２のウェハを熱処理により接着し、その後、相互に接着された前記レーザウェハおよび前記第２のウェハが研磨またはエッチングされた状態で、劈開分割により個々のレーザチップに分割することにより、該活性層が該レーザチップの厚さの中央部に位置するとともに、前記活性層よりも上側の厚さをＬｐ、前記活性層よりも下側の厚さをＬｎとした場合に、下記（１）式の条件を満たす半導体レーザ素子を製造する方法であって、
７０μｍ≦Ｌｐ＋Ｌｎ≦１２０μｍ、１０μｍ≦Ｌｐ≦６０μｍ、１０μｍ≦Ｌｎ≦６０μｍ・・・・（１）
ＭＯＣＶＤ法を用いて前記基板上に前記第１導電型クラッド層と前記活性層と前記第２導電型クラッド層と前記キャップ層とが成長された前記レーザウェハの成長表面と前記第２のウェハの鏡面とを硫酸系のエッチング液で前処理する工程と、
その後に、前記レーザウェハの成長表面と前記第２のウェハの鏡面とを劈開方向を合わせた状態で接触させ、水素雰囲気中で熱処理することにより接着する接着工程とを包含する半導体レーザ素子の製造方法。
前記接着工程が、前記レーザウェハを位置決めする凹部を上面に形成した保持部材の該凹部に、該レーザウェハの成長表面と前記第２のウェハの鏡面とを劈開方向を合わせて接触させた状態で位置決めして載置し、所定の加重を加えた状態で水素雰囲気中で熱処理することにより行われる請求項１記載の半導体レーザ素子の製造方法。