JPH11135873A

JPH11135873A - 半導体レーザ素子及びその製造方法

Info

Publication number: JPH11135873A
Application number: JP29464797A
Authority: JP
Inventors: Keisuke Miyazaki; 啓介宮▲嵜▼
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-10-27
Filing date: 1997-10-27
Publication date: 1999-05-21
Anticipated expiration: 2017-10-27
Also published as: JP3985978B2

Abstract

(57)【要約】【課題】ディスクからの戻り光によるトラッキングエ
ラーを回避でき、良好な素子特性及び高信頼性を享受で
き、かつ生産性を向上できる半導体レーザ素子及びその
製造方法を提供する。【解決手段】第１導電型クラッド層１３と第２導電型
クラッド層１５との間に活性層１４が形成され、表面に
キャップ層１８が形成されたレーザウェハのキャップ層
１８上に単結晶からなる第２のウェハ１９を熱処理によ
り接着し、その後劈開分割により個々のレーザチップに
分割して、活性層１４をレーザチップの厚さのほぼ中央
の位置とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光ディスクの光源
として用いられる半導体レーザ素子及びその製造方法に
関し、特にディスクからの戻り光によるトラッキングエ
ラーを回避できる半導体レーザ素子及びその製造方法に
関する。

【０００２】

【従来の技術】ＣＤ（コンパクトディスク）、ＭＤ（ミ
ニディスク）等の光ディスクは近年急速に普及してい
る。光ディスクの場合、ピックアップとディスクが非接
触であるため、信号ピットの位置を検出しレーザビーム
光を信号ピットに沿って移動させなければならない。こ
の方式として現在広く用いられているのが、光源を主ビ
ームと１次回折光に分離した３ビームのトラッキングサ
ーボ方式である。

【０００３】ところが、この３ビーム方式の場合、図４
に示すように、分離した１次回折光がディスク４３から
反射されてきた後、対物レンズ４４を介してハーフミラ
ー４５に入射する。ハーフミラー４５に入射した光は反
射され光の進行方向が直角に曲げられて、回折格子４６
を介してレーザチップ出射端面４７にも戻り光４９とな
って戻ってくる。この戻り光４９が更にレーザチップ出
射端面４７に反射してノイズ光を発生するため、信号検
出に悪影響を及ぼしていた。

【０００４】こうした問題を回避するには、戻り光がチ
ップ出射端面に当たらないようにするか、もしくは当た
っても反射しないようにすれば良い。

【０００５】そこで、従来より行われているディスクか
らの戻り光によるトラッキングエラーを回避する３つの
回避方法について、以下に説明する。

【０００６】図５は第１の回避方法を示す。この方法は
レーザチップ端面の反射膜を、レーザ光出射部分に対し
戻り光４９が当たる部分を低反射膜５０として、戻り光
４９が反射するのを防止して光検出部に反射されるノイ
ズ光を低減している。

【０００７】図６は第２の回避方法を示す。この方法は
レーザチップ端面の戻り光４９が当たる部分をダイシン
グ面を利用するなどの方法を用いて粗面５１にすること
で、戻り光４９を散乱させ、これにより光検出部に反射
されるノイズ光を低減している。

【０００８】図７は第３の回避方法を示す。この方法
は、レーザウェハの厚さを薄くして、戻り光４９がレー
ザチップ端面に当たらないようにして、反射によるノイ
ズ光が発生しないようにしている。

【０００９】ところで、第３の回避方法による場合は、
光学系にもよるが、戻り光がチップ端面に当たる位置は
一般に出射領域から上下に約６０μｍ程離れた位置であ
る。従って、レーザウェハの厚さの条件としては、図７
（ｂ）に示したように、発光領域から上側の厚さをＬ
ｐ、発光領域より下側の厚さをＬｎとした場合に、Ｌｐ
≦６０μｍ，Ｌｎ≦６０μｍとすればよい。

【００１０】ところが、レーザウェハの厚さが７０μｍ
以下の場合には、ウェハの割れや欠けが発生し易く、ウ
ェハエ程作業上支障となるため、Ｌｐ＋Ｌｎ≧７０μｍ
である必要がある。

【００１１】従って、レーザウェハの厚さは、７０μｍ
≦Ｌｐ＋Ｌｎ≦１２０μｍとなり、且つ、Ｌｐ及びＬｎ
の範囲は、１０μｍ≦Ｌｐ≦６０μｍ、１０μｍ≦Ｌｎ
≦６０μｍとなる。

【００１２】上述のような厚さの成膜には、液相成長法
（ＬＰＥ法）、有機金属気相成長法（ＭＯＣＶＤ法）又
は電子ビーム蒸着法（ＭＢＥ法）が用いられている。

【００１３】

【発明が解決しようとする課題】上記第３の回避方法に
よる場合のレーザウェハの層構造を考えた場合、図７
（ｂ）に示す厚さＬｐのレーザウェハと厚さＬｎのレー
ザウェハは、一方がＮ−ＧａＡｓ基板であり、他方が成
長したＰ−ＧａＡｓキャップ層である。

【００１４】Ｐ−ＧａＡｓキャップ層をＬＰＥ法で成長
させる場合、成長温度は約８００℃と高く、発光領域周
辺のドーパント不純物が拡散し、特性悪化の要因とな
る。また、数ｎｍの薄膜を積層した量子井戸構造では、
上記のような高温に晒されると、不純物拡散と共に母材
原子の移動（マイグレーション）が起こり、量子井戸構
造が崩れてしまうといった問題が生じる。こういった点
から、ＬＰＥ法は高性能の半導体レーザ素子を再現性良
く作製するには適していない。

【００１５】また、Ｐ−ＧａＡｓキャップ層をＭＯＣＶ
Ｄ法で成長させる場合、成長温度は５５０℃〜７００℃
であるため、発光領域付近のドーパント拡散の抑制が可
能である。しかしながら、ＧａＡｓキャップ層を数十μ
ｍ成長させるには、本来成長速度が遅いために長い成長
時間を要するといった問題が生じる。更には、トリメチ
ルガリウム（ＴＭＧ）やアルシンガス（ＡｓＨ₃）など
の材料を多量に使用するために、レーザチップのコスト
アップにつながるといった問題も生じる。

【００１６】本発明は、こうした従来技術の課題を解決
するものであり、ディスクからの戻り光によるトラッキ
ングエラーを回避でき、良好な素子特性及び高信頼性を
享受でき、かつ生産性を向上できる半導体レーザ素子及
びその製造方法を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明の半導体レーザ素
子は、第１導電型クラッド層と第２導電型クラッド層と
の間に活性層が形成され、表面にキャップ層が形成され
たレーザウェハの該キャップ層上に単結晶からなる第２
のウェハを熱処理により接着し、その後劈開分割により
個々のレーザチップに分割された半導体レーザ素子であ
って、該活性層が該レーザチップの厚さのほぼ中央に位
置してなり、そのことにより上記目的が達成される。

【００１８】好ましくは、前記レーザウェハの厚さに相
当する該レーザチップの厚さをＬｐ、前記第２のウェハ
の厚さに相当する該レーザチップの厚さをＬｎとした場
合に、下記（１）式の条件７０μｍ≦Ｌｐ＋Ｌｎ≦１２０μｍ、１０μｍ≦Ｌｐ≦６０μｍ、１０μｍ≦ Ｌｎ≦６０μｍ・・・・（１）を満たす構成とする。

【００１９】また、本発明の半導体レーザ素子の製造方
法は、前記レーザウェハの成長表面と前記第２のウェハ
の鏡面とを劈開方向を合わせた状態で接触させ、水素雰
囲気中で熱処理することにより接着する接着工程を包含
してなり、そのことにより上記目的が達成される。

【００２０】また、本発明の半導体レーザ素子の製造方
法は、前記レーザウェハを位置決めする凹部を上面に形
成した保持部材の該凹部に、該レーザウェハの成長表面
と前記第２のウェハの鏡面とを劈開方向を合わせて接触
させた状態で位置決めして載置し、所定の加重を加えた
状態で水素雰囲気中で熱処理することにより接着する接
着工程を包含してなり、そのことにより上記目的が達成
される。

【００２１】好ましくは、前記接着工程の前に、前記レ
ーザウェハの成長表面と前記第２のウェハの鏡面とを硫
酸系のエッチング液で前処理する工程を設ける。

【００２２】以下に、本発明の作用について説明する。

【００２３】上記構成によれば、レーザウェハのキャッ
プ層上に単結晶からなる第２のウェハを熱処理により接
着するので、成長による不純物拡散に起因する特性悪化
がなくなる。また、レーザウェハと第２のウェハが接着
されて構成されるレーザチップの厚さのほぼ中央に活性
層を配置するので、戻り光がレーザチップ端面に当たら
ないようになり、反射によるノイズ光が発生しないの
で、ディスクからの戻り光によるトラッキングエラーが
回避される。

【００２４】特に、上記レーザウェハの厚さに相当する
レーザチップの厚さ及び上記第２のウェハの厚さに相当
するレーザチップの厚さを上記の条件式（１）を満たす
構成とすると、戻り光がレーザチップ端面に確実に当た
らないようになり、反射によるノイズ光が発生しないの
で、戻り光によるトラッキングエラーをより一層確実に
回避することが可能となる。

【００２５】また、上記の製造方法によれば、レーザウ
ェハのキャップ層上に単結晶からなる第２のウェハを劈
開方向を合わせた状態で接触させ熱処理により接着する
方法をとるので、成長時間が不要となり、加えて成長に
よる不純物拡散に起因する特性悪化もなくなる。このた
め、素子特性の良好な半導体レーザ素子を高い信頼性と
高い生産性をもって製造することが可能となる。

【００２６】また、レーザウェハを位置決めする凹部を
上面に形成した保持部材を用いる方法による場合には、
この凹部にレーザウェハの成長表面と前記第２のウェハ
の鏡面とが劈開方向を合わせ接触させた状態で位置決め
して載置され、さらに所定の加重を加えた状態で熱処理
するので、位置ずれもなく接着が一層確実なものとな
る。

【００２７】さらに、上記の製造方法において、レーザ
ウェハの成長表面と単結晶からなる第２のウェハの鏡面
とを硫酸系のエッチング液で前処理すると、ウェハ表面
にＯＨ基が吸着され、ウェハを接触させた時にそれらが
水素結合を起こし密着するため、両ウェハの熱処理によ
る接着がより一層確実なものとなる。

【００２８】

【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて具体的に説明する。

【００２９】図１は、本発明の半導体レーザ素子の断面
構造を示す。

【００３０】この半導体レーザ素子は、Ｎ−ＧａＡｓ基
板１１の上に、層厚０．５μｍのＮ−ＧａＡｓバッファ
層１２、層厚１．０μｍのＮ−Ａｌ_0.5Ｇａ_0.5Ａｓクラ
ッド層１３、層厚０．０８μｍのＡｌ_0.14Ｇａ_0.86Ａｓ
活性層１４、層厚０．３５μｍのＰ−Ａｌ_0.5Ｇａ_0.5Ａ
ｓクラッド層１５、層厚０．６μｍのＮ−ＧａＡｓ電流
狭窄層１６、層厚１．０μｍのＰ−Ａｌ_0.5Ｇａ_0.5Ａｓ
クラッド層１７及び層厚０．５μｍのＰ−ＧａＡｓキャ
ップ層１８を順次積層し、その上にＰ−ＧａＡｓ層１９
を接着した構造を有する。

【００３１】そして、活性層１４を中央として全体の層
厚が約１００μｍになるように、即ち、発光領域より上
側の層厚が約５０μｍ、発光領域より下側の層厚が約５
０μｍとなるようにして、上下両面にそれぞれ電極２
３、２４を形成した構造を有する。

【００３２】図２は、本発明の半導体レーザ素子の作製
プロセスを示す。

【００３３】図２（ａ）に示すように、Ｎ−ＧａＡｓ基
板１１の上にＭＯＣＶＤ法を用いて、層厚０．５μｍの
Ｎ−ＧａＡｓバッファ層１２、層厚１．０μｍのＮ−Ａ
ｌ_0.5Ｇａ_0.5Ａｓクラッド層１３、層厚０．０８μｍＡ
ｌ_0.14Ｇａ_0.86Ａｓ活性層１４、層厚０．３５μｍのＰ
−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１５及び層厚０．６μ
ｍのＮ−ＧａＡｓ電流狭窄層１６を順次成長させる。そ
の時の成長条件は、成長温度が７００℃、成長速度が
０．０５μｍ／ｍｉｎ、Ｖ族モル比／III族モル比が６
０である。

【００３４】次に、ＭＯＣＶＤ装置から上記積層体を取
り出し、図２（ｂ）に示すように、この積層体の表面に
フォトレジスト２１を塗布した後、フォトリソグラフィ
ーを行う。

【００３５】次に、エッチャントを用いてＮ−ＧａＡｓ
電流狭窄層１６をエッチングする。このエッチャントと
しては、ＮＨ₄ＯＨ：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：３０：５０の
ように、ＧａＡｓに比べＡｌＧａＡｓへのエッチング速
度が極めて小さいものを用いる。この場合のエッチング
条件は、例えば、１０℃、３０秒である。

【００３６】このエッチングにより、図２（ｃ）に示す
ように、溝２２がＮ−ＧａＡｓ電流狭窄層１６を分断す
るように、Ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１５の直
上に達するまで形成される。その後、アセトン、メタノ
ール及び純水による洗浄等の公知のレジスト除去方法に
よりフォトレジスト２１を除去する。

【００３７】次に、ＭＯＣＶＤ装置に上記積層体をセッ
トし、図２（ｄ）に示すように、ＭＯＣＶＤ法を用い
て、その上面に層厚１．０μｍのＰ−Ａｌ_0.5Ｇａ_0.5Ａ
ｓクラッド層１７、層厚０．５μｍのＰ−ＧａＡｓキャ
ップ層１８を順次成長させる。その時の成長条件は、成
長温度が６５０℃、クラッド層１７及びキャップ層１８
の成長速度が０．０５μｍ／ｍｉｎ、Ｖ族モル比／III
族モル比が６０である。

【００３８】次に、上記積層体のＧａＡｓキャップ層の
表面を、硫酸系のエッチャントでエッチングし、水洗、
乾燥を行う。エッチャントは、Ｈ₂ＳＯ₄：Ｈ₂Ｏ₂：Ｈ₂
Ｏ＝１：８：５０のようにＧａＡｓに対して比較的エッ
チング速度の遅いエッチャントを用い、エッチング条件
を１０℃、１０秒とした。

【００３９】図３は、本発明の半導体レーザ素子の熱処
理方法を示す。

【００４０】図３（ａ）に示すように、保持部材である
カーボン製のボート３４には、上記積層体であるレーザ
ウェハ３３を位置決めする凹部３６が上面に形成されて
おり、この凹部３６に乾燥されたレーザウェハ３３を成
長面の鏡面を上にして位置決めしてセットし、その上に
Ｐ型のＧａＡｓ単結晶のウェハ３２を、その鏡面を下に
して両ウェハの鏡面同士を密着させる。この際、両ウェ
ハの劈開方向を合わせておく。更に、その上に３０ｇ／
ｃｍ²のカーボン製等の重し３１を載せ、所定の加重を
加える。ここで、上記ウェハ３２は、Ｚｎドープされキ
ャリア濃度が５×１０¹⁸ｃｍ^-3〜１×１０¹⁹ｃｍ^-3、転
位密度が１００００ｃｍ^-2であるＰ型のＧａＡｓ単結晶
を、前述のエッチング方法と同じようにエッチングをし
て作製したものである。

【００４１】次に、図３（ｂ）に示すように、カーボン
製のボート３４とカーボン製等の重し３１で挟まれた両
ウェハを、６００℃、流量１Ｌ（リットル）／ｍｉｎの
水素雰囲気の石英チューブ３５内で、１時間の熱処理を
行った。両ウェハはこの熱処理によって接着される。

【００４２】ここで、両ウェハの熱処理による接着のメ
カニズムについて説明する。

【００４３】上記のように、両ウェハを硫酸系のエッチ
ャントで前処理することにより、表面にＯＨ基が吸着さ
れ、基板を接触させた時にそれらが水素結合を起こし密
着する。このため、両ウェハは室温でも接着強度は弱い
ながらも接着する。その後の熱処理で脱水縮合により結
合強度が強くなると共に、高温の水素により界面に残留
している酸化物が還元されたり、Ｇａの表面マイグレー
ションが起きて原子の再配列が起きるなどして、接着界
面が形成されているものと考えられる。

【００４４】次に、この接着された両ウェハを、活性層
を厚さ方向の中央として全体の厚さが１００μｍになる
ように研磨、もしくはエッチングを行った後、両面に電
極を形成する。

【００４５】電極が形成されたウェハを所定の共振器長
に劈開分割し、劈開面に所定の反射率を有する絶縁膜を
形成した後、所定のサイズにチップ分割する。

【００４６】上記工程によって作製されたチップをレー
ザステムにボンディングし、チップ上面にＡｕ線をボン
ディングする。

【００４７】このチップは、発光領域より上側の層厚が
約５０μｍ、発光領域より下側の層厚が５０μｍとな
る。よって、トラッキングサーボ用の１次回折光がディ
スクから反射して戻ってきた戻り光が、チップ出射端面
に当たることなく外れた位置となり、反射によるノイズ
光が発生しないため、トラッキングエラーは回避され
る。

【００４８】熱処理によって接着された２枚のウェハ
は、研磨やウェハの劈開分割等の作業に支障はなく、ウ
ェハ処理工程に十分耐え得る接着強度のあることが確認
された。また、電気特性においても、従来方法のキャッ
プ層を成長させた素子と比べても、何ら差のないことが
確認された。

【００４９】尚、上記の実施形態では、ＧａＡｓを材料
とした半導体レーザ素子について説明したが、本発明は
これに限られるものではなく、例えば、ＩｎＰを材料と
して用いても良い。

【００５０】また、熱処理により両ウェハを接着する条
件も、上記の条件に限られるものではなく、水素雰囲気
で、活性層近傍の成長温度以下、２時間以内とすれば良
く、熱処理時の加重も２００ｇ／ｃｍ²程度とすれば良
いことが確認された。

【００５１】

【発明の効果】上記本発明の半導体レーザ素子によれ
ば、レーザウェハのキャップ層上に単結晶からなる第２
のウェハを熱処理により接着するので、成長による不純
物拡散に起因する特性悪化をなくすことができ、良好な
素子特性及び高信頼性を達成できる。また、チップ分割
して作製されたレーザチップの厚さのほぼ中央に活性層
を配置するので、戻り光がレーザチップ端面に当たらな
いようになり、反射によるノイズ光が発生しないので、
ディスクからの戻り光によるトラッキングエラーを回避
することができる。しかも、この半導体レーザ素子の製
造方法は、レーザウェハのキャップ層上に単結晶からな
る第２のウェハを熱処理により接着する方法をとるの
で、成長時間が不要となり、生産性も向上できる。

【００５２】また、特に、請求項２記載の半導体レーザ
素子によれば、上記レーザウェハの厚さに相当するレー
ザチップの厚さ及び上記第２のウェハの厚さに相当する
レーザチップの厚さを上記の条件式（１）を満たす構成
とするので、戻り光がレーザチップ端面に確実に当たら
ないようになり、反射によるノイズ光が発生しないの
で、戻り光によるトラッキングエラーをより一層確実に
回避することが可能となる。

【００５３】また、特に、請求項３記載の半導体レーザ
素子の製造方法によれば、レーザウェハのキャップ層上
に単結晶からなる第２のウェハを劈開方向を合わせた状
態で接触させ熱処理により接着する方法をとるので、成
長時間が不要となり、加えて成長による不純物拡散に起
因する特性悪化もなくすことができる。このため、特性
の良好な半導体レーザ素子を高い信頼性と高い生産性を
もって製造することが可能となる。

【００５４】また、特に、請求項４記載の半導体レーザ
素子の製造方法によれば、レーザウェハを位置決めする
凹部を上面に形成した保持部材を用いるので、この凹部
にレーザウェハの成長表面と前記第２のウェハの鏡面と
を劈開方向を合わせ接触させた状態で位置決めして載置
でき、さらに所定の加重を加えた状態で熱処理するの
で、位置ずれもなく接着を一層確実なものとすることが
できる。

【００５５】また、特に、請求項５記載の半導体レーザ
素子の製造方法によれば、接着工程の前に、レーザウェ
ハの成長表面と単結晶からなる第２のウェハの鏡面とを
硫酸系のエッチング液で前処理するので、ウェハ表面に
ＯＨ基が吸着され、ウェハを接触させた時にそれらが水
素結合を起こし密着するため、両ウェハの熱処理による
接着をより一層確実なものとすることができる。

【００５６】加えて、レーザウェハに接着される第２の
ウェハについては、表面の平坦性やキャリア濃度を重視
することが必要ではあるが、転位密度１００００ｃｍ^-2
程度のものでも特性や信頼性に悪影響がなかったことか
ら、低価格のＧａＡｓウェハを使用することが可能とな
る。従って、従来のようにレーザの特性を悪化させた
り、大幅なコストアップをすることなく、良好な素子特
性と高信頼性を持った低価格のレーザチップを作製する
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の半導体レーザ素子の断面構造を示す図
である。

【図２】本発明の半導体レーザ素子の作製プロセスを示
す図である。

【図３】本発明の半導体レーザ素子の熱処理方法を示す
図である。

【図４】従来の半導体レーザ素子における戻り光の影響
を示す図である。

【図５】従来の半導体レーザ素子における戻り光による
トラッキングエラーを回避する第１の回避方法を示す図
である。

【図６】従来の半導体レーザ素子における戻り光による
トラッキングエラーを回避する第２の回避方法を示す図
である。

【図７】半導体レーザ素子における戻り光によるトラッ
キングエラーを回避する第３の回避方法を示す図であ
る。

【符号の説明】

１１Ｎ−ＧａＡｓ基板１２Ｎ−ＧａＡｓバッファ層１３Ｎ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１４Ａｌ_0.14Ｇａ_0.86Ａｓ活性層１５Ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１６Ｎ−ＧａＡｓ電流狭窄層１７Ｐ−Ａｌ_0.5Ｇａ_0.5Ａｓクラッド層１８Ｐ−ＧａＡｓキャップ層１９Ｐ−ＧａＡｓ層（第２のウェハ）２１フォトレジスト２２チャネル溝２３、２４電極３１カーボン製等の重し３２Ｐ−ＧａＡｓウェハ３３レーザウェハ３４保持部材（カーボン製のボート）３５石英チューブ４１レーザチップ４２ステム４３光ディスク４４対物レンズ４５ハーフミラー４６回折格子４７レーザチップ出射端面４８発光領域４９ディスクから反射して戻ってきた１次回折光

Claims

【特許請求の範囲】

【請求項１】第１導電型クラッド層と第２導電型クラ
ッド層との間に活性層が形成され、表面にキャップ層が
形成されたレーザウェハの該キャップ層上に単結晶から
なる第２のウェハを熱処理により接着し、その後劈開分
割により個々のレーザチップに分割された半導体レーザ
素子であって、該活性層が該レーザチップの厚さのほぼ中央に位置する
半導体レーザ素子。
【請求項２】前記レーザウェハの厚さに相当する該レ
ーザチップの厚さをＬｐ、前記第２のウェハの厚さに相
当する該レーザチップの厚さをＬｎとした場合に、下記
（１）式の条件を満たす７０μｍ≦Ｌｐ＋Ｌｎ≦１２０μｍ、１０μｍ≦Ｌｐ≦６０μｍ、１０μｍ≦ Ｌｎ≦６０μｍ・・・・（１）請求項１記載の半導体レーザ素子。
【請求項３】請求項１又は請求項２記載の半導体レー
ザ素子の製造方法であって、前記レーザウェハの成長表面と前記第２のウェハの鏡面
とを劈開方向を合わせた状態で接触させ、水素雰囲気中
で熱処理することにより接着する接着工程を包含する半
導体レーザ素子の製造方法。
【請求項４】請求項１又は請求項２記載の半導体レー
ザ素子の製造方法であって、前記レーザウェハを位置決めする凹部を上面に形成した
保持部材の該凹部に、該レーザウェハの成長表面と前記
第２のウェハの鏡面とを劈開方向を合わせて接触させた
状態で位置決めして載置し、所定の加重を加えた状態で
水素雰囲気中で熱処理することにより接着する接着工程
を包含する半導体レーザ素子の製造方法。
【請求項５】前記接着工程の前に、前記レーザウェハ
の成長表面と前記第２のウェハの鏡面とを硫酸系のエッ
チング液で前処理する工程を包含する請求項３又は請求
項４記載の半導体レーザ素子の製造方法。