JP3984647B2

JP3984647B2 - 電圧比調整システム

Info

Publication number: JP3984647B2
Application number: JP2000552561A
Authority: JP
Inventors: ダンフィー，ジェイムズ，シー．; スクラップ，ドナルド，アール．，ジェイアール．
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-05-29
Filing date: 1999-03-23
Publication date: 2007-10-03
Anticipated expiration: 2019-03-23
Also published as: JP2002517809A; EP1092181A4; US6051937A; WO1999063413A1; KR100646736B1; US6153986A; KR20010043899A; EP1092181A1

Description

【０００１】
【発明の属する技術分野】
本発明はフラットパネルディスプレイ画面の分野に関する。より詳細には、本発明はフラットパネル電界放出ディスプレイ（ＦＥＤ）デバイスの分野に関する。本発明の１実施形態には、フラットパネルディスプレイ画面のスペーサ電極用の電圧比調整回路が開示されている。
【０００２】
【従来の技術】
ＦＥＤデバイス（「薄型ＣＲＴ」デバイスとも呼ばれる）は、電子が蛍光体層に当たるとそれに反応して平坦な観測表面上に画像を描写する薄型のフラットディスプレイデバイスである。ＦＥＤデバイス内では、電子は一般的には電界放出によって放出される。ＦＥＤデバイスは一般的には、周辺壁又は外壁によって一体に接続されたフェースプレート（フロントプレート又は「陽極」とも呼ばれる）の構造体とバックプレート（ベースプレート又は「陰極」とも呼ばれる）の構造体を含んでいる。電子がバックプレートから放出されている間は、この蛍光体層はフェースプレートと結合している。結果として得られるエンクロージャは高度の真空状態に保たれる。周辺空気圧による外力によって薄型プロフィールディスプレイが崩壊するのを防止するために、１つ以上のスペーサ構造体を外壁の内側のフェースプレートとバックプレートの間に置く。
【０００３】
図１に先行技術によるＦＥＤデバイス５の断面図を示す。ＦＥＤデバイス５はフェースプレート構造体２０、バックプレート構造体４６、スペーサ構造体３０及び、フェースプレート構造体２０とバックプレート構造体４６に接続された高電圧源５６を含んでいる。１つのみのスペーサ３０を図示しているが、ＦＥＤデバイス５は類似のスペーサ（図示せず）をさらに含むことがあり得ることが理解されよう。
【０００４】
フェースプレート構造体２０は、絶縁性フェースプレート層１０（一般的にはガラス材料）とフェースプレート２０の内部表面に形成された発光構造体１２（一般的には蛍光体）とを含んでいる。発光構造体１２は一般的には、電子の衝撃によって活性化される発光材料、例えばＦＥＤディスプレイ５の活性領域を画定する蛍光体を含んでいる。発光構造体１２はまた、電源５６の正電圧（例えば、高電圧）側に接続されている陽極コンタクト（図示せず）を含んでいる。
【０００５】
図１のバックプレートと構造体４６は、絶縁性バックプレート４２とバックプレート４６の内部表面上にある電子放出構造体４４を含んでいる。電子放出構造体４４は選択的に電力供給される複数の電子放出素子５０ａ〜５０ｄを含んでいるが、これらの素子は選択的に励起されて電子を開放し、この電子はフェースプレート構造体２０に向けて加速される。電子放出構造体４４は、陰極コンタクトを介して電源５６の低電圧側に接続されている。発光構造体１２は電子放出構造体４４に対して比較的高い正電圧（例えば０．４〜１０ｋＶ）に保たれているため、電子放出素子５０ａ〜５０ｄによって開放された電子は、発光構造体１２上の対応する発光素子に向かって加速され、これによって、発光素子（例えばピクセル）が光を放出し、これがフェースプレート２０の外側表面（例えば平坦観測表面）で観察者によって知覚される。
【０００６】
【発明が解決しようとする課題】
スペーサ３０が、基部３０ａと頂部３０ｂによって、発光構造体１２の実質的に平面状の下方表面と電子放出構造体４４の実質的に平面状の上方表面間に接続されている。スペーサ３０は図示するように高さＨを有している。スペーサ３０が一定の抵抗率を有する均一な材料製である場合、スペーサ３０に沿った電圧分布は電子放出構造体４４と発光構造体１２間の自由空間中の電圧分布にほぼ等しい。しかしながら、現実には、温度勾配がスペーサ３０に沿ってその基部３０ａとその頂部３０ｂ間に発生し、このため、スペーサ３０の抵抗率が変化する。具体的には、衝突してくる電子又は環境から発光構造体１２が吸収するエネルギーは、スペーサ３０の頂部３０ｂをその基部３０ａより暖める働きをする。スペーサ３０の頂部３０ｂと底部３０ａ間では通常のＦＥＤ動作において摂氏で数度もの温度差が発生することがある。
【０００７】
スペーサ３０として用いられる材料は、一般的には抵抗率の温度係数（ＴＣＲ）は非ゼロである。したがって、スペーサ３０の抵抗率は自身の温度によって変化する。例えば、スペーサ３０は、より温度が高くなるに連れて抵抗率が下がり、このため、導電性が高くなることがある。この例は負のＴＣＲを有するスペーサに相当し；正のＴＣＲを有するスペーサの抵抗率は温度と共に増加する。その結果、この例では、ディスプレイが動作している間は、スペーサ３０の頂部３０ｂはその底部３０ａより導電性が少し増加し、このため、抵抗勾配（図２Ａを参照）がスペーサ３０の高さに沿って発生する。したがって、理想的な条件下にある場合より高い正電圧がスペーサ３０に沿って発生する。スペーサ３０に沿ったこのより高い正電圧は、近傍を通過する電子をコースから外す傾向があり、よってこの電子を、誇張された例示の電子系路３４で示すようにスペーサ３０に向かって偏向する。電子放出構造体５０ａは各々が発光層１２内の特定の蛍光体スポットと対を成しているため、意図された（直線状の）経路から電子を外すことによって、電子が自身の指定の目標から外れるため画質が劣化する。多くの電子に対するこの偏向の正味の効果は、スペーサ近傍のピクセルの白色度の中心を移動させることである。これはユーザーにとっては、スペーサの位置におけるピクセルの行が暗くなったり明るくなったり見える。
【０００８】
図２Ａ、２Ｂ及び２Ｃに、スペーサ３０に沿って形成された温度勾配と抵抗勾配さらにそれがスペーサの電圧に及ぼす影響を示す。図２Ａは、基部３０ａ（陰極）から頂部３０ｂ（フェースプレート２０のところで高度Ｈ）までスペーサ３０の高さに沿った抵抗勾配を示す直線６２を有するグラフ６０を示す。抵抗勾配６２が示すように、スペーサ３０はその頂部３０ｂに近づくに連れて抵抗が下がる。グラフ６０はまた、フェースプレート２０の近傍で基部３０ａ（例えば位置０）から頂部３０ｂ（例えば高さＨ）までのスペーサ３０の高さに沿った温度勾配６４を示している。
【０００９】
図２Ｂに、位置０（基部３０ａのところ）から位置Ｈ（頂部３０ｂのところ）までのスペーサ３０の高さに沿った電圧レベルのグラフ７０を示す。直線７４は、温度勾配のない均一なスペーサと仮定したスペーサ３０の高さに沿った理想的な電圧を表している。直線７２は誇張された表現であり、温度勾配６４を考慮に入れたスペーサ３０に沿った実際の電圧レベルを表している（図２Ａ）。図示するように、直線７２の中間点７６のところで理想的な電圧直線７４からの変位が最大となっている。中間点７６はスペーサ３０の高さに沿ったＨ／２のところにおける電圧点を表している。
【００１０】
図２Ｃは、スペーサ３０の高さに沿った実際の電圧直線７２と理想的な電圧直線７４（図２Ｂ）との間の電圧誤差の表示８２を示すグラフ８０である。グラフ８０は形状が非常に放物線に似ている。最大の誤差点８８は中間点（Ｈ／２）にあるが、これは、電圧源５６がこれらの点のところでスペーサ３０と接触した結果、スペーサ３０の頂部３０ｂと基部３０ａが周知の電圧レベルに保持されるからである。したがって、スペーサ３０に沿った温度勾配は、スペーサ３０の中間点（Ｈ／２）のところで最大の正電圧誤差を発生するように働く。
【００１１】
したがって、スペーサ３０に向かう好ましくない電子偏向が最小化及び／又は解消され得るように、スペーサ３０の高さに沿って観察される正電圧誤差（図２Ｃ）を減少させるのが望ましい。そうすることによって、ＦＥＤデバイスの全体的な画質を向上させることができる。スペーサ３０の温度勾配と以下の述べる他の原因によるスペーサ３０の高さに沿った正電圧誤差に対して部分的に補償されたＦＥＤデバイスを提供することが望ましい。本発明はこのような利点をもたらす。上記では具体的に述べなかった本発明のこれら及び他の利点は本書に記載する本発明の説明から明らかになるであろう。
【００１２】
【課題を解決するための手段】
フラットパネルディスプレイ画面のスペーサ電極用の電圧比調整回路をここに説明する。電界放出ディスプレイ（ＦＥＤ）デバイスの１つの実施例内で、高電圧（Ｖｈ）フェースプレート構造体とバックプレート構造体間に薄いスペーサ壁を挿入して、その間に真空状態が形成されて、これらの構造体が固定される。フェースプレート構造体上の蛍光体層が、分離した電子放出領域からバックプレート（陰極）に沿って選択的に放出された電子を受け取る。しかしながら、蛍光体層に衝突する電子が開放するエネルギーのためにフェースプレート構造体はバックプレート構造体より暖まり、これによってスペーサ壁の高さに沿って温度勾配が発生する。この温度上昇はまた、環境条件、例えばフェースプレートに対する日照などによっても発生することがある。負のＴＣＲを有するスペーサの場合、各スペーサ壁の頂部部分は温度上昇と共に導電性が増し、このため、フェースプレート構造体に向かって放出された電子を引き付ける働きをする。正のＴＣＲを有するスペーサの場合、反対の現象が発生して電子が弾かれる。
【００１３】
スペーサ壁に沿った温度勾配による電子の引きつけに対向するために、スペーサ電極が各スペーサ壁に沿ったバックプレート構造体の上のある高さｄのところに置かれ、電圧Ｖｅに保たれる。１つの実施形態では、ｄはフェースプレート構造体とバックプレート構造体間の距離の約１／４である。全てのスペーサ壁の電極は一緒に接続されている。Ｖｅにあるスペーサ電極と高電圧源Ｖｈにあるスペーサ電極は共に、分圧器を用いて電圧比（Ｖｅ／Ｖｈ）を維持する電圧比調整回路、演算増幅器制御式電流シンク及び他の回路に接続されている。１つの実施形態では、この比（Ｖｅ／Ｖｈ）は約１／４である。本発明によるこの電圧比調整回路及びシステムは、電圧源の性能の変動を補償するものである。この電圧比調整回路の時定数は、スペーサ壁の固有の抵抗値と容量値による時定数よりわずかに速く調整されている。本発明はスペーサ壁の近傍にあるピクセルの電子経路の精度を向上させるものである。
【００１４】
具体的には、本発明の実施形態は：距離Ｈだけ分離しているフェースプレートとバックプレート間に接続された高電圧電源と；スペーサに沿った温度勾配による電子偏向を補償する、また、他の発生源による電子偏向を補償するスペーサ電極が配置されている、フェースプレートとバックプレート間に接続されたスペーサと；この高電圧源からの高電圧を受け取るように接続され、また、スペーサ電極と基準電圧に接続された電圧調整回路であり、スペーサ電極の電圧と高電圧との電圧比を高電圧源の電圧変動に反応して維持する前記電圧調整回路と；を含む電界放出ディスプレイデバイス用の電圧調整システムを備える。これらの実施形態は上記の構成部品を含み、また、電圧比は約１／４であり、スペーサ電極は、ベースプレートの上約Ｈ／４の高さのところでスペーサ上に位置していることを特徴とする。
【００１５】
本発明の実施形態は上記の構成部品を含み、また、電圧調整回路は：高電圧電源空の高電圧を受け取るように接続された、第１の分圧を演算増幅器回路の第１の入力部に出力する第１の分圧回路と；スペーサ電極からの電圧を受け取るように接続された、第２の分圧を演算増幅器回路の第２の入力部に出力する第２の分圧回路と；高電圧電源の高電圧が増加するとこれに反応して演算増幅器の第２の入力部の電圧を増加させる第１の出力状態と、高電圧電源の高電圧が減少するとこれに反応して演算増幅器の第２の入力部の電圧を減少させる第２の出力状態を発生することによって、スペーサ電極の電圧と高電圧の電圧比を維持する演算増幅回路と；を含むことを特徴とする。
【００１６】
熱勾配に含まれた電圧誤差を補正することに加えて、本発明は、スペーサ電圧誤差の他の発生源を補正することができる。壁が存在すること自体が、壁の端と厳密には整合しない陰極とフェースプレートの複雑な構造による電子ビームの偏向をもたらす。本発明はこれを補正することができる。加えて、壁は、自身に当たるフェースプレートからのラザフォード散乱電子によって帯電する。この帯電によって電圧誤差が生じ、これがまた電子を偏向させる。本発明は、壁の内のいずれかの近傍にあるピクセルがどれも点灯していない時間にこれらの壁を迅速に帯電させることによってこの誤差を減少させることができる。
【００１７】
【発明の実施の形態】
本発明の以下の詳細な説明において、ＦＥＤデバイス内の温度により引き起こされた電子の偏向を補正するため、および他の発生源によって引起こされた電子の偏向を補正するために用いられるスペーサ電極の電圧を調整する電圧比調整回路及びその多数の具体的な詳細が本発明の完全な理解を与えるために説明される。しかしながら、これらの具体的な詳細又はその等価物無しでも本発明は実行できることが当業者に理解されよう。他の例では、本発明の態様を不必要に不明瞭にしないために、周知の方法、手順、構成部品及び回路は詳細に説明されていない。
【００１８】
図３には、本発明の１つの実施形態によるＦＥＤデバイスの実施例の断面図が示される。ＦＥＤデバイス１００は、フェースプレート構造体１２０（「フェースプレート」）、バックプレート構造体１６４（「バックプレート」）、スペーサ構造体１５０ａ〜１５０ｂ、及びフェースプレート構造体１２０とバックプレート構造体１６４に接続した高電圧源２５０を含んでいる。２つのスペーサ構造体（「スペーサ」）１５０ａ〜１５０ｂが示されるが、本発明の実施形態は追加のスペーサ（図示せず）を含むことができる。フェースプレート構造体１２０とベースプレート構造体１６４は距離Ｈだけ離れている。フェースプレート１２０は、本発明の譲受人に譲渡された米国特許第５，４７７，１０５号の中に説明されている。
【００１９】
フェースプレート構造体１２０は、絶縁性フェースプレート層１１０（一般的にはガラス材料）とフェースプレート１２０の内部表面に形成された発光構造体１１２（一般的には蛍光体）とを含んでいる。発光構造体１１２は一般的には発光材料、例えばＦＥＤディスプレイ１００の活性領域を画定する蛍光体を含んでいる。発光構造体１１２はまた、電源２５０の正電圧（例えば、高電圧）側に接続されている陽極コンタクト（図示せず）を含んでいる。
【００２０】
図３のバックプレート構造体１６４は、絶縁性バックプレート１６２とその内部表面上にある電子放出構造体１６０とを含んでいる。バックプレート１６４は、共有された米国特許出願第０８／０８１，９１３号の中に説明されている。電子放出構造体１６０は選択的に電力供給される複数の電子放出素子１７０ａ〜１７０ｄを含んでいるが、これらの素子は選択的に励起されて電子を開放し、この電子はフェースプレート構造体１２０に向けて加速される。電子放出構造体１６０は、陰極コンタクトを介して電源２５０の低電圧側に接続されている。発光構造体１１２は電子放出構造体１６０に対して比較的高い正電圧（例えば０．４〜１０．０ｋＶ）に保たれているため、電子放出素子１７０ａ〜１７０ｄによって開放された電子は、発光構造体１１２上の対応する発光素子に向かって加速され、これによって、発光素子（例えばピクセル）が光を放出し、これがフェースプレート２１０の外側表面（例えば平坦観測表面）で観察者によって知覚される。
【００２１】
スペーサ１５０ａは、金属化ポリイミド電子フォーカス構造体１４５と、一般的にはグラファイト、ポリイミド又は金属材料製の層１２４との間に配置されたスペーサ壁１３０ａを含んでいる。スペーサ壁は、共有された米国特許出願第０８／４１４，４０８号、及び第０８／５０５，８４１号に中に説明されている。層１２４のどちらの側にも、両方とも絶縁性フェースプレート層１１０に固定された支持グリッパー又はロケータ１２２及び１２６がある。（例えば導電性の）金属層が、支持グリッパー又はロケータ及び発光構造体上に配置される。金属コンタクト１４４がスペーサ壁１３０ａの頂部に配置されて、横たわる金属層と接触する。層１２４はまたフェースプレート構造体１２０と電気的に接触する。別の金属コンタクト１４２がスペーサ壁１３０ａの底部に配置されて、陰極と接続するフォーカス金属１４５に接触する。この構成では、高電圧源２５０の正の端部がフェースプレート１２０に接続しているので、スペーサ壁１３０ａの頂部の端は高電圧レベル（例えば、４００〜１，０００ボルト）に保たれる。また高電圧源２５０の接地はバックプレート１６４に接続しているので、スペーサ壁１３０ａの底部の端は（例えば、接地に近いが電子ビーム収束素子により必要とされる±５０Ｖ間で変化する）基準電圧に保たれる。バックプレート１６４は、この構成においては「陰極」と呼ばれる。グリッパー又はロケータ１２２及び１２６はスペーサ壁１３０ａの頂部を固定又は位置決めし、また１つの実施例においてはそれらはポリイミド材料でできている。スペーサ壁１３０ａは１つの実施形態ではセラミック材料を用いて生産され、また１０¹⁰〜１０¹³Ω／ｍ²の電気抵抗を有する。
【００２２】
図３のスペーサ壁１３０ａに用いられる材料の抵抗率の温度係数（ＴＣＲ）は非ゼロである。したがって、スペーサ壁１３０ａの抵抗率は自身の温度によって変化し、特にＴＣＲが負である場合には、温度が上昇すればするほどスペーサ壁１３０ａの抵抗率はより小さくなり、したがって導電率はより増大する。ディスプレイの動作中、発光構造体１１２による電子エネルギーの吸収のために、又は環境的な影響のために、スペーサ壁１３０ａの頂部端は、（フォーカス素子１４５近傍の）底部端よりも高温になる。その結果、スペーサ壁１３０ａの頂部端はその底部端よりもわずかに導電性が高くなり、したがっていかなる温度勾配が存在しない場合よりも高い正の電圧がスペーサ壁１３０ａに沿って発生する。スペーサ壁１３０ａに沿ったこのより高い正の電圧は、近傍を通過する電子をコースから外す傾向があり、それらをスペーサ壁１３０ａに向かって不正に偏向させる。
【００２３】
したがって本発明は、スペーサ壁１３０ａの上にスペーサ電極１４０ａを含んでいる。スペーサ電極１４０ａはスペーサ壁の長さに沿って配置され、図３では断面だけが示されている。スペーサ電極１４０ａは、バックプレート構造体１６４の上方約Ｈ／４の距離に位置する。１つの実施例においては、スペーサ電極１４０ａは約４０ミクロンの幅を有し、また理にかなった製造プロセスによってスペーサ壁１３０ａの頂部にあることが可能なくらい細く生産されることが望ましい。温度勾配が存在しない場合、スペーサ壁１３０ａに沿ったしかるべき場所にある電圧にスペーサ電極１４０ａを保持するために、スペーサ電極１４０ａは電圧源に接続される。すなわち、スペーサ壁１３０ａに沿った温度勾配が存在しない場合は、スペーサ壁１３０ａの高さに沿った電圧分布は線形となる。したがって、スペーサ電極１４０ａがバックプレート１６４の上方約Ｈ／４の位置にある場合、スペーサ電極１４０ａの高さにおける電圧は（電圧源２５０から出ている）高電圧量の約１／４となる。
【００２４】
一般的に言えば、スペーサ電極１４０ａがバックプレート構造体１６４の上方Ｈ／Ｎの距離に位置する場合、１以上のＮに対して本発明のスペーサ電極１４０ａの電圧は高電圧量の１／Ｎである。スペーサ壁１３０ａに沿った温度勾配が無ければ存在するであろう電圧レベルにスペーサ電極１４０ａを保持することによって、スペーサ壁１３０ａに沿った温度誘発性抵抗勾配に起因する電圧の誤差を本発明は部分的に補正する。さらに他のいかなる電圧の摂動のメカニズムによる影響も、この電極配置及び関連する回路によって緩和できる。本発明のスペーサ電極１４０ａが温度勾配と抵抗勾配の存在に起因する電圧誤差を補正できる量については以下により詳細に説明される。
【００２５】
本発明に従って用いることができるスペーサの代りの実施形態が、「フラットパネルディスプレイにおける三次元収束構造体用スペーサロケータの設計」という名称で１９９６年７月１７日に提出され本発明の譲受人に譲渡された係属中の米国特許出願第０８／６８４，２７０号の中に説明されている。スペーサのさらに別の代りの実施形態がまた、「外側に区画されたフェース電極内にスペーサを有するフラットパネルディスプレイの構造及び製造」という名称で１９９８年３月３１に提出され本発明の譲受人に譲渡された係属中の米国特許出願第０９／０５３，２４７号の中に説明されている。上に参照した両特許出願を参考文献としてここに組み込む。
【００２６】
図４は本発明によるＦＥＤデバイスの斜視切取図を表す。この実施形態では、斜視図の中に５つの平行に並んだスペーサ壁１３０ａ〜１３０ｅが見られる。図４の素子は一定の比に拡大縮小して描かれてはいない。５つのスペーサ壁１３０ａ〜１３０ｅは数の上だけでの例である。本発明の実施形態は、５個より多い又は５個より少ないスペーサ壁を持つＦＥＤデバイスを有する応用例にも同様に適している。透視のためにフェースプレート平面１２０の切取図が表されている。バックプレート構造体１６４（明瞭にするために図４には図示せず）がスペーサ壁１３０ａ〜１３０ｅの下に位置する。
【００２７】
スペーサ壁１３０ａと対応するスペーサ電極１４０ａの側面図が障害物無しに表されている。スペーサ壁１３０ｂ〜１３０ｅに対するスペーサ電極１４０ｂ〜１４０ｅは隠れた状態でしか図示されていないが、それらは形状と構造においてスペーサ電極１４０ａに類似している。スペーサ電極１４０ａはスペーサ壁１３０ａの長さに沿ってＨ／４の高さに配置され、上方に送られて共通のノードワイヤボンド又はコンタクト１９０ａに達する。他のスペーサ壁１３０ｂ〜１３０ｅのそれぞれのスペーサ電極１４０ｂ〜１４０ｅについても同様であり、これらのスペーサ電極１４０ｂ〜１４０ｅは、ワイヤボンド１９０ｂ〜１９０ｅにそれぞれ接続する。全てのワイヤボンド１９０ａ〜１９０ｅは、全てのスペーサ電極１４０ａ〜１４０ｅに対する共通の電気的ノードを形成するフェースプレート１２０の平面内を走行する共通のワイヤ又は電極ライン１９２を介して接続されている。本発明によれば、スペーサ電極１４０ａ〜１４０ｅが維持される電圧はライン（「ノード」）１９２に接続されて、スペーサ壁１３０ａ〜１３０ｅの全てに分配される。
【００２８】
図５は、スペーサ電極１４０ａ〜１４０ｅを用いる本発明による電圧比調整システム２３０の電気図である。図３に関連して説明した高電圧源２５０は、フェースプレート構造体１２０に接続し、バックプレート構造体１６４は接地（±５０Ｖ）に接続する。図５の高電圧源２５０はまた、任意の抵抗Ｒ９を通ってノード２５４に接続する。ノード２５４は本発明の電圧比調整回路３００に接続するが、その回路３００はノード１９２に接続し、また接地２６０にも接続する。高電圧源２５０はまたフェースプレート構造体１２０にも接続して、それに高電圧を供給する。図４に関連して説明したように、また図５に示したように、ノード１９２はスペーサ壁１３０ａ〜１３０ｅのスペーサ電極１４０ａ〜１４０ｅのそれぞれに接続する。図５に示す素子１３０ａ〜１３０ｅは、スペーサ電極を含むｉ個のスペーサ壁の電気的等価物（例えば、抵抗及び容量）である。スペーサ壁の他端は、バックプレート構造体１６４に電気的に接続する。従って各スペーサ壁は、（１）高電圧源２５０、（２）（ノード１９２による）電圧調整回路、及び（３）接地（±５０Ｖ）に接続する。
【００２９】
商業的製造プロセスにおける変動のため、及び高電圧源ユニットに用いられる構成部品における変動のため、高電圧源２５０によって発生した高電圧レベルはユニットからユニットへ１０％程度変動しかねず、また同じユニット２５０内でも時間の経過につれて変動しかねない。主にそれは負荷、例えばディスプレイの白色度を伴って変動する。高電圧源２５０によって発生した高電圧レベルの変動は、それが補正されないまま放置されれば、スペーサ電極１４０ａ〜１４０ｅの理想的な電圧を変え、それによって電子の偏向を引き起こす。この理由のために、本発明の実施形態は電圧比調整回路３００を含んでいる。
【００３０】
本発明に従えば、図５の電圧比調整回路３００の目的は、ノード１９２での電圧をノード２５４での電圧で割った値が一定の比率になるように、ノード１９２での電圧を維持することである。従って回路３００はスペーサ電極の電圧を、電源電圧とスペーサ電極の平衡電圧から独立して、これらの電圧が通常変動する範囲にわたって正確に一定した比率に保持する。具体的な比率は、バックプレート構造体１６４上のスペーサ電極１４０ａ〜１４０ｅの高さによって決まる。例えばスペーサ電極１４０ａ〜１４０ｅの高さがバックプレート構造体１６４の上方約Ｈ／Ｎの距離にあれば、電圧比調整回路３００によって維持される電圧の比は約１／Ｎ（ここで、Ｎは１に等しいか又はそれより大きい）である。好ましい実施形態では、スペーサ電極１４０ａ〜１４０ｅはバックプレート構造体１６４の上方Ｈ／４の距離に位置しており、従って回路３００は、ノード１９２での電圧をノード２５４での電圧で割った比率を１／４に維持する。例えばノード２５４での高電圧が５，０００ボルトであれば、電圧比調整回路３００がスペーサ電極１４０ａ〜１４０ｅに印加する電圧は１，２５０ボルトとなる。
【００３１】
図６Ａは、本発明の第１の実施形態による電圧比調整回路３００の素子の回路図である。回路３００は２つの分圧器と、演算増幅器制御の電流シンク（例えば、トランジスタ）を含み、また分圧器の電圧を等しく保つために用いられる能動的フィードバック回路とを含んでいる。
【００３２】
図６Ａの破線のボックス１３０ａ〜１３０ｅは、ｉ個のスペーサ壁１３０ａ〜１３０ｅのための抵抗と容量を表す電気的特性ＲＷ１とＲＷ２（及びＣＷ１とＣＷ２）を表す。１つの実施形態では、ＲＷ１＋ＲＷ２の和は５００と６００メガオームの間にある。図示されるようにスペーサ壁１３０ａ〜１３０ｅはノード２５４（「高電圧ノード」）での高電圧レベルに接続し、また接地にも接続しており、それらのスペーサ電極１４０ａ〜１４０ｅはスペーサ電極ノード１９２（「スペーサ電極ノード」）に接続している。スペーサ壁１３０ａ〜１３０ｅの材料は、１０¹⁰〜１０¹³Ω／ｍ²の抵抗を有する。さらに高電圧源２５０が回路３００に接続している。電圧源２５０は電圧源２５２と、ノード２５４に接続する任意的リミッタ抵抗Ｒ９（約１ＭΩ）に直列に接続する実効抵抗２５６（約３ＭΩ）とを含んでいる。抵抗Ｒ９は任意的であり、アークを防ぐために用いられる。
【００３３】
電圧比調整回路３００は、抵抗Ｒ１と抵抗Ｒ２に接続する抵抗Ｒ１０から成る第１の分圧回路を含んでいる。抵抗Ｒ２はチューニングのために任意的に調整可能である。Ｒ２は電圧比を調整する。それは壁近傍のピクセルの白色度重心をセンタリングするために用いられて、多くのタイプの製造変数、例えば電極の高さを補正する。抵抗Ｒ１とＲ２は、１つの抵抗に結合することができる。抵抗Ｒ１０は、接地に接続するＲ２に直列に接続する抵抗Ｒ１に直列に接続するノード２５４に接続する。抵抗Ｒ２に接続していない抵抗Ｒ１のノードは、ノード３５０において演算増幅回路３１０の第１入力に接続する。１つの実施形態では、抵抗Ｒ１は演算増幅回路３１０の負の入力に接続する。電圧比調整回路３００はまた、抵抗Ｒ３に直列に接続する抵抗Ｒ１１から成る第２の分圧回路を含んでいる。抵抗Ｒ１１はノード１９２に接続し、また接地に接続する抵抗Ｒ３に直列に接続する。コンデンサＣ３は抵抗Ｒ３と並列に接続する。接地に接続していない抵抗Ｒ３のノードは、ノード３５２において演算増幅回路３１０の第２の入力に接続する。１つの実施形態では、抵抗Ｒ３は演算増幅回路３１０の正の入力に接続する。
【００３４】
図６Ａのノード２５４はまた、接地に接続するコンデンサＣ４に直列に接続する抵抗Ｒ４に接続する。コンデンサＣ４はノード１９２に接続する。任意的コンデンサＣ２は抵抗Ｒ４と並列に接続し、またノード１９２においてコンデンサＣ４に接続する。ノード１９２は、互いに直列に接続する任意的ツェナーダイオード３２０ａと３２０ｂに直列に接続する抵抗Ｒ５に接続する。能動的フィードバック回路は素子Ｒ４、Ｃ４、Ｃ２、及びＲ５を含んでいる。任意的ダイオード３２０ｂは抵抗Ｒ７に直列に接続するトランジスタ３１２に接続し、また抵抗Ｒ７は接地に接続する。直列に接続された選択的ツェナーダイオード３２５ａ〜３２５ｂは、トランジスタ３１２のソースとドレーンに並列に接続し、またいくつかのトランジスタパッケージに組み込まれる。ツェナーダイオード３２５ａと３２５ｂは、トランジスタ３１２を過度のドレーン−ソース電圧から保護するために用いられる。トランジスタ３１２のゲートは演算増幅器３１０の出力によって制御される。コンデンサＣ１は、演算増幅器３１０の負の入力３５０と演算増幅器３１０の出力との間に接続する。
【００３５】
１つの実施形態では図６Ａのトランジスタ３１２は電界効果トランジスタ（ＦＥＴ）であるが、代りにバイポーラＮＰＮトランジスタであってもよい。多くの異なった演算増幅回路を用いることが可能であるが、本発明の１つの実施例では増幅回路３１０はＦＥＴ入力（例えば、ＡＤ５４９、ＡＤ８２０）を含んでいる。さらに１つの実施例では、ダイオード３２０ａ〜３２０ｂとダイオード３２５ａ〜３２５ｂに対して２００ｖのツェナーダイオードが用いられる。トランジスタ３１２の動作範囲はゼロから４５０ｖであり、トランジスタ３１２をその動作範囲の中央に置くためにＲ４とＲ５及び複数のツェナーダイオード３２０ａ〜３２０ｂを選択するのが望ましい。
【００３６】
分圧回路内に配置された抵抗の値は、スペーサ電極ノード１９２と高電圧ノード２５４との間の望ましい電圧比によって設定される。所望の比を１／Ｎと仮定すれば、これらの値（与えられたＲ１０とＲ１１は等しい）を決定するために次の表現が用いられる：
【００３７】
【数１】

【００３８】
ここで（１／Ｎ）はやはり、バックプレート構造体１６４の上方の距離を測定したように、スペーサ電極１４０ａが置かれたスペーサ壁１３０ａに沿った高さＨの比を表す。また、Ｒ２＝０．１Ｒ１となって、１０パーセントの調整を与える。
【００３９】
より一般的な場合には、次の表現が用いられる：
【００４０】
【数２】

【００４１】
ここで、Ｖｈｖは高電圧、Ｖｅはスペーサ電極の電圧である。従って維持されるべき比は：
【００４２】
【数３】

【００４３】
となる。
【００４４】
回路３００内のＲ３の値は、演算増幅器３１０への入力をその動作範囲（「共通モード」範囲）の中心の近傍に適切に設定するように選択される。さらに、Ｒ７が、演算増幅器３１０の出力電圧を適切に、また、トランジスタ３１２のゲート・ソース間電圧が約１．０ボルトとなるように設定するように選択される。Ｒ４とＲ５の値は、トランジスタ３１２のソースとドレーン間の電圧が約２００ボルトとなるように設定される。１つの実施形態では、和Ｒ４＋Ｒ５が２５０〜５００Ｍオームの範囲にあり、また、この和は、電力を維持するためには、スペーサの抵抗（ＲＷ１とＲＷ２）に近い値又は幾分これより大きい値であるべきである。最適なツエナーダイオード３２０ａ〜３２０ｂを必要に応じて追加すれば、トランジスタ３１２の上記のソース・ドレーン間電圧を達成することができる。
【００４５】
時定数（Ｒ３×Ｃ３）は、スペーサ壁ノード１９２がサンプリングされる時間を設定する。時定数（Ｒ１×Ｃ１）は演算増幅器３１０の速度を設定する。さらに、（Ｒ１×Ｃ１）という時定数は、約１ｍｓであるべきである（Ｒ３×Ｃ３）という時定数に類似しているべきである。１つの実施形態では、スペーサ壁１３０ａの自然時定数は約１〜１０ｍｓであり、従って、トランジスタ３１２はフェースプレート電圧が急速に変化する際に飽和するので、演算増幅器３１０とトランジスタ３１２の反応はスペーサ壁３１０ａ〜３１０ｅの反応時間よりはるかに速くなければならず、上記の時定数を選択される。Ｃ２とＣ４は任意的であることが理解されよう。
【００４６】
最後に、コンデンサスペースＣ２とＣ４は、所望の電圧比に基づいて次式が成り立つように選択される：
【００４７】
【数４】

【００４８】
（１／Ｎ）という比が０．２５である特定の構成では、トランジスタ３１２が４５０ｖＦＥＴデバイス、Ｒ１が５７５Ｋオーム、Ｒ２が２５Ｋオーム、Ｒ３が１Ｍオームであり、Ｒ４が１７５Ｍオーム、Ｒ５が２００Ｍオーム、Ｒ７が３５０Ｋオーム、Ｒ１０が１Ｇオーム、Ｒ１１が１Ｇオームである。壁（ＣＷ１とＣＷ２）の容量を含めると、上記の式は次にようになる：
【００４９】
【数５】

【００５０】
スペーサ自身の容量はその形状による正しい比を有する。Ｃ２とＣ４は、接続用リード線などのあらゆる寄生容量を補正し、また、上記の要領の平衡を取るために用いられる。
【００５１】
回路３００は、電流のシンクがトランジスタ３１２と抵抗Ｒ７を含むようにする演算増幅器制御式の電流シンクを実現している。動作中は、回路３００はスペーサ電極ノード１９２と高電圧ノード２５４の選択された電圧比（例えば０．２５）を維持するように動作する。ノード３５０と３５２の電圧はほぼ等しくなるように保たれている。ノード３５０（負の入力部）の電圧が（例えば、高電圧源２５０が過大電圧を出力するため）あまり高くなりすぎると、演算増幅器３１０は出力電圧が降下して、これではトランジスタ３１２は部分的にしかオフしない。これは抵抗Ｒ５（及びトランジスタ３１２）を流れる電流が減少するように作用し、このためスペーサ電極ノード１９２の電圧が上がる。これがノード３５２に印加される電圧を適切な値だけ上昇させてノード３５０における電圧上昇を補償する。逆に、ノード３５０（負の入力部）における電圧が（例えば、高電圧源２５０がほとんど電圧を出力しないため）ノード３５２における電圧に対して減少すると、演算増幅器３１０の出力電圧が増し、これがトランジスタ３１２をより強くオンする働きをする。これが抵抗Ｒ５（及びトランジスタ３１２）を流れる電流を増し、これがスペーサ電極ノード１９２における電圧を減少させる。これがノード３５２に印加される電圧を適当な値だけ現象させて、ノード３５０における電圧降下を補償する。
【００５２】
図６Ｂに本発明の電圧調整回路の第２の実施形態３００’を示す。
【００５３】
図７に、高電圧レベルのほぼ１／４に等しい電圧に保たれているスペーサ電極を適用した図３のスペーサ壁１３０ａの高さに（陰極すなわちバックプレート構造体１６４からフェースプレート構造体１２０）沿った電圧のグラフを示す。この実施例では、スペーサ電極１４０ａは、バックプレート構造体１６４の上から、スペーサ壁１３０ａの高さＨのほぼ１／４の位置にある。この位置は点４２０で示されている。直線４１０は、ゼロボルト（陰極）からフェースプレート１２０における高電圧電源２５０の高電圧源までのスペーサ壁１３０ａの全長にわたる理想的な電圧を表している。
【００５４】
曲線４１４は、熱勾配が存在する場合に、電圧比調整回路３００によってバックプレート構造体１６４から高電圧の値の１／４に保たれているスペーサ電極１４０ａの位置までのスペーサ壁１３０ａに沿った電圧分布を表している。曲線４１２は、スペーサ電極１４０ａから電圧比調整回路３００によって高電圧レベルに維持されているフェースプレート構造体１２０（熱勾配が存在する場合）までスペーサ壁１３０ａに沿った電圧分布を表している。曲線４１４と４１２は点４２０で分離されている。図７に示すように、曲線４１４と４１２は双方が、スペーサ壁１３０ａに沿った温度勾配によって理想的な電圧曲線４１０より正の電圧となっている。
【００５５】
図８にバックプレート構造体１６４からフェースプレート構造体１２０までのスペーサ壁１３０ａの全長にわたる電圧誤差曲線４６４と４６２を示す。曲線４６４と４６２は双方共が双極線形状をしている。曲線４６４は曲線４１４の理想的な直線４１０から見た電圧誤差を表している。曲線４６２は曲線４１２の理想的な直線４１０から見た電圧誤差を表している。曲線４６４と４６２の下の領域は、補正電圧を持つスペーサ電極１３０ａ無しの場合の電圧誤差分布グラフの下の領域より小さい。
【００５６】
本発明によると、スペーサ電極無しのスペーサ壁の場合と比較して合計電圧誤差が減少するだけでなく、電子がほとんどの時間にわたって存在する領域内にほとんど存在する電圧誤差がかなり減少する。例えば、バックプレート構造体１６４から放出された電子は底部から発してフェースプレート構造体１２０に向かって加速されることが理解されよう。これらの電子は低速で始め、したがってほとんどの時間（例えば半分以上）を費やして長さ４７２を、例えばバックプレート構造体１６４からバックプレート構造体１６４の上１／４Ｈのところにあるスペーサ電極１４０ａまで走行する。これらの電子は長さ４７４を、例えばスペーサ電極１４０ａとフェースプレート構造体１２０の間で自身の飛行の残余を費やして、フェースプレート構造体１２０の向かって徐々に加速される。
【００５７】
したがって、スペーサ電極１４０ａに印加された補正電圧の影響を最大化するために、スペーサ電極１４０ａは、電子がその時間の大半を費やす空間領域内に置かれる。言い換えれば、電子は、スペーサ電極１４０ａがスペーサ壁１３０ａの高さＨの下側１／４以内に位置していればそれをより多く「見る」。この理由によって、スペーサ電極１３０ａは、ある好ましい実施形態では、バックプレート構造体１６４の上から距離Ｈの１／４のところに置かれる。その結果、図８の曲線４６２が曲線４６４上の大きい方の誤差を表している間は、電子はこの空間領域４７４を非常に迅速に走行する。その場合でも、誤差曲線４６２の下の領域は、スペーサ電極１４０ａを置かなかった場合の領域よりも小さい。その一方では、電子は領域４７２とこの領域中では非常に遅く走行し、誤差曲線４６４の下の領域は、スペーサ電極１４０ａを置かなかった場合の領域よりはるかに小さい。要約すれば、電圧誤差分布４７２は、電子がその時間のほとんどを費やす領域では最小である。
【００５８】
スペーサ電圧調整回路の追加機能
スペーサ壁が存在すると、帯電勾配や熱勾配がなくても近傍の電子ビームが偏向することがある。この偏向はスペーサの物理的端とフェースプレート及び陰極の「実効的な電気的端」との間の不完全な整合のためである。このフェースプレートと陰極は完全な平面ではなく、その構造体（フェースプレート上は蛍光体とポリイミドがあり、電子ビームは陰極上に収束する）によって、デバイスの電界という点から見たその表面の実効的な位置が変化する。しかしながら、スペーサの電気的端は物理的端とほとんど正確に並んでいる。スペーサと表面の電気的端が整合しないとその結果、スペーサ近傍のピクセルが電子ビーム偏向する。これはいくつかの方法で補償できるが、本発明による回路３００は、薄型ＣＲＴディスプレイデバイスが完全に組み立てられた後で作成できるので非常に便利に調整できる。
【００５９】
陰極構造体とフェースプレート構造体の高さ及び形状の製造変動によって、（電気的端の不整合による）内蔵ピクセルの偏向がディスプレイ毎に幾分変化するが、１つのディプレイ内の変化の方が制御しやすい。電極電圧対フェースプレート電圧の比は、スペーサ上の電極の高さ比と公称では同じであるが、各個別の薄型ＣＲＴディスプレイデバイスで調整して、スペーサにおける電圧誤差を低く抑え、これで、この特定のデバイスにおける電気的端の不整合を最も良好に補償することができる。適切に調整すると、隣接するピクセル同士の白色度の平均中心を、「ウオールハイド（ｗａｌｌ−ｈｉｄｅ）」制御ノブとして機能する可変抵抗Ｒ２の設定を変化させることによって実際に作成される。
【００６０】
熱勾配によって引き起こされた電圧誤差の他に、迷走電子の衝撃の結果としてスペーサに電圧誤差が発生する。これらの電子は、陰極からの電子ビームがフェースプレートに当たると発生する二次電子だけでなくフェースプレートからラザフォード発散する陰極からの電子でもある。電子が当たると、スペーサ材料は一般的にいくらかの二次電子を放出する。この放出される電子の数はその表面の材料特性並びにその表面に当たる電子の衝撃角度及びエネルギによって異なる。正味で非ゼロの数の電子がスペーサに与えられたり取り去られたりすると、スペーサは充電する。この帯電によってスペーサに電圧誤差が発生するが、この電圧誤差は一般にスペーサの中心近傍で最大となるが、複雑な帯電プロセスのために熱勾配による誤差が持つ単純な双曲線形態とはならない。熱勾配電圧誤差の場合のように、本発明の回路３００は、スペーサ上の電極のところ及びその近傍における電圧誤差を最小化することによって偏向を抑えることができる。
【００６１】
熱勾配誤差とは異なって、スペーサの帯電は速い時間尺度（１００秒に対して１００ミリ秒）で発生する。この理由は、薄型ＣＲＴが動作する仕方にある。個々の行のピクセルは、ディスプレイの頂部から始めて順に点灯して底部に移動し、１秒に最大で１２０回シーケンス６０を繰り返す。スペーサは、自身の周りにある数行のピクセルが点灯すると充電され、これらのピクセルがオフされると放電する。電荷は、抵抗性のスペーサが１〜１０ミリ秒の時間尺度で導通させることによって除去される。スペーサの抵抗値を減少させてこの電荷をより迅速に除去することはできないが、その理由は、そうするとスペーサの消費電力が増すからである。しかしながら、この回路は、帯電に対するその動的な反応を最適化されれば、壁を迅速に放電させることができる。
【００６２】
本発明による回路３００は、あらゆる時間尺度において、ある固定されたパーセンテージのフェースプレート電圧値にスペーサ電極を保つのが理想的である。これで、共通電極の近傍にあるスペーサは充電されるのと同じ速度で放電される。これでもなお、ある程度電荷誘導された電極端とスペーサ端があるが、その電荷は非常に少ない。しかしながら、十分に高速の回路を作成することはコスト、サイズ及び消費電力の要件という点から現実的ではない。この現行の回路設計では、反応時間（Ｒ１×Ｃ１とＲ３×Ｃ３）をあまり速く設定するとその出力段が飽和する。
【００６３】
良好な代替例は、電極をコンデンサに接続することによって電極に対して電圧上昇を保つように回路を調整し、また、次のスペーサの周りの行が点灯する前にこのコンデンサを放電するように回路を調整するというものである。このコンデンサは動作にはなんら電力を消費せず、また、設計次第では、スペーサ自身が、外部コンデンサ（Ｃ２とＣ４）が実際にはまったく必要ないように一緒に母線付けすると、十分な真性容量（ＣＷ１とＣＷ２）を有することがある。
【００６４】
本発明による回路３００は、コンデンサを迅速に放電するためには、電荷パルスがこれらのスペーサの内のどれかに当たると電極接続部における急速な電圧変化に対して正確に反応する必要がある。この電荷は、スペーサに当たると、急速な（１００ミリ秒）電圧変化をもたらす。電荷は母線付け接続部を通って電荷が当たったスペーサ上の電極から他のスペーサにまで伝達される。これによって、電荷が当たったスペーサ上の電圧上昇が減少し、これによって電極ビームの偏向が抑えられる。しかしながら、他のスペーサには幾分かの電荷が残り、これが次に、電極位置から移行して離れる。ディスプレイ上の次の壁の周りの領域が点灯する前の期間の間、回路は、電極の電圧を正しい（ゼロビーム変位）値にもどすに十分なだけトランジスタ電流を増減させることによってスペーサに対して電荷除去又は電荷付加を実行しなければならない。
【００６５】
事実、直前のスペーサに電荷が当たった後で、しかも回路が十分反応する以前に、この回路はこの値を少し越えた値にまで電圧を押し上げて、電極から逃げてスペーサ上に移行した電荷を埋め合わせなければならない。このタイプの反応を実際に遂行するために、回路３００のコンポーネントの値は、それが正しい「固有周波数」と「減衰係数」を有するように調整される。これらの値は回路の時定数（Ｒ１×Ｃ１及びＲ３×Ｃ３）と全体利得によって設定されるが、Ｒ７の値で制御すると最も便利である。我々の現行の設計の場合、時定数を０．２５に減少させ、利得を２．５に設定するのが最適であることが分かっている。
【００６６】
本発明による好ましい実施形態では、ＦＥＤデバイスにおける温度誘発された（及び他の）電子偏向を補償するために用いられるスペーサ電極の電圧を調整する電圧比調整回路が以上のように説明されている。本発明を特定の実施形態を参照して説明したが、本発明をこのような実施形態に限られるべきではなく、以下の請求の範囲に従って解釈すべきであることを理解すべきである。
【図面の簡単な説明】
【図１】スペーサ壁、フェースプレート構造体及びバックプレート構造体を示す先行技術によるＦＥＤデバイスの断面図である。
【図２Ａ】バックプレート構造体の上で測定された図１のスペーサ壁の高さ（例えば距離）に沿った抵抗勾配と温度勾配を示すグラフである。
【図２Ｂ】バックプレート構造体の上で測定された図１のスペーサ壁の高さ（例えば距離）に沿った実際の電圧と理想的な電圧を示すグラフである。
【図２Ｃ】図２Ｂの電圧と理想的な電圧間の図１に示すスペーサ壁の高さ（例えば距離）に沿った電圧誤差を示すグラフである。
【図３】電極が配置されたスペーサ壁を示す本発明の１実施形態によるＦＥＤデバイスの断面図である。
【図４】本発明のある実施形態による（電極付きの）複数のスペーサ壁を示す斜視裁断図である。
【図５】フェースプレート構造体の高電圧に対するスペーサ電極に沿った電圧比を調整する本発明による電圧比調整システムの論理的ブロック図である。
【図６Ａ】本発明の第１の実施形態による電圧比調整システムの電圧比調整回路の概略回路図である。
【図６Ｂ】本発明の第２の実施形態による電圧比調整システムの電圧比調整回路の概略回路図である。
【図７】本発明による図３のスペーサ壁の高さに沿った実際の電圧と理想的な電圧を示すグラフである。
【図８】本発明による図３のスペーサ壁の高さに沿った実際の電圧と理想的な電圧間の電圧誤差を示すグラフである。

Claims

高電圧電源からの高電圧を受け取るように接続された第１の分圧回路であり、第１の分圧を演算増幅回路の第１の入力に出力する、前記第１の分圧回路と；
ディスプレイユニット内のスペーサのスペーサ電極の電圧を受け取るように接続された第２の分圧回路であり、第２の分圧を前記演算増幅回路の第２の入力に出力する、前記第２の分圧回路と；
前記高電圧電源の前記高電圧の上昇に反応して前記演算増幅器の前記第２の入力の電圧を上昇させるための第１の出力状態を発生することと、前記高電圧電源の前記高電圧の減少に反応して前記演算増幅器の前記第２の入力の電圧を減少させるための第２の出力状態を発生させることによって、前記スペーサ電極と前記高電圧との電圧比を維持する前記演算増幅回路と；
を備える電圧比調整回路。
前記電圧比が約０．２５である、請求項１に記載の電圧比調整回路。
前記高電圧が約４００〜約１０，０００ボルトの範囲にある、請求項１に記載の電圧比調整回路。
前記演算増幅回路の出力によって制御されるトランジスタ回路であり、前記トランジスタ回路は第１の抵抗を介して接地に接続されており、また、前記スペーサ電極の前記電圧に第２の抵抗を介して接続されており、前記トランジスタは、前記第１と前記第２の抵抗を介して、接地に流れる電流を前記第１の出力状態に反応して制限し、また、前記第１と前記第２の抵抗を介して接地に流れる電流を前記第２の出力状態に反応して減衰させる前記トランジスタ回路をさらに備える、請求項１に記載の電圧比調整回路。
前記第１の分圧回路が、前記演算増幅器の前記第１の入力と接地間に接続された第１の抵抗と第２の抵抗を備え、また、前記第２の分圧回路が、前記演算増幅回路の前記第２の入力と接地間に接続された第３の抵抗を備える、請求項１に記載の電圧比調整回路。
フェースプレートとベースプレート間に接続された高電圧電源であり、前記フェースプレートと前記ベースプレートが距離Ｈだけ分離している、前記高電圧電源と；
前記フェースプレートと前記ベースプレート間に接続されたスペーサであり、前記スペーサには、前記スペーサに沿った温度勾配によって引き起こされた電子偏向を補償するスペーサ電極が配置されている、前記スペーサと；
前記高電圧電源からの高電圧を受け取るように接続され、また、前記スペーサ電極と基準電圧に接続された電圧調整回路であり、前記電圧調整回路は、前記高電圧電源の電圧変動に反応して、前記スペーサ電極の電圧と前記高電圧との電圧比を維持する、前記電圧調整回路と；
を備える、電界放出ディスプレイデバイス用の電圧比調整システム。
前記電圧比が約０．２５であり、また、前記スペーサ電極が、前記ベースプレートの上約Ｈ／４の高さにある前記スペーサのところに置かれる、請求項６に記載の電圧比調整システム。
前記スペーサ電極が前記ベースプレートの上Ｈ／Ｎの高さに配置され；
前記電圧調整回路が、基準電圧としての接地に接続されており、前記電圧調整回路が、前記高電圧電源の前記電圧変動に反応して、前記スペーサ電極の前記電圧と前記高電圧の電圧比１／Ｎを維持する；
請求項６に記載の電圧比調整システム。
前記値Ｎが４である、請求項８に記載の電圧比調整システム。
前記電圧調整回路が：
前記高電圧電源からの前記高電圧を受け取るように接続された第１の分圧回路であり、第１の分圧を演算増幅回路の第１の入力に出力する、前記第１の分圧回路と；
前記スペーサ電極からの前記電圧を受け取るように接続された第２の分圧回路であり、第２の分圧を前記演算増幅回路の第２の入力に出力する、前記第２の分圧回路と；
前記高電圧電源の前記高電圧の上昇に反応して前記演算増幅器の前記第２の入力の電圧を増加させるための第１の出力状態を発生することと、前記高電圧電源の前記高電圧の減少に反応して前記演算増幅器の前記第２の入力の電圧を減少させるための第２の出力状態を発生することによって、前記スペーサ電極の前記電圧と前記高電圧の前記電圧比を維持する前記演算増幅回路と；
を備える、請求項６又は９に記載の電圧比調整システム。
前記第１の分圧回路が、前記演算増幅器と前記基準電圧間に接続された第１の抵抗と第２の抵抗を備え、また、前記第２の分圧回路が、前記演算増幅回路と前記基準回路間で接続された第３の抵抗を備える、請求項７又は１０に記載の電圧比調整システム。
前記電圧スペーサ電極と前記高電圧の前記電圧比が［（Ｒ１＋Ｒ２）／Ｒ３］に等しい、請求項５又は１１に記載の電圧比調整システム。
前記演算増幅回路の出力によって制御されるトランジスタ回路であり、前記トランジスタ回路が、第１の抵抗を介して前記基準電圧に接続され、また、第２の抵抗を介して前記スペーサ電極の前記電圧に接続されており、前記トランジスタが、前記第１の出力状態に反応して前記第１と前記第２の抵抗を介して前記基準電圧への電流を制限し、また、前記第２の出力状態に反応して、前記第１と前記第２の抵抗を介して、前記基準電圧への電流を減衰させる、前記トランジスタ回路をさらに備える、請求項１０に記載の電圧比調整システム。
前記トランジスタ回路が電界効果トランジスタ（ＦＥＴ）である、請求項１又は１３に記載の電圧比調整システム。
前記トランジスタ回路がバイポーラＮＰＮトランジスタである、請求項１又は１３に記載の電圧比調整システム。
フェースプレートと；
複数の電子エミッタを有する陰極構造体を含むバックプレートと；
電界放出ディスプレイと一緒に配置されたスペーサシステムであり、前記スペーサシステムが複数のスペーサ壁を含む、前記スペーサシステムと；
前記複数のスペーサ壁の内の少なくとも１つに接続されて、前記複数のスペーサ壁の表面に沿った熱勾配と電気的勾配の影響を調整し、これによって、前記電界放出ディスプレイ中の前記スペーサ壁による電子偏向を抑制する電圧調整システムと；
を備える電界放出ディスプレイ。
前記電圧調整システムが：
高電圧源からの高電圧を受け取るように接続された第１の分圧回路であり、演算増幅回路の第１の入力に第１の分圧を出力する、前記第１の分圧回路と；
前記少なくとも１つのスペーサのスペーサ電極の電圧を受け取るように接続された第２の分圧回路であり、前記演算増幅回路の第２の入力に第２の分圧を出力する、前記第２の分圧回路と；
前記高電圧電源の前記高電圧の上昇に反応して前記演算増幅器の前記第２の入力の電圧を増加させるための第１の出力状態を発生し、また、前記高電圧電源の前記高電圧の減少に反応して前記演算増幅器の前記第２の入力の電圧を減少させるための第２の出力状態を発生することによって、前記スペーサ電極の前記電圧と前記高電圧との電圧比を維持する前記演算増幅回路と；
を備える、請求項１６に記載の電界放出ディスプレイ。