JP3969928B2 - 位相ロック状態検出装置及び情報処理装置 - Google Patents
位相ロック状態検出装置及び情報処理装置 Download PDFInfo
- Publication number
- JP3969928B2 JP3969928B2 JP2000113932A JP2000113932A JP3969928B2 JP 3969928 B2 JP3969928 B2 JP 3969928B2 JP 2000113932 A JP2000113932 A JP 2000113932A JP 2000113932 A JP2000113932 A JP 2000113932A JP 3969928 B2 JP3969928 B2 JP 3969928B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- phase
- processing
- information
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 40
- 230000010365 information processing Effects 0.000 title claims description 22
- 238000012545 processing Methods 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 33
- 230000008859 change Effects 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 84
- 238000010586 diagram Methods 0.000 description 18
- 230000005236 sound signal Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000003708 edge detection Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、位相ロック状態検出装置及び情報処理装置の技術分野に属し、より詳細には、いわゆるフェイズロックループ（ＰＬＬ（Phase Locked Loop）回路）により位相制御される信号が位相ロック状態となっているか否かを検出する位相ロック状態検出装置及び当該位相ロック状態検出装置を含む情報処理装置の技術分野に属する。
【０００２】
【従来の技術】
近年、いわゆるＣＤ（Compact Disc）等から音楽情報を再生する情報再生装置と当該再生された音楽情報を増幅して出力するアンプとをシリアルバス等のバスにより直接接続し、再生された音楽情報を当該アンプを介して外部に出力する構成のオーディオシステムが一般化しつつある。
【０００３】
ここで、上記したような構成のオーディオシステム内のアンプにおいては、再生された音楽情報と共に伝送されてくる時間情報に基づいて基準クロック信号を生成し、これに基づいて当該アンプにおける再生処理に用いる処理クロック信号を位相ロック状態（当該基準クロック信号の位相と当該処理クロック信号の位相とが正確に一致した状態をいう。以下、同じ。）とし、この状態を維持している当該処理クロック信号を用いて必要な再生処理を行う構成となっている。
【０００４】
そして、このように構成することで、情報再生装置とアンプとの間でデータ伝送における整合性（時間情報の整合性等）が正確に取れることとなり、当該再生された音楽情報を伝送しつつその場で増幅して出力するといった処理が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の上記バスでは、その種類によっては、当該バスに新たに情報処理装置が接続された場合、又はいままで接続されていた情報処理装置が当該バスから切り離された場合において、そのバスに接続されている情報処理装置を一時的に初期化し、その後に新たに接続態様（例えば、バス内における情報伝送のための情報処理装置番号又は当該バスに接続されている情報処理装置を当該バスを用いた情報伝送について統括的に制御する一の情報処理装置の設定等）を設定し直す初期化処理を行う場合がある。
【０００６】
ここで、この初期化処理には、バスの種類によっては、当該バスに接続されている情報処理装置における全ての接続態様を更新するための長時間を要する初期化処理（以下、ロングバスリセットと称する。）と、当該ロングバスリセットと同様の初期化処理を行う短時間の初期化処理（以下、ショートバスリセットと称する。）と、がある場合がある。
【０００７】
一方、これらの初期化処理は、たとえ上記アンプにおいて再生処理を実行中であっても新たに情報処理装置が接続された場合等には発生するので、その場合には、当該再生処理中の音楽情報が一時的に途切れてしまう場合があるという問題点があった。
【０００８】
そこで、本発明は、上記の問題点に鑑みて為されたもので、その課題は、バスに接続されている情報処理装置において情報処理を実行中に上述した初期化処理が開始された場合に、当該情報処理装置において位相ロック状態が解消されたか否かを正確に検出すると共に当該情報処理の中断を最小限に留めることが可能な位相ロック状態検出装置及び当該位相ロック状態検出装置を含む情報処理装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、フェイズロックループにより生成され情報処理に用いられる処理クロック信号の基準クロック信号に対する位相ロック状態を検出する位相ロック状態検出装置において、前記基準クロック信号が、前記処理クロック信号の位相を前記フェイズロックループにより制御する際の基準となる基準クロック信号であり、更に前記処理クロック信号の周波数の変化の急峻性が、前記基準クロック信号の周波数の変化の急峻性よりも緩いものであると共に、前記処理クロック信号の周波数の変化を検出し、検出信号を生成するエッジカウンタ等の検出手段と、前記処理クロック信号が前記基準クロック信号に対して位相ロック状態となった後、前記生成された検出信号に基づいて当該位相ロック状態が解消されたことを判定するＣＰＵ等の判定手段と、を備える。
【００１０】
上記の課題を解決するために、請求項３に記載の発明は、請求項１又は２に記載の位相ロック状態検出装置と、前記基準クロック信号と前記処理クロック信号との位相差を検出し位相差信号を出力すると共に前記フェイズロックループに含まれる位相比較器等の位相比較手段と、前記出力された位相差信号に対して予め設定されたフィルタ処理を施しフィルタ信号を出力すると共に前記フェイズロックループに含まれるループフィルタ等のフィルタ手段と、前記出力されたフィルタ信号に基づいて発振クロック信号を生成すると共に前記フェイズロックループに含まれるＶＣＯ（ Voltage Controlled Oscillator ）等の生成手段と、前記生成された発振クロック信号を分周して前記処理クロック信号を生成し、前記位相ロック状態検出装置及び前記位相比較手段に出力すると共に前記フェイズロックループに含まれる分周器等の分周手段と、前記位相ロック状態検出装置における判定結果に基づき、前記基準クロック信号に対して位相ロック状態となった前記処理クロック信号を用いて情報処理を行うＤ／Ａコンバータ等の処理手段と、を備える。
【００２２】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面に基づいて説明する。
【００２３】
なお、以下に説明する実施の形態は、複数の情報機器（例えば、パーソナルコンピュータ、デジタルビデオカメラ又はＭＤ（Mini Disk）プレーヤ等）を含む種々の電気製品間でシリアルバスを介してリアルタイムに相互に情報を伝送するための新たな規格として近年策定された、いわゆるＩＥＥＥ１３９４規格（正式名称は、「IEEE（Institute of Electrical and Electronic Engineers）Std.1394-1995 IEEE Standard for a High Performance Serial Bus」である。）に準拠しつつ、ＤＶＤ等の情報記録媒体から音楽情報を再生する情報再生装置（以下、プレーヤと称する。）と、当該再生された音楽情報を増幅し外部に出力するアンプと、を接続して構成される音楽情報再生システムにおいて、当該アンプ内における増幅等の処理の基準となる処理クロック信号が位相ロック状態となっているか否かを検出する場合について本発明を適用した場合の実施の形態である。
（Ｉ）ＩＥＥＥ１３９４規格の概要
始めに、実施形態を説明する前に、本発明に係る上記ＩＥＥＥ１３９４規格（以下、単にシリアルバス規格と称する。）に基づいたシリアルバスによる情報伝送について一般的に説明する。
【００２４】
このシリアルバス規格においては、複数の情報機器（以下、単にノードと称する。）間をシリアルバスにより接続し、これら各ノード間で複数チャンネル分（当該シリアルバス規格においては、シリアルバスで接続されている系内では最大で６３個の異なるチャンネルを用いて情報伝送できることが規格化されている。）の情報伝送を時分割的に実行するように規格化されている。
【００２５】
ここで、シリアルバス規格においては、既にシリアルバスで相互に接続されている情報機器群に新たに他の情報機器を接続する場合（すなわち、バス接続時）又は上記情報機器群から一の情報機器の接続を取り外す場合（すなわち、バス開放時）においては、いわゆるバスリセット（その所要時間は当該シリアルバス規格においては１６７μ秒とされている。）と称されるシリアルバスの初期化が実行されることが規格化されている。そして、当該バスリセットに伴って以下の処理が実行され、新たな接続形態（以下、当該接続形態をトポロジと称する。）が構築される。
（１）バスリセットの発生に伴い、当該バスリセットの発生を検出したノード（すなわち、新たに情報機器が接続されたノード又はそれまでの接続が切り離されたノード）がシリアルバスに接続されている全てのノードに対してバスリセットが発生したことを示すバスリセット信号を送出する。
（２）次に、バスリセット後、各ノードをツリー上に接続するためのツリー識別を行う。そして、当該接続されたツリーの頂点に位置するノードをルートノードとして認識する。
（３）次に、認識されたルートノードが、各ノードをツリー系内で識別するための各ノード毎に固有の識別番号（ＩＤ番号）を当該各ノードに認識させる。
（４）次に、当該形成されたツリー内にある全てのノードの通信状態（具体的には、各ノードの使用チャンネル及び後述する伝送占有時間）を管理し、他のノードが識別可能に表示するノードであるＩＲＭ（Isochronous Resource Manager）ノードを設定する。
（５）最後に、全てのノードの情報伝送状態を統括するノードであるバスマネージャノードを設定する。
【００２６】
以上の五段階の処理を経て、バスリセット後の新たなトポロジが構築される。
【００２７】
そして、トポロジの構築後に実際に情報を伝送する場合には、当該情報の伝送を開始しようとするノードである伝送ノードは、上記ＩＲＭノードに対して現在の他のノードにおける通信状態を照会し、自己が使用したいチャンネル及び伝送占有時間が使用可能であるならば、当該伝送ノードは情報を伝送する権利を獲得し情報伝送を開始する。
【００２８】
なお、相互に接続されたシリアルバスにおいて、情報の伝送中に上記バスの開放又はバスの接続が起こったことによりバスリセットが発生すると、当該バスリセット後において、各ノードは、夫々がバスリセット前に使用していたチャンネル及び伝送占有時間を継続して使用できることが規格化されている。
【００２９】
次に、上記伝送占有時間について略説する。
【００３０】
シリアルバス規格においては、各ノードからの情報はアイソクロナスサイクルと称される情報単位毎に纏められて送信される。このアイソクロナスサイクルには、他のアイソクロナスサイクル内に含まれる情報と同期して伝送される情報が含まれるアイソクロナス伝送領域と、他の情報とは無関係に非同期で伝送される情報が含まれるアシンクロナス伝送領域とが含まれている。そして、このアイソクロナス伝送領域内の情報が異なったチャンネル毎に時分割されており、夫々のチャンネル毎に異なった情報が伝送される。
【００３１】
このとき、当該アイソクロナス伝送領域においては、一のアイソクロナスサイクル（その長さは１２５μsecであることが規格化されている。）内におけるアイソクロナス伝送領域の長さが最大で１００μsecであることが規格化されており、従って、一のアイソクロナス伝送領域内の各チャンネルに割り当てられる情報がその伝送に占有する時間の合計も１００μsec以下とする必要がある。この時、当該一のチャンネルがアイソクロナスサイクル内で占有する伝送時間が上記伝送占有時間である。なお、この伝送占有時間は、場合によってはシリアルバスの使用帯域と称されることもあり、また、シリアルバスの使用容量と称される場合もある。また、一のアイソクロナスサイクル内において、アイソクロナス伝送領域の長さが１００μsec未満（零の場合も含む。）であるときは、当該アイソクロナス伝送領域以外のアイソクロナスサイクル内の領域は専らアシンクロナス伝送領域として用いられる。
【００３２】
次に、シリアルバス規格における実際の伝送形態について図１乃至図６を用いて一般的に説明する。
【００３３】
なお、図１は当該シリアルバス規格におけるトポロジの一形態を例示する図であり、図２はシリアルバス上の伝送形態を例示する図であり、図３はアイソクロナスサイクルの構成を示す図であり、図４はＣＩＰ（Common Isochronous Packet）ヘッダの構成を示す図であり、図５は実際の伝送形態を示す図であり、図６はバスリセット後の情報伝送を説明する図である。
【００３４】
上記シリアルバス規格においては、各ノードの接続時の設定が全て自動で行なわれ、更に電源を断にすることなく新たなノードを接続することが可能となっている。
【００３５】
一方、情報伝送の形態については、１００Ｍbps乃至４００Ｍbpsの範囲で高速伝送が可能であり、更にリアルタイム伝送、双方向伝送及び多チャンネル伝送により多種の情報を伝送することが可能となっている。
【００３６】
また、各ノードの接続の形態については、図１（ａ）に示すように、例えば、パーソナルコンピュータＰＣをルートノード（上述したように、ツリー状トポロジにおける頂点のノード）として、ＣＤプレーヤＣＰ、ＭＤプレーヤＭＰ、デジタルビデオカメラＤＶＣ、プリンタＰＲ、ＬＤ（LASER Disc）プレーヤＬＰ、冷蔵庫ＲＧ、チューナＴ、スピーカＳＰ、アンプＡＰ、テレビジョン装置ＴＶ、ビデオテープレコーダＶＴ、炊飯器ＲＣ、エアコンディショナＡＣ及び洗濯機Ｗ等の種々の電気製品をバスとしてのシリアルバスＢにより接続し、これらをパーソナルコンピュータＰＣにより統括して制御することが可能となっている。
【００３７】
ここで、当該シリアルバス規格においては、一つの系（シリアルバスでツリー状に接続されている系）の中に含むことが可能な電気製品（上記ノードに相当する。）の数は最大で６３個であり、更に、一つの系の中に二つのノード間の接続を最大で１６個まで含ませることができる。なお、当該一つの系内で複数のノードＮＤを図１（ｂ）に示すようにループ状に接続することは規格上禁止されている。
【００３８】
次に、実際の伝送形態についてより具体的に説明する。
【００３９】
始めに、図２（ａ）に示すように、デジタルビデオカメラＤＶＣ、ビデオテープレコーダＶＴ、パーソナルコンピュータＰＣ及び放送受信用のセットトップボックス（Set Top Box）ＳＢが夫々ノードとして相互にシリアルバスＢにより接続され、情報伝送を行っているとする。より具体的には、デジタルビデオカメラＤＶＣからはビデオデータを、ビデオテープレコーダＶＴからは所定の制御コマンドを、パーソナルコンピュータＰＣからは同様に他の機器を制御するための制御コマンドを、セットトップボックスＳＢからは受信した放送電波に含まれていた画像データ（ＭＰＥＧ（Moving Picture Expert Group）規格により圧縮されたＭＰＥＧデータ等）を、夫々シリアルバスＢ上に送出しているとする。
【００４０】
この場合、シリアルバスＢ上における送出された各情報の伝送形態としては、図２（ｂ）上から三段目に示すように、夫々のノードからの情報が、シリアルバスＢ上を時分割的に夫々占有しつつ伝送される。そして、各情報は、１２５μsecの長さを有するシリアルバスＢ上の同期単位である上記アイソクロナスサイクルＩＣ内に挿入されて伝送される。
【００４１】
次に、上記アイソクロナスサイクルＩＣ内のデータ構造について、図３及び図４を用いて説明する。
【００４２】
図３に示すように、アイソクロナスサイクルＩＣは、全てのノードの基準時刻を合わせるためにアイソクロナスサイクルＩＣの先頭に常に挿入されるサイクルスタートパケットＣＳＰと、複数チャンネル分のアイソクロナスパケットＩＰにより構成され、時間的に同期した情報が夫々のアイソクロナスパケットＩＰに含まれることにより構成されているアイソクロナス伝送領域ＩＣＴと、非同期の情報（例えば、種々の制御情報及び当該各制御情報に対応する応答情報等）が含まれているアシンクロナス伝送領域ＡＣＴと、により構成されている。
【００４３】
ここで、上記サイクルスタートパケットＣＳＰは通常上記ルートノードから出力されることとされているので、上記いずれかのバスリセットが発生し当該ルートノートが他のノード上に設定変更されると、当該サイクルスタートパケットＣＳＰを出力するノードも変更されることとなる。
【００４４】
また、各アイソクロナス伝送領域ＩＣＴの最後尾及びアシンクロナス伝送領域ＡＣＴの最後尾には、一のアイソクロナス伝送領域ＩＣＴの終了又は一のアシンクロナス伝送領域ＡＣＴの終了を示す時間的間隙であるサブアクションギャップＳＧが挿入されている。更に、各アイソクロナスパケットＩＰの間及びサイクルスタートパケットＣＳＰと先頭のアイソクロナスパケットＩＰの間には、夫々のパケットの終了を示す時間的間隙であるアイソクロナスギャップＩＧが挿入されている。このとき、上記サブアクションギャップＳＧの長さはアイソクロナスギャップＩＧの長さよりも長く設定されている。
【００４５】
次に、一のアイソクロナスパケットＩＰは、各アイソクロナスパケットＩＰ内のデータ量を示す情報や各アイソクロナスパケットＩＰ内の情報を伝送するチャンネルを示す情報を含むＩＰ（Isochronous Packet）ヘッダＩＰＨと、後述するＣＩＰヘッダＣＩＰＨと、実際の映像情報又は音声情報を含むデータ領域ＤＦと、により構成されている。ここで、当該データ領域ＤＦ内には、例えば音声情報である場合には一サンプル分のデータを一データブロックとして、複数個のデータブロックが含まれている。
【００４６】
一方、当該ＣＩＰヘッダＣＩＰＨは、図４に示すように、当該ＣＩＰヘッダＣＩＰＨを含むアイソクロナスパケットＩＰを送出したノードを識別するためのノード識別子（Source ID）ＳＩＤと、データ領域ＤＦ内に含まれているデータブロックの数を示すデータブロック数ＤＢＳと、一のノードから送出された複数のデータ領域ＤＦ内のデータに対して送出順に連続して付与される順番情報（Data Block Counter）ＤＢＣと、データ領域ＤＦ内に含まれているデータの種類を示すデータ識別子（Format ID）ＦＭＴと、データ識別子ＦＭＴにより示されるデータの種類に関連するデータ（例えば、データ識別子ＦＭＴがオーディオデータを示す場合はそのサンプリング周波数等）である関連情報（Format Dependent Field）ＦＤＦと、データ領域ＤＦ内に含まれているデータが、当該データを受信するノードにおいて受信された後対応する処理が開始される時間である処理時間情報ＳＹＴと、を少なくとも含んで構成されている。
【００４７】
次に、各データの実際の伝送形態について、図５を用いて説明する。
【００４８】
なお、図５は、シリアルバス規格において規定されている伝送形態のうち、いわゆるノン−ブロッキング伝送と称される伝送形態の場合について説明するものである。
【００４９】
また、図５において、ＳＹＴ間隔とは、送信ノードにおいて送信すべき送信データ（データ領域ＤＦ内に含まれるべき送信データ）に対して処理時間情報ＳＹＴが付加される間隔を示している。
【００５０】
図５に示すように、ある送信ノードにおいて送信すべき送信データが発生すると、先ず、当該発生した送信データのうち、所定の間隔（図５において時刻Ｔ２と時刻Ｔ１との間隔）毎の送信データに対して処理時間情報ＳＹＴが付与される。
【００５１】
そして、発生した送信データはシリアルバスＢ上に送出される（図２（ｂ）参照）。このとき、上記ＣＩＰヘッダＣＩＰＨ内に、図５に例示するような連番の順番情報ＤＢＣ及び処理時間情報ＳＹＴが付加される。
【００５２】
次に、この状態でアイソクロナスサイクルＩＣを受信ノードが受信すると、当該受信ノードはアイソクロナスサイクルＩＣを分解して上記送信データを取り出すと共に、処理時間情報ＳＹＴに記述されている時刻（図５中「Ｒ１」、「Ｒ２」…で示す。）になったら受信した各送信データに対応する処理を開始する。
【００５３】
この場合、各インデックスが付加されている送信データに対して送信ノードにおいて処理時間情報ＳＹＴが付与された時刻（例えば時刻Ｔ１）と対応する処理時間情報ＳＹＴに記述されている時刻（この場合は時刻Ｒ１）との差がシリアルバスＢ上の送信遅延に対応することとなる。
【００５４】
次に、バスリセットが発生した場合の各ノードにおける処理について、一般的に図６を用いて説明する。
【００５５】
なお、図６はバスリセット前後における一のノードの状態と当該ノードに関するデータの送出状態を示すものであり、図６中「ＰＣＲ（Plug Control Register）ステータス」とは、各ノード毎に設けられているレジスタの状態であり、当該ノードの情報伝送状態（具体的には、現在使用しているチャンネル及び伝送占有時間）が記述されているレジスタの状態を示すものである。
【００５６】
先ず、バスリセット前においては、ＰＣＲステータスはそのときのノードの情報伝送状態を表示しており、データは正常に伝送されている（図６において、バスリセット前ではデータフロー及びＰＣＲステータスが共に「Ａｃｔｉｖｅ」となっている。）。
【００５７】
そして、バスリセットが発生し、これを検出したノードにより他の全ノードに対してバスリセット信号が送出されると、上述した（１）乃至（５）の処理が実行され上記ＩＲＭノード等が設定される。
【００５８】
次に、当該ＩＲＭノードが設定され、各ノードの識別番号が付与された以降の１秒間（この１秒間をアイソクロナスリソースディレイ期間と称する。）、バスリセット前にデータを送信していたノードは、バスリセット前と同じ使用チャンネル及び伝送占有時間を用いてデータを送信し続ける（図６において、データフローが「Ａｃｔｉｖｅ」となっている。）。そしてこの間ＰＣＲステータスを待機状態としつつ（図６において、ＰＣＲステータスが「Ｒｅａｄｙ」となっている。）、同時に、ＩＲＭノードに対して当該バスリセット前の使用チャンネル及び伝送占有時間が引き続き使用可能であるかを照会する。
【００５９】
そして、ＩＲＭノードへの照会において、バスリセット前の使用チャンネルが未だ使用されておらず、更に伝送占有時間の確保が可能であるときは、バスリセット後１秒が経過した後に当該バスリセット前の情報伝送状態をそのまま用いてデータの送信を継続する（図６において、バスリセット後１秒が経過した後にデータフローが「Ａｃｔｉｖｅ」となる場合。）。
【００６０】
一方、バスリセット前の使用チャンネルが既に使用中であるか、又は、伝送占有時間の確保が不可能であるときは、バスリセット後１秒が経過した後にそのノードはデータ伝送を停止する（図６において、バスリセット後１秒が経過した後にデータフローが「ｏｆｆ」となる場合に対応する。）。
【００６１】
このようにして、バスリセット後１秒経過した後に、バスリセット前の使用チャンネルが確保でき、更にバスリセット前の伝送占有時間の確保ができたノードは正常に情報の伝送を再開することとなる。
【００６２】
また、それ以外のノードについては、情報の伝送を一時中断し、ＩＲＭノードに記述されている現在使用されているチャンネル及び伝送占有時間を一定時間毎に照会し、自己の使用したいチャンネルが空いており、且つ伝送占有時間を確保することができたならば再度情報の伝送を開始する。
【００６３】
ここで、図６に示すバスリセット（上記ロングバスリセット）は、そのリセットのために必要な時間を上述したように１６７μsecとしている。
【００６４】
これはシリアルバス規格において規格化されているものであり、アイソクロナスパケットＩＰを転送しているノード自身はバスリセットの発生を検知できないため、最も長いアイソクロナスパケットＩＰを転送するノードでも検知できる長さとして決められたものである。
【００６５】
しかしながら、この時間は、上記アイソクロナスサイクルＩＣに相当する時間（１２５μsec）を越えるため、アイソクロナスパケットＩＰのスムーズな転送の妨げとなっていた。
【００６６】
つまり、上記したアンプにおいていわゆるリアルタイム再生（すなわち、音楽情報等をアンプにおいて受信しつつ再生出力するリアルタイム再生）を行なっているときに当該ロングバスリセットが発生すると、当該アンプにおける処理クロック信号の位相ロック状態が解消されたと当該アンプにおいて判定されてしまい、上記リアルタイム再生が中断することで当該アンプにおいていわゆる音切れが生じることがあるのである。
【００６７】
そこで、近年策定されつつある新たなシリアルバス規格であるＰ１３９４ａ規格においては、新たにバスリセットのために必要な時間が１．４μsecと短い上記ショートバスリセット（アービトレイテッドバスリセットとも称される。）を実行するための規格が追加されている。
【００６８】
このショートバスリセットでは、バスリセットを要求するノードは、アービトレーション（すなわち、送信側になるべきノードがバス使用権を得るように要求すること）を行ない、当該バス使用権を獲得した後、長さが約１．３μsecのバスリセットを発生させる。このとき、その他のノードは受信モードの状態であるため、この短時間のバスリセットでも全てのノードがその発生を検知できるのである。
（II）実施形態
次に、上述したシリアルバス規格（より具体的には、上記ショートバスリセットが規格化されているＰ１３９４ａ規格）に準拠して実行される本発明の実施形態について、図７乃至図９を用いて説明する。
【００６９】
なお、図７は実施形態に係る音楽情報再生システムの概要構成を示すブロック図であり、図８は本発明に係るロック検出部の細部構成を示すブロック図であり、図９は本発明に係る位相ロック状態検出処理を示すフローチャートである。
【００７０】
図７に示すように、実施形態の音楽情報再生システムＳは、ＤＶＤ等の情報記録媒体に記録されている音楽情報を再生し、上記シリアルバス規格に則ってバスＢに出力するプレーヤ２０と、当該シリアルバス規格に準拠した情報伝送が実行されるシリアルバスであるバスＢと、伝送された音楽情報に対して増幅等の処理を施し、出力信号Ｓoutとして外部の図示しないスピーカ等に出力するアンプ１と、により構成されている。
【００７１】
また、アンプ１は、デマルチプレクサ２と、処理時間情報バッファ３と、オーディオバッファ４と、基準タイマ５と、時間情報比較部６と、本発明に係るロック検出部７と、位相比較手段としての位相比較部８と、フィルタ手段としてのループフィルタ９と、生成手段としてのＶＣＯ１０と、分周手段としての分周器１１と、処理手段としてのＤ／Ａ（Digital／Analog）コンバータ１２と、処理手段としての増幅部１３と、により構成されている。
【００７２】
ここで、位相比較部８、ループフィルタ９、ＶＣＯ１０及び分周器１１により、いわゆるフェイズロックループ（ＰＬＬ回路）を構成している。
【００７３】
次に、動作を説明する。
【００７４】
先ず、プレーヤ２０は、上記情報記録媒体に記録されている音楽情報を再生し、当該再生された音楽情報を上記データ領域ＤＦ内に含む上記アイソクロナスパケットＩＰを形成してバスＢに出力する。
【００７５】
このとき、当該アイソクロナスパケットＩＰ内のＣＩＰヘッダＣＩＰＨ内には、当該音楽情報の再生処理をアンプ１において開始する時刻を示す上記処理時間情報ＳＹＴが含まれている。
【００７６】
次に、当該アイソクロナスパケットＩＰを受信したデマルチプレクサ２は、当該アイソクロナスパケットＩＰから上記処理時間情報ＳＹＴを抽出し、当該抽出された処理時間情報ＳＹＴを含む時間情報信号Ｓsytを生成して処理時間情報バッファ３へ出力する。
【００７７】
これと並行して、デマルチプレクサ２は、当該アイソクロナスパケットＩＰ内のデータ領域ＤＦから上記音楽情報を抽出し、当該抽出された音楽情報を含むオーディオ信号Ｓadを生成してオーディオバッファ４へ出力する。
【００７８】
次に、処理時間情報バッファ３は、時間情報信号Ｓsytを一時的に格納し、予め設定されたタイミングで時間情報比較部６へ出力する。
【００７９】
一方、基準タイマ５は、アンプ１の動作全体を制御するための基準となる時間情報を含む基準時間信号Ｓrtを生成し、時間情報比較部６へ出力する。
【００８０】
これにより、時間情報比較部６は、基準時間信号Ｓrtにより示される時刻と時間情報信号Ｓsyt内の処理時間情報ＳＹＴとして記述されている時刻とが一致したとき、予め設定されている基準周波数を有する基準クロック信号Ｓrcを生成してロック検出部７及び位相比較器８へ出力する。
【００８１】
次に、位相比較器８は、基準クロック信号Ｓrcの位相と後述する処理クロック信号Ｓmcの位相とを比較し、その差を示す位相差信号Ｓcpを生成してループフィルタ９へ出力する。
【００８２】
そして、ループフィルタ９は、位相差信号Ｓcpにおける予め設定された低周波数成分のみを通過させ、ＶＣＯ１０の発振周波数を電圧制御するための制御電圧信号Ｓcを生成して当該ＶＣＯ１０へ出力する。
【００８３】
これにより、ＶＣＯ１０は、制御電圧信号Ｓcの電圧に対応する周波数を有する発振クロック信号Ｓvcoを生成して分周器１１へ出力する。
【００８４】
そして、分周器１１は、当該発振クロック信号Ｓvcoを分周し、上記処理クロック信号Ｓmcを生成して位相比較器８、ロック検出部７及びＤ／Ａコンバータ１２へ出力する。
【００８５】
一方、ロック検出部７は、基準クロック信号Ｓrcと処理クロック信号Ｓmcとを比較し、当該処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態にあるか否かを判定し、判定信号Ｓlocを生成してＤ／Ａコンバータ１２へ出力する。
【００８６】
他方、オーディオバッファ４は、オーディオ信号Ｓadを一時的に格納し、予め設定されたタイミングでＤ／Ａコンバータ１２へ出力する。
【００８７】
これらにより、Ｄ／Ａコンバータ１２は、判定信号Ｓlocにより処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態にあるときのみ、当該処理クロック信号Ｓmcを基準として用いてオーディオ信号Ｓadをアナログ化し、アナログオーディオ信号Ｓadaを生成して増幅部１３へ出力する。
【００８８】
そして、増幅部１３は、アナログオーディオ信号Ｓadaを予め設定されている増幅率で増幅し、上記出力信号Ｓoutを生成して図示しないスピーカ等に出力する。
【００８９】
次に、上記ロック検出部７の細部構成及び動作について、図８及び図９を用いて説明する。
【００９０】
図８に示すように、本発明に係るロック検出部７は、エッジ検出部１５及び１６と、比較手段としての比較部１７と、検出手段としてのエッジカウンタ１８と、第１判定手段及び第２判定手段としてのＣＰＵ１９と、により構成されている。
【００９１】
次に各構成部材の概要動作を説明する。
【００９２】
先ず、エッジ検出部１６は、基準クロック信号Ｓrcにおける立ち上りエッジのタイミングを検出し、エッジ信号Ｓreを生成して比較部１７へ出力する。
【００９３】
これと並行して、エッジ検出部１５は、処理クロック信号Ｓmcにおける立ち上りエッジのタイミングを検出し、エッジ信号Ｓmeを生成して比較部１７及びエッジカウンタ１８へ出力する。
【００９４】
これにより、エッジカウンタ１８は、入力されてくるエッジ信号Ｓmeにより示される処理クロック信号Ｓmcの立ち上りエッジのタイミングの間隔を計数し、当該間隔を処理クロック信号Ｓmcにおける周波数を示す値と見なして間隔信号ＳctとしてＣＰＵ１９へ出力する。
【００９５】
他方、比較部１７は、エッジ信号Ｓmeにより示される処理クロック信号Ｓmcの立ち上りエッジのタイミングとエッジ信号Ｓreにより示される基準クロック信号Ｓrcの立ち上りエッジのタイミングとの間隔を計数し、当該間隔を処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差と見なして位相差信号ＳcmとしてＣＰＵ１９へ出力する。
【００９６】
そして、ＣＰＵ１９は、以下に説明する手順に従って処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態にあるか否かを判定し、判定信号Ｓlocを生成してＤ／Ａコンバータ１２へ出力する。
【００９７】
次に、当該ＣＰＵ１９において実行される、本発明に係る位相ロック状態検出処理について図９を用いて説明する。
【００９８】
当該位相ロック検出処理においては、図９に示すように、先ず、アンプ１における音楽情報の受信（バスＢを介しての受信）が開始されると（ステップＳ１）、比較部１７からの位相差信号Ｓcmに基づいて、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が、予め経験的に設定されている位相ロック状態と判定できる位相差の閾値である設定閾値以下である状態がステップＳ２の判定を繰り返す周期でｎ回分連続したか否かが判定される（ステップＳ２）。
【００９９】
そして、当該状態がｎ回連続しないときは（ステップＳ２；ＮＯ）、音楽情報の再生処理開始に当たって、処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して未だ位相ロック状態になっていないと判定し、再度ステップＳ２の処理を行う。
【０１００】
一方、当該判定を繰り返す間に上記フェイズロックループの作用により処理クロック信号Ｓmcの位相が基準クロック信号Ｓrcの位相と一致し始めることで、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が上記設定閾値以下である状態がｎ回連続したときは（ステップＳ２；ＹＥＳ）、そのタイミングで処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態になったと判定して実際の再生処理を開始する（ステップＳ３）。
【０１０１】
ステップＳ３の処理についてより具体的には、当該位相ロック状態になったことを示す上記判定信号ＳlocをＤ／Ａコンバータ１２に出力することで、オーディオ信号Ｓadのアナログ化処理及び増幅部１３における増幅処理を開始する。
【０１０２】
なお、図９に示す位相ロック状態検出処理が一巡した後に再度ステップＳ３の処理を実行する場合には、直前に実行されたステップＳ５の処理により中断されていた再生処理が再開されることとなる。
【０１０３】
次に、エッジカウンタ１８からの間隔信号Ｓctに基づいて、処理クロック信号Ｓmcの周波数の変化が、予め経験的に設定されている位相ロック状態が解消されたと判定できる当該変化の閾値である設定閾値以上となっているか否かが判定される（ステップＳ４）。
【０１０４】
そして、当該周波数の変化が当該設定閾値以上となっていないときは（ステップＳ４；ＮＯ）、上記位相ロック状態となっている旨の判定信号Ｓlocの出力を継続しつつ再度ステップＳ４の判定を行うことを予め設定された周期で繰り返す。
【０１０５】
このとき、当該位相ロック状態となっている処理クロック信号Ｓmcを用いた再生処理が実行されている間に上記ショートバスリセットが発生した場合については、当該ショートバスリセットの前後で上記サイクルスタートパケットＣＳＰを送出するノードが他のノードに変更されること（具体的には、例えば、プレーヤ２０の状態の変化に起因して発生したショートバスリセットによりルートノードがプレーヤ２０からアンプ１に変更される場合等）で基準タイマ５の動作が極短時間（１．４μsec）だけ変動することにより上記基準クロック信号Ｓrcが当該極短時間だけ変動したとしても、フェイズロックループの出力である処理クロック信号Ｓrcの周波数は急激に変化することはないため、当該ショートバスリセットが発生した場合でも、ステップＳ４の判定は「ＮＯ」の状態が継続する（すなわち、再生処理が継続される）こととなる。
【０１０６】
一方、ステップＳ４の判定において、当該周波数の変化が当該設定閾値以上となっているときは（ステップＳ４；ＹＥＳ）、上記ロングバスリセットの発生により上記処理時間情報ＳＹＴの伝送が中断し、これにより時間情報比較部６からの基準クロック信号Ｓrcの生成が一時中断されて上記位相ロック状態が解除されたと判定し、再生処理を一時中断させる旨の判定信号Ｓlocを生成してＤ／Ａコンバータ１２へ出力する（ステップＳ５）。
【０１０７】
そして、アンプ１における音楽情報の再生処理が全て終了しているか否かが判定され（ステップＳ６）、終了しているときはそのまま位相ロック状態検出処理を終了し、再生処理が全て終了していないときは（ステップＳ６）、次にバスＢを介して伝送されてくる音楽情報に対して上記した処理を行うべくステップＳ１に戻る。
【０１０８】
以上説明したように、実施形態の位相ロック状態検出処理によれば、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相とを比較した結果を用いて処理クロック信号Ｓmcが位相ロック状態であるか否かを判定した後に、処理クロック信号Ｓmc自体の周波数（すなわち、基準クロック信号Ｓrcがショートバスリセットの発生により極短時間だけ変化したとしてもそれに追随して即座に変動することがない周波数）の変化に基づいて当該位相ロック状態が解消されたか否かを判定するので、当該極短時間の基準クロック信号Ｓrcの変化により位相ロック状態が解消されたと判定されることがなく、位相ロック状態にある処理クロック信号Ｓmcを用いた再生処理を継続することができると共に、処理クロック信号Ｓmcが位相ロック状態にあるか否かをより正確に検出することができる。
【０１０９】
また、基準クロック信号Ｓrcの位相と処理クロック信号Ｓmcの位相との差が予め設定された設定閾値以下である状態が上記ｎ回分継続したとき処理クロック信号Ｓmcが位相ロック状態であると判定すると共に、当該差が当該設定閾値以下である状態がｎ回分継続しなかったとき処理クロック信号Ｓmcが位相ロック状態にないと判定するので、処理クロック信号Ｓmcが位相ロック状態にあるか否かをより確実に判定することができる。
【０１１０】
更に、処理クロック信号Ｓmcの周波数の変化が上記設定閾値未満であるとき当該位相ロック状態であると判定すると共に、当該変化が設定閾値以上であるとき当該位相ロック状態が解消されたと判定するので、処理クロック信号Ｓmcのみを用いてそれが位相ロック状態にあるか否かを確実に判定することができる。
【０１１１】
（III）変形形態
次に、本発明の変形形態について、図１０を用いて説明する。
【０１１２】
なお、図１０に示す変形形態に係る位相ロック状態検出処理のフローチャートにおいて、図９のフローチャートに示す処理と同様の処理については、同様のステップ番号を付して細部の説明は省略する。
【０１１３】
上述した変形形態においては、図９に示すステップＳ２の判定において処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が設定閾値以下である状態がｎ回分連続しないとき（ステップＳ２；ＮＯ）、及びステップＳ４の判定において処理クロック信号Ｓmcの周波数の変化が設定閾値以上となっていないとき（ステップＳ４；ＮＯ）には、夫々そのままステップＳ２又はＳ４の処理を繰り返す構成としたが、これ以外に、図１０におけるステップＳ２’又はＳ４’のように、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が設定閾値以下である状態がｎ回分連続しないときは（ステップＳ２’；ＮＯ）当該位相ロック状態が解消されたとして再生処理を中断し（ステップＳ５）、更に処理クロック信号Ｓmcの周波数の変化が設定閾値以上となっていないときは（ステップＳ４；ＮＯ）当該位相ロック状態が復帰したとして再生処理を再開する（ステップＳ３）ように構成することもできる。
【０１１４】
このように構成することで、処理クロック信号Ｓmcの位相ロック状態が解消されたこと及び当該位相ロック状態に復帰したことを共に確実に検出することができることとなる。
【０１１５】
なお、上述した実施形態及び変形形態は、プレーヤ２０から伝送されてきた音楽情報をアンプ１において再生処理する場合について説明したが、これ以外に、音楽情報以外の画像情報が伝送されこれを再生処理する場合の当該再生装置における位相ロック状態の検出に対して本発明を適用することもできる。
【０１１６】
また、伝送されてきた情報の再生処理以外に、当該情報を記録可能な情報記録媒体に記録する場合の当該記録装置における位相ロック状態の検出に対して本発明を適用することもできる。
【図面の簡単な説明】
【図１】ＩＥＥＥ１３９４規格により接続された電気製品（ノード）の例を示す図であり、（ａ）はシリアル接続された電気機器の例を示す図であり、（ｂ）はループ接続を示す図である。
【図２】シリアルバス上の伝送形態を例示する図である。
【図３】アイソクロナスサイクルの構成を示す図である。
【図４】ＣＩＰヘッダの構成を示す図である。
【図５】実際の伝送形態を示す図である。
【図６】バスリセット前後の情報伝送を説明する図である。
【図７】実施形態に係る音楽情報再生システムの概要構成を示すブロック図である。
【図８】実施形態のロック検出部の細部構成を示すブロック図である。
【図９】実施形態に係る位相ロック状態検出処理を示すフローチャートである。
【図１０】変形形態に係る位相ロック状態検出処理を示すフローチャートである。
【符号の説明】
１…アンプ
２…デマルチプレクサ
３…処理時間情報バッファ
４…オーディオバッファ
５…基準タイマ
６…時間情報比較部
７…ロック検出部
８…位相比較部
９…ループフィルタ
１０…ＶＣＯ
１１…分周器
１２…Ｄ／Ａコンバータ
１３…増幅部
１５、１６…エッジ検出部
１７…比較部
１８…エッジカウンタ
１９…ＣＰＵ
２０…プレーヤ
Ｓ…音楽情報再生システム
Ｂ…バス
ＰＣ…パーソナルコンピュータ
ＣＰ…ＣＤプレーヤ
ＭＰ…ＭＤプレーヤ
ＤＶＣ…デジタルビデオカメラ
ＰＲ…プリンタ
ＬＰ…ＬＤプレーヤ
ＲＧ…冷蔵庫
Ｔ…チューナ
ＳＰ…スピーカ
ＡＰ…アンプ
ＴＶ…テレビジョン装置
ＶＴ…ビデオテープレコーダ
ＲＣ…炊飯器
ＡＣ…エアコンディショナ
Ｗ…洗濯機
ＮＤ…ノード
ＩＣ…アイソクロナスサイクル
ＣＳＰ…サイクルスタートパケット
ＩＣＴ…アイソクロナス伝送領域
ＡＣＴ…アシンクロナス伝送領域
ＳＧ…サブアクションギャップ
ＩＧ…アイソクロナスギャップ
ＩＰＨ…ＩＰヘッダ
ＩＰ…アイソクロナスパケット
ＣＩＰＨ…ＣＩＰヘッダ
ＤＦ…データ領域
ＳＩＤ…ノード識別子
ＤＢＳ…データブロック数
ＤＢＣ…順番情報
ＦＭＴ…データ識別子
ＦＤＦ…関連情報
ＳＹＴ…処理時間情報
Ｓsyt…時間情報信号
Ｓad…オーディオ信号
Ｓrt…基準時間信号
Ｓrc…基準クロック信号
Ｓmc…処理クロック信号
Ｓcp、Ｓcm…位相差信号
Ｓc…制御電圧信号
Ｓvco…発振クロック信号
Ｓloc…判定信号
Ｓada…アナログオーディオ信号
Ｓout…出力信号
Ｓre、Ｓme…エッジ信号
Ｓct…間隔信号
【発明の属する技術分野】
本発明は、位相ロック状態検出装置及び情報処理装置の技術分野に属し、より詳細には、いわゆるフェイズロックループ（ＰＬＬ（Phase Locked Loop）回路）により位相制御される信号が位相ロック状態となっているか否かを検出する位相ロック状態検出装置及び当該位相ロック状態検出装置を含む情報処理装置の技術分野に属する。
【０００２】
【従来の技術】
近年、いわゆるＣＤ（Compact Disc）等から音楽情報を再生する情報再生装置と当該再生された音楽情報を増幅して出力するアンプとをシリアルバス等のバスにより直接接続し、再生された音楽情報を当該アンプを介して外部に出力する構成のオーディオシステムが一般化しつつある。
【０００３】
ここで、上記したような構成のオーディオシステム内のアンプにおいては、再生された音楽情報と共に伝送されてくる時間情報に基づいて基準クロック信号を生成し、これに基づいて当該アンプにおける再生処理に用いる処理クロック信号を位相ロック状態（当該基準クロック信号の位相と当該処理クロック信号の位相とが正確に一致した状態をいう。以下、同じ。）とし、この状態を維持している当該処理クロック信号を用いて必要な再生処理を行う構成となっている。
【０００４】
そして、このように構成することで、情報再生装置とアンプとの間でデータ伝送における整合性（時間情報の整合性等）が正確に取れることとなり、当該再生された音楽情報を伝送しつつその場で増幅して出力するといった処理が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の上記バスでは、その種類によっては、当該バスに新たに情報処理装置が接続された場合、又はいままで接続されていた情報処理装置が当該バスから切り離された場合において、そのバスに接続されている情報処理装置を一時的に初期化し、その後に新たに接続態様（例えば、バス内における情報伝送のための情報処理装置番号又は当該バスに接続されている情報処理装置を当該バスを用いた情報伝送について統括的に制御する一の情報処理装置の設定等）を設定し直す初期化処理を行う場合がある。
【０００６】
ここで、この初期化処理には、バスの種類によっては、当該バスに接続されている情報処理装置における全ての接続態様を更新するための長時間を要する初期化処理（以下、ロングバスリセットと称する。）と、当該ロングバスリセットと同様の初期化処理を行う短時間の初期化処理（以下、ショートバスリセットと称する。）と、がある場合がある。
【０００７】
一方、これらの初期化処理は、たとえ上記アンプにおいて再生処理を実行中であっても新たに情報処理装置が接続された場合等には発生するので、その場合には、当該再生処理中の音楽情報が一時的に途切れてしまう場合があるという問題点があった。
【０００８】
そこで、本発明は、上記の問題点に鑑みて為されたもので、その課題は、バスに接続されている情報処理装置において情報処理を実行中に上述した初期化処理が開始された場合に、当該情報処理装置において位相ロック状態が解消されたか否かを正確に検出すると共に当該情報処理の中断を最小限に留めることが可能な位相ロック状態検出装置及び当該位相ロック状態検出装置を含む情報処理装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、フェイズロックループにより生成され情報処理に用いられる処理クロック信号の基準クロック信号に対する位相ロック状態を検出する位相ロック状態検出装置において、前記基準クロック信号が、前記処理クロック信号の位相を前記フェイズロックループにより制御する際の基準となる基準クロック信号であり、更に前記処理クロック信号の周波数の変化の急峻性が、前記基準クロック信号の周波数の変化の急峻性よりも緩いものであると共に、前記処理クロック信号の周波数の変化を検出し、検出信号を生成するエッジカウンタ等の検出手段と、前記処理クロック信号が前記基準クロック信号に対して位相ロック状態となった後、前記生成された検出信号に基づいて当該位相ロック状態が解消されたことを判定するＣＰＵ等の判定手段と、を備える。
【００１０】
上記の課題を解決するために、請求項３に記載の発明は、請求項１又は２に記載の位相ロック状態検出装置と、前記基準クロック信号と前記処理クロック信号との位相差を検出し位相差信号を出力すると共に前記フェイズロックループに含まれる位相比較器等の位相比較手段と、前記出力された位相差信号に対して予め設定されたフィルタ処理を施しフィルタ信号を出力すると共に前記フェイズロックループに含まれるループフィルタ等のフィルタ手段と、前記出力されたフィルタ信号に基づいて発振クロック信号を生成すると共に前記フェイズロックループに含まれるＶＣＯ（ Voltage Controlled Oscillator ）等の生成手段と、前記生成された発振クロック信号を分周して前記処理クロック信号を生成し、前記位相ロック状態検出装置及び前記位相比較手段に出力すると共に前記フェイズロックループに含まれる分周器等の分周手段と、前記位相ロック状態検出装置における判定結果に基づき、前記基準クロック信号に対して位相ロック状態となった前記処理クロック信号を用いて情報処理を行うＤ／Ａコンバータ等の処理手段と、を備える。
【００２２】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面に基づいて説明する。
【００２３】
なお、以下に説明する実施の形態は、複数の情報機器（例えば、パーソナルコンピュータ、デジタルビデオカメラ又はＭＤ（Mini Disk）プレーヤ等）を含む種々の電気製品間でシリアルバスを介してリアルタイムに相互に情報を伝送するための新たな規格として近年策定された、いわゆるＩＥＥＥ１３９４規格（正式名称は、「IEEE（Institute of Electrical and Electronic Engineers）Std.1394-1995 IEEE Standard for a High Performance Serial Bus」である。）に準拠しつつ、ＤＶＤ等の情報記録媒体から音楽情報を再生する情報再生装置（以下、プレーヤと称する。）と、当該再生された音楽情報を増幅し外部に出力するアンプと、を接続して構成される音楽情報再生システムにおいて、当該アンプ内における増幅等の処理の基準となる処理クロック信号が位相ロック状態となっているか否かを検出する場合について本発明を適用した場合の実施の形態である。
（Ｉ）ＩＥＥＥ１３９４規格の概要
始めに、実施形態を説明する前に、本発明に係る上記ＩＥＥＥ１３９４規格（以下、単にシリアルバス規格と称する。）に基づいたシリアルバスによる情報伝送について一般的に説明する。
【００２４】
このシリアルバス規格においては、複数の情報機器（以下、単にノードと称する。）間をシリアルバスにより接続し、これら各ノード間で複数チャンネル分（当該シリアルバス規格においては、シリアルバスで接続されている系内では最大で６３個の異なるチャンネルを用いて情報伝送できることが規格化されている。）の情報伝送を時分割的に実行するように規格化されている。
【００２５】
ここで、シリアルバス規格においては、既にシリアルバスで相互に接続されている情報機器群に新たに他の情報機器を接続する場合（すなわち、バス接続時）又は上記情報機器群から一の情報機器の接続を取り外す場合（すなわち、バス開放時）においては、いわゆるバスリセット（その所要時間は当該シリアルバス規格においては１６７μ秒とされている。）と称されるシリアルバスの初期化が実行されることが規格化されている。そして、当該バスリセットに伴って以下の処理が実行され、新たな接続形態（以下、当該接続形態をトポロジと称する。）が構築される。
（１）バスリセットの発生に伴い、当該バスリセットの発生を検出したノード（すなわち、新たに情報機器が接続されたノード又はそれまでの接続が切り離されたノード）がシリアルバスに接続されている全てのノードに対してバスリセットが発生したことを示すバスリセット信号を送出する。
（２）次に、バスリセット後、各ノードをツリー上に接続するためのツリー識別を行う。そして、当該接続されたツリーの頂点に位置するノードをルートノードとして認識する。
（３）次に、認識されたルートノードが、各ノードをツリー系内で識別するための各ノード毎に固有の識別番号（ＩＤ番号）を当該各ノードに認識させる。
（４）次に、当該形成されたツリー内にある全てのノードの通信状態（具体的には、各ノードの使用チャンネル及び後述する伝送占有時間）を管理し、他のノードが識別可能に表示するノードであるＩＲＭ（Isochronous Resource Manager）ノードを設定する。
（５）最後に、全てのノードの情報伝送状態を統括するノードであるバスマネージャノードを設定する。
【００２６】
以上の五段階の処理を経て、バスリセット後の新たなトポロジが構築される。
【００２７】
そして、トポロジの構築後に実際に情報を伝送する場合には、当該情報の伝送を開始しようとするノードである伝送ノードは、上記ＩＲＭノードに対して現在の他のノードにおける通信状態を照会し、自己が使用したいチャンネル及び伝送占有時間が使用可能であるならば、当該伝送ノードは情報を伝送する権利を獲得し情報伝送を開始する。
【００２８】
なお、相互に接続されたシリアルバスにおいて、情報の伝送中に上記バスの開放又はバスの接続が起こったことによりバスリセットが発生すると、当該バスリセット後において、各ノードは、夫々がバスリセット前に使用していたチャンネル及び伝送占有時間を継続して使用できることが規格化されている。
【００２９】
次に、上記伝送占有時間について略説する。
【００３０】
シリアルバス規格においては、各ノードからの情報はアイソクロナスサイクルと称される情報単位毎に纏められて送信される。このアイソクロナスサイクルには、他のアイソクロナスサイクル内に含まれる情報と同期して伝送される情報が含まれるアイソクロナス伝送領域と、他の情報とは無関係に非同期で伝送される情報が含まれるアシンクロナス伝送領域とが含まれている。そして、このアイソクロナス伝送領域内の情報が異なったチャンネル毎に時分割されており、夫々のチャンネル毎に異なった情報が伝送される。
【００３１】
このとき、当該アイソクロナス伝送領域においては、一のアイソクロナスサイクル（その長さは１２５μsecであることが規格化されている。）内におけるアイソクロナス伝送領域の長さが最大で１００μsecであることが規格化されており、従って、一のアイソクロナス伝送領域内の各チャンネルに割り当てられる情報がその伝送に占有する時間の合計も１００μsec以下とする必要がある。この時、当該一のチャンネルがアイソクロナスサイクル内で占有する伝送時間が上記伝送占有時間である。なお、この伝送占有時間は、場合によってはシリアルバスの使用帯域と称されることもあり、また、シリアルバスの使用容量と称される場合もある。また、一のアイソクロナスサイクル内において、アイソクロナス伝送領域の長さが１００μsec未満（零の場合も含む。）であるときは、当該アイソクロナス伝送領域以外のアイソクロナスサイクル内の領域は専らアシンクロナス伝送領域として用いられる。
【００３２】
次に、シリアルバス規格における実際の伝送形態について図１乃至図６を用いて一般的に説明する。
【００３３】
なお、図１は当該シリアルバス規格におけるトポロジの一形態を例示する図であり、図２はシリアルバス上の伝送形態を例示する図であり、図３はアイソクロナスサイクルの構成を示す図であり、図４はＣＩＰ（Common Isochronous Packet）ヘッダの構成を示す図であり、図５は実際の伝送形態を示す図であり、図６はバスリセット後の情報伝送を説明する図である。
【００３４】
上記シリアルバス規格においては、各ノードの接続時の設定が全て自動で行なわれ、更に電源を断にすることなく新たなノードを接続することが可能となっている。
【００３５】
一方、情報伝送の形態については、１００Ｍbps乃至４００Ｍbpsの範囲で高速伝送が可能であり、更にリアルタイム伝送、双方向伝送及び多チャンネル伝送により多種の情報を伝送することが可能となっている。
【００３６】
また、各ノードの接続の形態については、図１（ａ）に示すように、例えば、パーソナルコンピュータＰＣをルートノード（上述したように、ツリー状トポロジにおける頂点のノード）として、ＣＤプレーヤＣＰ、ＭＤプレーヤＭＰ、デジタルビデオカメラＤＶＣ、プリンタＰＲ、ＬＤ（LASER Disc）プレーヤＬＰ、冷蔵庫ＲＧ、チューナＴ、スピーカＳＰ、アンプＡＰ、テレビジョン装置ＴＶ、ビデオテープレコーダＶＴ、炊飯器ＲＣ、エアコンディショナＡＣ及び洗濯機Ｗ等の種々の電気製品をバスとしてのシリアルバスＢにより接続し、これらをパーソナルコンピュータＰＣにより統括して制御することが可能となっている。
【００３７】
ここで、当該シリアルバス規格においては、一つの系（シリアルバスでツリー状に接続されている系）の中に含むことが可能な電気製品（上記ノードに相当する。）の数は最大で６３個であり、更に、一つの系の中に二つのノード間の接続を最大で１６個まで含ませることができる。なお、当該一つの系内で複数のノードＮＤを図１（ｂ）に示すようにループ状に接続することは規格上禁止されている。
【００３８】
次に、実際の伝送形態についてより具体的に説明する。
【００３９】
始めに、図２（ａ）に示すように、デジタルビデオカメラＤＶＣ、ビデオテープレコーダＶＴ、パーソナルコンピュータＰＣ及び放送受信用のセットトップボックス（Set Top Box）ＳＢが夫々ノードとして相互にシリアルバスＢにより接続され、情報伝送を行っているとする。より具体的には、デジタルビデオカメラＤＶＣからはビデオデータを、ビデオテープレコーダＶＴからは所定の制御コマンドを、パーソナルコンピュータＰＣからは同様に他の機器を制御するための制御コマンドを、セットトップボックスＳＢからは受信した放送電波に含まれていた画像データ（ＭＰＥＧ（Moving Picture Expert Group）規格により圧縮されたＭＰＥＧデータ等）を、夫々シリアルバスＢ上に送出しているとする。
【００４０】
この場合、シリアルバスＢ上における送出された各情報の伝送形態としては、図２（ｂ）上から三段目に示すように、夫々のノードからの情報が、シリアルバスＢ上を時分割的に夫々占有しつつ伝送される。そして、各情報は、１２５μsecの長さを有するシリアルバスＢ上の同期単位である上記アイソクロナスサイクルＩＣ内に挿入されて伝送される。
【００４１】
次に、上記アイソクロナスサイクルＩＣ内のデータ構造について、図３及び図４を用いて説明する。
【００４２】
図３に示すように、アイソクロナスサイクルＩＣは、全てのノードの基準時刻を合わせるためにアイソクロナスサイクルＩＣの先頭に常に挿入されるサイクルスタートパケットＣＳＰと、複数チャンネル分のアイソクロナスパケットＩＰにより構成され、時間的に同期した情報が夫々のアイソクロナスパケットＩＰに含まれることにより構成されているアイソクロナス伝送領域ＩＣＴと、非同期の情報（例えば、種々の制御情報及び当該各制御情報に対応する応答情報等）が含まれているアシンクロナス伝送領域ＡＣＴと、により構成されている。
【００４３】
ここで、上記サイクルスタートパケットＣＳＰは通常上記ルートノードから出力されることとされているので、上記いずれかのバスリセットが発生し当該ルートノートが他のノード上に設定変更されると、当該サイクルスタートパケットＣＳＰを出力するノードも変更されることとなる。
【００４４】
また、各アイソクロナス伝送領域ＩＣＴの最後尾及びアシンクロナス伝送領域ＡＣＴの最後尾には、一のアイソクロナス伝送領域ＩＣＴの終了又は一のアシンクロナス伝送領域ＡＣＴの終了を示す時間的間隙であるサブアクションギャップＳＧが挿入されている。更に、各アイソクロナスパケットＩＰの間及びサイクルスタートパケットＣＳＰと先頭のアイソクロナスパケットＩＰの間には、夫々のパケットの終了を示す時間的間隙であるアイソクロナスギャップＩＧが挿入されている。このとき、上記サブアクションギャップＳＧの長さはアイソクロナスギャップＩＧの長さよりも長く設定されている。
【００４５】
次に、一のアイソクロナスパケットＩＰは、各アイソクロナスパケットＩＰ内のデータ量を示す情報や各アイソクロナスパケットＩＰ内の情報を伝送するチャンネルを示す情報を含むＩＰ（Isochronous Packet）ヘッダＩＰＨと、後述するＣＩＰヘッダＣＩＰＨと、実際の映像情報又は音声情報を含むデータ領域ＤＦと、により構成されている。ここで、当該データ領域ＤＦ内には、例えば音声情報である場合には一サンプル分のデータを一データブロックとして、複数個のデータブロックが含まれている。
【００４６】
一方、当該ＣＩＰヘッダＣＩＰＨは、図４に示すように、当該ＣＩＰヘッダＣＩＰＨを含むアイソクロナスパケットＩＰを送出したノードを識別するためのノード識別子（Source ID）ＳＩＤと、データ領域ＤＦ内に含まれているデータブロックの数を示すデータブロック数ＤＢＳと、一のノードから送出された複数のデータ領域ＤＦ内のデータに対して送出順に連続して付与される順番情報（Data Block Counter）ＤＢＣと、データ領域ＤＦ内に含まれているデータの種類を示すデータ識別子（Format ID）ＦＭＴと、データ識別子ＦＭＴにより示されるデータの種類に関連するデータ（例えば、データ識別子ＦＭＴがオーディオデータを示す場合はそのサンプリング周波数等）である関連情報（Format Dependent Field）ＦＤＦと、データ領域ＤＦ内に含まれているデータが、当該データを受信するノードにおいて受信された後対応する処理が開始される時間である処理時間情報ＳＹＴと、を少なくとも含んで構成されている。
【００４７】
次に、各データの実際の伝送形態について、図５を用いて説明する。
【００４８】
なお、図５は、シリアルバス規格において規定されている伝送形態のうち、いわゆるノン−ブロッキング伝送と称される伝送形態の場合について説明するものである。
【００４９】
また、図５において、ＳＹＴ間隔とは、送信ノードにおいて送信すべき送信データ（データ領域ＤＦ内に含まれるべき送信データ）に対して処理時間情報ＳＹＴが付加される間隔を示している。
【００５０】
図５に示すように、ある送信ノードにおいて送信すべき送信データが発生すると、先ず、当該発生した送信データのうち、所定の間隔（図５において時刻Ｔ２と時刻Ｔ１との間隔）毎の送信データに対して処理時間情報ＳＹＴが付与される。
【００５１】
そして、発生した送信データはシリアルバスＢ上に送出される（図２（ｂ）参照）。このとき、上記ＣＩＰヘッダＣＩＰＨ内に、図５に例示するような連番の順番情報ＤＢＣ及び処理時間情報ＳＹＴが付加される。
【００５２】
次に、この状態でアイソクロナスサイクルＩＣを受信ノードが受信すると、当該受信ノードはアイソクロナスサイクルＩＣを分解して上記送信データを取り出すと共に、処理時間情報ＳＹＴに記述されている時刻（図５中「Ｒ１」、「Ｒ２」…で示す。）になったら受信した各送信データに対応する処理を開始する。
【００５３】
この場合、各インデックスが付加されている送信データに対して送信ノードにおいて処理時間情報ＳＹＴが付与された時刻（例えば時刻Ｔ１）と対応する処理時間情報ＳＹＴに記述されている時刻（この場合は時刻Ｒ１）との差がシリアルバスＢ上の送信遅延に対応することとなる。
【００５４】
次に、バスリセットが発生した場合の各ノードにおける処理について、一般的に図６を用いて説明する。
【００５５】
なお、図６はバスリセット前後における一のノードの状態と当該ノードに関するデータの送出状態を示すものであり、図６中「ＰＣＲ（Plug Control Register）ステータス」とは、各ノード毎に設けられているレジスタの状態であり、当該ノードの情報伝送状態（具体的には、現在使用しているチャンネル及び伝送占有時間）が記述されているレジスタの状態を示すものである。
【００５６】
先ず、バスリセット前においては、ＰＣＲステータスはそのときのノードの情報伝送状態を表示しており、データは正常に伝送されている（図６において、バスリセット前ではデータフロー及びＰＣＲステータスが共に「Ａｃｔｉｖｅ」となっている。）。
【００５７】
そして、バスリセットが発生し、これを検出したノードにより他の全ノードに対してバスリセット信号が送出されると、上述した（１）乃至（５）の処理が実行され上記ＩＲＭノード等が設定される。
【００５８】
次に、当該ＩＲＭノードが設定され、各ノードの識別番号が付与された以降の１秒間（この１秒間をアイソクロナスリソースディレイ期間と称する。）、バスリセット前にデータを送信していたノードは、バスリセット前と同じ使用チャンネル及び伝送占有時間を用いてデータを送信し続ける（図６において、データフローが「Ａｃｔｉｖｅ」となっている。）。そしてこの間ＰＣＲステータスを待機状態としつつ（図６において、ＰＣＲステータスが「Ｒｅａｄｙ」となっている。）、同時に、ＩＲＭノードに対して当該バスリセット前の使用チャンネル及び伝送占有時間が引き続き使用可能であるかを照会する。
【００５９】
そして、ＩＲＭノードへの照会において、バスリセット前の使用チャンネルが未だ使用されておらず、更に伝送占有時間の確保が可能であるときは、バスリセット後１秒が経過した後に当該バスリセット前の情報伝送状態をそのまま用いてデータの送信を継続する（図６において、バスリセット後１秒が経過した後にデータフローが「Ａｃｔｉｖｅ」となる場合。）。
【００６０】
一方、バスリセット前の使用チャンネルが既に使用中であるか、又は、伝送占有時間の確保が不可能であるときは、バスリセット後１秒が経過した後にそのノードはデータ伝送を停止する（図６において、バスリセット後１秒が経過した後にデータフローが「ｏｆｆ」となる場合に対応する。）。
【００６１】
このようにして、バスリセット後１秒経過した後に、バスリセット前の使用チャンネルが確保でき、更にバスリセット前の伝送占有時間の確保ができたノードは正常に情報の伝送を再開することとなる。
【００６２】
また、それ以外のノードについては、情報の伝送を一時中断し、ＩＲＭノードに記述されている現在使用されているチャンネル及び伝送占有時間を一定時間毎に照会し、自己の使用したいチャンネルが空いており、且つ伝送占有時間を確保することができたならば再度情報の伝送を開始する。
【００６３】
ここで、図６に示すバスリセット（上記ロングバスリセット）は、そのリセットのために必要な時間を上述したように１６７μsecとしている。
【００６４】
これはシリアルバス規格において規格化されているものであり、アイソクロナスパケットＩＰを転送しているノード自身はバスリセットの発生を検知できないため、最も長いアイソクロナスパケットＩＰを転送するノードでも検知できる長さとして決められたものである。
【００６５】
しかしながら、この時間は、上記アイソクロナスサイクルＩＣに相当する時間（１２５μsec）を越えるため、アイソクロナスパケットＩＰのスムーズな転送の妨げとなっていた。
【００６６】
つまり、上記したアンプにおいていわゆるリアルタイム再生（すなわち、音楽情報等をアンプにおいて受信しつつ再生出力するリアルタイム再生）を行なっているときに当該ロングバスリセットが発生すると、当該アンプにおける処理クロック信号の位相ロック状態が解消されたと当該アンプにおいて判定されてしまい、上記リアルタイム再生が中断することで当該アンプにおいていわゆる音切れが生じることがあるのである。
【００６７】
そこで、近年策定されつつある新たなシリアルバス規格であるＰ１３９４ａ規格においては、新たにバスリセットのために必要な時間が１．４μsecと短い上記ショートバスリセット（アービトレイテッドバスリセットとも称される。）を実行するための規格が追加されている。
【００６８】
このショートバスリセットでは、バスリセットを要求するノードは、アービトレーション（すなわち、送信側になるべきノードがバス使用権を得るように要求すること）を行ない、当該バス使用権を獲得した後、長さが約１．３μsecのバスリセットを発生させる。このとき、その他のノードは受信モードの状態であるため、この短時間のバスリセットでも全てのノードがその発生を検知できるのである。
（II）実施形態
次に、上述したシリアルバス規格（より具体的には、上記ショートバスリセットが規格化されているＰ１３９４ａ規格）に準拠して実行される本発明の実施形態について、図７乃至図９を用いて説明する。
【００６９】
なお、図７は実施形態に係る音楽情報再生システムの概要構成を示すブロック図であり、図８は本発明に係るロック検出部の細部構成を示すブロック図であり、図９は本発明に係る位相ロック状態検出処理を示すフローチャートである。
【００７０】
図７に示すように、実施形態の音楽情報再生システムＳは、ＤＶＤ等の情報記録媒体に記録されている音楽情報を再生し、上記シリアルバス規格に則ってバスＢに出力するプレーヤ２０と、当該シリアルバス規格に準拠した情報伝送が実行されるシリアルバスであるバスＢと、伝送された音楽情報に対して増幅等の処理を施し、出力信号Ｓoutとして外部の図示しないスピーカ等に出力するアンプ１と、により構成されている。
【００７１】
また、アンプ１は、デマルチプレクサ２と、処理時間情報バッファ３と、オーディオバッファ４と、基準タイマ５と、時間情報比較部６と、本発明に係るロック検出部７と、位相比較手段としての位相比較部８と、フィルタ手段としてのループフィルタ９と、生成手段としてのＶＣＯ１０と、分周手段としての分周器１１と、処理手段としてのＤ／Ａ（Digital／Analog）コンバータ１２と、処理手段としての増幅部１３と、により構成されている。
【００７２】
ここで、位相比較部８、ループフィルタ９、ＶＣＯ１０及び分周器１１により、いわゆるフェイズロックループ（ＰＬＬ回路）を構成している。
【００７３】
次に、動作を説明する。
【００７４】
先ず、プレーヤ２０は、上記情報記録媒体に記録されている音楽情報を再生し、当該再生された音楽情報を上記データ領域ＤＦ内に含む上記アイソクロナスパケットＩＰを形成してバスＢに出力する。
【００７５】
このとき、当該アイソクロナスパケットＩＰ内のＣＩＰヘッダＣＩＰＨ内には、当該音楽情報の再生処理をアンプ１において開始する時刻を示す上記処理時間情報ＳＹＴが含まれている。
【００７６】
次に、当該アイソクロナスパケットＩＰを受信したデマルチプレクサ２は、当該アイソクロナスパケットＩＰから上記処理時間情報ＳＹＴを抽出し、当該抽出された処理時間情報ＳＹＴを含む時間情報信号Ｓsytを生成して処理時間情報バッファ３へ出力する。
【００７７】
これと並行して、デマルチプレクサ２は、当該アイソクロナスパケットＩＰ内のデータ領域ＤＦから上記音楽情報を抽出し、当該抽出された音楽情報を含むオーディオ信号Ｓadを生成してオーディオバッファ４へ出力する。
【００７８】
次に、処理時間情報バッファ３は、時間情報信号Ｓsytを一時的に格納し、予め設定されたタイミングで時間情報比較部６へ出力する。
【００７９】
一方、基準タイマ５は、アンプ１の動作全体を制御するための基準となる時間情報を含む基準時間信号Ｓrtを生成し、時間情報比較部６へ出力する。
【００８０】
これにより、時間情報比較部６は、基準時間信号Ｓrtにより示される時刻と時間情報信号Ｓsyt内の処理時間情報ＳＹＴとして記述されている時刻とが一致したとき、予め設定されている基準周波数を有する基準クロック信号Ｓrcを生成してロック検出部７及び位相比較器８へ出力する。
【００８１】
次に、位相比較器８は、基準クロック信号Ｓrcの位相と後述する処理クロック信号Ｓmcの位相とを比較し、その差を示す位相差信号Ｓcpを生成してループフィルタ９へ出力する。
【００８２】
そして、ループフィルタ９は、位相差信号Ｓcpにおける予め設定された低周波数成分のみを通過させ、ＶＣＯ１０の発振周波数を電圧制御するための制御電圧信号Ｓcを生成して当該ＶＣＯ１０へ出力する。
【００８３】
これにより、ＶＣＯ１０は、制御電圧信号Ｓcの電圧に対応する周波数を有する発振クロック信号Ｓvcoを生成して分周器１１へ出力する。
【００８４】
そして、分周器１１は、当該発振クロック信号Ｓvcoを分周し、上記処理クロック信号Ｓmcを生成して位相比較器８、ロック検出部７及びＤ／Ａコンバータ１２へ出力する。
【００８５】
一方、ロック検出部７は、基準クロック信号Ｓrcと処理クロック信号Ｓmcとを比較し、当該処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態にあるか否かを判定し、判定信号Ｓlocを生成してＤ／Ａコンバータ１２へ出力する。
【００８６】
他方、オーディオバッファ４は、オーディオ信号Ｓadを一時的に格納し、予め設定されたタイミングでＤ／Ａコンバータ１２へ出力する。
【００８７】
これらにより、Ｄ／Ａコンバータ１２は、判定信号Ｓlocにより処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態にあるときのみ、当該処理クロック信号Ｓmcを基準として用いてオーディオ信号Ｓadをアナログ化し、アナログオーディオ信号Ｓadaを生成して増幅部１３へ出力する。
【００８８】
そして、増幅部１３は、アナログオーディオ信号Ｓadaを予め設定されている増幅率で増幅し、上記出力信号Ｓoutを生成して図示しないスピーカ等に出力する。
【００８９】
次に、上記ロック検出部７の細部構成及び動作について、図８及び図９を用いて説明する。
【００９０】
図８に示すように、本発明に係るロック検出部７は、エッジ検出部１５及び１６と、比較手段としての比較部１７と、検出手段としてのエッジカウンタ１８と、第１判定手段及び第２判定手段としてのＣＰＵ１９と、により構成されている。
【００９１】
次に各構成部材の概要動作を説明する。
【００９２】
先ず、エッジ検出部１６は、基準クロック信号Ｓrcにおける立ち上りエッジのタイミングを検出し、エッジ信号Ｓreを生成して比較部１７へ出力する。
【００９３】
これと並行して、エッジ検出部１５は、処理クロック信号Ｓmcにおける立ち上りエッジのタイミングを検出し、エッジ信号Ｓmeを生成して比較部１７及びエッジカウンタ１８へ出力する。
【００９４】
これにより、エッジカウンタ１８は、入力されてくるエッジ信号Ｓmeにより示される処理クロック信号Ｓmcの立ち上りエッジのタイミングの間隔を計数し、当該間隔を処理クロック信号Ｓmcにおける周波数を示す値と見なして間隔信号ＳctとしてＣＰＵ１９へ出力する。
【００９５】
他方、比較部１７は、エッジ信号Ｓmeにより示される処理クロック信号Ｓmcの立ち上りエッジのタイミングとエッジ信号Ｓreにより示される基準クロック信号Ｓrcの立ち上りエッジのタイミングとの間隔を計数し、当該間隔を処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差と見なして位相差信号ＳcmとしてＣＰＵ１９へ出力する。
【００９６】
そして、ＣＰＵ１９は、以下に説明する手順に従って処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態にあるか否かを判定し、判定信号Ｓlocを生成してＤ／Ａコンバータ１２へ出力する。
【００９７】
次に、当該ＣＰＵ１９において実行される、本発明に係る位相ロック状態検出処理について図９を用いて説明する。
【００９８】
当該位相ロック検出処理においては、図９に示すように、先ず、アンプ１における音楽情報の受信（バスＢを介しての受信）が開始されると（ステップＳ１）、比較部１７からの位相差信号Ｓcmに基づいて、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が、予め経験的に設定されている位相ロック状態と判定できる位相差の閾値である設定閾値以下である状態がステップＳ２の判定を繰り返す周期でｎ回分連続したか否かが判定される（ステップＳ２）。
【００９９】
そして、当該状態がｎ回連続しないときは（ステップＳ２；ＮＯ）、音楽情報の再生処理開始に当たって、処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して未だ位相ロック状態になっていないと判定し、再度ステップＳ２の処理を行う。
【０１００】
一方、当該判定を繰り返す間に上記フェイズロックループの作用により処理クロック信号Ｓmcの位相が基準クロック信号Ｓrcの位相と一致し始めることで、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が上記設定閾値以下である状態がｎ回連続したときは（ステップＳ２；ＹＥＳ）、そのタイミングで処理クロック信号Ｓmcが基準クロック信号Ｓrcに対して位相ロック状態になったと判定して実際の再生処理を開始する（ステップＳ３）。
【０１０１】
ステップＳ３の処理についてより具体的には、当該位相ロック状態になったことを示す上記判定信号ＳlocをＤ／Ａコンバータ１２に出力することで、オーディオ信号Ｓadのアナログ化処理及び増幅部１３における増幅処理を開始する。
【０１０２】
なお、図９に示す位相ロック状態検出処理が一巡した後に再度ステップＳ３の処理を実行する場合には、直前に実行されたステップＳ５の処理により中断されていた再生処理が再開されることとなる。
【０１０３】
次に、エッジカウンタ１８からの間隔信号Ｓctに基づいて、処理クロック信号Ｓmcの周波数の変化が、予め経験的に設定されている位相ロック状態が解消されたと判定できる当該変化の閾値である設定閾値以上となっているか否かが判定される（ステップＳ４）。
【０１０４】
そして、当該周波数の変化が当該設定閾値以上となっていないときは（ステップＳ４；ＮＯ）、上記位相ロック状態となっている旨の判定信号Ｓlocの出力を継続しつつ再度ステップＳ４の判定を行うことを予め設定された周期で繰り返す。
【０１０５】
このとき、当該位相ロック状態となっている処理クロック信号Ｓmcを用いた再生処理が実行されている間に上記ショートバスリセットが発生した場合については、当該ショートバスリセットの前後で上記サイクルスタートパケットＣＳＰを送出するノードが他のノードに変更されること（具体的には、例えば、プレーヤ２０の状態の変化に起因して発生したショートバスリセットによりルートノードがプレーヤ２０からアンプ１に変更される場合等）で基準タイマ５の動作が極短時間（１．４μsec）だけ変動することにより上記基準クロック信号Ｓrcが当該極短時間だけ変動したとしても、フェイズロックループの出力である処理クロック信号Ｓrcの周波数は急激に変化することはないため、当該ショートバスリセットが発生した場合でも、ステップＳ４の判定は「ＮＯ」の状態が継続する（すなわち、再生処理が継続される）こととなる。
【０１０６】
一方、ステップＳ４の判定において、当該周波数の変化が当該設定閾値以上となっているときは（ステップＳ４；ＹＥＳ）、上記ロングバスリセットの発生により上記処理時間情報ＳＹＴの伝送が中断し、これにより時間情報比較部６からの基準クロック信号Ｓrcの生成が一時中断されて上記位相ロック状態が解除されたと判定し、再生処理を一時中断させる旨の判定信号Ｓlocを生成してＤ／Ａコンバータ１２へ出力する（ステップＳ５）。
【０１０７】
そして、アンプ１における音楽情報の再生処理が全て終了しているか否かが判定され（ステップＳ６）、終了しているときはそのまま位相ロック状態検出処理を終了し、再生処理が全て終了していないときは（ステップＳ６）、次にバスＢを介して伝送されてくる音楽情報に対して上記した処理を行うべくステップＳ１に戻る。
【０１０８】
以上説明したように、実施形態の位相ロック状態検出処理によれば、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相とを比較した結果を用いて処理クロック信号Ｓmcが位相ロック状態であるか否かを判定した後に、処理クロック信号Ｓmc自体の周波数（すなわち、基準クロック信号Ｓrcがショートバスリセットの発生により極短時間だけ変化したとしてもそれに追随して即座に変動することがない周波数）の変化に基づいて当該位相ロック状態が解消されたか否かを判定するので、当該極短時間の基準クロック信号Ｓrcの変化により位相ロック状態が解消されたと判定されることがなく、位相ロック状態にある処理クロック信号Ｓmcを用いた再生処理を継続することができると共に、処理クロック信号Ｓmcが位相ロック状態にあるか否かをより正確に検出することができる。
【０１０９】
また、基準クロック信号Ｓrcの位相と処理クロック信号Ｓmcの位相との差が予め設定された設定閾値以下である状態が上記ｎ回分継続したとき処理クロック信号Ｓmcが位相ロック状態であると判定すると共に、当該差が当該設定閾値以下である状態がｎ回分継続しなかったとき処理クロック信号Ｓmcが位相ロック状態にないと判定するので、処理クロック信号Ｓmcが位相ロック状態にあるか否かをより確実に判定することができる。
【０１１０】
更に、処理クロック信号Ｓmcの周波数の変化が上記設定閾値未満であるとき当該位相ロック状態であると判定すると共に、当該変化が設定閾値以上であるとき当該位相ロック状態が解消されたと判定するので、処理クロック信号Ｓmcのみを用いてそれが位相ロック状態にあるか否かを確実に判定することができる。
【０１１１】
（III）変形形態
次に、本発明の変形形態について、図１０を用いて説明する。
【０１１２】
なお、図１０に示す変形形態に係る位相ロック状態検出処理のフローチャートにおいて、図９のフローチャートに示す処理と同様の処理については、同様のステップ番号を付して細部の説明は省略する。
【０１１３】
上述した変形形態においては、図９に示すステップＳ２の判定において処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が設定閾値以下である状態がｎ回分連続しないとき（ステップＳ２；ＮＯ）、及びステップＳ４の判定において処理クロック信号Ｓmcの周波数の変化が設定閾値以上となっていないとき（ステップＳ４；ＮＯ）には、夫々そのままステップＳ２又はＳ４の処理を繰り返す構成としたが、これ以外に、図１０におけるステップＳ２’又はＳ４’のように、処理クロック信号Ｓmcの位相と基準クロック信号Ｓrcの位相との差が設定閾値以下である状態がｎ回分連続しないときは（ステップＳ２’；ＮＯ）当該位相ロック状態が解消されたとして再生処理を中断し（ステップＳ５）、更に処理クロック信号Ｓmcの周波数の変化が設定閾値以上となっていないときは（ステップＳ４；ＮＯ）当該位相ロック状態が復帰したとして再生処理を再開する（ステップＳ３）ように構成することもできる。
【０１１４】
このように構成することで、処理クロック信号Ｓmcの位相ロック状態が解消されたこと及び当該位相ロック状態に復帰したことを共に確実に検出することができることとなる。
【０１１５】
なお、上述した実施形態及び変形形態は、プレーヤ２０から伝送されてきた音楽情報をアンプ１において再生処理する場合について説明したが、これ以外に、音楽情報以外の画像情報が伝送されこれを再生処理する場合の当該再生装置における位相ロック状態の検出に対して本発明を適用することもできる。
【０１１６】
また、伝送されてきた情報の再生処理以外に、当該情報を記録可能な情報記録媒体に記録する場合の当該記録装置における位相ロック状態の検出に対して本発明を適用することもできる。
【図面の簡単な説明】
【図１】ＩＥＥＥ１３９４規格により接続された電気製品（ノード）の例を示す図であり、（ａ）はシリアル接続された電気機器の例を示す図であり、（ｂ）はループ接続を示す図である。
【図２】シリアルバス上の伝送形態を例示する図である。
【図３】アイソクロナスサイクルの構成を示す図である。
【図４】ＣＩＰヘッダの構成を示す図である。
【図５】実際の伝送形態を示す図である。
【図６】バスリセット前後の情報伝送を説明する図である。
【図７】実施形態に係る音楽情報再生システムの概要構成を示すブロック図である。
【図８】実施形態のロック検出部の細部構成を示すブロック図である。
【図９】実施形態に係る位相ロック状態検出処理を示すフローチャートである。
【図１０】変形形態に係る位相ロック状態検出処理を示すフローチャートである。
【符号の説明】
１…アンプ
２…デマルチプレクサ
３…処理時間情報バッファ
４…オーディオバッファ
５…基準タイマ
６…時間情報比較部
７…ロック検出部
８…位相比較部
９…ループフィルタ
１０…ＶＣＯ
１１…分周器
１２…Ｄ／Ａコンバータ
１３…増幅部
１５、１６…エッジ検出部
１７…比較部
１８…エッジカウンタ
１９…ＣＰＵ
２０…プレーヤ
Ｓ…音楽情報再生システム
Ｂ…バス
ＰＣ…パーソナルコンピュータ
ＣＰ…ＣＤプレーヤ
ＭＰ…ＭＤプレーヤ
ＤＶＣ…デジタルビデオカメラ
ＰＲ…プリンタ
ＬＰ…ＬＤプレーヤ
ＲＧ…冷蔵庫
Ｔ…チューナ
ＳＰ…スピーカ
ＡＰ…アンプ
ＴＶ…テレビジョン装置
ＶＴ…ビデオテープレコーダ
ＲＣ…炊飯器
ＡＣ…エアコンディショナ
Ｗ…洗濯機
ＮＤ…ノード
ＩＣ…アイソクロナスサイクル
ＣＳＰ…サイクルスタートパケット
ＩＣＴ…アイソクロナス伝送領域
ＡＣＴ…アシンクロナス伝送領域
ＳＧ…サブアクションギャップ
ＩＧ…アイソクロナスギャップ
ＩＰＨ…ＩＰヘッダ
ＩＰ…アイソクロナスパケット
ＣＩＰＨ…ＣＩＰヘッダ
ＤＦ…データ領域
ＳＩＤ…ノード識別子
ＤＢＳ…データブロック数
ＤＢＣ…順番情報
ＦＭＴ…データ識別子
ＦＤＦ…関連情報
ＳＹＴ…処理時間情報
Ｓsyt…時間情報信号
Ｓad…オーディオ信号
Ｓrt…基準時間信号
Ｓrc…基準クロック信号
Ｓmc…処理クロック信号
Ｓcp、Ｓcm…位相差信号
Ｓc…制御電圧信号
Ｓvco…発振クロック信号
Ｓloc…判定信号
Ｓada…アナログオーディオ信号
Ｓout…出力信号
Ｓre、Ｓme…エッジ信号
Ｓct…間隔信号
Claims (4)
- フェイズロックループにより生成され情報処理に用いられる処理クロック信号の基準クロック信号に対する位相ロック状態を検出する位相ロック状態検出装置において、
前記基準クロック信号が、前記処理クロック信号の位相を前記フェイズロックループにより制御する際の基準となる基準クロック信号であり、
更に前記処理クロック信号の周波数の変化の急峻性が、前記基準クロック信号の周波数の変化の急峻性よりも緩いものであると共に、
前記処理クロック信号の周波数の変化を検出し、検出信号を生成する検出手段と、
前記処理クロック信号が前記基準クロック信号に対して位相ロック状態となった後、前記生成された検出信号に基づいて当該位相ロック状態が解消されたことを判定する判定手段と、
を備えることを特徴とする位相ロック状態検出装置。 - 請求項１に記載の位相ロック状態検出装置において、
前記判定手段は、前記検出信号に基づいて、前記処理クロック信号の周波数の変化が予め設定された閾値以上であるとき、前記処理クロック信号が前記基準クロック信号に対して位相ロック状態にないと判定することを特徴とする位相ロック状態検出装置。 - 請求項１又は２に記載の位相ロック状態検出装置と、
前記基準クロック信号と前記処理クロック信号との位相差を検出し位相差信号を出力すると共に前記フェイズロックループに含まれる位相比較手段と、
前記出力された位相差信号に対して予め設定されたフィルタ処理を施しフィルタ信号を出力すると共に前記フェイズロックループに含まれるフィルタ手段と、
前記出力されたフィルタ信号に基づいて発振クロック信号を生成すると共に前記フェイズロックループに含まれる生成手段と、
前記生成された発振クロック信号を分周して前記処理クロック信号を生成し、前記位相ロック状態検出装置及び前記位相比較手段に出力すると共に前記フェイズロックループに含まれる分周手段と、
前記位相ロック状態検出装置における判定結果に基づき、前記基準クロック信号に対して位相ロック状態となった前記処理クロック信号を用いて情報処理を行う処理手段と、
を備えることを特徴とする情報処理装置。 - 請求項３に記載の情報処理装置において、
前記情報処理は外部から入力されるオーディオ情報の再生処理であることを特徴とする情報処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113932A JP3969928B2 (ja) | 2000-04-14 | 2000-04-14 | 位相ロック状態検出装置及び情報処理装置 |
| EP01109318A EP1146646A3 (en) | 2000-04-14 | 2001-04-12 | Phase locked state detecting apparatus and image processing apparatus |
| US09/834,883 US6661296B2 (en) | 2000-04-14 | 2001-04-16 | Phase locked state detecting apparatus and image processing apparatus |
| US10/685,592 US6956441B2 (en) | 2000-04-14 | 2003-10-16 | Phase locked state detecting apparatus and image processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113932A JP3969928B2 (ja) | 2000-04-14 | 2000-04-14 | 位相ロック状態検出装置及び情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298444A JP2001298444A (ja) | 2001-10-26 |
| JP3969928B2 true JP3969928B2 (ja) | 2007-09-05 |
Family
ID=18625819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113932A Expired - Fee Related JP3969928B2 (ja) | 2000-04-14 | 2000-04-14 | 位相ロック状態検出装置及び情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6661296B2 (ja) |
| EP (1) | EP1146646A3 (ja) |
| JP (1) | JP3969928B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3969928B2 (ja) * | 2000-04-14 | 2007-09-05 | パイオニア株式会社 | 位相ロック状態検出装置及び情報処理装置 |
| JP2002271193A (ja) * | 2001-03-06 | 2002-09-20 | Fujitsu Ltd | 位相同期発振器および通信装置 |
| US7082178B2 (en) * | 2001-12-14 | 2006-07-25 | Seiko Epson Corporation | Lock detector circuit for dejitter phase lock loop (PLL) |
| JP4254708B2 (ja) * | 2004-12-27 | 2009-04-15 | 沖電気工業株式会社 | 通信タイミング制御装置、通信タイミング制御方法、ノード及び通信システム |
| CN100454986C (zh) * | 2005-12-02 | 2009-01-21 | 邓明友 | 一种音视频无线发射装置 |
| US7532040B1 (en) * | 2007-10-30 | 2009-05-12 | International Business Machines Corporation | Programmable sensitivity frequency coincidence detection circuit and method |
| US10505553B1 (en) | 2018-11-29 | 2019-12-10 | International Business Machines Corporation | Detecting the health of a phase loop lock |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008635A (en) * | 1990-06-25 | 1991-04-16 | Motorola, Inc. | Phase-lock-loop lock indicator circuit |
| JP3318444B2 (ja) * | 1994-10-14 | 2002-08-26 | パイオニア株式会社 | Ｐｌｌ回路の引込回路、ｐｌｌ回路の引込方法及び光ディスク再生装置 |
| US5680076A (en) * | 1996-01-05 | 1997-10-21 | International Business Machines Corporation | Phase-lock indicator circuit with phase-only detection |
| US5656977A (en) * | 1996-01-05 | 1997-08-12 | International Business Machines Corporation | Frequency-lock indicator circuit with frequency-only detection |
| DE19720446A1 (de) * | 1997-05-15 | 1998-11-19 | Siemens Ag | Einrasterkennungsschaltung für einen Phasenregelkreis |
| US5870002A (en) * | 1997-06-23 | 1999-02-09 | Exar Corporation | Phase-frequency lock detector |
| US6229864B1 (en) * | 1997-12-18 | 2001-05-08 | Philips Electronics North America Corporation | Phase locked loop lock condition detector |
| JP4015254B2 (ja) * | 1998-01-16 | 2007-11-28 | 富士通株式会社 | ロック検出回路及びｐｌｌ周波数シンセサイザ |
| JP2000278344A (ja) * | 1999-03-25 | 2000-10-06 | Sanyo Electric Co Ltd | 疑似ロック検出システム |
| US6320469B1 (en) * | 2000-02-15 | 2001-11-20 | Agere Systems Guardian Corp. | Lock detector for phase-locked loop |
| JP3969928B2 (ja) * | 2000-04-14 | 2007-09-05 | パイオニア株式会社 | 位相ロック状態検出装置及び情報処理装置 |
-
2000
- 2000-04-14 JP JP2000113932A patent/JP3969928B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-12 EP EP01109318A patent/EP1146646A3/en not_active Withdrawn
- 2001-04-16 US US09/834,883 patent/US6661296B2/en not_active Expired - Lifetime
-
2003
- 2003-10-16 US US10/685,592 patent/US6956441B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010038676A1 (en) | 2001-11-08 |
| EP1146646A2 (en) | 2001-10-17 |
| EP1146646A3 (en) | 2003-12-17 |
| US6661296B2 (en) | 2003-12-09 |
| US20040090275A1 (en) | 2004-05-13 |
| US6956441B2 (en) | 2005-10-18 |
| JP2001298444A (ja) | 2001-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100703892B1 (ko) | 디지털신호 처리장치 및 방법, 디지털신호 처리시스템 | |
| JPH09128888A (ja) | 情報信号記録装置及び記録モード問い合わせ／指定方法 | |
| EP1014364B1 (en) | Reception method over a chain of interconnected AV apparatus | |
| JP3969928B2 (ja) | 位相ロック状態検出装置及び情報処理装置 | |
| US6810453B2 (en) | Information transmitting apparatus and method, information receiving apparatus and method, and information transmitting/receiving apparatus and method | |
| KR100469591B1 (ko) | 정보 송신 장치와 정보 송신 방법, 정보 수신 장치와 정보수신 방법, 정보 전송 시스템과 정보 전송 방법 및 정보기록 매체 | |
| KR100634716B1 (ko) | 데이터 전송 방법 및 전자기기 | |
| US8380330B2 (en) | Transmitting apparatus and control method therefor and receiving apparatus and control method therefor | |
| JP2002044605A (ja) | Ａｖネットワークにおけるデジタル記録システム | |
| US20070046512A1 (en) | Data conversion system | |
| KR100718481B1 (ko) | 디지털 데이터를 기록하기 위한 기록-준비 모드를 갖는 기록 장치 | |
| JP4032543B2 (ja) | 信号処理回路 | |
| US20020019893A1 (en) | Data processing apparatus, data processing method and data recording medium on which a data processing program that can be read by a computer is recorded | |
| JP3991060B2 (ja) | 撮像処理装置 | |
| JP3676618B2 (ja) | パケット転送装置、及びデータ記録媒体 | |
| JP2003274329A (ja) | Ａｖ機器及びその制御方法 | |
| JP2004235747A (ja) | データ伝送方法、データ伝送装置およびデータ伝送システム | |
| JP2006049948A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| JP2002056589A (ja) | 情報記録装置 | |
| JP2006049980A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| JP2005267653A (ja) | パケット転送装置、及びデータ記録媒体 | |
| JP2005176251A (ja) | データ転送方法、データ転送装置、及び制御プログラム | |
| JP2007081958A (ja) | 送信装置および再生装置 | |
| JP2001229610A (ja) | 記録再生方法および記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |