JP3965773B2 - A / D converter - Google Patents
A / D converter Download PDFInfo
- Publication number
- JP3965773B2 JP3965773B2 JP12318998A JP12318998A JP3965773B2 JP 3965773 B2 JP3965773 B2 JP 3965773B2 JP 12318998 A JP12318998 A JP 12318998A JP 12318998 A JP12318998 A JP 12318998A JP 3965773 B2 JP3965773 B2 JP 3965773B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- setting
- change
- conversion
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はアナログ信号をディジタル信号に変換するA/D変換装置に関する。
【0002】
【従来の技術】
従来、A/D変換装置は、アナログ信号側回路のHi故障あるいはLO故障を防止する為に、アナログ信号側回路が通常動作をしている時は、(電源電圧−α)と(グランド+β)間の電圧で動作する様に設計し、A/D変換結果がαからβ間に有る事を確認する安全対策を行っていた。
【0003】
図2に従来のA/D変換装置の構成を示しており、1はA/D変換部であり、アナログ値を入力し、ディジタル値として次段に出力する。2はディジタル基準電圧装置である。(電源電圧)から(電源電圧−α)の一定領域、および、(グランド電圧)から(グランド電圧+β)の一定領域を異常領域として、また、βからαの間を動作領域として、あらかじめ前述した各値をディジタル値に変換した値を記憶している。3は判定装置でありA/D変換部1の出力をディジタル基準電圧装置2の基準値と比較する。
【0004】
そして、A/D変換部1の出力値が動作領域であれば、前述のA/D変換部1の出力を、異常領域であれば異常の旨を次段に出力する様構成されている。上記の様に、このA/D変換装置では、アナログ信号側の回路が正常動作する領域と、回路故障時の異常領域があらかじめ求められている。そして、その領域をディジタル値としてディジタル基準電圧装置2に記憶させる。その値を基に、判定装置3で比較する事により、アナログ信号側の異常を検出していた。
【0005】
【発明が解決しようとする課題】
しかしながら、上記構成ではA/D変換部1の故障や、A/D変換部1と接続する判定装置3の間の断線等により、ディジタル値が不定となる。その値が、ディジタル基準電圧装置2に記憶した動作領域に入れば、アナログ信号を検出したい広い領域でアナログ信号の異常検出ができないという課題を有していた。
【0006】
【課題を解決するための手段】
この課題を解決するために本発明は、A/D変換部と、このA/D変換部に入力されるアナログ検出信号の変化量を予め定めた値に規制するような動作タイミングを設定するタイマー装置と、前記タイマー装置で設定されたタイミングで出力されるディジタル変換値を記憶すると共に前回の記憶値と今回の変換値との差を求め次段に出力する演算・記憶装置と、前記タイマー装置で設定されたタイミングで出力されるディジタル変換値の変化量を予め定めて設定値として記憶する設定装置と、前記演算・記憶装置の差分値と前記設定装置の設定値を比較してA/D変換部の異常の有無を判定する判定装置を備え、前記判定装置は、予め規制した変化範囲内でしか入力されないアナログ検出信号に対応したディジタル変換値の変化量であるか否かを判定し、対応した変化量以上の変化があったときA/D変換部の異常と判断するようにしたものである。
【0007】
上記発明によれば、アナログ検出信号の変化が、予想される値以内であるかを判定するので、A/D変換部の故障や、A/D変換部1と判定装置3間の断線等により生じるディジタル値の不定を、アナログ信号を検出している領域内で、精度良く検出することができる。
【0008】
【発明の実施の形態】
本発明の請求項1に記載の発明は、A/D変換部と、このA/D変換部に入力されるアナログ検出信号の変化量を予め定めた値に規制するような動作タイミングを設定するタイマー装置と、前記タイマー装置で設定されたタイミングで出力されるディジタル変換値を記憶すると共に前回の記憶値と今回の変換値との差を求め次段に出力する演算・記憶装置と、前記タイマー装置で設定されたタイミングで出力されるディジタル変換値の変化量を予め定めて設定値として記憶する設定装置と、前記演算・記憶装置の差分値と前記設定装置の設定値を比較してA/D変換部の異常の有無を判定する判定装置を備え、前記判定装置は、予め規制した変化範囲内でしか入力されないアナログ検出信号に対応したディジタル変換値の変化量であるか否かを判定し、対応した変化量以上の変化があったときA/D変換部の異常と判断するようにしたものである。
【0009】
そして、タイマー装置により得られる一定タイミングで、A/D変換部から出力されるディジタル信号値を逐時記憶し、また前回の記憶のディジタル信号値との差を求める演算・記憶装置の演算結果があらかじめ設定装置に記憶してある設定値に入るかどうかを判定装置で合否判定する。このことにより、アナログ検出信号の変化が予想される値以内であるかを判定するので、A/D変換部の故障や、A/D変換部と判定装置間の断線により生じるディジタル値の不定を、アナログ信号を検出している領域内で、精度良く検出することができる。さらに設定装置内の設定値を小さく設定する事により、前記精度は向上する。
【0010】
この発明によると、A/D変換部の故障や、A/D変換部と判定装置間の断線を演算・記憶装置の演算結果を受信した判定装置が、設定値より外れることで判定すれば、ディジタル信号の不定状態を検出でき、装置動作を停止する等により不定動作を防止できる。
【0011】
また、本発明の請求項2に記載の発明は、A/D変換部と、このA/D変換部に入力されるアナログ検出信号の変化量を予め定めた値に規制するような動作タイミングを設定するタイマー装置と、前記タイマー装置で設定されたタイミングで出力されるディジタル変換値を記憶すると共に前回の記憶値と今回の変換値との差を求め次段に出力する演算・記憶装置と、前記タイマー装置で設定されたタイミングで出力されるディジタル変換値の変化量を予め定めて設定値として記憶する設定装置と、前記演算・記憶装置の差分値と前記設定装置の設定値を比較してA/D変換部の異常の有無を判定する判定装置を備え、前記判定装置は、予め規制した変化範囲内でしか入力されないアナログ検出信号に対応したディジタル変換値の変化量であるか否かを判定し、対応した変化量以上の変化があったとき複数回の判定処理を繰り返しn回の異常判定が繰り返された場合にA/D変換部の異常と判断するようにしたものである。
【0012】
そして、演算・記憶装置の出力を受信した判定装置が設定装置内の設定値より大きい判定をn回くり返さない事には異常判定しない。このことにより、アナログ検出信号への外来ノイズの重畳や、外来ノイズによる各装置の単発的な誤動作を無視することができ、外乱に対しても影響を受けにくい装置が得られる。
【0015】
【実施例】
以下、本発明の実施例について図面を参照し説明する。
【0016】
(実施例1)
図1は本発明のA/D変換装置の構成を示したものである。図1においてA/D変換部4は、タイマー装置5により得られる一定タイミングで、A/D変換部4から出力する。その出力信号であるディジタル信号値を、演算・記憶装置6は逐時記憶し、また、前回記憶のディジタル信号値と今回のディジタル信号値との差を求める。判定装置8は、演算・記憶装置6からの演算結果が、あらかじめ設定装置7に記憶してある設定値に入るかどうかを判定する。
【0017】
この様に構成されたA/D変換装置の動作について説明する。A/D変換部4は従来例のA/D変換装置と等しい動作を行う。このA/D変換部4は、タイマー装置5により得られるアナログ検出信号の変化と比較して充分に短い値(例えば、室温変化をアナログ検出信号とした場合は約0.1秒〜約0.01秒)の一定タイミングで、前述のアナログ検出信号値に相当するディジタル信号値に変換し次段に出力する。この信号を受信する度に演算・記憶装置6は、逐時記憶する。
【0018】
また、前回(今回記憶した1回前)記憶のディジタル信号値と今回のディジタル信号値との差を演算し求める。設定装置7には、あらかじめ、タイマー装置5からの一定タイミング間では変化不可能なアナログ検出信号値の差をディジタル値にした値(例えば、室温変化をアナログ検出信号とした場合、タイマー装置5のタイミングが0.1〜0.01秒であれば、必ず1K以下の変化しかない。この1Kに余裕を加味し、求めた約1〜3Kのアナログ検出信号値の差をディジタル値に変換し設定値とする。
【0019】
ただし、上述の余裕により精度の良し悪しが決まるので、検出するアナログ信号の要求精度を考慮する必要が有る)。を設定値として記憶している。判定装置8は演算・記憶装置6からの演算結果を、前記設定値と比較し、演算結果が設定値に入っていれば、演算・記憶装置6内部の今回のディジタル信号値を次段に出力する。また、入っていない場合は異常の旨を次段に出力する。ところで、判定装置6の初回の判定は、演算・記憶装置6の前回のディジタル信号値がデーターとしてない為、正しい演算結果を得られない事から、1度だけ判定しない様に配慮してある。
【0020】
このことにより、従来のアナログ信号側回路の故障検出に加え、A/D変換部4の故障や、A/D変換部4と接続するアナログ検出信号間の断線や、A/D変換部4と接続する演算・記憶装置6間の断線等により生じるディジタル値の不定検出が可能となる。
【0021】
【発明の効果】
以上のように本発明によれば、従来検出できなかったA/D変換部の故障やA/D変換部とアナログ検出信号間の断線、A/D変換部と演算記憶装置間の断線等により生じるディジタル値の不定検出ができ、不定検出時はシステムの動作を停止する等の対策が可能となる。したがって、より安全性の高いA/D変換装置となるという有効な効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施例1におけるA/D変換装置の構成を示すブロック図
【図2】従来のA/D変換装置の構成を示すブロック図
【符号の説明】
4 A/D変換部
5 タイマー装置
6 演算・記憶装置
7 設定装置
8 判定装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an A / D converter for converting an analog signal into a digital signal.
[0002]
[Prior art]
Conventionally, in order to prevent Hi failure or LO failure of the analog signal side circuit, the A / D conversion device has (power supply voltage −α) and (ground + β) when the analog signal side circuit is operating normally. It was designed to operate at a voltage between, and safety measures were taken to confirm that the A / D conversion result was between α and β.
[0003]
FIG. 2 shows a configuration of a conventional A / D conversion apparatus.
[0004]
If the output value of the A /
[0005]
[Problems to be solved by the invention]
However, in the above configuration, the digital value becomes indefinite due to a failure of the A /
[0006]
[Means for Solving the Problems]
In order to solve this problem, the present invention provides an A / D converter and a timer that sets an operation timing that regulates a change amount of an analog detection signal input to the A / D converter to a predetermined value. And a calculation / storage device for storing a digital conversion value output at a timing set by the timer device and obtaining a difference between a previous storage value and a current conversion value and outputting to a next stage, and the timer device A setting device for predetermining the amount of change in the digital conversion value output at the timing set in step B, and storing the difference value of the arithmetic / storage device as compared with the setting value of the setting device to determine the A / D A determination device for determining the presence or absence of an abnormality in the conversion unit, wherein the determination device is a change amount of a digital conversion value corresponding to an analog detection signal that is input only within a predetermined change range; If there is a change greater than the corresponding change amount, it is determined that the A / D converter is abnormal .
[0007]
According to the above invention, since it is determined whether the change in the analog detection signal is within an expected value, it may be caused by a failure of the A / D conversion unit, a disconnection between the A /
[0008]
DETAILED DESCRIPTION OF THE INVENTION
According to the first aspect of the present invention, the A / D converter and the operation timing for restricting the change amount of the analog detection signal input to the A / D converter to a predetermined value are set. A timer device, an arithmetic / storage device that stores a digital conversion value output at a timing set by the timer device, calculates a difference between a previous storage value and a current conversion value, and outputs it to the next stage, and the timer A setting device that predetermines a change amount of a digital conversion value output at a timing set by the device and stores it as a setting value, and compares the difference value of the arithmetic and storage device with the setting value of the setting device to calculate A / comprising a determining device the presence or absence of an abnormality of D converter, the determination device determines whether the change amount of the digital conversion value corresponding to not inputted analog detection signals only within the change range in advance regulating Determined, is obtained so as to determine the abnormality of the A / D conversion unit when a corresponding amount of change or more changes.
[0009]
Then, the digital signal value output from the A / D converter is constantly stored at a fixed timing obtained by the timer device, and the calculation result of the calculation / storage device for obtaining the difference from the digital signal value of the previous storage is obtained. The determination device determines whether or not the set value stored in the setting device is entered in advance. As a result, it is determined whether the change in the analog detection signal is within an expected value. Therefore, it is possible to detect indefinite digital values caused by a failure of the A / D converter or a disconnection between the A / D converter and the determination device. In the region where the analog signal is detected, it can be detected with high accuracy. Further, the accuracy is improved by setting the setting value in the setting device small.
[0010]
According to this invention, if the determination device that has received the calculation result of the calculation / storage device determines that the A / D conversion unit has failed or the disconnection between the A / D conversion unit and the determination device is out of the set value, An indefinite state of the digital signal can be detected, and the indefinite operation can be prevented by stopping the operation of the apparatus.
[0011]
According to the second aspect of the present invention, the operation timing is such that the change amount of the analog detection signal input to the A / D conversion unit and the A / D conversion unit is regulated to a predetermined value. A timer device to be set, a digital conversion value output at a timing set by the timer device, and a calculation / storage device for obtaining a difference between the previous storage value and the current conversion value and outputting to the next stage; A setting device that predetermines a change amount of a digital conversion value output at a timing set by the timer device and stores it as a setting value, and compares a difference value of the calculation / storage device with a setting value of the setting device A determination device that determines whether there is an abnormality in the A / D conversion unit is provided, and the determination device is a change amount of a digital conversion value corresponding to an analog detection signal that is input only within a predetermined change range. If the change is greater than or equal to the corresponding change amount, the determination process is repeated a plurality of times, and when the abnormality determination is repeated n times, it is determined that the A / D converter is abnormal. It is.
[0012]
If the determination device that has received the output of the arithmetic / storage device does not repeat the determination larger than the set value in the setting device n times, no abnormality determination is made. This makes it possible to ignore the superimposition of external noise on the analog detection signal and the single malfunction of each device due to the external noise, and to obtain a device that is less susceptible to disturbances.
[0015]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
[0016]
Example 1
FIG. 1 shows the configuration of the A / D conversion apparatus of the present invention. In FIG. 1, the A / D conversion unit 4 outputs from the A / D conversion unit 4 at a constant timing obtained by the
[0017]
The operation of the A / D converter configured in this way will be described. The A / D converter 4 performs the same operation as that of the conventional A / D converter. The A / D converter 4 has a sufficiently short value as compared with the change in the analog detection signal obtained by the timer device 5 (for example, about 0.1 second to about 0. At a constant timing of (01 seconds), it is converted into a digital signal value corresponding to the analog detection signal value described above and output to the next stage. Every time this signal is received, the arithmetic /
[0018]
Further, the difference between the digital signal value stored last time (one time before this time) and the current digital signal value is calculated and obtained. In the setting device 7, a value obtained by converting a difference between analog detection signal values that cannot be changed between certain timings from the
[0019]
However, since accuracy is determined by the above-mentioned margin, it is necessary to consider the required accuracy of the analog signal to be detected). Is stored as a set value. The
[0020]
As a result, in addition to the conventional failure detection of the analog signal side circuit, the failure of the A / D conversion unit 4, the disconnection between the analog detection signals connected to the A / D conversion unit 4, the A / D conversion unit 4 and the An indefinite detection of a digital value caused by disconnection or the like between connected arithmetic /
[0021]
【The invention's effect】
As described above, according to the present invention, due to a failure of the A / D conversion unit that could not be detected in the past, disconnection between the A / D conversion unit and the analog detection signal, disconnection between the A / D conversion unit and the arithmetic storage device, etc. It is possible to detect indefinitely the generated digital value, and measures such as stopping the system operation when indefinite detection is possible. Therefore, it is possible to obtain an effective effect that an A / D conversion device with higher safety can be obtained.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an A / D conversion apparatus according to a first embodiment of the present invention. FIG. 2 is a block diagram showing a configuration of a conventional A / D conversion apparatus.
4 A /
Claims (2)
前記判定装置は、予め規制した変化範囲内でしか入力されないアナログ検出信号に対応したディジタル変換値の変化量であるか否かを判定し、対応した変化量以上の変化があったときA/D変換部の異常と判断するA/D変換装置。And A / D converter, a timer device for setting the operation timing as to restrict to a predetermined value amount of change of the analog detection signal input to the A / D converter, the timing set by the timer device Stores the digital conversion value output at the same time, calculates the difference between the previous stored value and the current conversion value and outputs it to the next stage, and the digital conversion output at the timing set by the timer device A setting device that predetermines a change amount of the value and stores it as a setting value, and a determination device that compares the difference value of the arithmetic / storage device with the setting value of the setting device to determine whether there is an abnormality in the A / D conversion unit With
The determination device determines whether or not a change amount of a digital conversion value corresponding to an analog detection signal that is input only within a change range restricted in advance, and when there is a change equal to or greater than the corresponding change amount, A / D An A / D conversion device that determines that the conversion unit is abnormal .
前記判定装置は、予め規制した変化範囲内でしか入力されないアナログ検出信号に対応したディジタル変換値の変化量であるか否かを判定し、対応した変化量以上の変化があったとき複数回の判定処理を繰り返しn回の異常判定が繰り返された場合にA/D変換部の異常と判断するA/D変換装置。And A / D converter, a timer device for setting the operation timing as to restrict to a predetermined value amount of change of the analog detection signal input to the A / D converter, the timing set by the timer device Stores the digital conversion value output at the same time, calculates the difference between the previous stored value and the current conversion value and outputs it to the next stage, and the digital conversion output at the timing set by the timer device A setting device that predetermines a change amount of the value and stores it as a setting value, and a determination device that compares the difference value of the arithmetic / storage device with the setting value of the setting device to determine whether there is an abnormality in the A / D conversion unit With
The determination device determines whether or not a change amount of a digital conversion value corresponding to an analog detection signal that is input only within a change range regulated in advance, and when there is a change greater than or equal to the corresponding change amount, An A / D conversion apparatus that determines that the A / D conversion unit is abnormal when the determination process is repeated and n times of abnormality determination are repeated .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12318998A JP3965773B2 (en) | 1998-05-06 | 1998-05-06 | A / D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12318998A JP3965773B2 (en) | 1998-05-06 | 1998-05-06 | A / D converter |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007000368A Division JP3953093B2 (en) | 2007-01-05 | 2007-01-05 | A / D converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11317665A JPH11317665A (en) | 1999-11-16 |
JP3965773B2 true JP3965773B2 (en) | 2007-08-29 |
Family
ID=14854404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12318998A Expired - Fee Related JP3965773B2 (en) | 1998-05-06 | 1998-05-06 | A / D converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3965773B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE517457C2 (en) * | 2000-08-29 | 2002-06-11 | Ericsson Telefon Ab L M | Method and apparatus for background calibration of A / D converters |
JP2002084190A (en) * | 2000-09-08 | 2002-03-22 | Fuji Electric Co Ltd | Method for calibrating a/d converter |
JP5430388B2 (en) * | 2009-12-24 | 2014-02-26 | ダイヤモンド電機株式会社 | Load control circuit |
JP5548443B2 (en) * | 2009-12-25 | 2014-07-16 | キヤノン株式会社 | Image processing apparatus and control method thereof |
-
1998
- 1998-05-06 JP JP12318998A patent/JP3965773B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11317665A (en) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3953093B2 (en) | A / D converter | |
JP3965773B2 (en) | A / D converter | |
JPH06181434A (en) | Fault detection system for a/d converter | |
KR20190131648A (en) | System monitoring computational procedure of pwm duty for controlling motor | |
US20060291376A1 (en) | Continuous Median Failure Control System and Method | |
US5652532A (en) | Frequency difference detection apparatus | |
JP4308624B2 (en) | Engine control device | |
JPH075993A (en) | Analog signal input device | |
JP3252345B2 (en) | Processing signal protection circuit | |
JP2692135B2 (en) | Load control device | |
JPH07234806A (en) | Reset circuit | |
JPS5855535B2 (en) | Multi-computer device for vehicles | |
JP2932863B2 (en) | Output level setting circuit | |
JPS62168204A (en) | Digital controller | |
JP2794453B2 (en) | Voltage supply device for supplying voltage to X-ray CT system | |
JPH01200442A (en) | Cpu resetting circuit with protection | |
JP3154538B2 (en) | Data input / output device | |
JP2024044801A (en) | Microcontrollers and Electronic Circuits | |
JPH08101732A (en) | Cpu system and reset device therefor | |
KR950007938B1 (en) | Reset method of plc | |
JPH04217816A (en) | Monitor | |
JP2000155614A (en) | Fault detection system | |
JPH07147725A (en) | Power disturbance detection relay | |
JP2637849B2 (en) | Microcomputer | |
JPH0683474A (en) | Method for detecting abnormality of microcomputer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050512 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |