KR950007938B1

KR950007938B1 - Reset method of plc

Info

Publication number: KR950007938B1
Application number: KR1019930001696A
Authority: KR
Inventors: 박경록
Original assignee: 금성기전주식회사; 김회수
Priority date: 1993-02-08
Filing date: 1993-02-08
Publication date: 1995-07-21
Also published as: KR940020686A

Abstract

The method processes reset signal by a program and an analog to digital converter equipped in a programmable logic controller to decrease the number of gates. The method comprises the steps of: (a) stopping a basic unit(1) and an additional unit(2) by a reset signal generated when power supplied to the basic unit fails; (b)comparing a source voltage level converted to a digital value by an analog to digital converter(23) with a reference value; and (c) operating the units normally when the source voltage value is larger than the reference value and otherwise generating an error signal and stopping the basic unit(1) and the additional unit(2).

Description

How to reset the shelf programmable logic controller

제1도는 종래 프로그래머블 로직 콘트롤러의 회로 구성도.1 is a circuit diagram of a conventional programmable logic controller.

제2도는 제1도에 있어서 구조적 변화에 다른 프로그래머블 로직 콘트롤러의 설명도.2 is an explanatory diagram of a programmable logic controller that differs from the structural changes in FIG.

제3도는 제2도에 있어서 선반(Rack)형 프로그래머블 로직 콘트롤러의 회로 구성도.FIG. 3 is a circuit diagram of a rack programmable logic controller in FIG. 2. FIG.

제4도 제3도에 있어서 리세트 검지부의 상세 회로도.4 is a detailed circuit diagram of the reset detection unit in FIG.

제5도는 본 발명 선반형 프로그래머블 로직 콘트롤러의 회로 구성도.5 is a circuit diagram of a shelf programmable logic controller of the present invention.

제6도는 본 발명 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법에 대한 흐름도.6 is a flowchart illustrating a reset processing method of the shelf programmable logic controller of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기본유니트 2 : 증설유니트1: Basic Unit 2: Expansion Unit

3 : 증설케이블 21,31 : 전원부3: extension cable 21, 31: power supply

22,32 : 입력부 23 : 중앙처리부22,32 input unit 23 central processing unit

24,34 : 출력부 25 : 리세트검지부24, 34 output unit 25 reset detection unit

33 : 제어부33: control unit

본 발명은 서퀸스(sequence) 제어용으로 널리 사용되는 프로그래머블 로직 콘트롤러에 관한 것으로, 특히 하드웨어적으로 처리하던 리세트(RESET) 처리를 소프트웨어적으로 처리하도록 한 프로그래머블 로직 콘트롤러의 리세트 처리방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a programmable logic controller widely used for sequential control, and more particularly, to a reset processing method of a programmable logic controller configured to perform a software reset processing. .

종래 프로그래머블 로직 콘트롤러의 회로구성은 제1도에 도시된 바와같이 각 부가 동작하도록 전원을 공급하는 전원부(11)와, 입력부(12)를 통해 인가된 데이타에 따라 각종 연산을 행함과 아울러 각 부를 제어하는 중앙처리부(B)와, 이 중앙처리부(13)의 제어신호에 따라 데이타를 저장함과 아울러 저장된 데이타를 내보내는 메모리부(15)와, 상기 중앙처리부(13)의 제어신호에 따라 선택된 데이타를 출력하는 출력부(14)로 구성된다.As shown in FIG. 1, the circuit configuration of the conventional programmable logic controller performs various operations in accordance with data applied through the power supply unit 11 and the input unit 12, which supplies power to each additional operation, and controls each unit. A central processing unit (B), a memory unit (15) for storing data in accordance with the control signal of the central processing unit (13) and outputting stored data, and outputting data selected in accordance with the control signal of the central processing unit (13) Which consists of an output unit 14.

그리고 프로그래머블 로직 콘트롤러에는 구조적 변화에 따른 구분으로 제2도의 (a)에서와 같은 빌딩블럭(Buiding Block)형과 제2도의 (b)에서와 같은 선반(Rack)형으로 구분되고, 상기 선반형 프로그래머블 로직 콘트롤러는 제3도에 도시된 바와같이 전원부(21), 입력부(22), 중앙처리부(23), 출력부(24) 및 리세트신호를 검출하는 리세트검출부(25), 앤드게이트(AD₁)로 된 기본유니트(1)와, 전원부(31), 입력부(32), 제어부(33), 출력부(34), 리세트 검지부(35)로된 증설유니트(2)와, 상기 기본유니트(1)와 증설유니트(2)를 인터페이스하여 주는 증설케이블(4)로 구성된다.The programmable logic controller is divided into a building block type as shown in (a) of FIG. 2 and a rack type as shown in (b) of FIG. As shown in FIG. 3, the logic controller includes a power supply unit 21, an input unit 22, a central processing unit 23, an output unit 24, a reset detector 25 for detecting a reset signal, and an AND gate AD. ₁ ) an expansion unit (2) consisting of a basic unit ( ₁ ) consisting of a power supply unit (31), an input unit (32), a control unit (33), an output unit (34), and a reset detecting unit (35); It consists of an extension cable (4) which interfaces (1) and the extension unit (2).

이와같이 구성된 종래기술에 있어서, 제1도에 도시한 프로그래머블 로직 콘트롤러의 회로 구성에서 전원부(11)로 부터 각부에 전원이 투입되면 중앙처리부(13)는 입력부(12)를 통해 입력된 데이타에 따라 각종 연산 및 데이타 처리를 행하여 메모리부(15)에 저장함과 아울러 출력부(14)를 통해 출력하고, 타시스템과 상호 교환을 행한다.In the prior art configured as described above, in the circuit configuration of the programmable logic controller shown in FIG. 1, when power is supplied from each power source unit 11 to the central processing unit 13 according to the data input through the input unit 12, Operation and data processing are performed, stored in the memory unit 15, output through the output unit 14, and exchanged with other systems.

이렇게 동작하는 프로그래머블 로직 콘트롤러가 제2도의 (b) 및 제3도에서와 같이 선반형인 경우, 먼저 기본유니트(1)와 증설유니트(2)에 별도로 설치된 전원부(21)(31)에서 각각 전원이 투입되면 전원부(21)에 공급되는 전원으로 기본유니트(1)를 운용하고, 전원부(31)에서 공급되는 전원으로 증설유니트(2)를 운용하게 된다.When the programmable logic controller operating in this manner is a shelf type as shown in (b) and 3 of FIG. 2, power is supplied to the power supply units 21 and 31 separately installed in the basic unit 1 and the expansion unit 2, respectively. When input, the basic unit 1 is operated as the power supplied to the power supply unit 21, and the expansion unit 2 is operated as the power supplied from the power supply unit 31.

이때 전원부(21)(31)의 전원이 다운(down)되어 전원공급이 않되는 경우 기본유니트(1) 및 증설유니트(2)의 리세트 검지부(25)(35)에서 각각 검지하여 기본유니트(1)의 앤드게이트(AD₁)로 전달하면 그 앤드게이트(AD₁)에 의해 중앙처리부(23)는 리세트된다. 그러면 상기 중앙처리부(23)는 동작을 멈춘다.At this time, when the power supply of the power supply unit 21 (31) is down (power down) and the power supply is not supplied, the reset detection unit (25) (35) of the basic unit (1) and the expansion unit (2) respectively detects the basic unit ( 1) of the AND gate (AD ₁₎ to when the AND gate (by AD ₁₎ a central processing unit (23 passes) is reset. Then the central processing unit 23 stops the operation.

상기 리세트 검지부(25)(35)의 동작을 제4도를 참조하여 살펴보면, 전원부(21)(31)로 부터 전원이 투입되면 전원전압단(Vcc)으로 부터 신호가 저항(R₁)을 통해 콘덴서(C)로 충전됨과 아울러 인버터(G₁)(G₂)를 통해 중앙처리부(23)의 리세트입력단으로 하이신호가 인가되면 정상동작을 하게된다.The reset detection unit 25. Referring with reference to Figure 4 the operation of the unit 35, a power supply 21, 31 signal the resistance from from when the power is turned on power source voltage terminal (Vcc) to the (R ₁₎ It is charged to the capacitor (C) through the reset input terminal of the central processing unit 23 through the inverter (G ₁ ) (G ₂ ) If a high signal is applied, it operates normally.

만약 전원이 끊기거나 리세트스위치(SW₁)가 온되면 다이오드(D₁), 저항(R₁) 및 콘덴서(C₁)를 통해 접지측으로 흘러들어가게 되어 인버터(G₁)(G₂)를 통한 리세트 신호는 로우로 떨어져 중앙처리부(23)의 리세트입력단으로 인가됨에 따라 중앙처리부(23)의 동작을 멈추도록 한다.If the power is cut off or the reset switch SW ₁ is turned on, it flows to the ground side through the diode D ₁ , the resistor R ₁ , and the capacitor C ₁ , and then through the inverter G ₁ (G ₂ ). The reset signal falls low to reset input of the central processing unit 23. As it is applied to to stop the operation of the central processing unit (23).

그러나 상기에서와 같은 종래 기술에 있어서 각 유이트에 리세트 검지회로가 필요하게 되고, 논리게이트로 조함하여 출력토록 함으로써 게이트수가 증가함게 아울러 회로 구성시 많은 면적을 차지하는 문제점이 있었다.However, in the prior art as described above, a reset detection circuit is required for each unit, and the number of gates is increased by combining the logic gates and outputting a large area in the circuit configuration.

따라서 종래의 문제점인 회로면적 증가 및 게이트 수의 증가를 해결하기 위하여 본 발명은 각 유니트마다 구성하는 리세트검지 회로를 하나만 사용하고, 그 외의 리세트검지는 전원부의 신호를 중앙처리장치안에 내장된 아날로그/디지탈 변환기 포트를 이용하여 소프트 웨어적으로 처리함으로써 게이트수를 줄이고, 회로 구성시 최소한의 면적으로 활용할 수 있도록 한 프로그래머블 로직 콘트롤러의 리세트 처리방법을 창안한 것으로 이하, 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Therefore, in order to solve the conventional problem of increasing the circuit area and increasing the number of gates, the present invention uses only one reset detection circuit configured for each unit, and the other reset detection circuits incorporate signals from the power supply unit into the central processing unit. By using the analog / digital converter port in software, the method of resetting the programmable logic controller to reduce the number of gates and to utilize the minimum area when constructing a circuit is invented. It will be described in detail as follows.

제5도는 본 발명 선반형 프로그래머블 로직 콘트롤러의 회로 구성도로서 이에 도시한 바와같이 전원부(21), 입력부(22), 중앙처리부(23), 출력부(24) 및 상기 전원부(21)로 부터 전원상태를 검지하여 직접 중앙 처리부(23)로 전달하는 리세트검지부(25)로 구성하여 각종 연산 컴퓨터제어 및 입출력등의 동작을 수행하는 기본유니트(1)와, 상기 기본유니트(1)에서 리세트검지부(25)가 제거되고 전원부(31)의 출력신호를 상기 기본유니트(1)의 중앙처리부(23)내 아날로그/디지탈(A/D) 입력단으로 전달하도록 구성하여 상기 기본유니트(1)와 서로 인터페이스하고 각종연산, 컴퓨터제어, 입출력 동작을 수행하는 증설유니트(2)와, 상기 기본유니트(1) 및 증설유니트(2)를 인터페이스하는 증설케이블(3)로 구성한다.5 is a circuit diagram of the shelf programmable logic controller of the present invention. As shown therein, a power supply unit 21, an input unit 22, a central processing unit 23, an output unit 24, and a power source from the power supply unit 21 are shown. It consists of a reset detection unit 25 which detects the state and directly transfers it to the central processing unit 23. The base unit 1 performs various computational computer control and input / output operations, and resets the base unit 1. The detection unit 25 is removed and configured to transmit an output signal of the power supply unit 31 to the analog / digital (A / D) input terminal of the central processing unit 23 of the basic unit 1 and the base unit 1 to each other. An expansion unit (2) for interfacing, performing various operations, computer control, and input / output operations, and an extension cable (3) for interfacing the basic unit (1) and the expansion unit (2).

이와같이 구성된 본 발명의 작용 및 효과에 대해 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above in detail.

각각의 유니트에 전원이 투입되면 별도로 장착된 전원부(21)의 전원으로 기본유니트(1)를 운용하고, 전원부(31)에서 공급되는 증설유니트(2)를 운용한다.When power is supplied to each unit, the basic unit 1 is operated as a power source of the separately installed power unit 21, and the expansion unit 2 supplied from the power unit 31 is operated.

이때 기본유니트(1)의 전원부(21) 전원이 다운되면 이를 리세트 검지부(25)에서 바로 리세트신호를 검지하여 중앙처리부(23)로 전달하면 상기 중앙처리부(23)가 동작을 하지않으므로 기본 유니트(1)가 정지하고, 이 기본유니트(1)가 정지하면 증설케이블(3)을 통해 증설유니트(2)로 신호를 전달하지 않으므로 상기 증설유니트(2) 또한 정지하게 된다.At this time, if the power of the power supply unit 21 of the basic unit (1) is down, the reset signal from the reset detection unit 25 immediately Detects and transmits to the central processing unit 23, the central processing unit 23 does not operate, so the basic unit (1) is stopped, and when the basic unit (1) stops, the expansion unit (3) through the expansion cable ( Since the signal is not transmitted to 2), the expansion unit 2 also stops.

한편 증설유니트(2)에 장착된 전원부(31)의 출력신호가 기본유니트(1)의 중앙처리부(23)의 아날로그/디지탈(A/D) 포트로 인가되면 그 신호는 디지탈로 변화되는데 이 변환된 디지탈값이 기분전압인 4.75V 이하로 떨어지게 되면 제6도의 흐름도에서와 같이 중앙처리부(23)로 에러메세지(Err)를 주어 시스템의 안정을 보장하도록 동작 하게하고, 변환된 디지탈값이 4.75V 이상이면 정상동작을 행하도록 한다.On the other hand, when the output signal of the power supply unit 31 mounted on the expansion unit 2 is applied to the analog / digital (A / D) port of the central processing unit 23 of the basic unit 1, the signal is changed to digital. If the digital value falls below 4.75V, which is the nominal voltage, the error message Err is given to the central processing unit 23 as shown in the flowchart of FIG. 6 to ensure the stability of the system, and the converted digital value is 4.75V. If abnormal, the normal operation is performed.

이상에서 상세히 설명한 바와같이, 본 발명은 기본유니트에만 리세트 검지부를 두고 증설유니트에는 리세트검지부를 없에는 대신 증설유니트의 전원부 신호를 중앙처리부의 아날로그/디지탈 포트로 입력한 후 그 아날로그/디지탈 포트를 통해 변환된 전압값이 소정의 기준전압값보다 높으면 정상동작으로, 기준전압값보다 떨어지면 동작을 정지시켜 시스템의 안정을 보정하도록 하였다.As described in detail above, in the present invention, the reset unit is provided only in the basic unit, and the reset unit is not provided in the expansion unit. Instead, the power unit signal of the expansion unit is input to the analog / digital port of the central processing unit, and then the analog / digital port. When the converted voltage value is higher than the predetermined reference voltage value, the normal operation is performed. When the voltage value is lower than the reference voltage value, the operation is stopped to correct the stability of the system.

Claims

Reset from the reset detection unit 25 upon power down of the basic unit (1) and the expansion unit (2) of the basic unit (1) and the expansion unit (2) to operate according to the power supply of the separately mounted power supply unit (21) (31) Stopping the basic unit (1) and the expansion unit (2) together by receiving a signal, and the analog / digital of the central processing unit 23 in the basic unit (1) when the power down of the expansion unit (2) in the step Comparing the power voltage value converted through the (A / D) port with the reference voltage value, and when the power voltage value converted in the step is larger than the reference voltage value, normal operation is performed, and the power voltage value is higher than the reference voltage value. If it is small, transmitting the error signal to stop the basic unit (1) and the expansion unit (2).